CN111490005A - 间隙填充方法、闪存的制作方法及半导体结构 - Google Patents

间隙填充方法、闪存的制作方法及半导体结构 Download PDF

Info

Publication number
CN111490005A
CN111490005A CN202010457546.5A CN202010457546A CN111490005A CN 111490005 A CN111490005 A CN 111490005A CN 202010457546 A CN202010457546 A CN 202010457546A CN 111490005 A CN111490005 A CN 111490005A
Authority
CN
China
Prior art keywords
gap
material layer
side wall
layer
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010457546.5A
Other languages
English (en)
Inventor
吴建荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010457546.5A priority Critical patent/CN111490005A/zh
Publication of CN111490005A publication Critical patent/CN111490005A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种间隙填充方法、闪存的制作方法以及半导体结构。所述间隙填充方法包括：首先提供形成有多个功能单元的半导体基底，相邻功能单元之间形成有第一间隙，接着在半导体基底上依次形成覆盖在第一间隙内表面的刻蚀阻挡层和侧墙材料层，然后沿半导体基底表面的垂向刻蚀侧墙材料层，形成的第三间隙的侧壁被剩余的侧墙材料层覆盖，再在第三间隙内形成填充材料层。该方法中，剩余的侧墙材料层作为侧墙，可以修饰第一间隙的侧壁形貌，有助于消除间隙内壁形貌缺陷对间隙填充效果的影响，降低在间隙填充时产生空洞的风险，有助于提升间隙填充效果。本发明另外还提供一种闪存的制作方法和一种半导体结构。

Description

间隙填充方法、闪存的制作方法及半导体结构
技术领域
本发明涉及半导体制造技术领域，特别涉及一种间隙填充方法、闪存的制作方法以及半导体结构。
背景技术
在半导体器件的制作过程中，一种常见的工艺是在一种功能材料层中形成间隙(或沟槽)之后，再利用另一种材料将该间隙填满。随着工艺节点的降低，间隙的填充难度也在增加，填充过程中如果出现空洞(Void)缺陷，很可能会对半导体器件的性能造成影响。
图1和图2均为利用现有的间隙填充方法填充后的器件结构的SEM照片。如图1所示，其中器件结构在位于间隙底部的填充材料中产生了空洞缺陷(图1中圆圈的位置)。如图2所示，其中器件结构在位于间隙中部的填充材料中产生了空洞缺陷(图2中圆圈的位置)。
为了提高间隙填充质量，现有应用于半导体器件的间隙填充方法需要改进。
发明内容
发明人经过深入研究发现，间隙的填充质量与填充之前间隙的侧壁形貌有较大关系。利用现有工艺形成的间隙的侧壁容易出现如图1中所示的凹坑(Recess)以及如图2中所示的底切(Under Cut)等问题，如果直接利用常用的填孔工艺将这类间隙填满，容易出现空洞缺陷。
基于上述发现，发明人提出了本发明的间隙填充方法，目的是提高间隙的填充效果。本发明还提供一种闪存的制作方法以及一种半导体结构。
一方面，本发明提供一种间隙填充方法，所述间隙填充方法包括以下步骤：
提供半导体基底，所述半导体基底上形成有多个功能单元，相邻功能单元之间形成有第一间隙；接着，在所述半导体基底上依次形成刻蚀阻挡层和侧墙材料层，所述刻蚀阻挡层和侧墙材料层叠加覆盖所述第一间隙的内表面，并在所述第一间隙的位置形成了第二间隙；然后，沿所述半导体基底表面的垂向刻蚀所述侧墙材料层，在所述第二间隙的位置形成第三间隙，所述第三间隙的侧壁被剩余的所述侧墙材料层覆盖，再在所述第三间隙内形成填充材料层。
可选的，所述第三间隙的底面露出所述刻蚀阻挡层。
可选的，所述刻蚀阻挡层的厚度为5nm-25nm，所述侧墙材料层的厚度为20nm-100nm。
可选的，所述第一间隙的深宽比为1:1～5:1。
可选的，所述填充材料层采用高密度等离子体沉积(HDP)工艺或高深宽比沉积(HARP)工艺形成。
可选的，所述刻蚀阻挡层和所述侧墙材料层采用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。
可选的，在形成所述填充材料层后，所述间隙填充方法还包括对所述填充材料层进行平坦化处理，使所述填充材料层的上表面与位于所述功能单元上表面的刻蚀阻挡层上表面齐平。
上述间隙填充方法，为了填充第一间隙，先在第一间隙内表面形成了刻蚀阻挡层以及侧墙材料层，刻蚀阻挡层可以在后续刻蚀侧墙材料层的过程中起阻挡作用，避免刻蚀对半导体基底以及功能单元的影响，在刻蚀侧墙材料层之后，剩余的所述侧墙材料层覆盖在第一间隙的侧壁，即可以作为侧墙修饰所述第一间隙的侧壁形貌，使最后形成的第三间隙侧壁较为平整光滑，即使在第一间隙侧壁存在如图1和图2中所示的凹坑和底切问题或者其它异常形貌问题的情况下，由于侧墙的修饰，有助于消除间隙内壁形貌缺陷对间隙填充效果的影响，可以降低在间隙填充时产生空洞的风险，有助于提升间隙填充效果。
一方面，本发明提供一种闪存的制作方法，所述闪存的制作方法包括提供半导体基底，所述半导体基底包括多个存储单元，相邻所述存储单元间形成有间隙，并利用上述的间隙填充方法填充所述间隙。
上述闪存的制作方法中，在半导体基底上形成多个存储单元之后，利用本发明上述的间隙填充方法填充相邻所述存储单元间的间隙。由于该方法可以通过修饰侧壁形貌以提升间隙填充效果，因而有助于提升利用所述闪存的制作方法制作的闪存的性能。
一方面，本发明提供一种半导体结构，所述半导体结构包括半导体基底、刻蚀阻挡层、侧墙和填充材料层，所述半导体基底上形成有多个功能单元，相邻所述功能单元之间形成有间隙，所述刻蚀阻挡层连续覆盖在所述功能单元上表面和所述间隙内表面，所述侧墙对应于所述间隙的侧壁贴附在所述刻蚀阻挡层表面，所述填充材料层覆盖所述刻蚀阻挡层以及侧墙并填充所述间隙。
可选的，所述刻蚀阻挡层为氮化硅或者氮氧化硅，所述侧墙材料层为氧化硅。
上述半导体结构中，在间隙的内表面形成有连续的刻蚀阻挡层，并对应于所述间隙的侧壁在刻蚀阻挡层上形成了侧墙，而填充材料层覆盖所述刻蚀阻挡层以及侧墙并填充所述间隙，所述侧墙可以修饰间隙的侧壁形貌，有助于提高填充材料层的质量，而刻蚀阻挡层可以避免侧墙的制作对基底以及功能单元的影响。
附图说明
图1和图2均为利用现有的间隙填充方法填充后的器件结构的SEM照片。
图3为本发明一实施例的间隙填充方法的流程示意图。
图4a至图4e为利用本发明一实施例的间隙填充方法填充间隙的过程示意图。
图5为利用本发明一实施例的闪存的制作方法制作的闪存的剖面示意图。
附图标记说明：
101-半导体基底；102-功能单元；103-第一间隙；104-刻蚀阻挡层；105-侧墙材料层；105a-侧墙；106-第二间隙；107-第三间隙；108-填充材料层；201-第一介电层；202-浮栅材料层；203-第二介电层；204-控制栅材料层；205-氧化层。
具体实施方式
以下结合附图和具体实施例对本发明提出的间隙填充方法、闪存的制作方法及半导体结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图3为本发明一实施例的间隙填充方法的流程示意图。如图3所示，为了提高间隙的填充效果，本实施例提供一种间隙的填充方法，所述间隙填充方法包括如下步骤：
S01：提供半导体基底，所述半导体基底上形成有多个功能单元，相邻功能单元之间形成有第一间隙；
S02：在所述半导体基底上依次形成刻蚀阻挡层和侧墙材料层，所述刻蚀阻挡层和侧墙材料层叠加覆盖所述第一间隙的内表面，并在所述第一间隙的位置形成了第二间隙；
S03：沿所述半导体基底表面的垂向刻蚀所述侧墙材料层，在所述第二间隙的位置形成第三间隙，所述第三间隙的侧壁被剩余的所述侧墙材料层覆盖；
S04：在所述第三间隙内形成填充材料层。
图4a至图4e为利用本发明一实施例的间隙填充方法填充间隙的过程示意图。以下结合图3及图4a至图4e对一实施例的间隙填充方法进行说明。
如图4a所示，执行上述步骤S01，提供的半导体基底101上形成有多个功能单元102，相邻两个功能单元102之间形成有第一间隙103。一实施例中，所述功能单元102可以为闪存单元，所述闪存单元例如可以包括依次叠加的栅氧化层和浮栅层，或者，所述闪存单元可以包括沿半导体基底102表面自下而上叠加的栅氧化层、浮栅材料层、ONO介电层和控制栅材料层等的叠层，但不限于此，一实施例中，所述功能单元可以是根据工艺设计的其它结构。
所述半导体基底101可以为硅衬底，所述半导体基底还可以是锗基底、硅锗基底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等，半导体基底中还可以根据设计需求注入一定的掺杂粒子以改变电学参数。
由于间隙设计以及间隙形成过程的影响，在步骤S01得到的第一间隙103的侧表面可能会具有如图1或2所示的凹陷以及底切等不良形貌，如果直接进行填充，容易产生空洞缺陷。
如图4b所示，接着执行步骤S02，在所述半导体基底101上依次形成刻蚀阻挡层104和侧墙材料层105，所述刻蚀阻挡层104和侧墙材料层105叠加覆盖所述第一间隙103的内表面，并在所述第一间隙103的位置形成了第二间隙106。所述刻蚀阻挡层104和所述侧墙材料层105可以采用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。根据所述第一间隙的具体形貌，例如间隙侧壁的凹坑和底切缺陷的形貌，侧墙材料层105的厚度可以根据需要设置，此外，刻蚀阻挡层104的厚度也可以根据需要设置，刻蚀阻挡层104和侧墙材料层105在满足各自功能的条件下，可以设置得较薄，以避免过厚造成间隙变窄而导致填充难度增加。作为示例，所述刻蚀阻挡层的厚度可以为5nm-25nm，所述侧墙材料层的厚度可以为20nm-100nm，所述第一间隙的深宽比为1:1～5:1。
如图4c所示，接着执行步骤S03，沿所述半导体基底101表面的垂向刻蚀所述侧墙材料层105，在所述第二间隙106的位置形成第三间隙107，所述第三间隙107的侧壁被剩余的所述侧墙材料层105覆盖。
所述刻蚀阻挡层104采用与侧墙材料层105具有高刻蚀选择比的材料，目的是在刻蚀侧墙材料层105的过程中，避免过刻蚀影响半导体基底101以及功能单元102。本实施例中，经过步骤S03后，所述第三间隙107的底面露出了所述刻蚀阻挡层104，但不限于此，根据工艺设计不同，第三间隙107底面也可以保留一定量的侧墙材料层。位于第三间隙107侧壁上的剩余的所述侧墙材料层105即作为侧墙105a，侧墙105a的表面在垂向刻蚀过程形成，具有光滑的弧线，也即，第三间隙107相对于原来的所述第一间隙103，侧壁的一些不良形貌被修饰，第三间隙107的侧壁较为光滑平整，从而填充所述第三间隙107过程中不容易产生空洞。
如图4d所示，然后执行步骤S04，在所述第三间隙107内形成填充材料层108。
本实施例中，所述填充材料层108可以覆盖所述刻蚀阻挡层104以及侧墙并填满第三间隙107。所述填充材料层108可以采用高密度等离子体沉积工艺(HDP)或高深宽比沉积工艺(HARP)形成。高密度等离子体沉积工艺通过高密度低能量离子(通常为Ar+)接触基底表面同时沉积填充材料，得到的薄膜分布较为均匀致密。在高深宽比沉积工艺中,可以在沉积期间通过例如改变含硅前驱物与氧化剂的流速比率来改变薄膜的沉积速率，作为示例,最初沉积可具有较低的速率，通过允许沉膜物质具有更多的时间在间隙的边缘均匀分布开提高填充材料层的共形性，然后再增加沉积速率(连续地或逐步增加)以快速填充间隙,因而可以提高沉积效率。
如图5所示，本实施例的间隙填充方法在形成所述填充材料层后，还可以包括对所述填充材料层108进行平坦化处理的步骤，目的是使所述填充材料层108的上表面与位于所述功能单元102上表面的刻蚀阻挡层104上表面齐平。所述平坦化处理可以采用化学机械研磨(CMP)。
本实施例的间隙填充方法，为了填充第一间隙103，先在第一间隙103内表面形成了刻蚀阻挡层104以及侧墙材料层105，刻蚀阻挡层104可以在后续刻蚀侧墙材料层105的过程中起阻挡作用，避免刻蚀对半导体基底101以及功能单元102的影响，在刻蚀侧墙材料层105之后，剩余的所述侧墙材料层105覆盖在第一间隙103的侧壁，即可以作为侧墙修饰所述第一间隙103的侧壁形貌，使最后形成的第三间隙107侧壁较为平整光滑，即使在第一间隙103的侧壁存在如图1和图2中所示的凹坑和底切问题或者其它异常形貌问题的情况下，由于侧墙的修饰，有助于消除间隙内壁形貌缺陷对间隙填充效果的影响，可以降低在间隙填充时产生空洞的风险，有助于提升间隙填充效果。
实施例二
本实施例提供一种闪存的制作方法。所述闪存的制作方法中，首先提供半导体基底，所述半导体基底包括多个存储单元，相邻所述存储单元间形成有间隙，然后利用实施例一所述的间隙填充方法填充所述间隙。
图5为利用本发明一实施例的闪存的制作方法制作的闪存的剖面示意图。如图5所示，具体的，本实施例中所述的间隙相当于实施例一中的第一间隙103，为了便于理解，本实施例所述间隙也使用与第一间隙相同的标记。所述存储单元作为实施例一中的功能单元，作为示例，每个所述存储单元可以包括擦除栅以及位于擦除栅两侧的叠层结构，所述叠层结构包括由半导体基底表面自下而上依次叠加的第一介电层201、浮栅材料层202、第二介电层203、控制栅极材料层204和氧化层205，所述间隙103的侧表面为分别位于两个相邻存储单元的两个所述叠层结构相对的侧表面。在利用现有的工艺形成所述存储单元以及它们之间的间隙103时，间隙103的侧壁容易出现凹坑(Recess)以及底切(Under Cut)等不良形貌，这会影响后续间隙的填充效果。
例如实施例一所述的间隙填充方法填充所述间隙103时，为了提高间隙的填充效果，在所述半导体基底101表面依次形成刻蚀阻挡层104和侧墙材料层105，所述刻蚀阻挡层104和侧墙材料层105叠加覆盖所述间隙103的内表面，并在所述间隙103的位置形成了第二间隙，再沿所述半导体基底101表面的垂向刻蚀所述侧墙材料层105，在所述第二间隙的位置形成第三间隙，所述第三间隙的侧壁被剩余的所述侧墙材料层105覆盖，然后在所述第三间隙内形成填充材料层108。
本实施例所述的闪存的制作方法中，在半导体基底上形成多个存储单元之后，利用上述的间隙填充方法填充相邻所述存储单元间的间隙。由于该方法可以通过修饰侧壁形貌以提升间隙填充效果，因而有助于提升利用所述闪存的制作方法制作的闪存的性能。
实施例三
本实施例提供一种半导体结构，如图4e所示，所述半导体结构包括半导体基底101、刻蚀阻挡层104、侧墙105a和填充材料层108，所述半导体基底101上形成有多个功能单元，相邻所述功能单元之间形成有间隙(即第一间隙103)，所述刻蚀阻挡层104连续覆盖在所述功能单元上表面和所述间隙内表面，所述侧墙105a对应于所述间隙的侧壁贴附在所述刻蚀阻挡层104表面，所述填充材料层108覆盖所述刻蚀阻挡层104以及侧墙105a并填充所述间隙。
所述刻蚀阻挡层可以为氮化硅或者氮氧化硅，所述侧墙材料层可以为氧化硅。然而在其它实施例中，刻蚀阻挡层和侧墙材料层还可以是其它组合，只要在刻蚀侧墙材料层时，刻蚀阻挡层不受影响且可以作为阻止层保护下方的介质层和半导体基底即可。
本实施例的半导体结构中，在间隙的内表面形成有连续的刻蚀阻挡层104，并对应于所述间隙的侧壁在刻蚀阻挡层104上形成了侧墙105a，而填充材料层108覆盖所述刻蚀阻挡层104以及侧墙105a并填充所述间隙，所述侧墙105a可以修改间隙的侧壁形貌，有助于提高填充材料层的质量，而刻蚀阻挡层104可以避免侧墙的制作对基底以及功能单元的影响。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种间隙填充方法，其特征在于，包括：
提供半导体基底，所述半导体基底上形成有多个功能单元，相邻功能单元之间形成有第一间隙；
在所述半导体基底上依次形成刻蚀阻挡层和侧墙材料层，所述刻蚀阻挡层和侧墙材料层叠加覆盖所述第一间隙的内表面，并在所述第一间隙的位置形成了第二间隙；
沿所述半导体基底表面的垂向刻蚀所述侧墙材料层，在所述第二间隙的位置形成第三间隙，所述第三间隙的侧壁被剩余的所述侧墙材料层覆盖；以及
在所述第三间隙内形成填充材料层。
2.如权利要求1所述的间隙填充方法，其特征在于，所述第三间隙的底面露出所述刻蚀阻挡层。
3.如权利要求1所述的间隙填充方法，其特征在于，所述刻蚀阻挡层的厚度为5nm-25nm，所述侧墙材料层的厚度为20nm-100nm。
4.如权利要求1所述的间隙填充方法，其特征在于，所述第一间隙的深宽比为1:1～5:1。
5.如权利要求1所述的间隙填充方法，其特征在于，所述填充材料层采用高密度等离子体沉积工艺或高深宽比沉积工艺形成。
6.如权利要求1所述的间隙填充方法，其特征在于，所述刻蚀阻挡层和所述侧墙材料层采用化学气相沉积工艺或原子层沉积工艺形成。
7.如权利要求1至6任一项所述的间隙填充方法，其特征在于，在形成所述填充材料层后，还包括：
对所述填充材料层进行平坦化处理，使所述填充材料层的上表面与位于所述功能单元上表面的刻蚀阻挡层上表面齐平。
8.一种闪存的制作方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括多个存储单元，相邻所述存储单元间形成有间隙；以及
利用权利要求1至7任意一项所述的间隙填充方法填充所述间隙。
9.一种半导体结构，其特征在于，包括：
半导体基底，所述半导体基底上形成有多个功能单元，相邻所述功能单元之间形成有间隙；
刻蚀阻挡层，连续覆盖在所述功能单元上表面和所述间隙内表面；
侧墙，所述侧墙对应于所述间隙的侧壁贴附在所述刻蚀阻挡层表面；
填充材料层，覆盖所述刻蚀阻挡层以及侧墙并填充所述间隙。
10.如权利要求9所述的半导体结构，其特征在于，所述刻蚀阻挡层为氮化硅或者氮氧化硅，所述侧墙材料层为氧化硅。
CN202010457546.5A 2020-05-26 2020-05-26 间隙填充方法、闪存的制作方法及半导体结构 Pending CN111490005A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010457546.5A CN111490005A (zh) 2020-05-26 2020-05-26 间隙填充方法、闪存的制作方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010457546.5A CN111490005A (zh) 2020-05-26 2020-05-26 间隙填充方法、闪存的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN111490005A true CN111490005A (zh) 2020-08-04

Family

ID=71798304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010457546.5A Pending CN111490005A (zh) 2020-05-26 2020-05-26 间隙填充方法、闪存的制作方法及半导体结构

Country Status (1)

Country Link
CN (1) CN111490005A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933644A (zh) * 2020-08-10 2020-11-13 合肥晶合集成电路有限公司 闪存单元及其制造方法
CN111933571A (zh) * 2020-10-10 2020-11-13 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020093A1 (en) * 2003-07-24 2005-01-27 Sang-Tae Ahn Method for forming flowable dielectric layer in semiconductor device
US20070117371A1 (en) * 2005-11-23 2007-05-24 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
KR20080054035A (ko) * 2006-12-12 2008-06-17 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
US20080248649A1 (en) * 2007-04-05 2008-10-09 Adetutu Olubunmi O First inter-layer dielectric stack for non-volatile memory
CN105575908A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110061007A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020093A1 (en) * 2003-07-24 2005-01-27 Sang-Tae Ahn Method for forming flowable dielectric layer in semiconductor device
US20070117371A1 (en) * 2005-11-23 2007-05-24 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
KR20080054035A (ko) * 2006-12-12 2008-06-17 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
US20080248649A1 (en) * 2007-04-05 2008-10-09 Adetutu Olubunmi O First inter-layer dielectric stack for non-volatile memory
CN105575908A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110061007A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933644A (zh) * 2020-08-10 2020-11-13 合肥晶合集成电路有限公司 闪存单元及其制造方法
CN111933644B (zh) * 2020-08-10 2024-02-02 合肥晶合集成电路股份有限公司 闪存单元及其制造方法
CN111933571A (zh) * 2020-10-10 2020-11-13 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法
CN111933571B (zh) * 2020-10-10 2021-02-19 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
US9431405B2 (en) Method for forming flash memory devices
US9379126B2 (en) Damascene conductor for a 3D device
US20120264268A1 (en) Methods of forming electrical isolation regions between gate electrodes
CN111490005A (zh) 间隙填充方法、闪存的制作方法及半导体结构
US8835279B2 (en) Method of manufacturing semiconductor device
KR20210105048A (ko) 반도체 소자
WO2022001592A1 (zh) 半导体结构及其制作方法
KR100723767B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
US7566924B2 (en) Semiconductor device with gate spacer of positive slope and fabrication method thereof
CN116525536B (zh) 用于半导体器件的浅沟槽隔离结构及其制备方法
US20070264790A1 (en) Method of manufacturing semiconductor device
CN110265352B (zh) 浅沟槽隔离结构的形成方法及存储器件的形成方法
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
CN111211039B (zh) 沟槽隔离结构的形成方法
CN112420730A (zh) 半导体工艺和半导体结构
KR101843467B1 (ko) 반도체 장치 및 그의 제조 방법
KR20070053488A (ko) 플래쉬 메모리 소자의 제조방법
KR20080076237A (ko) 반도체 소자의 소자 분리막 형성방법
CN113437015B (zh) 半导体器件的制作方法
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
KR20100074675A (ko) 반도체 소자의 게이트 패턴 형성방법
US8642442B2 (en) Memory device having three-dimensional gate structure
WO2021204064A1 (zh) 存储器的形成方法及存储器
KR20080019429A (ko) 반도체 소자의 소자분리 구조 및 그 형성 방법
TWI546942B (zh) 半導體裝置以及製造其之伴隨著減小的表面起伏與減少的字元線縱梁殘餘材料的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination