JP6182268B2 - ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 - Google Patents
ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 Download PDFInfo
- Publication number
- JP6182268B2 JP6182268B2 JP2016531848A JP2016531848A JP6182268B2 JP 6182268 B2 JP6182268 B2 JP 6182268B2 JP 2016531848 A JP2016531848 A JP 2016531848A JP 2016531848 A JP2016531848 A JP 2016531848A JP 6182268 B2 JP6182268 B2 JP 6182268B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- gate
- region
- insulated
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 5
- 239000000463 material Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000002184 metal Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005555 metalworking Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、選択ゲート、ケイ素金属浮遊ゲート、制御ゲート、及び浮遊ゲートにオーバーハングを有する消去ゲートを有する不揮発性フラッシュメモリセルに関する。
選択ゲート、浮遊ゲート、制御ゲート、及び消去ゲートを有するスプリットゲート不揮発性フラッシュメモリセルは、当該技術分野において周知である。例として、米国特許第６，７４７，３１０号及び同第７，８６８，３７５号を参照されたい。浮遊ゲートの上にオーバーハングを有する消去ゲートも当業者に既知である。例として、米国特許第５，２４２，８４８号を参照されたい。これらの３つの特許は、いずれもその全体が参照によって本明細書に援用される。
性能を増大するために、浮遊ゲートには不純物をドープさせてもよい。例えば、浮遊ゲート上のドーパント値を増大させることで、メモリセルの消去速度を上げることができる。しかし、ドープの増大には欠点がある。例えば、より多くドープした浮遊ゲートからドーパントが外方拡散することにより、浮遊ゲート周囲の誘電性材料の品質が低下する可能性がある。より高いドーパント値により、酸化処理中、浮遊ゲートの先端部の鈍化を招く可能性もある。
したがって、浮遊ゲート内の高ドーパント値に依存することなく、こうしたメモリセルの消去効率を改善することは、本発明の１つの目的である。
前述の目的は、第２の導電型の第１の領域、第１の領域から離間されている第２の導電型の第２の領域を有し、それらの領域間にチャネル領域が形成されている第１の導電型の基板と、第１の領域に隣接するチャネル領域の第１の部分から絶縁されて、該部分の上に配置される選択ゲートと、第２の領域に隣接するチャネル領域の第２の部分から絶縁されて、該部分の上に配置される浮遊ゲートと、浮遊ゲートと接触して形成される金属材料と、浮遊ゲートから絶縁されて、該浮遊ゲートの上に配置される制御ゲートと、第１の部分及び第２の部分を含む消去ゲートとを含む不揮発性メモリセルによって達成される。第１の部分は、第２の領域から絶縁されて、該領域の上に配置され、また、浮遊ゲートから絶縁されて、該浮遊ゲートに横方向に隣接して配置される。第２の部分は、制御ゲートから絶縁されて、該制御ゲートに横方向に隣接して配置され、浮遊ゲートの上に部分的に延在して、該浮遊ゲートに垂直に重なり合う。
不揮発性メモリセルを形成する方法は、第１の導電型の基板内に、第２の導電型の離間されている第１の領域及び第２の領域を形成し、それらの間にチャネル領域を画定する領域を形成することと、第１の領域に隣接しているチャネル領域の第１の部分から絶縁されて、該部分の上に配置される選択ゲートを形成することと、第２の領域に隣接しているチャネル領域の第２の部分から絶縁されて、該部分の上に配置される浮遊ゲートを形成することと、浮遊ゲートに接触している金属材料を形成することと、浮遊ゲートから絶縁されて、該浮遊ゲートの上に配置される制御ゲートを形成することと、第１の部分及び第２の部分を含む消去ゲートを形成することとを含む。第１の部分は、第２の領域から絶縁されて、該領域の上に配置され、また、浮遊ゲートから絶縁されて、該浮遊ゲートに横方向に隣接して配置される。第２の部分は、制御ゲートから絶縁されて、該制御ゲートに横方向に隣接して配置され、浮遊ゲートの上に一部延在して、該浮遊ゲートに垂直に重なり合う。
図１を参照すると、本発明の改良された不揮発性メモリセル１０の断面図が示される。メモリセル１０は、実質的に、単結晶シリコンなどの単結晶基板１２で製造され、Ｐ導電型の特徴を有する。基板１２内には、第２の導電型の第１の領域１４がある。第１の導電型がＰ型である場合、第２の導電型はＮ型である。第２の導電型の第２の領域１６は、第１の領域から離間されている。第１の領域１４と第２の領域１６との間はチャネル領域１８であり、第１の領域１４と第２の領域１６との間で電荷の伝導を提供する。
基板１２の上方に位置付けられ、基板１２から離間して絶縁されているのは、ワード線２０としても知られる選択ゲート２０である。選択ゲート２０は、チャネル領域１８の第１の部分の上に位置付けられる。チャネル領域１８の第１の部分は、第１の領域１４に直ぐに隣接する。したがって、選択ゲート２０は、第１の領域１４とほとんど重ならないか、全く重ならない。浮遊ゲート２２もまた、基板１２の上方に位置付けられ、基板１２から離間して絶縁される。浮遊ゲート２２は、チャネル領域１８の第２の部分の上に及び第２の領域１６の一部の上に位置付けられる。チャネル領域１８の第２の部分は、チャネル領域１８の第１の部分とは異なる。したがって、浮遊ゲート２２は、選択ゲート２０から横方向に離間して絶縁され、選択ゲート２０に隣接する。消去ゲート２４は、第２の領域１６の上に位置付けられ、該領域から離間され、基板１２から絶縁される。消去ゲート２４は、浮遊ゲート２２から横方向に絶縁され離間される。選択ゲート２０は、浮遊ゲート２２の片側に寄り、消去ゲート２４は、浮遊ゲート２２の別の側に寄る。最後に、浮遊ゲート２２の上方に位置付けられ、そこから絶縁され離間しているのは、制御ゲート２６である。制御ゲート２６は、消去ゲート２４及び選択ゲート２０から絶縁されて、離間され、かつ消去ゲート２４と選択ゲート２０との間に位置付けられる。これまでのメモリセル１０の上記説明は、米国特許第６，７４７，３１０号及び米国特許第７，８６８，３７５号に開示されている。
消去ゲート２４は、浮遊ゲート２２に張り出している部分を有する。消去ゲート２４は、電気的に接続される２つの部分から構成される。好ましい実施形態では、２つの部分がモノリシック構造を形成し、これは、２つの部分が別個の部分であり、電気的に接続されていてもよい本発明の範囲内である。消去ゲート２４の第１の部分は、浮遊ゲート２２に横方向に隣接し、第２の領域１６の上方にある。消去ゲート２４の第１の部分は、浮遊ゲート２２に最も近い端部３２を有する。消去ゲート２４の第２の部分は、制御ゲート２６に横方向に隣接し、浮遊ゲート２２の一部（すなわち、消去ゲート２４と浮遊ゲート２２とが一部垂直に重なっている）が張り出している。制御ゲート２６に横方向に隣接し、浮遊ゲート２２に張り出している消去ゲート２４の第２の部分も、浮遊ゲート２２から垂直方向に離間している。
本発明の改良形態では、金属層３６が浮遊ゲート２２上に形成される（制御ゲート２６の下であり、制御ゲート２６から絶縁されている）。好ましくは、金属層３６は、制御ゲートによって垂直方向に覆われている浮遊ゲートのその部分上に形成されるが、金属層３６は、消去ゲートによって垂直方向に覆われている浮遊ゲートのその部分上には形成されない（すなわち、本実施形態では、消去ゲート２４と金属層３６との間に垂直方向の重なりはない）。金属層３６は更に、高濃度ドープポリシリコンを用いる欠点もなく、消去性能の増大のために、高濃度ドープポリシリコンよりも更に高い濃度の電子を提供する。
米国特許明細書第６，７４７，３１０号に記載のとおり、メモリセル１０は、ファウラーノルドハイム機構を介して、浮遊ゲート２２から消去ゲート２４にトンネリングされた電子によって消去を行う。更に、消去機構を改善するために、浮遊ゲート２２は、消去中の局所電場を向上させ、次に、浮遊ゲート２２の角部から消去ゲート２４への電子の流動を向上させるために、消去ゲート２４（その中に形成されるノッチ２４ａに面している）に最も近い鋭角部２２ａを有してもよい。浮遊ゲートの頂面の部分のみにわたって延在する金属層３６を有することによって、（すなわち、消去ゲート２４に隣接している浮遊ゲートのその部分ではない）、浮遊ゲート２２のポリシリコン角部とポリシリコン消去ゲート２４との間のトンネリングが保持される。
図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｊを参照すると、本発明のセル１０を作製するプロセスにおけるステップの断面図が示されている。図２Ａは、基板に形成されたＳＴＩ絶縁領域を示し、これは当業者において既知である。ＳＴＩ絶縁材料４０は、基板中のトレンチ内に配置させるか、又は形成させ、これによって絶縁材料４０は、基板表面の上に延在する。基板は、Ｐ型単結晶シリコンであってもよい。二酸化シリコン４２の層が、Ｐ型単結晶シリコンの基板１２上に形成される。その後、ポリシリコン（又はアモルファスシリコン）の第１の層４４が、二酸化シリコンの層４２上に配置されるか又は形成される。
ＳＴＩ絶縁部の頂面をエッチング停止として用いて、ポリシリコン化学的機械研磨（ＣＭＰ）処理を実施し、図２Ｂに示すように、ポリ層４４の頂面を低くする。ポリ層４４の上部表面は、ポリエッチングにより更に低くする。金属材料を構造体上に堆積させて、その後、エッチングステップとしてＳＴＩ絶縁材料を用いて金属ＣＭＰエッチングを行う。好適な金属材料としては、ＴｉＮ、ＴａＮ、Ｔｉ、Ｐｔなどが挙げられる。得られた構造体は、図２Ｃに示す。
図３Ａを参照すると、図２Ａ〜図２Ｃの断面に対して直角である（図２Ｃに示すように線３Ａに沿って）断面図がある。二酸化シリコン（又は更には、ＯＮＯなどの複合層）などの別の絶縁層４８は、金属層４６上に堆積されるか、又は形成される。次に、ポリシリコンの第２の層５０は、層４８上に堆積されるか、又は形成される。絶縁体の別の層５２は、ポリシリコンの第２の層５０上に堆積されるか、又は形成され、その後のドライエッチング中のハードマスクとして使用される。好ましい実施形態としては、層５２は窒化ケイ素５２ａ、二酸化ケイ素５２ｂ及び窒化ケイ素５２ｃを含む複合層である。図３Ａは結果として得られる構造体を示す。
フォトレジスト材料５４は構造体上に堆積され、またマスキングステップが形成されて、フォトレジスト材料の選択された部分を露光させる。フォトレジストが現像され、選択的にエッチングされる。次に図３Ｂに示すとおり、ポリ層５０が露出するまで、複合層５２の露光部分が異方性エッチングされる。フォトレジスト材料５４を除去し、次いで、複合層５２の積層体をエッチングマスクとして用いて、ポリ層４４が露出するまで、ポリシリコンの第２の層５０、絶縁層４８及び金属層４６の異方性エッチングを行う。これに伴う構造を図３Ｃに示す。２つの「積層体」Ｓ１及びＳ２だけが示されるが、互いに分離しているこうした多数の「積層体」が存在することは明らかである。
二酸化シリコン５６は、その構造上に堆積されるか、又は形成される。この後に窒化ケイ素層５８の堆積が続く。二酸化シリコン４９及び窒化ケイ素５０は、異方性エッチングされ、積層体Ｓ１及びＳ２のそれぞれの周囲に（二酸化シリコン５６及び窒化ケイ素５８の混合である）スペーサ６０を残す。スペーサの形成は、当該技術分野において既知であり、構造の輪郭上で材料の堆積の後、異方性エッチング処理を伴い、これにより材料は、構造の水平面から除去される一方で、材料は、（丸みを帯びた上面を有する）構造の垂直に配向した表面上に大部分はそのまま残存する。得られる構造を図３Ｄに示す。
フォトレジストマスク６２は、積層体Ｓ１とＳ２との間、及び他の交互の対の積層体の間の領域の上に形成される。この議論のために、積層体Ｓ１とＳ２との間のこの領域を「内側領域」と呼び、フォトレジストによって覆われない領域を「外側領域」と呼ぶ。外側領域内の露出させた第１のポリシリコン４４は、異方性エッチングされる。得られる構造を図３Ｅに示す。
図３Ｅに示す構造体からフォトレジスト材料６２を取り除く。次いで、酸化物層が構造体の上に堆積されるか、又は形成され、その後、異方性エッチングにより、図３Ｆに示すような積層体Ｓ１及び積層体Ｓ２に隣接するスペーサ６４が残存する。次に、フォトレジスト材料６６を堆積させ、また、積層体Ｓ１とＳ２との間の内側領域内の開口部を残してマスクする。積層体Ｓ１とＳ２との（及び他の交互の対の積層体の）間の内側領域内のポリシリコン４４は、異方性エッチングされる。得られる構造体は、第２の領域１６を形成する高電圧イオン注入の対象となる。得られる構造体を図３Ｇに示す。
内側領域内の積層体Ｓ１及びＳ２に隣接する酸化物スペーサ６４は、例えばウェットエッチング又は等方性ドライエッチングによって除去される。このエッチングにより、第２の領域１６の上の酸化物層４２も除去される。積層体Ｓ１及びＳ２の外側領域内のフォトレジスト材料６６は除去される。二酸化シリコン６８は、その構造体の上に堆積されるか、又は形成される。この構造体は、再度フォトレジスト材料７０によって覆われ、積層体Ｓ１及びＳ２の外側領域を露出させて、マスキングステップを実施し、積層体Ｓ１とＳ２との間の内側領域を覆うフォトレジスト材料７０を残す。酸化物異方性エッチングは、積層体Ｓ１及びＳ２の外側領域内のスペーサ６４の厚さを低減するため、また、外側領域内の露出したシリコン基板１２からあらゆる二酸化シリコンを完全に除去するために実施される。得られる構造を図３Ｈに示す。
フォトレジスト材料７０を除去する。二酸化シリコンの薄層７２は、約２０〜１００オングストロームで構造体上に形成される。この酸化物層７２は、選択ゲート２０と基板１２との間のゲート酸化物である。これにより、内側領域において酸化物層６８の厚みも増す。ポリシリコンを、構造体の上に堆積させ、その後、異方性エッチングを行い、その結果、第２のコモン領域１６を共有している互いに隣接する２つのメモリセル１０の選択ゲート２０を構築する積層体Ｓ１及びＳ２の外側領域内でポリシリコンスペーサとなる。加えて、積層体Ｓ１及びＳ２の内側領域内のスペーサは共に結合されて、２つの隣接するメモリセル１０によって共有される単一の消去ゲート２４を形成する。絶縁材料層が構造体上に堆積され、異方性エッチングして、選択ゲート２０の隣にスペーサ７４が形成される。得られる構造を図３Ｉに示す。
その後、イオン注入ステップが実施され、第１の領域１４が形成される。別の面上でこれらのメモリセルのそれぞれがコモン第１領域１４を共有する。構造体は、絶縁材料７６によって覆われている。リソグラフィエッチングプロセスを使用して、下向きに延在し、かつ第１の領域１４を露出させるホールを形成する。ホールは、導電材料を敷くか、又は導電材料で磨き、ビット線コンタクト７８を形成する。最終構造を図３Ｊに示す。浮遊ゲート２２上の金属層３６と同様に、消去ゲート２４と浮遊ゲート２２との間のオーバーハングにより、消去性能が向上する。具体的には、金属層３６は、ほぼ制限のない電子供給源を提供し、このため、セルの動作に十分なキャリア源を提供する一方でより少ない浮遊ゲートドーピングを保持して、外方拡散及び／又は角部の鈍化を阻止する。また、金属層３６を封入することにより、浮遊ゲート（及びひいては一般的にメモリセル）を縮小させて、より小さい寸法にすることが可能である。
プログラム、読み出し、及び消去の動作並びに特に印加される電圧は、米国特許第６，７４７，３１０号に記載のものと同じであってよく、その開示は全体にわたり本明細書に参照として組み込まれる。
しかし、動作条件は異なっていてもよい。例えば、消去動作では、以下の電圧を印加し得る。
消去中、約−１〜−１０ｖの負電圧を選択制御ゲート２６に印加してもよい。その場合、選択消去ゲート２４に印加する電圧は、６〜９ｖまで下げてもよい。消去ゲート２４の「オーバーハング」により、トンネルリング障壁を選択制御ゲート２６に印加される負電圧から遮断する。
プログラミングでは、以下の電圧を印加し得る。
プログラミング中、選択されたセルは、浮遊ゲートの下のチャネルの部分が反転し、効率的なホットエレクトロン注入を通してプログラミングされる。３〜６ｖの中電圧を選択ＳＬに印加して、ホットエレクトロンを生成する。選択制御ゲート２６及び消去ゲート２４にバイアスをかけて高電圧（６〜９ｖ）として、高結合比を利用し、浮遊ゲートに結合する電圧を最大化する。浮遊ゲートに結合する高電圧により、ＦＧチャネルの反転が誘導され、横方向電界をスプリットエリアに集中させて、ホットエレクトロンをより効率的に生成する。加えて、電圧は、垂直方向に高電界を提供して、ホットエレクトロンを浮遊ゲート内に引き付け、注入エネルギー障壁を下げる。
読み出しには、以下の電圧を印加し得る。
読み出し中、プログラム動作と読み出し動作との間の均衡に応じて、選択制御ゲート２６及び選択消去ゲート２４上の電圧は均衡が取られ得る。これは、それぞれが浮遊ゲートに連結されるためである。故に、選択制御ゲート２６及び選択消去ゲート２４のそれぞれに印加される電圧は、最適なウインドウを得るために、０〜３．７Ｖの範囲の電圧の組み合わせであってもよい。加えて、ＲＣ結合が原因で選択制御ゲート上の電圧が好ましくないことから、選択消去ゲート２４上の電圧により、更に早い読み出し動作をもたらすことができる。
図４は、第１の代替実施形態を示す。本実施形態では、金属層３６が浮遊ゲート２２の上部表面全体にわたって延在する。このため、消去中、電子が金属層３６の角部から消去ゲート２４にトンネリングする。この構造では、金属加工機能は、消去動作を減速させないように、ケイ素とほとんど変わらないようにするべきである。
図５は、第２の代替実施形態を示す。本実施形態では、ポリシリコンの追加層２３が金属層の上に形成される。このため、浮遊ゲート２２／２３は、２つのポリシリコン層２２／２３及びその中間に挟まれた金属層３６によって構成される。この構造により、消去中、ポリーポリ（poly-to-poly)トンネルが保持され、浮遊ゲートの全幅にわたって金属層３６が延在することが更に可能になる。
図６は、第３の代替実施形態を示す。本実施形態では、浮遊ゲート２２の頂面上の金属層３６が浮遊ゲート２２の側面に対して形成された金属スペーサ８０に置き換えられている。この構造によっても、消去中、ポリーポリトンネルが保持される。
本発明は、図示された上記実施例（複数可）に限定されるものではなく、添付の請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。更に、特許請求及び明細書を見てわかるように、全ての方法のステップが例示又は請求した正確な順序で実施される必要はなく、むしろ任意の順序で本発明のメモリセルの適切な形成が可能である。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される場合、「わたって」及び「の上に」という用語は両方とも、「の上に（わたって）直接」（中間物質、要素、又は空間がそれらの間に何ら配置されない）と、「の上に（わたって）間接的に」（中間物質、要素、又は空間がそれらの間に配置される）と、を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は「直接隣接した」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「間接的に隣接した」（中間物質、要素、又は空間がそれらの間に配置される）を含み、「取り付けられた」は、「直接取り付けられた」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「間接的に取り付けられた」（中間物質、要素、又は空間がそれらの間に配置される）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間物質、又は要素がそれらの間で要素を電気的に連結しない）、及び「間接的に電気的に結合された」（中間物質、又は要素がそれらの間で要素を電気的に連結する）を含む。例えば、要素を「基板の上に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。
Claims (2)
- 不揮発性メモリセルであって、
第１の導電型の基板であって、第２導電型の第１の領域と、前記第１の領域から離間されている前記第２の導電型の第２の領域とを有し、それらの間にチャネル領域を形成する、第１の導電型の基板と、
前記第１の領域に隣接している前記チャネル領域の第１の部分から絶縁され、かつ前記第１の部分にわたって配置される選択ゲートと、
前記第２の領域に隣接している前記チャネル領域の第２の部分から絶縁され、かつ前記第２の部分にわたって配置され、ポリシリコンによって形成され、平坦な頂面を持つ浮遊ゲートと、
前記浮遊ゲートに接触して形成される金属材料と、
前記浮遊ゲートから絶縁され、かつ前記浮遊ゲートにわたって配置される制御ゲートと、
第１の部分及び第２の部分を含む消去ゲートであって、
前記第１の部分は、前記第２の領域から絶縁され、かつ前記第２の領域の上に配置されており、及び、前記浮遊ゲートから絶縁され、かつ前記浮遊ゲートに横方向に隣接して配置されている、並びに
前記第２の部分は、前記制御ゲートから絶縁され、かつ前記制御ゲートに横方向に隣接して配置されている、及び、前記浮遊ゲートにわたって部分的に延在し、かつ前記浮遊ゲートの平坦な頂面に垂直方向で重なり合う、消去ゲートとを含み、
前記金属材料は、前記浮遊ゲートの前記平坦な頂面に層として配置され、
前記金属材料の前記層は、前記浮遊ゲートの前記平坦な頂面の一部分のみにわたって延在し、
前記金属材料の前記層は、前記消去ゲートの前記第２の部分が延在する前記平坦な頂面のいかなる部分にも延在しない、
不揮発性メモリセル。 - 不揮発性メモリセルを形成する方法であって、
第１の導電型の基板内に、第２の導電型の、離間された第１の領域及び第２の領域を形成することであって、それらの間にチャネル領域を画定する、ことと、
前記第１の領域に隣接している前記チャネル領域の第１の部分から絶縁され、かつ前記第１の部分にわたって配置される選択ゲートを形成することと、
前記第２の領域に隣接している前記チャネル領域の第２の部分から絶縁され、かつ前記第２の部分にわたって配置され、ポリシリコン材料の浮遊ゲートを形成することと、
前記浮遊ゲートに接触して金属材料を形成することと、
前記浮遊ゲートから絶縁され、かつ前記浮遊ゲートにわたって配置される制御ゲートを形成することと、
第１の部分及び第２の部分を含む消去ゲートを形成することであって、
前記第１の部分は、前記第２の領域から絶縁され、かつ前記領域の上に配置されており、及び、前記浮遊ゲートから絶縁され、かつ前記浮遊ゲートに横方向に隣接して配置されている、並びに
前記第２の部分は、前記制御ゲートから絶縁され、かつ前記制御ゲートに横方向に隣接して配置されており、及び、前記浮遊ゲートにわたって部分的に延在し、かつ前記浮遊ゲートに垂直方向で重なり合っている、こととを含み、
前記金属材料は、前記浮遊ゲートの平坦な頂面に層として配置され、
前記金属材料の前記層は、前記浮遊ゲートの前記平坦な頂面の一部分のみにわたって延在し、
前記金属材料の前記層は、前記消去ゲートの前記第２の部分が延在する前記平坦な頂面のいかなる部分にも延在しない、
方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/958,483 US9123822B2 (en) | 2013-08-02 | 2013-08-02 | Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same |
| US13/958,483 | 2013-08-02 | ||
| PCT/US2014/048787 WO2015017495A1 (en) | 2013-08-02 | 2014-07-30 | Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016531434A JP2016531434A (ja) | 2016-10-06 |
| JP6182268B2 true JP6182268B2 (ja) | 2017-08-16 |
Family
ID=51422131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016531848A Active JP6182268B2 (ja) | 2013-08-02 | 2014-07-30 | ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9123822B2 (ja) |
| EP (1) | EP3028297B1 (ja) |
| JP (1) | JP6182268B2 (ja) |
| KR (1) | KR101773727B1 (ja) |
| CN (1) | CN105453229B (ja) |
| TW (1) | TWI533442B (ja) |
| WO (1) | WO2015017495A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150249158A1 (en) * | 2014-03-03 | 2015-09-03 | United Microelectronics Corp. | Semiconductor structure and method for manufacturing the same |
| US9691883B2 (en) * | 2014-06-19 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Asymmetric formation approach for a floating gate of a split gate flash memory structure |
| US9960172B2 (en) * | 2014-11-19 | 2018-05-01 | Globalfoundries Singapore Pte. Ltd. | Reliable non-volatile memory device |
| TWI594378B (zh) * | 2015-05-04 | 2017-08-01 | 北京芯盈速騰電子科技有限責任公司 | 非揮發性記憶體單元及其製作方法 |
| US9917165B2 (en) * | 2015-05-15 | 2018-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure for improving erase speed |
| US9793279B2 (en) * | 2015-07-10 | 2017-10-17 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing |
| US10141321B2 (en) | 2015-10-21 | 2018-11-27 | Silicon Storage Technology, Inc. | Method of forming flash memory with separate wordline and erase gates |
| US9754951B2 (en) * | 2015-10-30 | 2017-09-05 | Globalfoundries Inc. | Semiconductor device with a memory device and a high-K metal gate transistor |
| US9972630B2 (en) | 2015-11-03 | 2018-05-15 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having metal gates and method of making same |
| CN107293546B (zh) * | 2016-04-08 | 2020-09-04 | 硅存储技术公司 | 减小型分裂栅非易失性闪存单元及其制造方法 |
| CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| CN107342288B (zh) * | 2016-04-29 | 2020-08-04 | 硅存储技术公司 | 分裂栅型双位非易失性存储器单元 |
| CN107425003B (zh) * | 2016-05-18 | 2020-07-14 | 硅存储技术公司 | 制造分裂栅非易失性闪存单元的方法 |
| US9929167B2 (en) * | 2016-07-13 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10943996B2 (en) * | 2016-11-29 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor device including non-volatile memories and logic devices |
| US10192874B2 (en) * | 2017-06-19 | 2019-01-29 | United Microelectronics Corp. | Nonvolatile memory cell and fabrication method thereof |
| US10872898B2 (en) * | 2017-07-19 | 2020-12-22 | Cypress Semiconductor Corporation | Embedded non-volatile memory device and fabrication method of the same |
| US10714634B2 (en) | 2017-12-05 | 2020-07-14 | Silicon Storage Technology, Inc. | Non-volatile split gate memory cells with integrated high K metal control gates and method of making same |
| CN110021602B (zh) * | 2018-01-05 | 2023-04-07 | 硅存储技术公司 | 在专用沟槽中具有浮栅的非易失性存储器单元 |
| CN108417575A (zh) * | 2018-03-14 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | 闪存单元、闪存阵列及其操作方法 |
| US10468428B1 (en) * | 2018-04-19 | 2019-11-05 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same |
| US10998325B2 (en) * | 2018-12-03 | 2021-05-04 | Silicon Storage Technology, Inc. | Memory cell with floating gate, coupling gate and erase gate, and method of making same |
| US10797142B2 (en) * | 2018-12-03 | 2020-10-06 | Silicon Storage Technology, Inc. | FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication |
| US10937794B2 (en) * | 2018-12-03 | 2021-03-02 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same |
| CN112185815A (zh) * | 2019-07-04 | 2021-01-05 | 硅存储技术公司 | 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法 |
| CN114335186A (zh) | 2020-09-30 | 2022-04-12 | 硅存储技术股份有限公司 | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 |
| US11631772B2 (en) | 2021-01-13 | 2023-04-18 | Globalfoundries U.S. Inc. | Non-volatile memory structure using semiconductor layer as floating gate and bulk semiconductor substrate as channel region |
| US20230065897A1 (en) * | 2021-08-31 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company Limited | Transistor and method for manufacturing the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5242848A (en) | 1990-01-22 | 1993-09-07 | Silicon Storage Technology, Inc. | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device |
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| JP4928890B2 (ja) * | 2005-10-14 | 2012-05-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US20090039410A1 (en) * | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| EP2068351A1 (en) | 2007-12-03 | 2009-06-10 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Floating gate non-volatile memory device and method for manufacturing same |
| US8008702B2 (en) | 2008-02-20 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-transistor non-volatile memory element |
| CN102282651A (zh) * | 2009-01-29 | 2011-12-14 | 国际商业机器公司 | 具有非平面浮动栅极的存储器晶体管及其制造方法 |
| JP2010192734A (ja) * | 2009-02-19 | 2010-09-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8445953B2 (en) * | 2009-07-08 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for flash memory cells |
| JP5537130B2 (ja) | 2009-11-25 | 2014-07-02 | 株式会社東芝 | 半導体記憶装置 |
| US8503229B2 (en) | 2011-03-22 | 2013-08-06 | Sandisk Technologies Inc. | P-/Metal floating gate non-volatile storage element |
-
2013
- 2013-08-02 US US13/958,483 patent/US9123822B2/en active Active
-
2014
- 2014-07-30 KR KR1020167005481A patent/KR101773727B1/ko active IP Right Grant
- 2014-07-30 CN CN201480046009.4A patent/CN105453229B/zh active Active
- 2014-07-30 JP JP2016531848A patent/JP6182268B2/ja active Active
- 2014-07-30 WO PCT/US2014/048787 patent/WO2015017495A1/en active Application Filing
- 2014-07-30 EP EP14756145.0A patent/EP3028297B1/en active Active
- 2014-08-01 TW TW103126398A patent/TWI533442B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015017495A1 (en) | 2015-02-05 |
| EP3028297A1 (en) | 2016-06-08 |
| TWI533442B (zh) | 2016-05-11 |
| US20150035040A1 (en) | 2015-02-05 |
| KR20160039276A (ko) | 2016-04-08 |
| JP2016531434A (ja) | 2016-10-06 |
| CN105453229A (zh) | 2016-03-30 |
| KR101773727B1 (ko) | 2017-08-31 |
| TW201511238A (zh) | 2015-03-16 |
| US9123822B2 (en) | 2015-09-01 |
| EP3028297B1 (en) | 2020-07-01 |
| CN105453229B (zh) | 2018-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6182268B2 (ja) | ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 | |
| JP6367491B2 (ja) | 金属改良ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 | |
| JP6239093B2 (ja) | 自己整列浮遊及び消去ゲートを有する不揮発性メモリセル及びその製造方法 | |
| JP6291584B2 (ja) | 自己整列浮遊及び消去ゲートを有する不揮発性メモリセル及びその製造方法 | |
| US7256448B2 (en) | Split gate type nonvolatile semiconductor memory device, and method of fabricating the same | |
| JP5781733B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
| JP5116963B2 (ja) | フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子 | |
| JP6150444B2 (ja) | ゲートの下のドーパントの拡散を低減することによるメモリセルの形成方法 | |
| JP2008251825A (ja) | 半導体記憶装置の製造方法 | |
| JP2015529975A (ja) | デプレッションモード浮遊ゲートチャネルを備えた分割ゲートメモリセル、及びその製造方法 | |
| KR20140053340A (ko) | 분리된 소거 게이트를 구비한 스플릿 게이트 비-휘발성 플로팅 게이트 메모리 셀을 제조하는 방법 및 그 제조 방법에 의해 제조된 메모리 셀 | |
| TW202005061A (zh) | 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法 | |
| JP2008118136A (ja) | ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ | |
| TW201640621A (zh) | 非揮發性記憶體單元及其製作方法 | |
| KR100608507B1 (ko) | Ｎｒｏｍ 메모리 셀 어레이의 제조 방법 | |
| TWI700819B (zh) | 非揮發性記憶體及其製造方法 | |
| TWI605572B (zh) | 非揮發性記憶體及其製造方法 | |
| US9882033B2 (en) | Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench | |
| TWI227547B (en) | Method of fabricating a flash memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6182268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |