CN105453229A - 具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法 - Google Patents

具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法 Download PDF

Info

Publication number
CN105453229A
CN105453229A CN201480046009.4A CN201480046009A CN105453229A CN 105453229 A CN105453229 A CN 105453229A CN 201480046009 A CN201480046009 A CN 201480046009A CN 105453229 A CN105453229 A CN 105453229A
Authority
CN
China
Prior art keywords
grid
area
floating grid
metal material
insulate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480046009.4A
Other languages
English (en)
Other versions
CN105453229B (zh
Inventor
J-W.刘
A.科托夫
Y.特卡彻夫
C-S.苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN105453229A publication Critical patent/CN105453229A/zh
Application granted granted Critical
Publication of CN105453229B publication Critical patent/CN105453229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种非易失性存储器单元，所述非易失性存储器单元包括第一导电类型的衬底，所述衬底具有间隔开的第二导电类型的第一区域和第二区域，在所述第一区域和所述第二区域之间形成沟道区。选择栅极与所述沟道区的第一部分绝缘并且设置在所述第一部分上面，所述第一部分与所述第一区域相邻。浮动栅极与所述沟道区的第二部分绝缘并且设置在所述第二部分上面，所述第二部分与所述第二区域相邻。金属材料与所浮动栅极接触地形成。控制栅极与所述浮动栅极绝缘并且设置在其上面。擦除栅极包括第一部分和第二部分，所述第一部分与所述第二区域绝缘并且设置在其上面，而且与所述浮动栅极绝缘并且与其横向相邻设置；所述第二部分与所述控制栅极绝缘并且与其横向相邻，而且部分地在所述浮动栅极上面延伸并且与其纵向重叠。

Description

具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法
技术领域
本发明涉及具有选择栅极、硅金属浮动栅极、控制栅极和擦除栅极的非易失性闪存单元，所述擦除栅极具有与浮动栅极在一起的悬垂。
背景技术
具有选择栅极、浮动栅极、控制栅极和擦除栅极的分裂栅非易失性闪存单元是本领域中已知的。参见例如美国专利6,747,310和7,868,375。具有在浮动栅极上面的悬垂的擦除栅极也是本领域中已知的。参见例如美国专利5,242,848。所有这三篇专利均以引用方式全文并入本文中。
为了增加性能，浮动栅极可掺杂有杂质。例如，增加浮动栅极上的掺杂程度可增加存储器单元的擦除速度。然而，增加掺杂也存在缺点。例如，来自高度掺杂浮动栅极的掺杂物的外扩散可降低围绕浮动栅极的介电材料的质量。较高的掺杂程度还可能导致氧化处理期间浮动栅极尖端的钝化。
因此，本发明的目的之一是在不依赖于浮动栅极中高掺杂程度的情况下提高这样的存储器单元的擦除效率。
发明内容
上述目的用一种非易失性存储器单元实现，该非易失性存储器单元包括：第一导电类型的衬底，所述衬底具有第二导电类型的第一区域、与第一区域间隔开的第二导电类型的第二区域，在所述第一区域和所述第二区域之间形成沟道区；选择栅极，所述选择栅极与沟道区的第一部分绝缘并且设置在所述第一部分上面，所述第一部分与第一区域相邻；浮动栅极，所述浮动栅极与沟道区的第二部分绝缘并且设置在所述第二部分上面，所述第二部分与第二区域相邻；与浮动栅极接触地形成的金属材料；控制栅极，所述控制栅极与浮动栅极绝缘并且设置在其上面；以及擦除栅极，所述擦除栅极包括第一部分和第二部分。第一部分与第二区域绝缘并且设置在其上面，而且与浮动栅极绝缘并且与其横向相邻设置。第二部分与控制栅极绝缘并且与其横向相邻，而且部分地在浮动栅极上面延伸并且与其纵向重叠。
一种形成非易失性存储器单元的方法包括：在第一导电类型的衬底中形成间隔开的第二导电类型的第一区域和第二区域，将沟道区限定在所述第一区域和所述第二区域之间；形成与沟道区的第一部分绝缘并且设置在所述第一部分上面的选择栅极，所述第一部分与第一区域相邻；形成与沟道区的第二部分绝缘并且设置在所述第二部分上面的浮动栅极，所述第二部分与第二区域相邻；形成与浮动栅极接触的金属材料；形成与浮动栅极绝缘并且设置在其上面的控制栅极；以及形成包括第一部分和第二部分的擦除栅极。第一部分与第二区域绝缘并且设置在其上面，而且与浮动栅极绝缘并且与其横向相邻设置。第二部分与控制栅极绝缘并且与其横向相邻，而且部分地在浮动栅极上面延伸并且与其纵向重叠。
附图说明
图1是本发明的改善的非易失性存储器单元的剖视图。
图2A-图2C和图3A-图3J是制造本发明的存储器单元的一个实施例的工艺的剖视图。
图4是本发明的存储器单元的替代实施例的剖视图。
图5是本发明的存储器单元的第二替代实施例的剖视图。
图6是本发明的存储器单元的第三替代实施例的剖视图。
具体实施方式
参见图1，示出了本发明的改善的非易失性存储器单元10的剖视图。存储器单元10被制作于P导电类型的基本上单晶的衬底12（诸如单晶硅）中。在衬底12内为第二导电类型的第一区域14。如果第一导电类型为P，则第二导电类型为N。与第一区域间隔开的是第二导电类型的第二区域16。在第一区域14和第二区域16之间的是沟道区18，该沟道区提供第一区域14和第二区域16之间的电荷传导。
选择栅极20定位在衬底12上方并且与该衬底间隔开且绝缘，该选择栅极也被称作字线20。选择栅极20定位在沟道区18的第一部分上面。沟道区18的第一部分紧密邻接第一区域14。因此，选择栅极20与第一区域14重叠很少或不重叠。浮动栅极22也定位在衬底12上方并与该衬底间隔开且绝缘。浮动栅极22定位在沟道区18的第二部分和第二区域16的一部分上面。沟道区18的第二部分与沟道区18的第一部分不同。因此，浮动栅极22与选择栅极20横向间隔开并与该选择栅极绝缘且相邻。擦除栅极24定位在第二区域16上面并且与其间隔开，而且与衬底12绝缘。擦除栅极24与浮动栅极22横向绝缘并且间隔开。选择栅极20在浮动栅极22的一侧，而擦除栅极24在浮动栅极22的另一侧。最后，定位在浮动栅极22上方并且与该浮动栅极绝缘且间隔开的是控制栅极26。控制栅极26与擦除栅极24和选择栅极20绝缘并且间隔开，而且定位在擦除栅极24和选择栅极20之间。迄今，存储器单元10的上述说明在美国专利6,747,310和7,868,375中有所公开。
擦除栅极24具有悬垂于浮动栅极22之上的一部分。擦除栅极24由电连接的两个部分构成。在优选的实施例中，这两个部分形成整体结构，但是在本发明范围内的是，这两个部分可为单独部分并且电连接。擦除栅极24的第一部分与浮动栅极22横向相邻并且位于第二区域16上方。擦除栅极24的第一部分具有最靠近浮动栅极22的端部32。擦除栅极24的第二部分与控制栅极26横向相邻并且悬垂于浮动栅极22的一部分之上（即，擦除栅极24与浮动栅极22部分地纵向重叠）。擦除栅极24的与控制栅极26横向相邻并且悬垂于浮动栅极22之上的第二部分还与浮动栅极22纵向间隔开。
在本发明的改进中，金属层36形成在浮动栅极22上（在控制栅极26下面并且与其绝缘）。优选地，金属层36形成在浮动栅极的被控制栅极纵向覆盖的那部分上，但是金属层36不形成在浮动栅极的被擦除栅极24纵向覆盖的那部分上（即，在该实施例中，擦除栅极24和金属层36之间不存在纵向重叠）。金属层36提供比高度掺杂多晶硅高得多的电子浓度以增加的擦除性能，而没有使用高度掺杂多晶硅的缺点。
如美国专利6,747,310中所述，存储器单元10利用通过Fowler-Nordheim机制的电子隧穿从浮动栅极22到擦除栅极24进行擦除。另外，为了改善擦除机制，浮动栅极22可具有最靠近擦除栅极24的尖锐拐角22a（面对形成于该擦除栅极中的凹口24a）以在擦除期间增强局部电场，并且继而增强从浮动栅极22的拐角到擦除栅极24的电子流。通过使金属层36延伸跨过浮动栅极的顶部表面的仅一部分（即，不延伸跨过浮动栅极的与擦除栅极24相邻的那部分），保留了浮动栅极22的多晶硅拐角与多晶硅擦除栅极24之间的隧穿。
参见图2A-图2C和图3A-图3J，示出了制造本发明的单元10的工艺中的步骤的剖视图。图2A示出形成于衬底中的STI隔离区，所述STI隔离区是本领域中已知的。STI绝缘材料40沉积或形成在衬底中的沟槽中，由此绝缘材料40在衬底表面上方延伸。衬底可为P型单晶硅。二氧化硅层42形成在P型单晶硅的衬底12上。之后，多晶硅（或非晶硅）的第一层44被沉积或形成在二氧化硅层42上。
使用STI绝缘的顶部作为蚀刻停止层来进行多晶硅化学机械抛光(CMP)工艺，以降低多晶硅层44的顶部表面，如图2B所示。进一步用多晶硅蚀刻来降低多晶硅层44的上表面。将金属材料沉积在该结构上，然后使用STI绝缘材料作为蚀刻步进层来进行金属CMP蚀刻。合适的金属材料包括TiN、TaN、Ti、Pt等。所得结构示于图2C中。
参见图3A，示出了与图2A-图2C的剖视图正交的剖视图（沿着图2C所示的线3A）。诸如二氧化硅（或甚至复合材料层，诸如ONO）的另一种绝缘层48沉积或形成在金属层46上。多晶硅的第二层50然后被沉积或形成在层48上。绝缘体的另一层52被沉积或形成在多晶硅的第二层50上并且在随后的干法蚀刻期间用作硬掩模。在优选的实施例中，层52为复合材料层，包含氮化硅52a、二氧化硅52b和氮化硅52c。所得结构示于图3A中。
光刻胶材料54沉积在该结构上，并且执行掩模步骤从而暴露光刻胶材料的所选部分。光刻胶被显影并且被选择性地蚀刻。复合材料层52的暴露部分然后被各向异性地蚀刻直到多晶硅层50暴露，如图3B所示。光刻胶材料54被移除，并且通过使用复合材料层52的叠堆作为蚀刻掩模，多晶硅的第二层50、绝缘层48和金属层46然后被各向异性地蚀刻，直到多晶硅层44暴露。所得结构示于图3C中。虽然仅示出两个“叠堆”S1和S2，但是应当清楚存在彼此分离的多个此类“叠堆”。
二氧化硅56沉积或形成在该结构上。随后是氮化硅层58的沉积。二氧化硅49和氮化硅50被各向异性蚀刻，留下围绕叠堆S1和S2中的每个叠堆的间隔物60（它是二氧化硅56和氮化硅58的组合）。间隔物的形成在现有技术中是众所周知的，且涉及材料在结构的轮廓上面的沉积，继之以各向异性蚀刻工艺，从而从结构的水平表面移除该材料，而该材料在该结构的竖直定向表面上在很大程度上保持完整（具有圆化的上表面）。所得结构示于图3D中。
光刻胶掩模62形成在叠堆S1和S2之间的区域上面以及其他交替的成对叠堆之间的区域上面。为了该讨论的目的，叠堆S1和S2之间的这个区域将被称为“内区域”，并且不被光刻胶覆盖的区域将被称为“外区域”。外区域中的暴露的第一多晶硅44被各向异性地蚀刻。所得结构示于图3E中。
将光刻胶材料62从示于图3E中的结构移除。氧化物层然后沉积或形成在该结构上面，随后进行各向异性蚀刻，留下与叠堆S1和S2相邻的间隔物64，如图3F所示。光刻胶材料66然后沉积并且被遮蔽，留下叠堆S1和S2之间的内区域中的开口。叠堆S1和S2之间（以及其他交替成对的叠堆）之间的内区域中的多晶硅44被各向异性蚀刻。所得结构受到高电压离子注入，形成第二区域16。所得结构示于图3G中。
通过例如湿法蚀刻或干法各向同性蚀刻来移除内区域中与叠堆S1和S2相邻的氧化物间隔物64。该蚀刻还移除位于第二区域16上面的氧化物层42。移除叠堆S1和S2的外区域中的光刻胶材料66。二氧化硅68沉积或形成在该结构上面。该结构再次被光刻胶材料70覆盖，并且进行掩摸步骤，从而暴露叠堆S1和S2的外区域并留下覆盖叠堆S1和S2之间的内区域的光刻胶材料70。进行氧化物各向异性蚀刻，以减小叠堆S1和S2的外区域中的间隔物64的厚度，并且从外区域中的暴露的硅衬底12中完全移除任何二氧化硅。所得结构示于图3H中。
将光刻胶材料70移除。大约20-100埃的二氧化硅的薄层72形成在该结构上。该氧化物层72是选择栅极20和衬底12之间的栅极氧化物。它还增厚内区域中的氧化物层68。多晶硅沉积在该结构上面，然后进行各向异性蚀刻以产生叠堆S1和S2的外区域中的多晶硅间隔物，该间隔物构成共享公共第二区域16的彼此相邻的两个存储器单元10的选择栅极20。此外，叠堆S1和S2的内区域内的间隔物被合并在一起，从而形成由两个相邻存储器单元10共享的单个擦除栅极24。绝缘材料层沉积在该结构上，并且被各向异性蚀刻以形成紧挨选择栅极20的间隔物74。所得结构示于图3I中。
之后，进行离子注入步骤，形成第一区域14。另一侧上的这些存储器单元中的每个共享公共第一区域14。该结构被绝缘材料76覆盖。使用光刻蚀刻工艺来形成向下延伸并且暴露第一区域14的孔。该孔衬有或填充有导电材料以形成位线触点78。最终结构示于图3J中。擦除栅极24和浮动栅极22之间的悬垂增强擦除性能，就像浮动栅极22上的金属层36一样。具体地讲，金属层36提供了几乎无限的电子源，并且因此提供了用于单元操作的足够载体源，同时保持较低的浮动栅极掺杂以防止外扩散和/或拐角钝化。包括金属层36还允许浮动栅极（以及因此一般来讲，存储器单元）按比例缩小至更小尺寸。
编程、读取和擦除的操作以及具体地讲待施加的电压可以与在USP6,747,310中阐述的那些相同，该专利的公开内容以引用的方式全文并入文本。
然而，操作条件也可以是不同的。例如，对于擦除操作，可施加以下电压。
在擦除期间，可施加-1至-10伏的负电压以选择控制栅极26。在该情况下，施加到选择擦除栅极24的电压可降低到6至9伏。擦除栅极24的“悬垂”将隧穿势垒与施加到选择控制栅极26的负电压屏蔽。
对于编程，可施加以下电压。
在编程期间，通过有效的热电子注入对所选择的单元进行编程，其中沟道的在浮动栅极下方的部分反转。将3到6伏的中等电压施加到选择SL以产生热电子。将选择控制栅极26和擦除栅极24偏置到高电压（6到9伏）以利用高耦合率并且使耦合到浮动栅极的电压最大化。耦合到浮动栅极的高电压引起FG沟道反转并使横向场集中在分裂区以更有效地生成热电子。此外，电压提供高竖直场以将热电子吸引到浮动栅极中并且减小注入能量势垒。
对于读取，可施加以下电压。
在读取期间，根据编程操作与读取操作之间的平衡，可使选择控制栅极26上的电压和选择擦除栅极24上的电压平衡，因为控制栅极和擦除栅极中的每个都耦合到浮动栅极。因此，施加到选择控制栅极26和选择擦除栅极24中的每一者的电压可为在0到3.7V范围内的电压的组合以实现最佳窗口。此外，因为归因于RC耦合，选择控制栅极上的电压是不利的，所以选择擦除栅极24上的电压可导致更快的读取操作。
图4示出第一替代实施例。在该实施例中，金属层36延伸跨过浮动栅极22的整个上表面。因此，在擦除期间，电子从金属层36的拐角隧穿到擦除栅极24。在该构型中，金属功函数不应该比硅高得多，以便不减慢擦除操作。
图5示出第二替代实施例。在该实施例中，另外的多晶硅层23形成在金属层上面。因此，浮动栅极22/23由两个多晶硅层22/23构成，其中金属层36夹在这两个多晶硅层之间。该构型在擦除期间保留多晶硅至多晶硅隧穿，但允许金属层36延伸跨过浮动栅极的整个宽度。
图6示出第三替代实施例。在该实施例中，浮动栅极22的顶部表面上的金属层36被抵靠浮动栅极22的侧面形成的金属间隔物80替换。该构型也在擦除期间保留多晶硅至多晶硅隧穿。
应当理解，本发明不限于上述的和本文中示出的实施例，而是涵盖落在所附权利要求书的范围内的任何和所有变型形式。举例来说，本文中对本发明的提及并不意在限制任何权利要求或权利要求术语的范围，而是仅涉及可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。另外，根据权利要求和说明书显而易见的是，并非所有方法步骤都需要以所示出或所声称的精确顺序来执行，而是需要以允许本发明的存储器单元的适当形成的任意顺序来执行。最后，单个材料层可以被形成为多个这种或类似材料层，反之亦然。
应该指出的是，如本文所用，术语“在…上面”和“在…上”两者包容地包含“直接在…上”（之间未设置中间材料、元件或空间）和“间接在…上”（之间设置有中间材料、元件或空间）。类似地，术语“相邻”包括“直接相邻”（之间未设置中间材料、元件或空间）和“间接相邻”（之间设置有中间材料、元件或空间），“被安装到”包括“被直接安装到”（之间未设置中间材料、元件或空间）和“被间接安装到”（之间设置有中间材料、元件或空间），并且“被电连接”包括“被直接电连接到”（之间没有将元件电连接在一起的中间材料或元件）和“被间接电连接到”（之间有将元件电连接在一起的中间材料或元件）。例如，“在衬底上面”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

Claims (16)

1.一种非易失性存储器单元，所述非易失性存储器单元包括：
第一导电类型的衬底，所述衬底具有第二导电类型的第一区域、与所述第一区域间隔开的所述第二导电类型的第二区域，在所述第一区域和所述第二区域之间形成沟道区；
选择栅极，所述选择栅极与所述沟道区的第一部分绝缘并且设置在所述第一部分上面，所述第一部分与所述第一区域相邻；
浮动栅极，所述浮动栅极与所述沟道区的第二部分绝缘并且设置在所述第二部分上面，所述第二部分与所述第二区域相邻；
与所述浮动栅极接触地形成的金属材料；
控制栅极，所述控制栅极与所述浮动栅极绝缘并且设置在其上面；
擦除栅极，所述擦除栅极包括第一部分和第二部分，其中：
所述第一部分与所述第二区域绝缘并且设置在其上面，而且与所述浮动栅极绝缘并且与其横向相邻设置；并且
所述第二部分与所述控制栅极绝缘并且与其横向相邻，而且部分地在所述浮动栅极上面延伸并且与其纵向重叠。
2.根据权利要求1所述的存储器单元，其中所述金属材料设置作为所述浮动栅极的顶部表面上的层。
3.根据权利要求2所述的存储器单元，其中所述金属材料层在所述浮动栅极的所述整个顶部表面上面延伸。
4.根据权利要求2所述的存储器单元，其中所述金属材料层在所述浮动栅极的所述顶部表面的仅一部分上面延伸，其中所述金属材料层不在所述顶部表面的其上面延伸有所述擦除栅极第二部分的任何部分上面延伸。
5.根据权利要求1所述的存储器单元，其中：
所述浮动栅极包括两个多晶硅材料分立层，并且
所述金属材料被设置作为所述两个多晶硅材料分立层之间的层。
6.根据权利要求1所述的存储器单元，其中所述金属材料沿着所述浮动栅极的侧表面形成为所述金属材料的间隔物。
7.一种形成非易失性存储器单元的方法，所述方法包括：
在第一导电类型的衬底中形成间隔开的第二导电类型的第一区域和第二区域，将沟道区限定在所述第一区域和所述第二区域之间；
形成与所述沟道区的第一部分绝缘并且设置在所述第一部分上面的选择栅极，所述第一部分与所述第一区域相邻；
形成与所述沟道区的第二部分绝缘并且设置在所述第二部分上面的浮动栅极，所述第二部分与所述第二区域相邻；
形成与所述浮动栅极接触的金属材料；
形成与所述浮动栅极绝缘并且设置在其上面的控制栅极；
形成包括第一部分和第二部分的擦除栅极，其中：
所述第一部分与所述第二区域绝缘并且设置在其上面，而且与所述浮动栅极绝缘并且与其横向相邻设置；并且
所述第二部分与所述控制栅极绝缘并且与其横向相邻，而且部分地在所述浮动栅极上面延伸并且与其纵向重叠。
8.根据权利要求7所述的方法，其中所述金属材料形成为所述浮动栅极的顶部表面上的层。
9.根据权利要求8所述的方法，其中所述金属材料层在所述浮动栅极的所述整个顶部表面上面延伸。
10.根据权利要求8所述的方法，其中所述金属材料层在所述浮动栅极的所述顶部表面的仅一部分上面延伸，其中所述金属材料层不在所述顶部表面的其上面延伸有所述擦除栅极第二部分的任何部分上面延伸。
11.根据权利要求7所述的方法，其中：
所述浮动栅极包括两个多晶硅材料分立层，并且
所述金属材料形成为设置在所述两个多晶硅材料分立层之间的层。
12.根据权利要求7所述的方法，其中所述金属材料沿着所述浮动栅极的侧表面形成为所述金属材料的间隔物。
13.根据权利要求7所述的方法，其中所述浮动栅极的一部分与所述第二区域的一部分绝缘并且设置在所述部分上面。
14.根据权利要求7所述的方法，其中所述选择栅极和所述擦除栅极在相同处理步骤中形成。
15.根据权利要求7所述的方法，其中所述第一区域在所述控制栅极和所述浮动栅极形成之后形成。
16.根据权利要求7所述的方法，其中所述第二区域在所述选择栅极和所述擦除栅极形成之后形成。
CN201480046009.4A 2013-08-02 2014-07-30 具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法 Active CN105453229B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/958483 2013-08-02
US13/958,483 US9123822B2 (en) 2013-08-02 2013-08-02 Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
PCT/US2014/048787 WO2015017495A1 (en) 2013-08-02 2014-07-30 Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same

Publications (2)

Publication Number Publication Date
CN105453229A true CN105453229A (zh) 2016-03-30
CN105453229B CN105453229B (zh) 2018-01-26

Family

ID=51422131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480046009.4A Active CN105453229B (zh) 2013-08-02 2014-07-30 具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法

Country Status (7)

Country Link
US (1) US9123822B2 (zh)
EP (1) EP3028297B1 (zh)
JP (1) JP6182268B2 (zh)
KR (1) KR101773727B1 (zh)
CN (1) CN105453229B (zh)
TW (1) TWI533442B (zh)
WO (1) WO2015017495A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417575A (zh) * 2018-03-14 2018-08-17 上海华虹宏力半导体制造有限公司 闪存单元、闪存阵列及其操作方法
CN112185815A (zh) * 2019-07-04 2021-01-05 硅存储技术公司 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249158A1 (en) * 2014-03-03 2015-09-03 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9691883B2 (en) * 2014-06-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric formation approach for a floating gate of a split gate flash memory structure
US9960172B2 (en) * 2014-11-19 2018-05-01 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
TWI594378B (zh) * 2015-05-04 2017-08-01 北京芯盈速騰電子科技有限責任公司 非揮發性記憶體單元及其製作方法
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US9793279B2 (en) * 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US10141321B2 (en) * 2015-10-21 2018-11-27 Silicon Storage Technology, Inc. Method of forming flash memory with separate wordline and erase gates
US9754951B2 (en) * 2015-10-30 2017-09-05 Globalfoundries Inc. Semiconductor device with a memory device and a high-K metal gate transistor
KR102056995B1 (ko) 2015-11-03 2019-12-17 실리콘 스토리지 테크놀로지 인크 금속 게이트들을 갖는 분리형 게이트 비휘발성 플래시 메모리 셀 및 이를 제조하는 방법
CN107293546B (zh) * 2016-04-08 2020-09-04 硅存储技术公司 减小型分裂栅非易失性闪存单元及其制造方法
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107342288B (zh) * 2016-04-29 2020-08-04 硅存储技术公司 分裂栅型双位非易失性存储器单元
CN107425003B (zh) 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9929167B2 (en) * 2016-07-13 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10943996B2 (en) * 2016-11-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including non-volatile memories and logic devices
US10192874B2 (en) * 2017-06-19 2019-01-29 United Microelectronics Corp. Nonvolatile memory cell and fabrication method thereof
US10872898B2 (en) * 2017-07-19 2020-12-22 Cypress Semiconductor Corporation Embedded non-volatile memory device and fabrication method of the same
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
CN110021602B (zh) * 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
US10468428B1 (en) * 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10998325B2 (en) * 2018-12-03 2021-05-04 Silicon Storage Technology, Inc. Memory cell with floating gate, coupling gate and erase gate, and method of making same
US10937794B2 (en) * 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US10797142B2 (en) * 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
US11631772B2 (en) 2021-01-13 2023-04-18 Globalfoundries U.S. Inc. Non-volatile memory structure using semiconductor layer as floating gate and bulk semiconductor substrate as channel region
US20230065897A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Transistor and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121381A1 (en) * 2009-11-25 2011-05-26 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102282651A (zh) * 2009-01-29 2011-12-14 国际商业机器公司 具有非平面浮动栅极的存储器晶体管及其制造方法
CN102403274A (zh) * 2007-08-06 2012-04-04 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法
TW201240022A (en) * 2011-03-22 2012-10-01 Sandisk Technologies Inc P-/metal floating gate non-volatile storage element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
JP4928890B2 (ja) * 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
EP2068351A1 (en) * 2007-12-03 2009-06-10 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Floating gate non-volatile memory device and method for manufacturing same
US8008702B2 (en) 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
JP2010192734A (ja) * 2009-02-19 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置
US8445953B2 (en) * 2009-07-08 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403274A (zh) * 2007-08-06 2012-04-04 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法
CN102282651A (zh) * 2009-01-29 2011-12-14 国际商业机器公司 具有非平面浮动栅极的存储器晶体管及其制造方法
US20110121381A1 (en) * 2009-11-25 2011-05-26 Kabushiki Kaisha Toshiba Semiconductor memory device
TW201240022A (en) * 2011-03-22 2012-10-01 Sandisk Technologies Inc P-/metal floating gate non-volatile storage element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417575A (zh) * 2018-03-14 2018-08-17 上海华虹宏力半导体制造有限公司 闪存单元、闪存阵列及其操作方法
CN112185815A (zh) * 2019-07-04 2021-01-05 硅存储技术公司 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法

Also Published As

Publication number Publication date
KR101773727B1 (ko) 2017-08-31
CN105453229B (zh) 2018-01-26
WO2015017495A1 (en) 2015-02-05
JP6182268B2 (ja) 2017-08-16
KR20160039276A (ko) 2016-04-08
JP2016531434A (ja) 2016-10-06
EP3028297A1 (en) 2016-06-08
US9123822B2 (en) 2015-09-01
EP3028297B1 (en) 2020-07-01
TWI533442B (zh) 2016-05-11
US20150035040A1 (en) 2015-02-05
TW201511238A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN105453229A (zh) 具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法
CN105122455B (zh) 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法
CN104685570B (zh) 带有衬底应激区的分裂栅存储器单元及其制作方法
CN104541368B (zh) 具有耗尽型浮置栅极沟道的分裂栅存储器单元及其制造方法
US20050045940A1 (en) Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, and a memory array made thereby
US7256448B2 (en) Split gate type nonvolatile semiconductor memory device, and method of fabricating the same
CN106415851B (zh) 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法
TWI383473B (zh) 形成具有源極側消除的浮動閘極記憶體晶胞之半導體記憶體陣列的自我對準方法，及由此方法製造的記憶體陣列
CN107210303A (zh) 具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法
TWI600144B (zh) 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元
US10418451B1 (en) Split-gate flash memory cell with varying insulation gate oxides, and method of forming same
TW201436113A (zh) 記憶裝置與其形成方法
CN107210203A (zh) 高密度分裂栅存储器单元
CN107112355A (zh) 具有金属栅的分裂栅非易失性闪存存储器单元及其制造方法
CN111133515B (zh) 制造具有擦除栅极的分裂栅极闪存存储器单元的方法
TW202038238A (zh) 具有浮動閘、耦合閘與抹除閘之記憶體單元及其製作之方法
JP4769425B2 (ja) 双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法
WO2021002892A1 (en) Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
CN1953161A (zh) 半导体存储装置及其制造方法
JP5319092B2 (ja) 半導体装置およびその製造方法
JPH11163170A (ja) 不揮発生メモリ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant