JP6367491B2 - 金属改良ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 - Google Patents

金属改良ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 Download PDF

Info

Publication number
JP6367491B2
JP6367491B2 JP2017535794A JP2017535794A JP6367491B2 JP 6367491 B2 JP6367491 B2 JP 6367491B2 JP 2017535794 A JP2017535794 A JP 2017535794A JP 2017535794 A JP2017535794 A JP 2017535794A JP 6367491 B2 JP6367491 B2 JP 6367491B2
Authority
JP
Japan
Prior art keywords
region
layer
gate
forming
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017535794A
Other languages
English (en)
Other versions
JP2018501662A (ja
Inventor
チュン−ミン チェン
チュン−ミン チェン
マン−タン ウー
マン−タン ウー
ジェン−ウェイ ヤン
ジェン−ウェイ ヤン
チエン−シェン スー
チエン−シェン スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2018501662A publication Critical patent/JP2018501662A/ja
Application granted granted Critical
Publication of JP6367491B2 publication Critical patent/JP6367491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、選択ゲートと、浮遊ゲートと、制御ゲートと、消去ゲートとを有する不揮発性フラッシュメモリセルに関する。
選択ゲート、浮遊ゲート、制御ゲート、及び消去ゲートを有するスプリットゲート不揮発性フラッシュメモリセルは、当該技術分野において周知である。例として、米国特許第６，７４７，３１０号及び同第７，８６８，３７５号を参照されたい。浮遊ゲートの上方にオーバーハングを有する消去ゲートも、また、当該技術分野において周知である。例として、米国特許第５，２４２，８４８号を参照されたい。これらの３つの特許は、いずれもその全体が参照によって本明細書に援用される。
二酸化ケイ素が、スプリットゲート不揮発性フラッシュメモリのＷＬ（ワード線）とも呼ばれる選択ゲートのためのゲート誘電体として使用されてきた。フラッシュメモリセルのサイズ低下につれて、二酸化ケイ素の厚さがより薄くなることにより、より高い電流駆動に対するゲート容量を増加させてきた。しかし、選択ゲート酸化物が２ｎｍ以下まで減少するにつれて、酸化物リーク電流が有意に増加する。下記のように、二酸化ケイ素を最初にゲート又は置換金属ゲート（ＨＫＭＧ−Ｈｉｇｈ−Ｋ Ｍｅｔａｌ Ｇａｔｅ）によって置換することは、リークを緩和し、そして同時にセル読み出し電流のための選択ゲート電流駆動を改良することができる。
したがって、メモリセルのサイズを縮小しつつ、その性能を改善することが本発明の目的の１つである。
不揮発性メモリセルは、第１の導電型の基板であって、第２の導電型の第１の領域と、第１の領域から離間された第２の導電型の第２の領域とを有してそれらの間にチャネル領域を形成する、第１の導電型の基板と、第１の領域に隣接している、チャネル領域の第１の部分の上方に配置され、そしてその第１の部分から絶縁されている浮遊ゲートと、第２の領域に隣接している、チャネル領域の第２の部分の上方に配置され、そしてその第２の部分から絶縁されている選択ゲートと、を備える。選択ゲートは、ポリシリコン材料のブロックと、ポリシリコン材料のブロックの底面及び側面に沿って延在する仕事関数金属材料の層と、を備え、選択ゲートは、二酸化ケイ素の層及び高Ｋ絶縁材料の層によってチャネル領域の第２の部分から絶縁されている。制御ゲートは、浮遊ゲートの上方に配置されてそれから絶縁され、そして、消去ゲートは、第１の領域の上方に配置されてそれから絶縁され、併せて、浮遊ゲートに横方向に隣接して配置されてそれから絶縁されている。
不揮発性メモリセルを形成する方法は、第１の導電型の基板内に、第２の導電型の、離間された第１の領域及び第２の領域を形成することであって、それらの間にチャネル領域を画定する、ことと、第１の領域に隣接している、チャネル領域の第１の部分の上方に配置されてそれから絶縁された浮遊ゲートを形成することと、浮遊ゲートの上方に配置されてそれから絶縁された制御ゲートを形成することと、第２の領域に隣接している、チャネル領域の第２の部分の上方にそれから絶縁された選択ゲートを形成することと、第１の領域の上方に配置されてそれから絶縁され、そして浮遊ゲートに横方向に隣接して配置されてそれから絶縁された消去ゲートを形成することと、を含む。選択ゲートは、ポリシリコン材料のブロックと、ポリシリコン材料のブロックの底面及び側面に沿って延在する仕事関数金属材料の層と、を備え、選択ゲートは、二酸化ケイ素の層及び高Ｋ絶縁材料の層によってチャネル領域の第２の部分から絶縁されている。
本発明の他の目的及び特徴は、明細書、請求項、添付図面を検討することによって明らかになるであろう。
本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの形成におけるステップを示す断面図である。 本発明のメモリセルの代替の実施例の形成におけるステップを示す断面図である。 本発明のメモリセルの代替の実施例の形成におけるステップを示す断面図である。
図１Ａ〜図１Ｍを参照すると、金属改良ゲートを有するメモリセルを作成するプロセスにおけるステップの断面図が示される。プロセスは、二酸化ケイ素（酸化物）の層１２をＰ型単一結晶シリコンの基板１０上に形成することによって開始する。その後、図１Ａに示すように、ポリシリコン（又はアモルファスシリコン）の第１の層１４が、二酸化ケイ素の層１２上に形成される。ポリシリコンの第１の層１４は、続いて図１Ａの図に垂直な方向にパターン化される。
二酸化シリコン（又はＯＮＯ（酸化物、窒化物、酸化物）などの複合層でもよい）などの別の絶縁層１６が、ポリシリコンの第１の層１４上に形成される。ポリシリコンの第２の層１８が、次いで酸化物層１６上に形成される。別の絶縁層２０が、ポリシリコンの第２の層１８上に形成されて、後続のドライエッチング中にハードマスクとして使用される。好ましい実施例では、層２０は、窒化ケイ素２０ａと、二酸化ケイ素２０ｂと、窒化ケイ素２０ｃとを含む複合層である。結果得られる構造体を図１Ｂに示す。ハードマスクは、二酸化ケイ素２０ｂと窒化ケイ素２０ｃとの複合層であってもよい。ハードマスクは、また、厚い窒化ケイ素層２０ａによって形成されてもよい。
フォトレジスト材料（図示せず）が構造体上にコーティングされ、そして、マスキングステップが実行されることにより、フォトレジスト材料の選択部分を露光する。フォトレジストが現像され、そして、フォトレジストをマスクとして使用して構造体がエッチングされる。具体的に、複合層２０、ポリシリコンの第２の層１８、絶縁層１６は、ポリシリコンの第１の層１４が露光されるまで異方性エッチングされる。この結果得られた構造を図１Ｃに示す。２つの「積層体」Ｓ１及びＳ２だけが示されるが、明かに、いくつかのそのような「積層体」が互いに分離した状態で存在する。
二酸化ケイ素２２が、その構造体上に形成される。この後に窒化ケイ素層２４の形成が続く。窒化ケイ素２４が異方性エッチングされることにより、（二酸化ケイ素２２と窒化ケイ素２４の複合である）複合スペーサ２６を積層体Ｓ１及びＳ２のそれぞれに並んで残す。スペーサの形成は、当該技術分野において既知であり、そして構造体の外形を覆う材料の成長を含み、その後に異方性エッチングプロセスが続くことにより、材料が構造体の水平面から除去されるとともに、材料は、大部分が（丸みを帯びた上面を有する）構造体の垂直な向きの面上に損なわれずに残る。この結果得られた構造を図１Ｄに示す。
酸化物の層が構造体を覆って形成され、そして異方性エッチングがそれに続くことにより、酸化物のスペーサ３０を積層体Ｓ１及びＳ２に並んで残す。フォトレジスト２８が、積層体Ｓ１とＳ２との間の領域、及び別の交互する対の積層体Ｓ１とＳ２との間の領域を覆って形成される。これを論じるために、積層体Ｓ１とＳ２との対の間の領域を「内側領域」と呼び、「内側領域」の外側（すなわち積層体Ｓ１とＳ２の隣接した対の間）の領域を「外側領域」と呼ぶことにする。外側領域にある露光されるスペーサ３０は、等方性エッチングによって除去される。結果得られた構造を図１Ｅに示す。
フォトレジスト２８が除去された後に、内側領域及び外側領域にある第１のポリシリコン１４の露光される部分が、異方性エッチングされる。酸化物層１２の部分も、また、ポリオーバーエッチング中にエッチングされる（除去される）ことになる。残存酸化物の比較的薄い層が基板１０上に留まることにより、基板１０への損傷を防止することが好ましい。この結果得られた構造を図１Ｆに示す。
酸化物の層が構造体を覆って形成され、そして異方性エッチングがそれに続くことにより、酸化物のスペーサ３１を積層体Ｓ１及びＳ２に並んで残し、そして酸化物の層３３を基板３４上に残す。別の酸化物層が構造体を覆って形成されることにより、スペーサ３１及び層３３を厚くする。フォトレジスト材料３２が、次いでコーティング及びマスキングされ、積層体Ｓ１とＳ２との間の内側領域に開口を残す。この場合も、図１Ｅに示す図面と同様に、フォトレジストは、別の交互する対の積層体の間にある。この結果得られた構造体は、イオン注入３４を受ける（すなわち、基板１０の露光される部分に）。内側領域にある積層体Ｓ１及びＳ２並びに酸化物層３３に隣接した酸化物スペーサ３１は、次いで、例えばウェットエッチングによって除去される。この結果得られた構造を図１Ｇに示す。
積層体Ｓ１及びＳ２の外側領域にあるフォトレジスト材料３２が除去される。高温熱アニーリングステップが適用されて、イオン注入３４を活性化し、そしてソースジャンクション（すなわち第１又はソース領域３４）を形成する。二酸化ケイ素３６が全ての所に形成される。構造体は、再度フォトレジスト材料３８によって覆われ、そしてマスキングステップが実行されて、積層体Ｓ１及びＳ２の外側領域を露光し、そして積層体Ｓ１とＳ２との間の内側領域を覆うフォトレジスト材料３８を残す。酸化物異方性エッチング、それに続く等方性ウェットエッチングが実行されることにより、酸化物３６及び酸化物３３を積層体Ｓ１及びＳ２の外側領域から除去し、場合によっては積層体Ｓ１及びＳ２の外側領域にある酸化物スペーサ３１の厚さを低減する。この結果得られた構造を図１Ｈに示す。
フォトレジスト材料３８が除去された後に、薄い酸化物層３９（例えば約０．７〜１．０ｎｍ）が構造体を覆う中間層として形成される。高Ｋ材料（すなわち、ＨｆＯ2、ＺｒＯ2、ＴｉＯ2などの酸化物よりも大きい比誘電率Ｋを有する材料）の第２の絶縁層４０が、次いで層３９を覆って形成される。ＬａＯｘ、ＡｌＯｘなどのＷＦ（仕事関数）金属層４１が、仕事関数を同調するために層４０上に形成される。スプリットゲートフラッシュの選択ゲート閾値電圧は、仕事関数の同調によって調節され得る。オプションの熱処理がそれに続いてもよい。この結果得られた構造を図１Ｉに示す。
ポリシリコンが次いで構造体を覆って成長させられ、ＣＭＰエッチングがそれに続き、更に、図１Ｊに示すように、ポリシリコンのブロック４２を積層体Ｓ１及びＳ２の内側領域に、そしてポリシリコンのブロック４４を積層体Ｓ１及びＳ２の外側領域に生じさせる。ブロック４２及び４４は、ハードマスク２０の下方に凹んだ上面を有する。
Ｎ＋ポリプレ注入が実行されてもよい。これにフォトレジストコーティング、マスク露光及び選択的除去が続き、更に選択的ポリエッチングが続くことにより、ポリブロック４４の一部分を除去する（ポリブロック４４が選択ゲートとして適切なサイズにされる）。更なるエッチングが実行されることにより、ＷＦ金属層４１、高Ｋ層４０、及び酸化物層３９の露光部分を除去する。ＬＤＤ注入が、ポリブロック４４に隣接した基板１０の露光部分で実行される。酸化物及び窒化物成長、続けて窒化物エッチングが実行されることにより、酸化物４８及び窒化物５０の絶縁スペーサ４６をポリブロック４４に並んで形成する。Ｎ＋注入及びアニーリングが次いで実行されることにより、基板１０内に第２の（ドレイン）領域５２を形成する。この結果得られた構造を図１Ｋに示す。
図１Ｌに示すように、金属化プロセスを実行することにより、ケイ化物５４を露光部分基板１０上に（第２の領域５２の表面部分に沿って）及びポリブロック４２、４４の露光上面に形成する。酸化物層５６が構造体を覆って形成され、続いて絶縁層６６（例えば、ＩＬＤ）が構造体を覆って形成される。コンタクト開口が、適切なフォトレジスト成長、マスク露光、選択的フォトレジストエッチング及びＩＬＤエッチングを用いて、ＩＬＤ層６６を通して第２の領域５２上のケイ化物５４まで形成され、そしてこのケイ化物を露光する。コンタクト開口が、適切な成長及びＣＭＰエッチングを用いて導電性材料（例えばタングステン）を充填されることにより、電気接点６８を形成する。金属コンタクト線７０が、次いでＩＬＤ層６６を覆って、そして電気接点６８と接触して形成される。この結果得られた構造を図１Ｍに示す。
図１Мに示すように、共通の第１の領域３４及び共通の消去ゲート４２を共有するメモリセルが、対になって形成される。それぞれのメモリセルは、第１の領域３４と第２の領域５２との間に延在するチャネル領域７２を含み、そして、浮遊ゲート１４の下に配置された第１の部分と、選択ゲート４４の下に配置された第２の部分とを有する。制御ゲート１８が、浮遊ゲート１４の上方に配置される。ＷＦ金属層４１によって配線された消去ゲート４２の底面及び側面並びに選択ゲート４４と、ゲート４２及び４４の上面にあるケイ化物５４と、選択ゲート４４の下方にある酸化物層３９と高Ｋ絶縁フィルム４０との結合物に沿って接点６８を第２の領域５２と接続するケイ化物とを有することにより、メモリセルの速度及び性能が、従来のメモリセルを超えて改良される。
図２Ａ〜図２Ｂは、注記される場合を除いて、図１Ａ〜図１Ｍに関して上記されたのと同じプロセスステップが実行される代替の実施例を示す。図１Ｈの構造体から始めて、図１Ｉに関して論じられたプロセスステップに対して、フォトレジスト材料３８が除去され、そして層３９、４０、４１が構造体を覆って形成された後に、フォトレジスト７６が積層体Ｓ１及びＳ２の外側領域に形成され得、それによって、図２Ａに示すように、エッチングが実行されることにより、積層体Ｓ１及びＳ２の内側領域にあるＷＦ金属層４１、及び高Ｋ材料４０の層を除去する（しかし、選択ゲートが形成されることになる箇所の下方ではこれらの層を維持する）。上記の処理ステップの残りが実行されることにより、図２Ｂの構造体が生成される。この実施例は、消去ゲート４２と浮遊ゲート１４との間のＷＦ金属層４１及び高Ｋ絶縁層４０を除去することにより、それらの間のトンネル酸化物の厚さに対してより良い制御をもたらす。
本発明は、図示された上記実施例（複数可）に限定されるものではなく、添付の請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。更に、特許請求及び明細書を見てわかるように、全ての方法のステップが例示又は請求した正確な順序で実施される必要はなく、むしろ任意の順序で本発明のメモリセルの適切な形成が可能である。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される場合、「の上に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間物質、要素、又は空間がそれらの間に何ら配置されない）と、「の上に間接的に」（中間物質、要素、又は空間がそれらの間に配置される）と、を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は「直接隣接した」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「間接的に隣接した」（中間物質、要素、又は空間がそれらの間に配置される）を含み、「取付けられた」は、「直接取付けられた」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「間接的に取付けられた」（中間物質、要素、又は空間がそれらの間に配置される）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間物質、又は要素がそれらの間で要素を電気的に連結しない）、及び「間接的に電気的に結合された」（中間物質、又は要素がそれらの間で要素を電気的に連結する）を含む。例えば、要素を「基板の上に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。

Claims (4)

  1. 不揮発性メモリセルを形成する方法であって、
    第１の導電型の基板内に、第２の導電型の、離間された第１の領域及び第２の領域を形成することであって、それらの間にチャネル領域を画定する、ことと、
    前記第１の領域に隣接している、前記チャネル領域の第１の部分の上方に配置されてそれから絶縁された浮遊ゲートを形成することと、
    前記浮遊ゲートの上方に配置されてそれから絶縁された制御ゲートを形成することと、 前記第２の領域に隣接している、前記チャネル領域の第２の部分の上方にそれから絶縁された選択ゲートを形成することであって、前記選択ゲートは、
    ポリシリコン材料のブロックと、
    前記ポリシリコン材料のブロックの底面及び側面に沿って延在する仕事関数金属材料の層と、を備え、
    前記選択ゲートは、二酸化ケイ素の層及び高Ｋ絶縁材料の層によって前記チャネル領域の前記第２の部分から絶縁されている、選択ゲートと、
    前記第１の領域の上方に配置されてそれから絶縁され、そして前記浮遊ゲートに横方向に隣接して配置されてそれから絶縁された消去ゲートを形成することと、を含み、
    前記選択ゲートを形成すること及び前記消去ゲートを形成することは、
    前記チャネル領域の第２の部分の上方に配置された部分と、前記第１の領域の上方に配置された部分と、前記浮遊ゲートの側部に横方向に隣接して配置された部分と、前記制御ゲートの側部に横方向に隣接して配置された部分とを有する前記高Ｋ絶縁材料の層を形成することと、
    前記チャネル領域の第２の部分の上方に配置された部分と、前記第１の領域の上方に配置された部分と、前記浮遊ゲートの側部に横方向に隣接して配置された部分と、前記制御ゲートの側部に横方向に隣接して配置された部分とを有する前記仕事関数金属材料の層を形成することと、
    前記第１の領域の上方に配置された前記仕事関数金属材料の層の前記部分と、前記第１の領域に隣接する前記浮遊ゲートの側部の１つに横方向に隣接して配置された前記仕事関数金属材料の層の前記部分と、前記第１の領域に隣接する前記制御ゲートの側部の１つに横方向に隣接して配置された前記仕事関数金属材料の層の前記部分とを除去することと、
    前記第１の領域の上方に配置された前記高Ｋ絶縁材料の層の前記部分と、前記第１の領域に隣接する前記浮遊ゲートの側部の１つに横方向に隣接して配置された前記高Ｋ絶縁材料の層の前記部分と、前記第１の領域に隣接する前記制御ゲートの側部の１つに横方向に隣接して配置された前記高Ｋ絶縁材料の層の前記部分とを除去することと、を含む、方法。
  2. 前記高Ｋ絶縁材料は、ＨｆＯ2、ＺｒＯ2、及びＴｉＯ2のうちの少なくとも１つである、請求項１に記載の方法。
  3. ケイ化物を前記ポリシリコン材料のブロックの上面に形成することと、
    ケイ化物を前記ポリシリコン材料の第２のブロックの上面に形成することと、を更に含む、請求項１に記載の方法。
  4. ケイ化物を前記第２の領域にある前記基板の一部分上に形成することを更に含む、請求項１に記載の方法。
JP2017535794A 2015-01-05 2015-11-06 金属改良ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 Active JP6367491B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/589,656 2015-01-05
US14/589,656 US9276006B1 (en) 2015-01-05 2015-01-05 Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
PCT/US2015/059443 WO2016111742A1 (en) 2015-01-05 2015-11-06 Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same

Publications (2)

Publication Number Publication Date
JP2018501662A JP2018501662A (ja) 2018-01-18
JP6367491B2 true JP6367491B2 (ja) 2018-08-01

Family

ID=54695835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017535794A Active JP6367491B2 (ja) 2015-01-05 2015-11-06 金属改良ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法

Country Status (7)

Country Link
US (1) US9276006B1 (ja)
EP (1) EP3243219B1 (ja)
JP (1) JP6367491B2 (ja)
KR (1) KR20170093257A (ja)
CN (1) CN107210303A (ja)
TW (1) TWI562338B (ja)
WO (1) WO2016111742A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9634019B1 (en) 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9673208B2 (en) 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US9634017B1 (en) * 2015-12-04 2017-04-25 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
CN107305892B (zh) 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107425003B (zh) * 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9929167B2 (en) 2016-07-13 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10325918B2 (en) 2016-11-29 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10943996B2 (en) 2016-11-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including non-volatile memories and logic devices
US10283512B2 (en) 2016-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9853039B1 (en) 2016-12-13 2017-12-26 Cypress Semiconductor Corporation Split-gate flash cell formed on recessed substrate
US10269815B2 (en) 2017-04-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10608090B2 (en) * 2017-10-04 2020-03-31 Silicon Storage Technology, Inc. Method of manufacturing a split-gate flash memory cell with erase gate
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10468428B1 (en) * 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10727240B2 (en) 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
CN109103085A (zh) * 2018-08-06 2018-12-28 上海华虹宏力半导体制造有限公司 闪存及其制造方法
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
CN110797344B (zh) * 2019-11-08 2022-10-21 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
KR100665186B1 (ko) * 2004-08-14 2007-01-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8138524B2 (en) * 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8008702B2 (en) * 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate
US8951864B2 (en) * 2012-02-13 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Split-gate device and method of fabricating the same
US9093551B2 (en) * 2012-07-06 2015-07-28 Globalfoundries Singapore Pte. Ltd. Method and apparatus for embedded NVM utilizing an RMG process
US9129854B2 (en) 2012-10-04 2015-09-08 Sandisk Technologies Inc. Full metal gate replacement process for NAND flash memory

Also Published As

Publication number Publication date
TW201620117A (zh) 2016-06-01
EP3243219B1 (en) 2019-06-26
US9276006B1 (en) 2016-03-01
KR20170093257A (ko) 2017-08-14
TWI562338B (en) 2016-12-11
EP3243219A1 (en) 2017-11-15
WO2016111742A1 (en) 2016-07-14
CN107210303A (zh) 2017-09-26
JP2018501662A (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
JP6367491B2 (ja) 金属改良ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
JP6611809B2 (ja) 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
JP6473233B2 (ja) 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
CN108243625B (zh) 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法
JP6470419B2 (ja) 低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法
JP6407488B1 (ja) 統合された高ｋ金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法
US20230238453A1 (en) Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
JP6732901B2 (ja) 別個のワード線及び消去ゲートを有するフラッシュメモリを形成する方法
JP6571759B2 (ja) 制御ゲートと浮遊ゲートとの間の強化された横方向結合によりスケーリングが改良される分割ゲートフラッシュメモリセル
JP7316302B2 (ja) 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法
TW201929197A (zh) 製造具有抹除閘的分離閘快閃記憶體單元之方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170704

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170704

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6367491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250