CN109103085A - 闪存及其制造方法 - Google Patents

闪存及其制造方法 Download PDF

Info

Publication number
CN109103085A
CN109103085A CN201810882443.6A CN201810882443A CN109103085A CN 109103085 A CN109103085 A CN 109103085A CN 201810882443 A CN201810882443 A CN 201810882443A CN 109103085 A CN109103085 A CN 109103085A
Authority
CN
China
Prior art keywords
side wall
floating gate
flash memory
manufacturing
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810882443.6A
Other languages
English (en)
Inventor
高学
杜天伦
韩国庆
徐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810882443.6A priority Critical patent/CN109103085A/zh
Publication of CN109103085A publication Critical patent/CN109103085A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种闪存及其制造方法，该闪存的制造方法包括：提供一衬底，在所述衬底上依次形成栅极氧化层、浮栅层和浮栅掩膜层；刻蚀所述浮栅掩膜层形成开口，形成第一侧墙；以所述第一侧墙为掩膜，刻蚀部分所述浮栅层形成沟槽；在所述开口及沟槽处沉积氧化物形成氧化物层，刻蚀所述氧化物层形成第二侧墙；刻蚀第二侧墙内的浮栅层和栅极氧化层以暴露所述衬底，并沉积氧化物，对所述氧化物进行热退火工艺；刻蚀所述氧化物层形成第三侧墙，第三侧墙连接所述第二侧墙和所述衬底。本发明增加了热退火工艺，该工艺引入氢气，在氢气氛围下，可有效减少氧化物内的缺陷，还能增加后续形成的第三侧墙对浮栅层的覆盖效果，最终增加闪存的数据保持能力。

Description

闪存及其制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种闪存及其制造方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非易失性存储器中研究的热点，并且闪存被广泛用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中。
闪存作为一种非易失性存储器，其工作原理是通过改变晶体管或存贮单元的临界电压来控制栅极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存作为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
闪存是浮栅结构的MOS型晶体管，工作原理是通过对浮栅注入或者释放电荷改变存储单元的阈值电压来达到存储或释放数据的目的，擦除的过程是在控制栅与阱上施加反向电压，通过隧道效应将电荷拉出浮栅，编程是通过控制栅与位线上施加电压通过沟道效应将电荷注入浮栅，然而，现有技术中，闪存的数据保持能力有待提升。
发明内容
本发明的目的在于提供闪存的制造方法及其闪存，可以提高闪存的数据保持能力。
为了达到上述目的，本发明提供了一种闪存的制造方法，包括：
提供一衬底，在所述衬底上依次形成栅极氧化层、浮栅层和浮栅掩膜层；
刻蚀所述浮栅掩膜层形成开口，开口暴露出所述浮栅层，并且形成第一侧墙；
以所述第一侧墙为掩膜，刻蚀部分所述浮栅层形成沟槽；
在所述开口及沟槽处沉积氧化物形成氧化物层，刻蚀所述氧化物层以暴露所述浮栅层并且保留开口及沟槽内的部分氧化物层形成第二侧墙；
以所述第二侧墙为掩膜，继续刻蚀所述第二侧墙内的所述浮栅层和所述栅极氧化层以暴露所述衬底，并沉积氧化物，对所述氧化物进行热退火工艺；
刻蚀所述氧化物层形成第三侧墙，所述第三侧墙连接所述第二侧墙和所述衬底。
可选的，在所述的闪存的制造方法中，所述以第二侧墙为掩膜，继续刻蚀所述浮栅层和所述栅极氧化层以暴露所述衬底的步骤中，刻蚀所述浮栅层的时间为34秒至36秒。
可选的，在所述的闪存的制造方法中，所述氧化物进行热退火工艺的步骤中，所述热退火的工艺是在氢气和氧气的环境下，氢气和氧气升温到1000摄氏度至1080摄氏度，热退火的时间为20秒至25秒。
可选的，在所述的闪存的制造方法中，在刻蚀所述氧化物层形成第三侧墙后，所述闪存的制造方法还包括向所述第二侧墙和所述第三侧墙围合形成的槽内沉积多晶硅。
可选的，在所述的闪存的制造方法中，所述闪存的制造方法还包括刻蚀所述多晶硅。
可选的，在所述的闪存的制造方法中，在刻蚀所述多晶硅后，所述闪存的制造方法还包括去除所述第二侧墙外的所述浮栅掩膜层。
可选的，在所述的闪存的制造方法中，去除所述第二侧墙外的所述浮栅掩膜层后，所述闪存的制造方法还包括：刻蚀所述第二侧墙外的所述浮栅层形成浮栅。
可选的，在所述的闪存的制造方法中，所述浮栅层为多晶硅。
本发明还提供了一种闪存，所述闪存包括：衬底、位于所述衬底上的栅极氧化层、位于所述栅极氧化层上的浮栅、位于所述浮栅上的第二侧墙、所述第二侧墙之间形成有第三侧墙，所述第三侧墙连接所述第二侧墙和所述衬底表面，所述第三侧墙覆盖所述浮栅和所述栅极氧化层的侧壁。
在本发明提供的闪存及其制造方法中，相比于现有技术，本发明增加了引入热退火工艺，可有效减少氧化物的缺陷，增加闪存的数据保持能力。
附图说明
图1是本发明实施例的闪存的制造方法的流程图；
图2至图9是本发明实施例的闪存的制造方法的过程剖面示意图；
图中：110-衬底、120-栅极氧化层、130-浮栅层、131-沟槽、140-浮栅掩膜层、141-开口、142-第一侧墙、150-第二侧墙、160-第三侧墙、170-多晶硅、180-浮栅。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种闪存的制造方法，参照图1，包括：
S11：提供一衬底，在所述衬底上依次形成栅极氧化层、浮栅层和浮栅掩膜层；
S12：刻蚀所述浮栅掩膜层形成开口，开口暴露出所述浮栅层，并且形成第一侧墙；
S13：以所述第一侧墙为掩膜，刻蚀部分所述浮栅层形成沟槽；
S14：在所述开口及沟槽处沉积氧化物形成氧化物层，刻蚀所述氧化物层以暴露所述浮栅层并且保留开口及沟槽内的氧化物层形成第二侧墙；
S15：以所述第二侧墙为掩膜，继续刻蚀所述第二侧墙内的所述浮栅层和所述栅极氧化层以暴露所述衬底，并沉积氧化物，对所述氧化物进行热退火工艺；
S16：刻蚀所述氧化物层形成第三侧墙，所述第三侧墙连接所述第二侧墙和所述衬底。
首先，请参照图2，提供一衬底110，衬底110可以是一硅衬底，在衬底110上形成一层栅极氧化层120，在栅极氧化层120上形成一浮栅层130，栅极氧化层120的材料可以是二氧化硅，浮栅层130的材料可以是多晶硅，在浮栅层130上形成一浮栅掩膜层140，浮栅掩膜层140的材料可以是氮化硅。
接着，请参照图2和图3，对浮栅掩膜层140进行刻蚀形成一开口141，开口143内暴露出浮栅层130表面，浮栅掩膜层140在开口141处形成第一侧墙142，并且开口141两边的第一侧墙142呈对称分布，两个第一侧墙142的侧面组成的形状的剖面图是一个上边宽下边窄的等腰梯形。
接着，请参照图3和图4，对所述浮栅层130进行部分刻蚀形成一沟槽131，因为采用的是各向同性刻蚀，则被刻蚀的浮栅层130的纵向刻蚀和横向刻蚀速率一致，因此，所述沟槽在浮栅层130的表面具有一坡面，坡面连接浮栅掩膜层140，并且坡面与浮栅掩膜层140的连接处有缺口。
接着，请继续参照图5，在沟槽131及开口141内填充氧化硅形成氧化物层，并且填充后氧化硅覆盖浮栅掩膜层140的开口141，接着，采用各向异性干法刻蚀氧化硅，露出浮栅层130的表面，保留所述沟槽131及开口141内侧对称的氧化硅，形成第二侧墙150，第二侧墙150的底部连接至所述浮栅层130，所述第二侧墙150的顶部与所述浮栅掩膜层140的顶部相连，所述第二侧墙150的宽度决定后续形成的浮栅的长度。
接着，请参照图6，以第二侧墙150为掩膜，依次刻蚀去除沟槽131底部的浮栅层130和栅极氧化层120，发明人发现，发明人发现影响闪存数据保持能力的一个原因是这一步骤中刻蚀浮栅层130所用的时间过长，导致后续形成的第三侧墙不能完全覆盖住浮栅层130，影响闪存的数据保持能力，最终，经过研究，发明人将刻蚀的时间减少到34秒至36秒，例如35秒，减少了对浮栅层130的过度刻蚀，从而使得后续形成的第三侧墙的顶端与第二侧墙的连接点变高，增加第三侧墙对浮栅层的覆盖效果，从而可以增加闪存的数据保持能力。
接着，请继续参照图6，再次向所述第二侧墙150围合形成的槽内内沉积氧化物，例如，二氧化硅。发明人发现影响闪存数据保持能力的另一个原因是，现有技术高温氧化沉积二氧化硅使用的是气体二氯氢硅SiH2Cl2，通过化学反应SiH2Cl2+2N2O＝SiO2+N2+HCl生成二氧化硅，即二氯氢硅与一氧化二氮反应生成二氧化硅、氢气和氯化氢，其中，除了二氧化硅是固体，其他都是气体。由于反应产生过多的氯离子，氯离子存在于二氧化硅中会形成缺陷(陷阱)，它会俘获旁边浮栅中的电子，可能导致漏电，从而影响闪存的数据保持能力。
接着，对沉积的二氧化硅进行热退火工艺，在氧气和氢气的环境下，升温到1000摄氏度，持续20秒，具体的，在1000摄氏度高温下，氧气中掺入少量氢气，可消除氯离子对二氧化硅造成的缺陷，同时，氧气和氢气经过反应，可以产生大量的气相活性自由基，并且拥有很容易与硅原子反应的原子氧，在原子氧的强氧化作用下，补偿二氧化硅的氧化生长，减少二氧化硅内的缺陷和增加二氧化硅的致密度，从而增加后续步骤形成的第三侧墙对浮栅层130的覆盖效果，最终可以增加闪存的数据保持能力。
接着，参照图7，刻蚀二氧化硅形成对称的第三侧墙160，第三侧墙160形成于第二侧墙150、浮栅层130和栅极氧化层120的侧面，第三侧墙160的顶部与第二侧墙150相连，第三侧墙160的底部与衬底110的表面相连，第三侧墙160覆盖浮栅层130和栅极氧化层120的的侧壁。
接着，请参照图7，通常还会向由第二侧墙150和第三侧墙160围合形成的槽内沉积多晶硅170，然后通过化学机械研磨工艺以所述浮栅掩膜层140,停止，留下沟槽内的多晶硅用于形成闪存结构中的源线。
接着，请参照图7，对第二侧墙150外的浮栅掩膜层140进行刻蚀，暴露出浮栅层130，因为浮栅掩膜层140的材料是氮化硅，因此可以使用磷酸刻蚀。
进一步的，参照图8，对第二侧墙150外的浮栅层130进行刻蚀，形成浮栅180。
本发明还提供了一种闪存，所述闪存包括：衬底110、位于所述衬底110上的栅极氧化层120、位于所述栅极氧化层120上的浮栅180、位于所述浮栅180上的第二侧墙150、所述第二侧墙150之间形成有第三侧墙160，所述第三侧墙160连接所述第二侧墙150和所述衬底110表面，所述第三侧墙160覆盖所述浮栅180和所述栅极氧化层120的侧壁。
综上，在本发明实施例提供的闪存及其制造方法中，相比于现有技术，本发明在沉积氧化物后和在刻蚀氧化物形成第三侧墙之前增加了热退火工艺，在其氧气和氢气的环境下，可以减少形成氧化物内的缺陷和增加氧化物的致密度，从而增加氧化物形成的第三侧墙对浮栅层的覆盖效果，最终可以增加闪存的数据保持能力。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种闪存的制造方法，其特征在于，包括：
提供一衬底，在所述衬底上依次形成栅极氧化层、浮栅层和浮栅掩膜层；
刻蚀所述浮栅掩膜层形成开口，开口暴露出所述浮栅层，并且形成第一侧墙；
以所述第一侧墙为掩膜，刻蚀部分所述浮栅层形成沟槽；
在所述开口及沟槽处沉积氧化物形成氧化物层，刻蚀所述氧化物层以暴露所述浮栅层并且保留开口及沟槽内的部分氧化物层形成第二侧墙；
以所述第二侧墙为掩膜，继续刻蚀所述第二侧墙内的所述浮栅层和所述栅极氧化层以暴露所述衬底，并沉积氧化物，对所述氧化物进行热退火工艺；
刻蚀所述氧化物层形成第三侧墙，所述第三侧墙连接所述第二侧墙和所述衬底。
2.如权利要求1所述的闪存的制造方法，其特征在于，所述以第二侧墙为掩膜，继续刻蚀所述浮栅层和所述栅极氧化层以暴露所述衬底的步骤中，刻蚀所述浮栅层的时间为34秒至36秒。
3.如权利要求1所述的闪存的制造方法，其特征在于，所述氧化物进行热退火工艺的步骤中，所述热退火的工艺是在氢气和氧气的环境下，氢气和氧气升温到1000摄氏度至1080摄氏度，热退火的时间为20秒至25秒。
4.如权利要求1所述的闪存的制造方法，其特征在于，在刻蚀所述氧化物层形成第三侧墙后，所述闪存的制造方法还包括向所述第二侧墙和所述第三侧墙围合形成的槽内沉积多晶硅。
5.如权利要求4所述的闪存的制造方法，其特征在于，所述闪存的制造方法还包括刻蚀所述多晶硅。
6.如权利要求5所述的闪存的制造方法，其特征在于，在刻蚀所述多晶硅后，所述闪存的制造方法还包括去除所述第二侧墙外的所述浮栅掩膜层。
7.如权利要求6所述的闪存的制造方法，其特征在于，去除所述第二侧墙外的所述浮栅掩膜层后，所述闪存的制造方法还包括：刻蚀所述第二侧墙外的所述浮栅层形成浮栅。
8.如权利要求1所述的闪存的制造方法，其特征在于，所述浮栅层为多晶硅。
9.一种闪存，其特征在于，包括采用如权利要求1-8中任一项所述的闪存的制造方法制备，所述闪存包括：衬底、位于所述衬底上的栅极氧化层、位于所述栅极氧化层上的浮栅、位于所述浮栅上的第二侧墙、所述第二侧墙之间形成有第三侧墙，所述第三侧墙连接所述第二侧墙和所述衬底表面，所述第三侧墙覆盖所述浮栅和所述栅极氧化层的侧壁。
CN201810882443.6A 2018-08-06 2018-08-06 闪存及其制造方法 Pending CN109103085A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810882443.6A CN109103085A (zh) 2018-08-06 2018-08-06 闪存及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810882443.6A CN109103085A (zh) 2018-08-06 2018-08-06 闪存及其制造方法

Publications (1)

Publication Number Publication Date
CN109103085A true CN109103085A (zh) 2018-12-28

Family

ID=64848716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810882443.6A Pending CN109103085A (zh) 2018-08-06 2018-08-06 闪存及其制造方法

Country Status (1)

Country Link
CN (1) CN109103085A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129024A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法
CN112201660A (zh) * 2020-11-12 2021-01-08 上海华虹宏力半导体制造有限公司 闪存器件的形成方法
CN112750790A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 闪存存储器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347281A (zh) * 2011-10-28 2012-02-08 上海宏力半导体制造有限公司 分栅闪存单元及其形成方法
CN105336595A (zh) * 2014-08-08 2016-02-17 上海格易电子有限公司 一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器
US9276006B1 (en) * 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
CN106206451A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN107221533A (zh) * 2017-05-23 2017-09-29 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347281A (zh) * 2011-10-28 2012-02-08 上海宏力半导体制造有限公司 分栅闪存单元及其形成方法
CN105336595A (zh) * 2014-08-08 2016-02-17 上海格易电子有限公司 一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器
US9276006B1 (en) * 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
CN106206451A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN107221533A (zh) * 2017-05-23 2017-09-29 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129024A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法
CN111129024B (zh) * 2019-12-27 2022-06-07 华虹半导体(无锡)有限公司 闪存器件的制造方法
CN112201660A (zh) * 2020-11-12 2021-01-08 上海华虹宏力半导体制造有限公司 闪存器件的形成方法
CN112201660B (zh) * 2020-11-12 2023-10-27 上海华虹宏力半导体制造有限公司 闪存器件的形成方法
CN112750790A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 闪存存储器及其制造方法
CN112750790B (zh) * 2021-01-22 2023-11-21 上海华虹宏力半导体制造有限公司 闪存存储器及其制造方法

Similar Documents

Publication Publication Date Title
CN104752434B (zh) 存储器件及其形成方法
CN109103085A (zh) 闪存及其制造方法
US20060270181A1 (en) Methods of forming integrated circuit devices
KR100678477B1 (ko) 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법
JP2007305966A (ja) 半導体装置及びその製造方法
CN105336622B (zh) 半浮栅器件及其形成方法
JP2010062239A (ja) 半導体装置およびその製造方法
JP2006054466A (ja) 不揮発性メモリ素子及びその製造方法
CN101894804A (zh) 制造非易失性存储器件的方法
CN110429035A (zh) 闪存及闪存的制造方法
JP2006310845A (ja) Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法
TW200908342A (en) Nonvolatile semiconductor memory device
CN102013411B (zh) 浅沟槽隔离结构的制造方法
CN106206596A (zh) 分栅式闪存器件制造方法
CN106206598A (zh) 分栅式闪存器件制造方法
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
CN109786449A (zh) 半导体器件及其制造方法
CN101197329A (zh) Sonos快闪存储器及其制作方法
CN105762114B (zh) 半导体结构的形成方法
CN108281427A (zh) 闪存器件及其制造方法
CN106206448A (zh) 半导体结构的形成方法
JP2004200660A (ja) フラッシュメモリ素子の製造方法
CN103066025B (zh) 分离栅闪存之顶部源线耦合的方法
TWI508232B (zh) 非揮發性記憶胞及其造方法
US8003531B2 (en) Method for manufacturing flash memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228