CN108281427A - 闪存器件及其制造方法 - Google Patents

闪存器件及其制造方法 Download PDF

Info

Publication number
CN108281427A
CN108281427A CN201710011191.5A CN201710011191A CN108281427A CN 108281427 A CN108281427 A CN 108281427A CN 201710011191 A CN201710011191 A CN 201710011191A CN 108281427 A CN108281427 A CN 108281427A
Authority
CN
China
Prior art keywords
layer
substrate
floating gate
sacrificial layer
control grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710011191.5A
Other languages
English (en)
Inventor
仇圣棻
陈亮
周朝锋
李晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710011191.5A priority Critical patent/CN108281427A/zh
Priority to US15/863,754 priority patent/US10868022B2/en
Publication of CN108281427A publication Critical patent/CN108281427A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种闪存器件及其制造方法，制造方法包括：提供衬底、位于衬底上的分立的位线、位于位线顶部上的第一介质层、以及位于第一介质层上的浮栅结构，相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且牺牲层顶部高于位线顶部；在浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在第二介质层上形成控制栅层；图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。本发明改善相邻位线之间的电学干扰问题，优化形成的闪存器件的电学性能。

Description

闪存器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种闪存器件及其制造方法。
背景技术
非易失性半导体存储器中，包括电可擦除可编程只读存储器(EEPROM)以及电可编程只读存储器(EPROM)。EEPROM包括Flash EEPROM(简称闪存)；目前，闪存可分为NOR Flash和NAND Flash，NOR闪存是随机存储介质，用于存放数据量较小的场合；NAND闪存是连续存储介质，适合存放较大的数据。
NAND器件是闪存中较为普遍使用的一种结构，一般的，NAND器件较硬盘驱动器更好。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，由于NAND器件所具有的高单元密度、高存储密度、较快的写入和擦除速度等优势，使得NAND器件得到了广泛应用。同时，NAND器件的单元尺寸几乎是NOR器件的一半，可以在给定的模具尺寸内提供更高的容量，具有更快的写入和擦除速度。
然而，现有技术形成的闪存器件的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种闪存器件及其制造方法，改善相邻位线之间的电学干扰问题，优化闪存器件的电学性能。
为解决上述问题，本发明提供一种闪存器件的制造方法，包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所述牺牲层顶部高于所述位线顶部；在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在所述第二介质层上形成控制栅层；图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。
可选的，形成所述牺牲层的工艺步骤包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；去除所述隔离结构，在相邻位线与所述衬底之间形成所述沟槽；在所述沟槽内填充所述牺牲层，且所述牺牲层的材料与所述隔离结构的材料不同。
可选的，所述牺牲层的材料为APF材料或者BARC材料。
可选的，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
可选的，去除所述牺牲层的方法包括：向所述牺牲层通入含氧气体，去除所述牺牲层。
可选的，去除所述牺牲层的工艺参数包括：所述含氧气体为O2或者O3，工艺温度为90℃～110℃。
可选的，在形成所述牺牲层的工艺步骤中，所述牺牲层填充满所述沟槽；或者，在形成所述牺牲层的工艺步骤中，所述牺牲层底部与所述衬底之间还具有间隙。
可选的，形成所述牺牲层的工艺步骤包括：在所述沟槽内填充牺牲膜，且所述牺牲膜顶部高于所述浮栅结构顶部；回刻蚀去除部分厚度的牺牲膜，形成所述牺牲层。
可选的，在形成所述牺牲层的工艺步骤中，所述牺牲层顶部高于所述浮栅结构底部。
可选的，图形化所述控制栅层形成控制栅结构的工艺步骤包括：在所述控制栅层上形成掩膜层；以所述掩膜层为掩膜刻蚀所述控制栅层，直至暴露出部分第二介质层，形成所述控制栅结构。
可选的，去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层的工艺步骤包括：以所述掩膜层为掩膜，刻蚀去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层；去除所述掩膜层。
可选的，形成所述牺牲层的工艺步骤包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；其中，所述隔离结构作为所述牺牲层。
可选的，所述隔离结构的材料为氧化硅或氮化硅。
可选的，采用湿法刻蚀工艺，去除所述牺牲层。
可选的，所述隔离结构的材料为氧化硅；采用氢氟酸溶液，去除所述牺牲层。
可选的，形成所述衬底、位线、第一介质层、浮栅结构以及隔离结构的工艺步骤包括：提供基底；在所述基底上形成第一介质膜以及位于第一介质膜上的浮栅层；在所述浮栅层上形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，刻蚀所述浮栅层、第一介质膜以及部分厚度的基底，刻蚀后的浮栅层作为所述浮栅结构，刻蚀后的第一介质膜作为所述第一介质层，刻蚀后的基底作为所述衬底以及所述位线；在所述位线露出的衬底上形成覆盖所述位线侧壁的隔离膜，且所述隔离膜顶部高于所述浮栅结构顶部；去除部分厚度的隔离膜，形成所述隔离结构。
可选的，在形成所述控制栅结构的工艺步骤中，所述控制栅结构横跨至少两个位线上的浮栅结构。
本发明还提供一种闪存器件，包括：衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且相邻位线与衬底之间构成空气间隙；位于所述位线部分顶部上的第一介质层以及位于所述第一介质层上的浮栅结构；位于所述浮栅结构顶部和侧壁上的第二介质层；位于所述第二介质层上的控制栅结构。
可选的，所述控制栅结构横跨至少两个位线上的浮栅结构，且还横跨所述两个位线之间的空气间隙。
可选的，所述第一介质层的材料为氧化硅；所述浮栅结构的材料为多晶硅；所述第二介质层为氧化硅层-氮化硅层-氧化硅层的叠层结构；所述控制栅结构的材料为多晶硅。与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的闪存器件的制造方法的技术方案中，提供衬底、位线、第一介质层、浮栅结构，且相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所牺牲层顶部高于所述位线顶部，防止后续形成的控制栅层与所述位线电连接；接着，在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在所述第二介质层上形成控制栅层；图形化所控制栅层形成控制栅结构；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。由于空气间隙具有低相对介电常数，因此本发明形成的相邻位线之间的相对介电常数低，从而减小了相邻位线之间的电学干扰问题，进而提高了形成的闪存器件的电学性能。
可选方案中，形成所述牺牲层的工艺步骤包括：在形成位于相邻位线之间的隔离结构之后，去除所述隔离结构，在相邻位线与衬底之间形成沟槽；在所述沟槽内填充所述牺牲层，且所述牺牲层的材料与所述隔离结构的材料不同。由于在常规的闪存器件制造工艺中，所述隔离结构的材料与第一介质层或者第二介质层的材料相同，而本发明中，采用与第一介质层以及第二介质层材料不同的材料作为牺牲层，从而避免了去除牺牲层的工艺对所述第一介质层以及第二介质层造成损伤。
本发明还提供一种结构性能优越的闪存器件，由于相邻位线与衬底之间构成了空气间隙，使得相邻位线之间的相对介电常数低，从而减小了相邻位线之间的电学干扰问题，进而提高了闪存器件的电学性能。
附图说明
图1至图9为本发明实施例提供的闪存形成过程的结构示意图。
具体实施方式
根据背景技术可知，现有技术中的闪存器件的电学性能有待提高。
经研究发现，随着器件朝向小型化微型化发展，闪存器件中的相邻位线(BL，bit-line)之间的距离也随之减小，使得相邻位线之间的干扰问题变得越来越显著，从而影响闪存器件的电学性能。
为解决上述问题，本发明提供一种闪存器件的形成方法，包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所述牺牲层顶部高于所述位线顶部；在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在所述第二介质层上形成控制栅层；图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，在相邻位线之间形成空气间隙。
本发明提供的闪存器件的形成方法的技术方案中，在相邻位线之间形成空气间隙，降低相邻位线之间的相对介电常数，从而避免或减小了相邻位线之间的电学干扰问题，改善了形成的闪存器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9为本发明实施例提供的闪存形成过程的结构示意图。
参考图1至图3，提供衬底101、位于所述衬底101上的分立的位线102、位于所述位线102顶部上的第一介质层104、以及位于所述第一介质层104上的浮栅结构105，且相邻位线102与衬底101之间构成沟槽，所述沟槽内填充有牺牲层106，且所述牺牲层106顶部高于所述位线102顶部。
所述衬底101的材料与所述位线102的材料相同。所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述衬底101还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述衬底101的材料为硅，所述位线102的材料为硅。
所述分立的位线102在所述衬底101上平行排列。
其中，所述第一介质层104用于起到电隔离所述位线102与浮栅结构105的作用。所述第一介质层104的材料为氧化硅、氮化硅或氮氧化硅；所述浮栅结构105的材料为多晶硅或者掺杂的多晶硅。
在后续形成第二介质层以及控制栅层的工艺步骤中，所述牺牲层106对形成的第二介质层以及控制栅层起到支撑作用；此外，后续在形成控制栅结构之后，会去除所述牺牲层106，从而在相邻位线102之间形成空气间隙。
因此，所述牺牲层106的材料为易于被去除的材料，且避免去除所述牺牲层106的工艺对浮栅结构105或者第二介质层或者控制栅结构造成损伤。
为此，本实施例中，所述牺牲层106的材料为APF材料。在其他实施例中，所述牺牲层106的材料还可以为BARC材料。
以下将结合附图对本实施例提供的衬底101、位线102、第一介质层104、浮栅结构105以及牺牲层106的形成工艺步骤进行详细说明。
参考图1，提供衬底101、位于所述衬底101上的分立的位线102、位于所述位线102顶部上的第一介质层104以及位于所述第一介质层104上的浮栅结构105，且所述位线102露出的衬底101上具有覆盖所述位线102侧壁的隔离结构103。
本实施例中，所述隔离结构103的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或者氮氧化硅。
采用存储单元打开的步骤(COPEN，Cell Open)，形成所述衬底101、位线102、第一介质层104、浮栅结构105以及隔离结构103。
具体地，形成所述衬底101、位线102、第一介质层104、浮栅结构105以及隔离结构103的工艺步骤包括：提供基底；在所述基底上形成第一介质膜以及位于第一介质膜上的浮栅层；在所述浮栅层上形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，刻蚀所述浮栅膜、第一介质膜以及部分厚度的基底，刻蚀后的浮栅膜作为浮栅结构105，刻蚀后的第一介质膜作为第一介质层104，刻蚀后的基底作为衬底101以及所述位线102；在所述位线102露出的衬底101上形成覆盖所述位线102侧壁的隔离膜，且所述隔离膜顶部高于所述浮栅结构106顶部；回刻蚀去除部分厚度的隔离膜形成所述隔离结构103；去除所述图形化的掩膜层。
所述隔离结构103顶部高于所述位线102顶部。本实施例中，所述隔离结构103顶部高于所述浮栅结构105底部，也就是说，所述隔离结构103覆盖部分浮栅结构105侧壁。在其他实施例中，所述隔离结构顶部还可以与所述浮栅结构底部齐平，或者，所述隔离结构顶部还可以低于所述浮栅结构底部。
本实施例中，所述位线102的底部宽度尺寸大于顶部宽度尺寸。在其他实施例中，所述位线的底部宽度尺寸还可以与顶部宽度尺寸相同。
参考图2，去除所述隔离结构103(参考图1)，在相邻所述位线102与所述衬底101之间形成沟槽100。
采用湿法刻蚀工艺，刻蚀去除所述隔离结构103。
本实施例中，所述隔离结构103的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
参考图3，在所述沟槽100(参考图2)内填充牺牲层106，且所述牺牲层106顶部高于所述位线102顶部。
本实施例中，所述牺牲层106的材料与所述隔离结构103(参考图1)的材料不同。
本实施例中，在形成所述牺牲层106的工艺步骤中，所述牺牲层106填充满所述沟槽100。在其他实施例中，在形成所述牺牲层的工艺步骤中，所述牺牲层底部与所述衬底之间还可以具有间隙，也就是说，形成所述牺牲层的工艺无需具有高填孔效果。
为了避免后续形成的控制栅层与所述位线102之间发生不必要的电连接，所述牺牲层106顶部高于所述位线102顶部。
本实施例中，所述牺牲层106顶部高于所述浮栅结构105底部，也就是说，所述牺牲层106还覆盖所述浮栅结构105部分侧壁。在其他实施例中，所述牺牲层顶部还可以与所述浮栅结构底部齐平，或者，所述牺牲层顶部低于所述浮栅结构顶部。
形成所述牺牲层106的工艺步骤包括：在所述沟槽100内填充牺牲膜，且所述牺牲膜顶部高于所述浮栅结构105顶部；对所述牺牲膜顶部进行平坦化处理；回刻蚀去除部分厚度的牺牲膜，形成所述牺牲层106。
需要说明的是，本实施例中，在形成所述隔离结构103之后去除所述隔离结构103，重新形成所述牺牲层106。在本发明其他实施例中，还可以将前述形成的隔离结构作为所述牺牲层，具体地，形成所述牺牲层的工艺步骤包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；其中，所述隔离结构作为所述牺牲层，且所述隔离结构顶部高于所述位线顶部。所述隔离结构的材料为氧化硅或者氮化硅。
参考图4及图5，图4为立体结构示意图，图5为图4中沿AA1方向的剖面结构示意图，在所述浮栅结构105顶部和侧壁上以及牺牲层106顶部上形成第二介质层107；在所述第二介质层107上形成控制栅层108。
需要说明的是，为了便于图示和说明，图4中仅示出了3个分立的位线102，图4为图5的局部立体结构示意图。
所述第二介质层107起到栅间介质层的作用，可以电隔离后续形成的控制栅结构与浮栅结构105。
本实施例中，所述第二介质层107为氧化硅层-氮化硅层-氧化硅层(ONO，Oxide-Nitride-Oxide)的叠层结构。
在其他实施例中，所述第二介质层也可以为单层结构，所述第二介质层的材料为氧化硅或氮化硅中的一种。
本实施例中，所述第二介质层107的厚度为10埃～50埃，采用原子层沉积工艺形成所述第二介质层107。在其他实施例中，还可以采用化学气相沉积工艺或者物理气相沉积工艺，形成所述第二介质层。
所述控制栅层108为后续形成控制栅结构提供工艺基础。所述控制栅层108的材料为多晶硅或者掺杂的多晶硅，采用化学气相沉积、物理气相沉积或者原子层沉积工艺，形成所述控制栅层108。
参考图6，图形化所述控制栅层108(参考图4及图5)形成控制栅结构118，所述控制栅结构118露出部分第二介质层107。
所述控制栅结构118横跨至少两个位线102上的浮栅结构105。本实施例中，以所述控制栅结构118横跨五个位线102上的浮栅结构105为例。
本实施例中，形成所述控制栅结构118的工艺步骤包括：在所述控制栅层108上形成掩膜层109，所述掩膜层109定义出待形成的控制栅结构118的位置和尺寸；以所述掩膜层109为掩膜，刻蚀所述控制栅层108直至暴露出部分所述第二介质层107表面，形成所述控制栅结构118。
本实施例中，在刻蚀形成所述控制栅结构118之后，保留位于所述控制栅结构118顶部上的掩膜层109，使得所述掩膜层109在后续刻蚀浮栅结构105的过程中继续起到掩膜作用。
需要说明的是，在其他实施例中，还可以在形成所述控制栅结构之后，去除所述掩膜层，在后续刻蚀浮栅结构之前，在所述控制栅结构顶部上形成图形层。
参考图7，去除所述控制栅结构118露出的第二介质层107、浮栅结构105以及第一介质层104，暴露出部分牺牲层106顶部。
本实施例中，以所述掩膜层109(参考图6)为掩膜，刻蚀去除所述控制栅结构118露出的第二介质层107、浮栅结构105以及第一介质层104，直至露出所述位线102顶部以及牺牲层106顶部；在暴露出部分牺牲层106顶部之后，去除所述掩膜层109。
采用干法刻蚀工艺，刻蚀去除所述露出的第二介质层107、浮栅结构105以及第一介质层104。
参考图8及图9，图8为立体结构示意图，图9为图8中沿AA1方向的剖面结构示意图，在暴露出部分牺牲层106(参考图7)顶部之后，去除所述牺牲层106，相邻位线102与所述衬底101之间构成空气间隙(air gap)110。
去除所述牺牲层106的方法包括：向所述牺牲层106通入含氧气体，去除所述牺牲层106。
由于所述牺牲层106的材料为APF材料或者BARC材料，在含氧气体作用下，含氧气体与所述牺牲层106的材料发生化学反应生成CO2，从而将所述牺牲层106去除。
所述含氧气体作用下，所述第一介质层104、浮栅结构105、第二介质层107以及所述控制栅结构118受到的不良影响小，可以在去除所述牺牲层106的同时，减小或避免去除所述牺牲层106的工艺对闪存器件造成不良影响。
所述含氧气体为O2或者O3。去除所述牺牲层106的工艺过程中，采用的工艺温度不宜过低，也不宜过高。若采用的工艺温度过低，则所述含氧气体与所述牺牲层106发生化学反应的速率过慢，造成去除所述牺牲层106的效率低下；若采用的工艺温度过高，则所述含氧气体会对所述浮栅结构105或者控制栅结构118造成不必要的氧化。
为此，本实施例中，去除所述牺牲层106的工艺参数包括：所述含氧气体为O2或者O3，工艺温度为90℃～110℃。
由于相邻位线102之间的牺牲层106被去除，使得相邻位线102之间形成空气间隙110。由于所述空气间隙110具有低相对介电常数，因此，可以改善相邻位线102之间的电学干扰问题，减小或避免相邻位线102之间的电学干扰，从而使得相邻位线102之间的距离可以做的更小，从而满足器件小型化微型化的发展趋势。
需要说明的是，在其他实施例中，前述的隔离结构作为所述牺牲层时，所述隔离结构的材料为氧化硅或氮化硅；相应的，采用湿法刻蚀工艺，去除所述牺牲层。具体地，所述隔离结构的材料为氧化硅时，采用氢氟酸溶液，去除所述牺牲层；所述隔离结构的材料为氮化硅时，采用磷酸溶液，去除所述牺牲层。
相应的，本发明还提供一种闪存器件，图8及图9为本发明实施例提供的闪存器件的结构示意图。
参考图8及图9，所述闪存器件包括：
衬底101、位于所述衬底101上的分立的位线102、位于所述位线102顶部上的第一介质层104、以及位于所述第一介质层104上的浮栅结构105，且相邻位线102与所述衬底101之间构成空气间隙110；
位于所述位线102部分顶部上的第一介质层104以及位于所述第一介质层104上的浮栅结构105；
位于所述浮栅结构105顶部和侧壁上的第二介质层107；
位于所述第二介质层107上的控制栅结构118。
需要说明的是，为了便于图示和说明，图8中仅示出了3个位线102，可以认为图8为图9的局部立体结构示意图。
以下将结合附图对本发明实施例提供的闪存器件进行详细说明。
所述衬底101的材料与所述位线102的材料相同。所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述衬底101还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述衬底101的材料为硅，所述位线102的材料为硅。
本实施例中，在平行于所述位线102排列方向上，所述位线102的底部宽度尺寸大于顶部宽度尺寸。在其他实施例中，在平行于所述位线排列方向上，所述位线的底部宽度尺寸还可以与顶部宽度尺寸相同。
所述第一介质层104暴露出位线102部分顶部；且在平行于所述位线102排列方向上，所述第一介质层104的宽度尺寸等于所述位线102顶部宽度尺寸。
所述第一介质层104的材料为氧化硅、氮化硅或氮氧化硅；所述浮栅结构105的材料为多晶硅或者掺杂的多晶硅。
所述第二介质层107覆盖所述浮栅结构105的顶部和侧壁。本实施例中，所述第二介质层107为氧化硅层-氮化硅层-氧化硅层的叠层结构。在其他实施例中，所述第二介质层的材料还可以为氧化硅或氮化硅中的一种。
本实施例中，所述控制栅结构118的材料为多晶硅。在其他实施例中，所述控制栅结构的材料还可以为掺杂的多晶硅。
所述第二介质层107横跨至少两个位线102上的浮栅结构105，且所述第二介质层107还横跨相邻位线102之间的空气间隙110。具体地，所述第二介质层107覆盖至少两个位线102上的浮栅结构105顶部和侧壁，且还横跨所述相邻位线102之间的空气间隙110。
所述控制栅结构118横跨至少两个位线102上的浮栅结构105，且所述控制栅结构118还横跨所述两个位线102之间的空气间隙110。
本实施例中，以所述控制栅结构118横跨五个位线102上的浮栅结构105为例。
由于相邻位线102与衬底101之间构成空气间隙110，所述空气间隙110具有低相对介电常数，因此可以改善相邻位线102之间的电学干扰问题，减小或避免相邻位线102之间的电学干扰，改善闪存器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所述牺牲层顶部高于所述位线顶部；
在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；
在所述第二介质层上形成控制栅层；
图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；
去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；
在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，形成所述牺牲层的工艺步骤包括：
提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；
去除所述隔离结构，在相邻位线与所述衬底之间形成所述沟槽；
在所述沟槽内填充所述牺牲层，且所述牺牲层的材料与所述隔离结构的材料不同。
3.如权利要求2所述的闪存器件的制造方法，其特征在于，所述牺牲层的材料为APF材料或者BARC材料。
4.如权利要求2所述的闪存器件的制造方法，其特征在于，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
5.如权利要求3所述的闪存器件的制造方法，其特征在于，去除所述牺牲层的方法包括：向所述牺牲层通入含氧气体，去除所述牺牲层。
6.如权利要求5所述的闪存器件的制造方法，其特征在于，去除所述牺牲层的工艺参数包括：所述含氧气体为O2或者O3，工艺温度为90℃～110℃。
7.如权利要求2所述的闪存器件的制造方法，其特征在于，在形成所述牺牲层的工艺步骤中，所述牺牲层填充满所述沟槽；或者，在形成所述牺牲层的工艺步骤中，所述牺牲层底部与所述衬底之间还具有间隙。
8.如权利要求7所述的闪存器件的制造方法，其特征在于，形成所述牺牲层的工艺步骤包括：在所述沟槽内填充牺牲膜，且所述牺牲膜顶部高于所述浮栅结构顶部；回刻蚀去除部分厚度的牺牲膜，形成所述牺牲层。
9.如权利要求2所述的闪存器件的制造方法，其特征在于，在形成所述牺牲层的工艺步骤中，所述牺牲层顶部高于所述浮栅结构底部。
10.如权利要求1所述的闪存器件的制造方法，其特征在于，图形化所述控制栅层形成控制栅结构的工艺步骤包括：在所述控制栅层上形成掩膜层；以所述掩膜层为掩膜刻蚀所述控制栅层，直至暴露出部分第二介质层，形成所述控制栅结构。
11.如权利要求10所述的闪存器件的制造方法，其特征在于，去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层的工艺步骤包括：以所述掩膜层为掩膜，刻蚀去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层；去除所述掩膜层。
12.如权利要求1所述的闪存器件的制造方法，其特征在于，形成所述牺牲层的工艺步骤包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；
其中，所述隔离结构作为所述牺牲层。
13.如权利要求12所述的闪存器件的制造方法，其特征在于，所述隔离结构的材料为氧化硅或氮化硅。
14.如权利要求12所述的闪存器件的制造方法，其特征在于，采用湿法刻蚀工艺，去除所述牺牲层。
15.如权利要求14所述的闪存器件的制造方法，其特征在于，所述隔离结构的材料为氧化硅；采用氢氟酸溶液，去除所述牺牲层。
16.如权利要求2或12所述的闪存器件的制造方法，其特征在于，形成所述衬底、位线、第一介质层、浮栅结构以及隔离结构的工艺步骤包括：
提供基底；
在所述基底上形成第一介质膜以及位于第一介质膜上的浮栅层；
在所述浮栅层上形成图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜，刻蚀所述浮栅层、第一介质膜以及部分厚度的基底，刻蚀后的浮栅层作为所述浮栅结构，刻蚀后的第一介质膜作为所述第一介质层，刻蚀后的基底作为所述衬底以及所述位线；
在所述位线露出的衬底上形成覆盖所述位线侧壁的隔离膜，且所述隔离膜顶部高于所述浮栅结构顶部；
去除部分厚度的隔离膜，形成所述隔离结构。
17.如权利要求1所述的闪存器件的制造方法，其特征在于，在形成所述控制栅结构的工艺步骤中，所述控制栅结构横跨至少两个位线上的浮栅结构。
18.一种闪存器件，其特征在于，包括：
衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且相邻位线与衬底之间构成空气间隙；
位于所述位线部分顶部上的第一介质层以及位于所述第一介质层上的浮栅结构；
位于所述浮栅结构顶部和侧壁上的第二介质层；
位于所述第二介质层上的控制栅结构。
19.如权利要求18所述的闪存器件，其特征在于，所述控制栅结构横跨至少两个位线上的浮栅结构，且还横跨所述两个位线之间的空气间隙。
20.如权利要求18所述的闪存器件，其特征在于，所述第一介质层的材料为氧化硅；所述浮栅结构的材料为多晶硅；所述第二介质层为氧化硅层-氮化硅层-氧化硅层的叠层结构；所述控制栅结构的材料为多晶硅。
CN201710011191.5A 2017-01-06 2017-01-06 闪存器件及其制造方法 Pending CN108281427A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710011191.5A CN108281427A (zh) 2017-01-06 2017-01-06 闪存器件及其制造方法
US15/863,754 US10868022B2 (en) 2017-01-06 2018-01-05 Flash memory device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710011191.5A CN108281427A (zh) 2017-01-06 2017-01-06 闪存器件及其制造方法

Publications (1)

Publication Number Publication Date
CN108281427A true CN108281427A (zh) 2018-07-13

Family

ID=62783288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710011191.5A Pending CN108281427A (zh) 2017-01-06 2017-01-06 闪存器件及其制造方法

Country Status (2)

Country Link
US (1) US10868022B2 (zh)
CN (1) CN108281427A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991651B1 (en) * 2020-03-03 2021-04-27 Nanya Technology Corporation Interconnection structure having reduced capacitance and method of manufacturing the same
US11309433B2 (en) * 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
US20130032871A1 (en) * 2011-08-02 2013-02-07 Yoo-Cheol Shin Semiconductor device having air gap and method of fabricating the same
CN102986022A (zh) * 2010-06-19 2013-03-20 桑迪士克科技股份有限公司 包括位线气隙和字线气隙的非易失性存储器以及对应的制造方法
CN103066075A (zh) * 2011-09-01 2013-04-24 三星电子株式会社 半导体器件及其制造方法
CN103177965A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN103377982A (zh) * 2012-04-20 2013-10-30 爱思开海力士有限公司 半导体器件及其制造方法
CN103579249A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体存储器件及其制造方法
CN103632928A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN104143528A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN104752434A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法
CN106298673A (zh) * 2015-05-20 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2285141B (en) * 1993-12-23 1998-03-11 Motorola Ltd Method of removing photo resist
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device
JP2013201185A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US20130307044A1 (en) * 2012-05-15 2013-11-21 Hiroyuki Kinoshita Selective Air Gap Isolation In Non-Volatile Memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986022A (zh) * 2010-06-19 2013-03-20 桑迪士克科技股份有限公司 包括位线气隙和字线气隙的非易失性存储器以及对应的制造方法
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
US20130032871A1 (en) * 2011-08-02 2013-02-07 Yoo-Cheol Shin Semiconductor device having air gap and method of fabricating the same
CN103066075A (zh) * 2011-09-01 2013-04-24 三星电子株式会社 半导体器件及其制造方法
CN103177965A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN103377982A (zh) * 2012-04-20 2013-10-30 爱思开海力士有限公司 半导体器件及其制造方法
CN103579249A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体存储器件及其制造方法
CN103632928A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN104143528A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN104752434A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法
CN106298673A (zh) * 2015-05-20 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US10868022B2 (en) 2020-12-15
US20180197871A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
US7179717B2 (en) Methods of forming integrated circuit devices
CN104752434B (zh) 存储器件及其形成方法
CN104752359B (zh) 存储器件及其形成方法
CN109712981A (zh) 存储器及其形成方法
CN108538848B (zh) 半导体结构及其形成方法
CN106206598B (zh) 分栅式闪存器件制造方法
CN110211959A (zh) 半导体结构及其形成方法
KR100370242B1 (ko) 불휘발성 메모리 소자의 제조방법
CN112447743A (zh) 具有环绕式栅极薄膜晶体管的非易失性存储器及制造方法
CN108155192A (zh) 半导体器件及其形成方法
CN108091562B (zh) Sonos存储器的ono刻蚀方法
CN107204339A (zh) 隔离结构的形成方法和半导体结构的形成方法
EP3179503B1 (en) Fabrication methods for an nand flash memory
CN106206596A (zh) 分栅式闪存器件制造方法
CN108281427A (zh) 闪存器件及其制造方法
CN105762114B (zh) 半导体结构的形成方法
TWI733412B (zh) 具有氣隙之半導體元件及其製造方法
CN108899324A (zh) 三维存储器
CN109103085A (zh) 闪存及其制造方法
CN105655341B (zh) 半导体器件的形成方法
CN108807393A (zh) 存储器及其形成方法
JP2012089817A (ja) 半導体記憶装置およびその製造方法
CN103943625B (zh) 一种nand闪存器件及其制造方法
CN105140229A (zh) 一种闪存器件的制造方法
CN108493190A (zh) 存储器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180713