JP5116963B2 - フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子 - Google Patents
フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子 Download PDFInfo
- Publication number
- JP5116963B2 JP5116963B2 JP2005315323A JP2005315323A JP5116963B2 JP 5116963 B2 JP5116963 B2 JP 5116963B2 JP 2005315323 A JP2005315323 A JP 2005315323A JP 2005315323 A JP2005315323 A JP 2005315323A JP 5116963 B2 JP5116963 B2 JP 5116963B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- flash memory
- memory device
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims description 67
- 238000002955 isolation Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 11
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 9
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 claims description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 9
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 9
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 9
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 9
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 12
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体素子の製造方法及びそれによって製造された半導体素子に関し、特にフラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子（ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｆｌａｓｈ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ａｎｄ ｆｌａｓｈ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ｆａｂｒｉｃａｔｅｄ ｔｈｅｒｅｂｙ）に関するものである。
データを保存する半導体メモリ素子は、揮発性メモリ素子または不揮発性メモリ素子で分類することができる。前記揮発性メモリ素子はそれらの電源供給が遮断された場合、それらの保存されたデータを無くす一方、フラッシュメモリ素子のような前記不揮発性メモリ素子はそれらの電源供給が遮断されてもそれら保存されたデータを維持する。したがって、前記不揮発性メモリ素子はメモリカードまたは移動通信端末機などに広く用いられる。
前記フラッシュメモリ素子はセルアレイの構造によって高速ランダムアクセス（ｈｉｇｈ ｓｐｅｅｄ ｒａｎｄｏｍ ａｃｃｅｓｓ）が可能なＮＯＲ型フラッシュメモリ素子（ＮＯＲ ｔｙｐｅ ｆｌａｓｈ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）とプログラム及び消去速度が優秀で、高集積化が可能なＮＡＮＤ型フラッシュメモリ素子（ＮＡＮＤ ｔｙｐｅ ｆｌａｓｈ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）で分類することができる。前記フラッシュメモリ素子のプログラム動作及び消去動作は、単位セルのカップリング比（ｃｏｕｐｌｉｎｇ ｒａｔｉｏ；ＣＲ）と直接的に関係する。前記フラッシュメモリ素子のプログラム動作はＦＮトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）または熱電子注入（Ｈｏｔ Ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）よって実行される。また、前記フラッシュメモリ素子の消去動作はＦＮトンネリングによって実行される。前記ＦＮトンネリングは浮遊ゲート電極（ｆｌｏａｔｉｎｇ ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）と基板との間に介在したトンネル絶縁膜に６〜８ＭＶ／ｃｍの電界が印加される際に発生する。前記浮遊ゲート電極と基板との間の電界は実際に前記浮遊ゲート電極の上部に位置した制御ゲート電極（ｃｏｎｔｒｏｌ ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）に１５Ｖ〜２０Ｖの高電圧を印加することで誘導される。したがって、前記プログラム電圧または消去電圧を減少させるためには前記フラッシュメモリ素子の単位セルのカップリング比を増加させることが必要である。前記カップリング比は次の数式によって表現することができる。
ここで、‘Ｃｉ’は前記浮遊ゲートと前記制御ゲート電極との間のゲート間絶縁膜（ｉｎｔｅｒ−ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）のキャパシタンスを示し、‘Ｃｔ’は前記浮遊ゲートと前記基板との間のトンネル絶縁膜のキャパシタンスを示す。
前記数式から分かるように、前記カップリング比を増加させるためには前記ゲート間絶縁膜のキャパシタンスＣｉを増加させることが要求される。例えば、前記ゲート間絶縁膜のキャパシタンスＣｉを増加させるための方法が特許文献１に開示されている。その他に、前記ゲート間絶縁膜のキャパシタンスを増加させるために従来の前記ゲート間絶縁膜として用いられたＯＮＯ（ｓｉｌｉｃｏｎ ｏｘｉｄｅ／ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ／ｓｉｌｉｃｏｎ ｏｘｉｄｅ）膜に代えて前記ＯＮＯ膜よりも高い誘電率を有する高誘電膜（ｈｉｇｈ−ｋ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）を用いる方案が試みられている。しかしながら、前記高誘電膜を前記ゲート間絶縁膜として用いるためには工程上に改善しなければならない問題点がある。
図１Ａ及び図２Ｂは、従来のフラッシュメモリ素子の製造方法を示す断面図である。図１Ａないし図２Ｂにおいて、図１Ａ及び図２Ａは、前記フラッシュメモリ素子のワードラインパターン方向に沿って切断された断面図で、図１Ｂ及び図２Ｂは前記フラッシュメモリ素子の活性領域に沿って切断された断面図である。
図１Ａ及び図１Ｂを参照すると、半導体基板１０内に素子分離膜１２を形成して複数の活性領域１４を限定する。前記活性領域１４は互いに平行なライン形態を有するように限定される。前記活性領域１４上にトンネル絶縁膜１６を形成する。以後、前記トンネル絶縁膜１６を有する前記半導体基板１０の全面上にポリシリコン膜を形成して前記ポリシリコン膜をパターニングしてポリシリコン膜パターン１８を形成する。前記ポリシリコン膜パターン１８は前記活性領域１４を覆って前記素子分離膜１２を露出させるライン形態を有するようにパターニングされる。
図２A及び図２Bを参照すると、前記ポリシリコン膜パターン１８を有する前記半導体基板１０上に高誘電膜（図示せず）及び制御ゲート物質膜（図示せず）を形成する。この場合、前記高誘電膜は前記ポリシリコン膜パターン１８の側壁及び上部面に沿ってコンフォーマルに形成される。前記制御ゲート物質膜、前記高誘電膜及び前記ポリシリコン膜パターン１８を連続的にパターニングして前記活性領域１４及び前記素子分離膜１２を横切るワードラインパターン２４を形成する。前記ワードラインパターン２４は順に積層された浮遊ゲート電極１８’、ゲート間絶縁膜２０及び制御ゲート電極２２を含む。通常、前記ワードラインパターン２４を形成するためのパターニング工程はフォト及び乾式エッチング工程を用いて前記制御ゲート物質膜、前記高誘電膜及び前記ポリシリコン膜パターン１８を連続的にエッチングすることによって実行される。前記制御ゲート物質膜をエッチングした後、前記高誘電膜をエッチングすることになるが、前記高誘電膜を乾式エッチングするための適切なエッチャント（ｅｔｃｈａｎｔ）などの工程レシピが確立されていない。その結果、特にＮＡＮＤ型フラッシュメモリ素子のようなワードラインパターンの間の間隔が密な場合には前記高誘電膜をエッチングすることが最も難しくなる。
さらに詳しくは、前記ポリシリコン膜パターン１８の側壁上に形成された前記高誘電膜が完全にエッチングされないで高誘電膜フェンス（ｆｅｎｃｅ）として残存することもある。この場合、後続の前記ポリシリコン膜パターン１８をエッチングする過程で前記高誘電膜フェンスに隣接した部分の前記ポリシリコン膜パターン１８がエッチングされないこともあって、その結果、前記活性領域に付いて互いに隣接した浮遊ゲート電極１８’の間に電気的なブリッジが形成することもある。このような問題点を防止するために前記高誘電膜を過度エッチング（ｏｖｅｒ ｅｔｃｈ）する場合には、前記ポリシリコン膜パターン１８の側壁上に形成された前記高誘電膜をエッチングする途中で前記ポリシリコン膜パターン１８が損失されて後続の前記ポリシリコン膜パターン１８をエッチングする途中で、それらの下部の活性領域にエッチング損傷が加えられることがある。
結論的に、フラッシュメモリ素子において、ゲート間絶縁膜で高誘電膜を適用するためには、上述したようなエッチング工程の際の問題点を解決しなければならない。
米国特許出願公開第２００３−０１４１５３５号明細書
本発明が解決しようする技術的課題は、フラッシュメモリ素子のゲート間絶縁膜で適用される高誘電膜のエッチング工程を省略することによって、前記高誘電膜エッチングの際に発生する問題点を防止できるフラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子を提供することにある。
本発明の一態様によると、フラッシュメモリ素子の製造方法が提供できる。この方法は半導体基板内に素子分離膜を形成して複数の平行な活性領域を限定することを具備する。前記活性領域上に前記活性領域の長さ方向に沿って互いに離隔された複数の第１導電膜パターンを形成する。前記第１導電膜パターンを有する半導体基板上にコンフォーマルな絶縁膜を形成する。前記絶縁膜上に第２導電膜を形成する。前記絶縁膜が露出するように前記第２導電膜をパターニングして前記第１導電膜パターンと重畳されるように前記活性領域及び素子分離膜を横切る複数の平行な第２導電膜パターンを形成する。
いくつかの実施形態において、前記第１導電膜パターンはポリシリコン膜で形成することができる。また、前記第１導電膜パターンは平面図で見た場合、実質的に四角形状を有するように形成することができる。
他の実施形態において、前記絶縁膜は第１導電膜パターンの上部表面及び四つの側面に形成することができる。
他の実施形態において、前記絶縁膜は高誘電膜で形成することができる。この場合、前記高誘電膜はアルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜で形成することができる。
また、他の実施形態において、前記第２導電膜はポリシリコン膜を含むことができる。さらに、前記第２導電膜はポリシリコン膜及び金属シリサイド膜を積層させて形成することができる。
また、他の実施形態において、前記第１導電膜パターンを形成した後、前記第１導電膜パターン及び前記素子分離膜をイオン注入マスクとして用いて前記活性領域に不純物イオンを注入してソース／ドレイン領域を形成することをさらに含むことができる。
また、他の実施形態において、前記第２導電膜パターンを形成した後、前記第２導電膜パターン及びそれらによって露出した部分の前記絶縁膜を覆う層間絶縁膜を形成することができる。
本発明の他の態様によると、ＮＡＮＤ型フラッシュメモリ素子の製造方法が提供できる。この方法は半導体基板内に素子分離膜を形成して複数の平行な活性領域を限定することを具備する。前記活性領域上に前記活性領域の長さ方向に沿って互いに離隔された複数の浮遊ゲート電極を形成する。前記浮遊ゲート電極及び半導体基板上にコンフォーマルなゲート間絶縁膜を形成する。前記ゲート間絶縁膜上に導電膜を形成する。前記ゲート間絶縁膜が露出するように前記導電膜をパターニングして前記浮遊ゲート電極と重畳されるように前記活性領域及び素子分離膜を横切る複数の平行な制御ゲート電極を形成する。
本発明のさらに他の態様によると、フラッシュメモリ素子が提供できる。前記フラッシュメモリ素子は半導体基板内に配置されて複数の平行な活性領域を限定する素子分離膜を具備する。前記活性領域上に前記活性領域の長さ方向に沿って互いに離隔された複数の第１導電膜パターンが配置される。複数の平行な第２導電膜パターンが前記第１導電膜パターンと重畳されるように前記活性領域及び前記素子分離膜を横切る。前記第１導電膜パターンと前記第２導電膜パターンとの間に介在した絶縁膜が少なくとも前記第１導電膜パターンの側壁を覆うように延長される。
いくつかの実施形態で、前記第１導電膜パターンはポリシリコン膜とすることができる。また、前記第１導電膜パターンは平面図で見た場合、実質的に四角形状を有することができる。
他の実施形態において、前記絶縁膜は高誘電膜とすることができる。この場合、前記高誘電膜はアルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜とすることができる。
また他の実施形態において、前記絶縁膜は前記導電膜パターンの間の活性領域及び素子分離膜上にさらに延長することができる。
また他の実施形態において、前記導電膜パターンはポリシリコン膜を含むことができる。
また他の実施形態において、前記フラッシュメモリ素子は前記第１導電膜パターン、前記第２導電膜パターン及び前記絶縁膜を有する前記半導体基板の全面を覆う層間絶縁膜をさらに含むことができる。
本発明のまた他の態様によると、ＮＡＮＤ型フラッシュメモリ素子が提供できる。前記ＮＡＮＤ型フラッシュメモリ素子は、半導体基板内に配置されて複数の平行な活性領域を限定する素子分離膜を具備する。前記活性領域上に前記活性領域の長さ方向に沿って互いに離隔された複数の浮遊ゲート電極が配置される。複数の平行な制御ゲート電極が前記浮遊ゲート電極と重畳されるように前記活性領域及び前記素子分離膜を横切る。前記浮遊ゲート電極と前記制御ゲート電極との間に介在した絶縁膜が少なくとも前記浮遊ゲート電極の側壁を覆うように延長される。
本発明によれば、フラッシュメモリ素子のゲート間絶縁膜として高誘電膜を用いて単位セルのカップリング比を向上させることができる。
また、前記フラッシュメモリ素子の製造工程中に前記高誘電膜をエッチングする必要がなくなって、前記高誘電膜エッチングの際に発生する問題点を防止することができる。
以下、添付した図面を参照しながら本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
図３は、本発明の一実施形態によるＮＡＮＤ型フラッシュメモリ素子の製造方法を説明するための平面図で、図４Ａないし図７Ｂは本発明の一実施形態によるＮＡＮＤ型フラッシュメモリ素子の製造方法を示す断面図である。図４Ａないし図７Ｂにおいて、図４Ａ、図５Ａ、図６Ａ及び図７Ａは図３のＩ〜Ｉ’線に沿って切断された断面図であり、図４Ｂ、図５Ｂ、図６Ｂ及び図７Ｂは図３のＩＩ〜ＩＩ’線に沿って切断された断面図である。以下で説明される実施形態は、ＮＡＮＤ型フラッシュメモリ素子に関して説明するのであるが、本発明の思想がここに限定されるのではなく、ＮＯＲ型フラッシュメモリ素子のように浮遊ゲート電極、ゲート間絶縁膜及びコントロールゲート電極を備えるフラッシュメモリ素子に適用されることは当然である。
図３、図４Ａ及び図４Ｂを参照すると、半導体基板１００内に素子分離膜１０２を形成して活性領域１０４を限定する。前記半導体基板１００は第１導電型、例えばＰ型シリコン基板とすることができる。前記素子分離膜１０２は公知の浅いトレンチ分離（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ；ＳＴＩ）工程によって形成することができる。図３に示されたように前記活性領域１０４は互いに平行なライン形状を有するように限定することができる。前記活性領域１０４上にトンネル絶縁膜（ｔｕｎｎｅｌ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）１０６を形成する。前記トンネル絶縁膜１０６はシリコン酸化膜（ＳｉＯ）、シリコン酸窒化膜（ＳｉＯＮ）、または高誘電膜で形成することができる。この場合、前記高誘電膜はアルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜とすることができる。
次に、前記トンネル絶縁膜１０６を有する半導体基板１００上に第１導電膜（図示せず）を形成する。前記第１導電膜はポリシリコン膜で形成することができる。フォト及びエッチング工程を用いて前記第１導電膜をパターニングして前記活性領域１０４上に複数の第１導電膜パターンを形成する。前記第１導電膜パターンはＮＡＮＤ型フラッシュメモリ素子の浮遊ゲート電極１０８として提供される。前記浮遊ゲート電極１０８は図３に示されたように前記活性領域１０４に沿って一定の間隔で互いに離隔されるように形成されて、平面図で見た場合、実質的に四角形状を有するように形成することができる。また、前記浮遊ゲート電極１０８は前記活性領域を横切る長さを有するように形成されて、隣接する素子分離膜１０２上に所定部分を延長することができる。続いて、前記浮遊ゲート電極１０８及び前記素子分離膜１０２をイオン注入マスクとして用いて前記活性領域内に第２導電型、例えばＮ型不純物イオンを注入する。その結果、前記浮遊ゲート電極１０８両側の前記活性領域１０４内にソース／ドレイン領域１１０が形成される。
図３、図５Ａ及び図５Ｂを参照すると、前記ソース／ドレイン領域１１０を形成した後、前記半導体基板１００の全面上にコンフォーマルなゲート間絶縁膜１１２を形成する。すなわち、前記ゲート間絶縁膜１１２は前記浮遊ゲート電極１０８の上部面及び側壁をコンフォーマルに覆うようにして、それらの間の前記活性領域１０４及び前記素子分離膜１０２を覆うように形成する。上述したように前記浮遊ゲート電極１０８が四角形状を有するように形成される場合、前記ゲート間絶縁膜１１２は前記浮遊ゲート電極１０８それぞれの四つの側壁をすべて覆うように形成される。前記ゲート間絶縁膜１１２は単位セルのカップリング比を向上させてプログラム電圧及び消去電圧を減少させるために高誘電膜で形成するのが好ましい。この場合、前記高誘電膜は化学気相蒸着（ＣＶＤ）法、または原子層蒸着（ＡＬＤ）法を用いてアルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜で形成することができる。
次に、前記ゲート間絶縁膜１１２上に第２導電膜１１７及びキャッピング膜１１８を順に形成する。前記第２導電膜１１７は第２下部導電膜１１４及び第２上部導電膜１１６の積層膜で形成することができる。この場合、前記第２下部導電膜１１４はポリシリコン膜で形成することができ、前記第２上部導電膜１１６はタングステンシリサイド膜、コバルトシリサイド膜、またはニッケルシリサイド膜のような金属シリサイド膜で形成することができる。また、前記第２上部導電膜１１６はタングステンのような金属膜で形成することもできる。前記キャッピング膜１１８はシルリコン窒化膜（ＳｉＮ）で形成することができる。
図３、図６Ａ及び図６Ｂを参照すると、前記ゲート間絶縁膜１１２が露出するように前記キャッピング膜１１８、前記第２上部導電膜１１６及び前記第２下部導電膜１１４を順にパターニングして前記浮遊ゲート電極１０８と重畳されるように前記活性領域１０４及び前記素子分離膜１０２を横切る複数の平行な第２導電膜パターン１１７’及びキャッピング膜パターン１１８’を形成する。前記第２導電膜パターン１１７’は順に積層された第２下部導電膜パターン１１４’及び第２上部導電膜パターン１１６’を含み、前記ＮＡＮＤ型フラッシュメモリ素子の制御ゲート電極１１７’として提供される。この場合、順に積層された前記浮遊ゲート電極１０８、ゲート間絶縁膜１１２、制御ゲート電極１１７’及びキャッピング膜パターン１１８’は前記ＮＡＮＤ型フラッシュメモリ素子のワードラインパターン１２０を構成する。図に示された前記ワードラインパターン１２０はＮＡＮＤ型フラッシュメモリ素子において、ストリング選択ライン（ｓｔｒｉｎｇ ｓｅｌｅｃｔ ｌｉｎｅ；ＳＳＬ）と接地選択ライン（ｇｒｏｕｎｄ ｓｅｌｅｃｔ ｌｉｎｅ；ＧＳＬ）との間に介在した複数の平行なワードラインパターンの一部である。
一方、前記第２導電膜１１７及び前記キャッピング膜１１８は、フォト及び乾式エッチング工程によってパターニングすることができる。この過程で、前記ワードラインパターン１２０の間に露出した部分の前記ゲート間絶縁膜１１２はエッチング終了層の役目をする。
上述したように本発明によれば、前記ゲート間絶縁膜１１２を形成する前にあらかじめ、浮遊ゲート電極１０８を形成する。したがって、前記制御ゲート電極１１７’を形成するためのパターニング工程の際に前記ゲート間絶縁膜１１２をエッチングする必要がなくなる。その結果、前記ゲート間絶縁膜１１２として高誘電膜を用いても前記高誘電膜のエッチング際に発生する問題点を防止することができる。
図３、図７Ａ及び図７Ｂを参照すると、前記ワードラインパターン１２０の側壁を覆うスペーサ１２２を形成する。前記スペーサ１２２は前記ワードラインパターン１２０を有する半導体基板１００の全面上にコンフォーマルなシリコン窒化膜を形成し、前記シリコン窒化膜を異方性エッチングすることによって形成することができる。前記ワードラインパターン１２０及び前記スペーサ１２２を有する半導体基板１００の全面を覆う層間絶縁膜１２４を形成する。前記ワードラインパターン１２０の間の前記層間絶縁膜１２４の下部には前記ゲート間絶縁膜１１２を残存させることができる。前記層間絶縁膜１２４は平坦化されたＢＰＳＧ（ｂｏｒｏｐｈｏｓ ｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、または平坦化されたＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜で形成することができる。
以下で、図３、図７Ａ及び図７Ｂを引き続いて参照して本発明の一実施形態によるＮＡＮＤ型フラッシュメモリ素子を説明する。
図３、図７Ａ及び図７Ｂを参照すると、半導体基板１００内に活性領域１０４を限定する素子分離膜１０２が配置される。前記活性領域１０４は互いに平行なライン状を有することができる。前記活性領域１０４上に前記活性領域１０４の長さ方向に沿って互いに離隔された複数の第１導電膜パターン１０８が配置される。前記第１導電膜パターン１０８はポリシリコン膜とすることができ、前記ＮＡＮＤ型フラッシュメモリ素子の浮遊ゲート電極１０８として提供される。前記浮遊ゲート電極１０８は図３に示されたように平面図で見た場合、実質的に四角形状を有することができる。よって、浮遊ゲート電極１０８の各上部表面は実質的に四角形状を有する。前記浮遊ゲート電極１０８及び前記活性領域の間にはトンネル絶縁膜１０６が介在する。前記トンネル絶縁膜１０６はシリコン酸化膜（ＳｉＯ）、シリコン酸窒化膜（ＳｉＯＮ）、または高誘電膜とすることができる。
前記浮遊ゲート電極１０８上には、前記浮遊ゲート電極１０８と重畳されるように前記活性領域１０４及び前記素子分離膜１０２を横切る第２導電膜パターン１１７’が配置される。前記第２導電膜パターン１１７’は順に積層された第２下部導電膜パターン１１４’及び第２上部導電膜パターン１１６’を含むことができ、前記ＮＡＮＤ型フラッシュメモリ素子の制御ゲート電極１１７’として提供される。前記第２下部導電膜パターン１１４’はポリシリコン膜とすることができ、前記第２上部導電膜パターン１１６’はタングステンシリサイド膜、コバルトシリサイド膜、またはニッケルシリサイド膜のような金属シリサイド膜とすることができる。また、前記第２上部導電膜パターン１１６’はタングステンのような金属膜であることもできる。前記制御ゲート電極１１７’上には、キャッピング膜パターン１１８’が配置される。前記キャッピング膜パターン１１８’はシリコン窒化膜とすることができる。
前記浮遊ゲート電極１０８と前記制御ゲート電極１１７との間にはゲート間絶縁膜１１２が介在する。本発明において、前記ゲート間絶縁膜１１２は単位セルのカップリング比を向上させてプログラム電圧及び消去電圧を減少させるために高誘電膜であることが好ましい。この場合、前記高誘電膜はアルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜とすることができる。前記ゲート間絶縁膜１１２は前記浮遊ゲート電極１０８と前記制御ゲート電極１１７との間に介在して、少なくとも前記浮遊ゲート電極１０８の側壁を覆うように延長される。上述したように、前記浮遊ゲート電極１０８を平面図で見た場合、四角形状を有する場合に、前記ゲート間絶縁膜１１２は前記浮遊ゲート電極１０８の四つの側壁をすべて覆う。さらに、前記ゲート間絶縁膜１１２は前記制御ゲート電極１１７の間の前記活性領域１０４及び前記素子分離膜１０２上に延長することができる。すなわち、従来のＮＡＮＤ型フラッシュメモリ素子と異なって、前記ゲート間絶縁膜１１２は前記浮遊ゲート電極１０８の側壁をすべて覆うように配置されて、前記制御ゲート電極１１７の間の前記活性領域１０４及び素子分離膜１０２上に残存することができる。
前記浮遊ゲート電極１０８、前記制御ゲート電極１１７’、それらの間に介在した部分の前記ゲート間絶縁膜１１２及び前記キャッピング膜パターン１１８’は前記ＮＡＮＤ型フラッシュメモリ素子のワードラインパターン１２０を構成する。前記ワードラインパターン１２０の側壁上には、シリコン窒化膜からなるスペーサ１２２を配置することができる。また、前記ワードラインパターン１２０及び前記スペーサ１２２を有する半導体基板１００の全面を覆うように層間絶縁膜１２４が配置される。前記層間絶縁膜１２４は平坦化されたＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、または平坦化されたＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜とすることができる。
１０６ トンネル絶縁膜
１０８ 浮遊ゲート電極
１１２ ゲート間絶縁膜
１１７’ 制御ゲート電極
１１８’ キャッピング膜パターン
１２０ ワードラインパターン
１２４ 層間絶縁膜
１０８ 浮遊ゲート電極
１１２ ゲート間絶縁膜
１１７’ 制御ゲート電極
１１８’ キャッピング膜パターン
１２０ ワードラインパターン
１２４ 層間絶縁膜
Claims (28)
- 半導体基板内に素子分離膜を形成して複数の平行な活性領域を限定する段階と、
前記活性領域上にトンネル絶縁膜を形成する段階と、
前記素子分離膜及び前記トンネル絶縁膜上に前記活性領域の長さ方向に沿って互いに離隔され、前記素子分離膜上における上面高さが前記活性領域上における上面高さよりも高く形成された複数の第１導電膜パターンを形成する段階と、
第１導電膜パターン及び半導体基板上にコンフォーマルな絶縁膜を形成し、前記絶縁膜上に第２導電膜を形成する段階と、
前記絶縁膜が露出するように前記第２導電膜をパターニングして前記第１導電膜パターンと重畳するように前記活性領域及び素子分離膜を横切る複数の平行な第２導電膜パターンを形成する段階と、を含み、
前記第１導電膜パターンは、前記半導体基板に垂直な少なくとも四つの側壁及びそれらの間の上面を各々含み、前記絶縁膜は、前記第１導電膜パターンの少なくとも前記四つの側壁上及びそれらの間の前記上面に形成され、
前記絶縁膜は、高誘電膜で形成される
ことを特徴とするフラッシュメモリ素子の製造方法。 - 前記第１導電膜パターンは、ポリシリコン膜で形成される
ことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。 - 前記第１導電膜パターンは、平面図で見た場合、四角形状を有するように形成される
ことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。 - 前記絶縁膜は、第１導電膜パターンの上部表面及び四つの側壁で形成される
ことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。 - 前記高誘電膜は、アルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜で形成される
ことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。 - 前記第２導電膜は、ポリシリコン膜を含む
ことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。 - 前記第２導電膜はポリシリコン膜及び金属シリサイド膜を積層させて形成される
ことを特徴とする請求項６記載のフラッシュメモリ素子の製造方法。 - 前記第１導電膜パターンを形成した後、前記第１導電膜パターン及び前記素子分離膜をイオン注入マスクとして用いて前記活性領域に不純物イオンを注入してソース／ドレイン領域を形成することをさらに含む
ことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。 - 前記第２導電膜パターンを形成した後、前記第２導電膜パターン及びそれらによって露出した部分の前記絶縁膜を覆う層間絶縁膜を形成することをさらに含む
ことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。 - 半導体基板内に素子分離膜を形成して複数の平行な活性領域を限定する段階と、
前記活性領域上にトンネル絶縁膜を形成する段階と、
前記素子分離膜及び前記トンネル絶縁膜上に前記活性領域の長さ方向に沿って互いに離隔され、前記素子分離膜上における上面高さが前記活性領域上における上面高さよりも高く形成された複数の浮遊ゲート電極を形成する段階と、
前記浮遊ゲート電極及び半導体基板上にコンフォーマルなゲート間絶縁膜を形成する段階と、
前記ゲート間絶縁膜上に導電膜を形成する段階と、
前記ゲート間絶縁膜が露出するように前記導電膜をパターニングして前記浮遊ゲート電極と重畳するように前記活性領域及び素子分離膜を横切る複数の平行な制御ゲート電極を形成する段階と、を含み、
前記浮遊ゲート電極は、前記半導体基板に垂直な少なくとも四つの側壁及びそれらの間の上面を各々含み、前記ゲート間絶縁膜は、前記浮遊ゲート電極の少なくとも前記四つの側壁上及びそれらの間の前記上面に形成され、
前記ゲート間絶縁膜は、高誘電膜で形成される
ことを特徴とするＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 前記浮遊ゲート電極は、ポリシリコン膜で形成される
ことを特徴とする請求項１０記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 前記浮遊ゲート電極は、平面図で見た場合、四角形状を有するように形成される
ことを特徴とする請求項１０記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 前記ゲート間絶縁膜は、浮遊ゲート電極の上部表面及び四つの側壁に形成される
ことを特徴とする請求項１２記載のフラッシュメモリ素子の製造方法。 - 前記高誘電膜は、アルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜で形成される
ことを特徴とする請求項１０記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 前記導電膜は、ポリシリコン膜を含む
ことを特徴とする請求項１０記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 前記導電膜は、ポリシリコン膜及び金属シリサイド膜を積層させて形成される
ことを特徴とする請求項１５記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 前記浮遊ゲート電極を形成した後、前記浮遊ゲート電極及び前記素子分離膜をイオン注入マスクとして用いて前記活性領域に不純物イオンを注入してソース／ドレイン領域を形成することをさらに含む
ことを特徴とする請求項１０記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 前記制御ゲート電極を形成した後、前記制御ゲート電極及びそれらによって露出した部分の前記ゲート間絶縁膜を覆う層間絶縁膜を形成することをさらに含む
ことを特徴とする請求項１０記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。 - 半導体基板内に配置されて複数の平行な活性領域を限定する素子分離膜と、
前記活性領域上に配置されたトンネル絶縁膜と、
前記素子分離膜及び前記トンネル絶縁膜上に前記活性領域の長さ方向に沿って互いに離隔されるように配置され、前記素子分離膜上における上面高さが前記活性領域上における上面高さよりも高く形成された複数の第１導電膜パターンと、
前記第１導電膜パターンと重畳するように前記活性領域及び前記素子分離膜を横切る複数の平行な第２導電膜パターンと、
前記第１導電膜パターンと前記第２導電膜パターンとの間に介在して、少なくとも前記第１導電膜パターンの側壁を覆うように延長された絶縁膜と、を含み、
前記第１導電膜パターンは、前記半導体基板に垂直な少なくとも四つの側壁及びそれらの間の上面を各々含み、前記絶縁膜は、前記第１導電膜パターンの少なくとも前記四つの側壁上及びそれらの間の前記上面に形成され、
前記絶縁膜は、高誘電膜である
ことを特徴とするフラッシュメモリ素子。 - 前記第１導電膜パターンは、ポリシリコン膜である
ことを特徴とする請求項１９記載のフラッシュメモリ素子。 - 前記第１導電膜パターンは、平面図で見た場合、四角形状を有する
ことを特徴とする請求項１９記載のフラッシュメモリ素子。 - 前記高誘電膜は、アルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）、ジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜である
ことを特徴とする請求項１９記載のフラッシュメモリ素子。 - 前記絶縁膜は、前記導電膜パターンの間の活性領域及び素子分離膜上にさらに延長される
ことを特徴とする請求項１９記載のフラッシュメモリ素子。 - 前記第２導電膜パターンは、ポリシリコン膜を含む
ことを特徴とする請求項１９記載のフラッシュメモリ素子。 - 前記第１導電膜パターン、前記第２導電膜パターン及び前記絶縁膜を有する前記半導体基板の全面を覆う層間絶縁膜をさらに含む
ことを特徴とする請求項１９記載のフラッシュメモリ素子。 - 半導体基板内に配置されて複数の平行な活性領域を限定する素子分離膜と、
前記活性領域上に配置されたトンネル絶縁膜と、
前記素子分離膜及び前記トンネル絶縁膜上に前記活性領域の長さ方向に沿って互いに離隔されるように配置され、前記素子分離膜上における上面高さが前記活性領域上における上面高さよりも高く形成された複数の浮遊ゲート電極と、
前記浮遊ゲート電極と重畳するように前記活性領域及び前記素子分離膜を横切る複数の平行な制御ゲート電極と、
前記浮遊ゲート電極と前記制御ゲート電極との間に介在して、少なくとも前記浮遊ゲート電極の側壁を覆うように延長されたゲート間絶縁膜と、を含み、
前記浮遊ゲート電極は、前記半導体基板に垂直な少なくとも四つの側壁及びそれらの間の上面を各々含み、前記ゲート間絶縁膜は、前記浮遊ゲート電極の少なくとも前記四つの側壁上及びそれらの間の前記上面に形成され、
前記ゲート間絶縁膜は、高誘電膜である
ことを特徴とするＮＡＮＤ型フラッシュメモリ素子。 - 前記高誘電膜は、アルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、ハフニウムシリコン酸化膜（ＨｆＳｉＯ）、ハフニウムアルミニウム酸化膜（ＨｆＡｌＯ）、タンタラム酸化膜（ＴａＯ）及びジルコニウム酸化膜（ＺｒＯ）、またはこれらの組み合わせによる積層膜である
ことを特徴とする請求項２６記載のＮＡＮＤ型フラッシュメモリ素子。 - 前記ゲート間絶縁膜は、前記制御ゲート電極の間の活性領域及び素子分離膜上にさらに延長される
ことを特徴とする請求項２６記載のＮＡＮＤ型フラッシュメモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0087518 | 2004-10-29 | ||
| KR1020040087518A KR100593749B1 (ko) | 2004-10-29 | 2004-10-29 | 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006128702A JP2006128702A (ja) | 2006-05-18 |
| JP5116963B2 true JP5116963B2 (ja) | 2013-01-09 |
Family
ID=36262560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005315323A Expired - Fee Related JP5116963B2 (ja) | 2004-10-29 | 2005-10-28 | フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7338849B2 (ja) |
| JP (1) | JP5116963B2 (ja) |
| KR (1) | KR100593749B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1786036A1 (en) * | 2005-11-11 | 2007-05-16 | STMicroelectronics S.r.l. | Floating gate non-volatile memory cell and process for manufacturing |
| JP4945165B2 (ja) * | 2006-04-28 | 2012-06-06 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100780638B1 (ko) * | 2006-05-31 | 2007-11-29 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
| KR100803663B1 (ko) * | 2006-06-29 | 2008-02-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP2008016626A (ja) * | 2006-07-05 | 2008-01-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008016681A (ja) * | 2006-07-06 | 2008-01-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR100859256B1 (ko) * | 2006-12-28 | 2008-09-18 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP2008210969A (ja) * | 2007-02-26 | 2008-09-11 | Renesas Technology Corp | 半導体装置およびその製造方法並びに半導体記憶装置およびその製造方法 |
| KR100846977B1 (ko) * | 2007-05-16 | 2008-07-17 | 주식회사 동부하이텍 | 정전기 보호 회로를 구비하는 반도체 장치 및 그 제조 방법 |
| TW200908230A (en) * | 2007-08-13 | 2009-02-16 | Nanya Technology Corp | Non-volatile memory and manufacturing method thereof |
| JP2009054942A (ja) | 2007-08-29 | 2009-03-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US9082714B2 (en) * | 2011-09-22 | 2015-07-14 | Intel Corporation | Use of etch process post wordline definition to improve data retention in a flash memory device |
| JP2014183228A (ja) * | 2013-03-19 | 2014-09-29 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266509A (en) * | 1990-05-11 | 1993-11-30 | North American Philips Corporation | Fabrication method for a floating-gate field-effect transistor structure |
| KR100213199B1 (ko) | 1996-04-30 | 1999-08-02 | 윤종용 | 불휘발성 반도체 기억 장치 제조방법 |
| JP3735426B2 (ja) * | 1996-12-11 | 2006-01-18 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JPH11163304A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JPH11265949A (ja) * | 1998-03-17 | 1999-09-28 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| KR100297712B1 (ko) * | 1998-07-23 | 2001-08-07 | 윤종용 | 고집적화를위한불휘발성메모리및그제조방법 |
| US6037223A (en) * | 1998-10-23 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stack gate flash memory cell featuring symmetric self aligned contact structures |
| US6159801A (en) | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
| US6720611B2 (en) | 2002-01-28 | 2004-04-13 | Winbond Electronics Corporation | Fabrication method for flash memory |
| KR20030065702A (ko) | 2002-01-30 | 2003-08-09 | 삼성전자주식회사 | 부유게이트형 비휘발성 메모리 장치의 제조방법 |
| US6750066B1 (en) | 2002-04-08 | 2004-06-15 | Advanced Micro Devices, Inc. | Precision high-K intergate dielectric layer |
| JP5046464B2 (ja) * | 2002-12-18 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体記憶素子の作製方法 |
| JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100550779B1 (ko) * | 2003-12-30 | 2006-02-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
-
2004
- 2004-10-29 KR KR1020040087518A patent/KR100593749B1/ko active IP Right Grant
-
2005
- 2005-10-28 JP JP2005315323A patent/JP5116963B2/ja not_active Expired - Fee Related
- 2005-10-28 US US11/261,820 patent/US7338849B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100593749B1 (ko) | 2006-06-28 |
| US7338849B2 (en) | 2008-03-04 |
| KR20060038293A (ko) | 2006-05-03 |
| JP2006128702A (ja) | 2006-05-18 |
| US20060094188A1 (en) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5116963B2 (ja) | フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子 | |
| US7202524B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN111180508B (zh) | 非易失性存储器及其制造方法 | |
| US20120007165A1 (en) | Semiconductor devices | |
| CN107305892B (zh) | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 | |
| JPH10270575A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TW201826399A (zh) | 半導體裝置及其製造方法 | |
| KR100773356B1 (ko) | 분리형 전하저장패턴들을 갖는 비 휘발성 메모리소자 및 그제조방법 | |
| CN111180447B (zh) | 非易失性存储器及其制造方法 | |
| US20110204430A1 (en) | Nonvolatile memory device and method of fabricating the same | |
| CN107464815A (zh) | 半导体器件及其制造方法 | |
| US7952133B2 (en) | Flash memory and method for manufacturing the same | |
| KR20080099460A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US20070023823A1 (en) | Nonvolatile semiconductor memory device and related method | |
| EP3994731B1 (en) | Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates | |
| KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
| JP5319092B2 (ja) | 半導体装置およびその製造方法 | |
| KR100795907B1 (ko) | 이이피롬 소자 및 그 형성 방법 | |
| JP2007194638A (ja) | 不揮発性メモリ装置及びその製造方法 | |
| KR20060062554A (ko) | 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법 | |
| US8110864B2 (en) | Nonvolatile semiconductor memory device | |
| TWI823398B (zh) | 非揮發性記憶體元件 | |
| KR100279001B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR20080017594A (ko) | 서로 자기정렬된 매립 ｎ형 불순물 영역 및 터널 절연막을갖는 비휘발성 메모리 셀의 제조 방법 | |
| JP2009302308A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |