CN111180508B - 非易失性存储器及其制造方法 - Google Patents

非易失性存储器及其制造方法 Download PDF

Info

Publication number
CN111180508B
CN111180508B CN201910431266.4A CN201910431266A CN111180508B CN 111180508 B CN111180508 B CN 111180508B CN 201910431266 A CN201910431266 A CN 201910431266A CN 111180508 B CN111180508 B CN 111180508B
Authority
CN
China
Prior art keywords
gate
substrate
floating
layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910431266.4A
Other languages
English (en)
Other versions
CN111180508A (zh
Inventor
范德慈
黄义欣
郑育明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iotmemory Technology Inc
Original Assignee
Iotmemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iotmemory Technology Inc filed Critical Iotmemory Technology Inc
Publication of CN111180508A publication Critical patent/CN111180508A/zh
Application granted granted Critical
Publication of CN111180508B publication Critical patent/CN111180508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

本发明提供一种非易失性存储器及其制造方法，所述非易失性存储器具有存储单元。存储单元包括源极区与漏极区、选择栅极、虚拟选择栅极、浮置栅极、抹除栅极、控制栅极。选择栅极设置于源极区与漏极区之间的基底上。浮置栅极设置于选择栅极与源极区之间的基底上，且浮置栅极的顶部两侧具有对称的转角部，高度低于选择栅极的高度，抹除栅极设置于源极区上，且抹除栅极包覆源极侧的转角部。控制栅极设置于抹除栅极与浮置栅极上。

Description

非易失性存储器及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，尤其涉及一种非易失性存储器及其制造方法。
背景技术
非易失性存储器由于具有可多次进行涉及的存入、读取、抹除等动作，且存入的涉及在断电后也不会消失的优点，已广泛采用在个人电脑和电子设备。
典型的一种非易失性存储器设计成具有堆叠式栅极(Stack-Gate)结构，其中包括依序设置于基底上的穿隧氧化层、浮置栅极(Floating gate)、闸间介电层以及控制栅极(Control Gate)。对此非易失性存储器元件进行程序化或抹除操作时，分别于源极区、漏极区与控制栅极上施加适当电压，以使电子注入多晶硅浮置栅极中，或将电子从多晶硅浮置栅极中拉出。
在非易失性存储器的操作上，通常浮置栅极与控制栅极之间的栅极耦合率(Gate-Coupling Ratio，GCR)越大，其操作所需的工作电压将越低，而非易失性存储器的操作速度与效率就会大大的提升。其中增加栅极耦合率的方法，包括了增加浮置栅极与控制栅极间的重叠面积(Overlap Area)、降低浮置栅极与控制栅极间的介电层的厚度、以及增加浮置栅极与控制栅极之间的闸间介电层的介电常数(Dielectric Constant；k)等。
在非易失性存储器的操作上，通常栅极电阻越小，非易失性存储器的操作速度就会大大的提升。其中降低栅极电阻的方法，包括了使用金属硅化物或金属栅极等。
然而，随着积体电路正以更高的集积度朝向小型化的元件发展，所以必须缩小非易失性存储器的存储单元尺寸以增进其集积度。其中，缩小存储单元的尺寸可通过减小存储单元的栅极长度与位线的间隔等方法来达成。但是，栅极长度变小会缩短了穿隧氧化层下方的通道长度(Channel Length)，容易造成漏极与源极间发生不正常的电性贯通(PunchThrough)，如此将严重影响此存储单元的电性表现。而且，在程序化及或抹除存储单元时，电子重复穿越过穿隧氧化层，将耗损穿隧氧化层，导致存储器元件可靠度降低。
发明内容
本发明提供一种非易失性存储器及其制造方法，可以低操作电压操作，进而增加半导体元件的可靠度。
本发明提供一种非易失性存储器及其制造方法，可以降低栅极电阻，进而增加半导体元件的操作速度。
本发明提供一种非易失性存储器及其制造方法，可以提高元件的积集度。
本发明提出一种非易失性存储器，其具有第一存储单元，第一存储单元设置于基底上。第一存储单元包括源极区与漏极区、选择栅极、虚拟选择栅极、浮置栅极、抹除栅极、控制栅极、穿隧介电层、抹除闸介电层、选择闸介电层、绝缘层及闸间介电层。源极区与漏极区分别设置基底中。选择栅极设置于源极区与漏极区之间的基底上。虚拟选择栅极设置于基底与抹除栅极之间。浮置栅极设置于选择栅极与源极区之间的基底上，浮置栅极的顶部具有对称的二转角部，且浮置栅极的高度低于选择栅极的高度。抹除栅极设置于源极区上，并包覆浮置栅极的源极侧的转角部。控制栅极设置于抹除栅极与浮置栅极上。穿隧介电层设置于浮置栅极与基底之间。抹除闸介电层设置于抹除栅极与浮置栅极之间。选择闸介电层设置于选择栅极与基底之间。绝缘层设置于选择栅极与浮置栅极之间。闸间介电层设置于控制栅极与浮置栅极之间以及控制栅极与抹除栅极之间。
在本发明的一实施例中，上述非易失性存储器还包括第二存储单元。第二存储单元设置于基底上。第二存储单元的结构与第一存储单元的结构相同，且第二存储单元与第一存储单元成镜像配置，共用源极区或漏极区。
在本发明的一实施例中，第一存储单元与第二存储单元共用抹除栅极，且抹除栅极填满第一存储单元与第二存储单元之间的开口。
在本发明的一实施例中，第一存储单元与第二存储单元共用控制栅极，且控制栅极覆盖抹除栅极。
在本发明的一实施例中，控制栅极的材质包括多晶硅及金属硅化物。
在本发明的一实施例中，选择栅极的材质包括多晶硅及金属硅化物。
在本发明的一实施例中，控制栅极填满选择栅极与抹除栅极之间的开口。
在本发明的一实施例中，闸间介电层的材质包括氧化硅、氮化硅和氧化硅的三叠层结构或氮化硅和氧化硅的双叠层结构或其他介电常数大于4的材料。
在本发明的一实施例中，控制栅极的材质包括金属。
在本发明的一实施例中，选择栅极的材质包括金属。
在本发明的一实施例中，上述非易失性存储器还包括虚拟选择栅极，虚拟选择栅极设置于基底与抹除栅极之间，浮置栅极的与选择栅极相邻一侧的高度高于虚拟选择栅极的高度。
在本发明的一实施例中，上述非易失性存储器采用鳍状晶体管(FinFET)形式。
在本发明的一实施例中，上述浮置栅极具有凹口。
本发明提出一种非易失性存储器的制造方法。首先，提供基底，此基底中已形成有源极区。在基底上形成第一堆叠结构与第二堆叠结构，第一堆叠结构与第二堆叠结构由基底起依序包括选择闸介电层、选择栅极及顶盖层，其中第二堆叠结构位于源极区上。在第一堆叠结构与第二堆叠结构之间的基底上形成穿隧介电层。在第一堆叠结构与第二堆叠结构之间的基底上形成自对准的浮置栅极，浮置栅极的高度低于选择栅极的高度，其中浮置栅极的顶部具有相邻第一堆叠结构与第二堆叠结构的二对称的转角部。移除顶盖层。至少移除第二堆叠结构的部分选择栅极(即虚拟选择闸)，暴露出浮置栅极的转角部。在包含转角部的浮置栅极上形成抹除闸介电层。在基底或部分第二堆叠结构的部分选择栅极上形成抹除栅极，其中抹除栅极包覆靠近源极区侧的浮置栅极的转角部。在浮置栅极及抹除栅极上形成闸间介电层。在浮置栅极上形成控制栅极。
在本发明的一实施例中，在第一堆叠结构与第二堆叠结构之间的基底上形成浮置栅极的步骤包括：在第一堆叠结构与第二堆叠结构之间形成导体间隙壁，然后图案化导体间隙壁，以形成浮置栅极。
在本发明的一实施例中，非易失性存储器的制造方法还包括：在第一堆叠结构的与浮置栅极相邻的相反侧的基底中形成漏极区。
在本发明的一实施例中，非易失性存储器的制造方法还包括：在选择栅极、控制栅极与漏极区形成金属硅化物层。
在本发明的一实施例中，至少移除第二堆叠结构的部分选择栅极的步骤中，更移除第二堆叠结构的全部的选择栅极。
在本发明的一实施例中，所述第二堆叠结构的全部的所述选择栅极后，还包括于浮置栅极的侧壁形成间隙壁及抹除闸介电层。
在本发明的一实施例中，在浮置栅极上形成控制栅极的步骤包括：在基底上形成导体材料层，然后图案化导体材料层，以形成覆盖浮置栅极与抹除栅极的控制栅极。
在本发明的一实施例中，在浮置栅极上形成控制栅极的步骤包括：在所述基底上形成导体材料层，并进行平坦化制程，以移除部分所述导体材料层，然后图案化导体材料层，以于抹除栅极的一侧、且于浮置栅极的上方形成控制栅极。
本发明的非易失性存储器及其制造方法中，浮置栅极具有凹口，增加了控制栅极与浮置栅极之间所夹的面积，而提高了存储器元件的的耦合率。
本发明的非易失性存储器及其制造方法中，由于浮置栅极设置有转角部，抹除栅极包覆此转角部。转角部的角度小于或等于90度，通过转角部使电场集中，可降低抹除电压，有效率的将电子从浮置栅极拉出，提高抹除涉及的速度。
本发明的非易失性存储器及其制造方法中，选择栅极、控制栅极及抹除栅极的表面为共平面，而可以增加存储器元件的集积度。
本发明的非易失性存储器及其制造方法中，通过进行高介电常数金属栅极(HKMG)制程，以使选择栅极和/或控制栅极形成高介电常数金属栅极(HKMG)，则晶体管电容(且藉此驱动电流)得以增加，且栅极泄漏及临限电压得以减少，进而提升元件效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为依照本发明的实施例所示出的一种非易失性存储器的上视图；
图1B为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1C为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1D为依照本发明的实施例所示出的一种非易失性存储器的上视图；
图1E为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1F为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1G为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1H为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1I为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1J为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1K为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图1L为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图；
图2A到图2I为依照本发明的一实施例所示出的一种非易失性存储器的制作流程的剖面示意图；
图3为依照本发明的一实施例所示出的一种非易失性存储器的制作流程的剖面示意图；
图4A到图4B为依照本发明的一实施例，其中将第二堆叠结构(即虚拟选择栅极)去除后所示出的一种非易失性存储器的制作流程的剖面示意图。
具体实施方式
图1A为依照本发明的实施例所示出的一种非易失性存储器的上视图。图1B为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图。图1B所示出为沿着图1A中A-A'线的剖面图。图1C为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图。图1D为依照本发明的实施例所示出的一种非易失性存储器的上视图。图1E为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图。图1E所示出为沿着图1D中B-B'线的剖面图。图1F至图1J分别为依照本发明的实施例所示出的一种非易失性存储器的剖面示意图。在图1B～图1J中，相同的构件给予相同的符号并省略其说明。
请参照图1A及图1B，非易失性存储器包括多个存储单元MC。这些存储单元MC排列成行/列阵列。非易失性存储器设置于基底100上。在基底100中例如设置有规则排列的多个隔离结构101，以定义出具有格状的主动区103。隔离结构101例如是浅沟渠隔离结构。
各存储单元MC包括源极区102与漏极区104、选择栅极106、浮置栅极108、抹除栅极110、控制栅极112、穿隧介电层114、抹除闸介电层116、选择闸介电层118、绝缘层120、闸间介电层122。
源极区102与漏极区104，分别设置基底100中。源极区102、漏极区104例如是含有N型或P型掺质的掺杂区，端视元件的设计而定。
选择栅极106例如设置于源极区102与漏极区104之间的基底100上。选择栅极106例如是在Y方向延伸。选择栅极106的材质包括掺杂多晶硅等导体材料。在一实施例中，选择栅极106的材质包括多晶硅及金属硅化物。浮置栅极108例如设置于选择栅极106与源极区102之间的基底100上。浮置栅极108的高度低于选择栅极106的高度，且浮置栅极108的顶部至少具有转角部126。浮置栅极108具有凹陷，也即浮置栅极的高度从中央逐渐变高。浮置栅极108的材质例如是掺杂多晶硅等导体材料。浮置栅极108可由一层或多层导体层构成。
在本实施例中，非易失性存储器还包括虚拟选择栅极106a。虚拟选择栅极106a例如设置于基底100与抹除栅极110之间。虚拟选择栅极106a与浮置栅极108之间例如也设置有绝缘层120。浮置栅极108的与虚拟选择栅极106a相邻一侧的高度高于虚拟选择栅极106a的高度，而将顶部的转角部126暴露出来
抹除栅极110例如设置于源极区102上，且抹除栅极110包覆转角部126。抹除栅极110例如是在Y方向延伸。抹除栅极110的材质例如是掺杂多晶硅等导体材料。控制栅极112例如设置于抹除栅极110与浮置栅极108上。控制栅极112的材质例如是掺杂多晶硅等导体材料。穿隧介电层114例如设置于浮置栅极108与基底100之间。穿隧介电层114的材质例如是氧化硅。穿隧介电层114的厚度介于60埃至200埃之间。抹除闸介电层116例如设置于抹除栅极110与浮置栅极108之间。抹除闸介电层116的材质例如是氧化硅。抹除闸介电层116的厚度例如介于60埃至150埃之间。
选择闸介电层118例如设置于选择栅极106与基底100之间。选择闸介电层118的材质例如是氧化硅或其他介电常数大于4的材料。绝缘层120例如设置于选择栅极106与浮置栅极108之间。闸间介电层122例如设置于控制栅极112与浮置栅极108之间以及控制栅极112与抹除栅极110之间。闸间介电层122的材质例如是氧化硅、氮化硅和氧化硅的三叠层结构或氮化硅和氧化硅的双叠层结构或其他介电常数大于4的材料。
在X方向(行方向)上，多个存储单元MC通过源极区102或漏极区104串接在一起。举例来说，存储单元140的结构与存储单元142的结构相同，且存储单元140与存储单元142成镜像配置，共用源极区102或漏极区104；存储单元144的结构与存储单元146的结构相同，且存储单元144与存储单元146成镜像配置，共用源极区102或漏极区104。同时，存储单元140、存储单元142、存储单元144与存储单元146共用抹除栅极110及控制栅极112，且控制栅极112覆盖抹除栅极110。
在Y方向(列方向)上，多个存储单元MC由源极区102、选择栅极106、抹除栅极110以及控制栅极112串接在一起。也即，在列方向上，多个存储单元MC共用同一个源极区102、选择栅极106、抹除栅极110以及控制栅极112。举例来说，存储单元140的结构与存储单元144的结构相同，存储单元142的结构与存储单元146的结构相同，控制栅极112填满存储单元140与存储单元144以及存储单元142的结构与存储单元146之间。同一列的存储单元140与存储单元144共用同同一个源极区102、选择栅极106、抹除栅极110以及控制栅极112。
在本实施例中，控制栅极112、选择栅极106以及漏极区104上更形成有金属硅化物层124。
在另一实施例中，如图1C所示，移除了图1A及图1B所示的虚拟选择栅极106a。抹除栅极110a填满存储单元140与存储单元142之间的开口。在抹除栅极110a与浮置栅极108之间设置有由抹除闸介电层116a与间隙壁128形成的绝缘层。
在另一实施例中，如图1D与图1E所示，存储单元140与存储单元142共用抹除栅极110。但存储单元140与存储单元142分别具有控制栅极112a与控制栅极112b，也即，在X方向上，相邻的存储单元MC未共用控制栅极。
此外，如图1E所示，控制栅极112a与控制栅极112b设置于选择栅极106及抹除栅极110之间的凹口。选择栅极106、控制栅极112a与控制栅极112b及抹除栅极110a的表面为共平面，而可以增加存储器元件的集积度。
在另一实施例中，图1F所示的非易失性存储器是图1E的非易失性存储器的变形例，以下只针对不同点做说明。如图1F所示，选择栅极106b的材质，包括金属材料，例如铝、铜、钨、钴、钛、钽、钌、或锆等。在选择栅极106b与控制栅极112a(控制栅极112b)之间、选择栅极106b与浮置栅极108之间以及选择栅极106b与基底100之间设置有高介电常数介电层152(介电常数值大于4)。高介电常数介电层152例如可包含氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)、或氧化铪钽(HfTaO)。
通过使选择栅极106b为高介电常数金属栅极(HKMG)，则晶体管电容(且藉此驱动电流)得以增加，且栅极泄漏及临限电压得以减少，进而提升元件效能。
在另一实施例中，图1G所示的非易失性存储器是图1E的非易失性存储器的变形例，以下只针对不同点做说明。选择栅极106b的材质，包括金属材料，例如铝、铜、钨、钴、钛、钽、钌、或锆等。控制栅极112c以及控制栅极112d的材质，包括金属材料，例如铝、铜、钨、钴、钛、钽、钌、或锆等。
在选择栅极106b与控制栅极112c(控制栅极112d)之间、选择栅极106b与浮置栅极108之间以及选择栅极106b与基底100之间设置有高介电常数介电层152(介电常数值大于4)。高介电常数介电层152例如可包含氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)、或氧化铪钽(HfTaO)。通过使选择栅极106b为高介电常数金属栅极(HKMG)，则晶体管电容(且藉此驱动电流)得以增加，且栅极泄漏及临限电压得以减少，进而提升元件效能。
在控制栅极112c(控制栅极112d)与抹除栅极110之间、控制栅极112c(控制栅极112d)与浮置栅极108之间设置有高介电常数介电层154(介电常数值大于4)。高介电常数介电层154例如可包含氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)、或氧化铪钽(HfTaO)。通过使控制栅极112c(控制栅极112d)为高介电常数金属栅极(HKMG)，使浮置栅极与控制栅极之间的栅极耦合率(Gate-Coupling Ratio，GCR)增大，其操作所需的工作电压将越低，而非易失性存储器的操作速度与效率就会大大的提升。
在另一实施例中，如图1H所示，存储单元140与存储单元142共用抹除栅极110。但存储单元140与存储单元142分别具有控制栅极112a与控制栅极112b，也即，在X方向上，相邻的存储单元MC未共用控制栅极。而且，移除了图1A及图1B所示的虚拟选择栅极106a。抹除栅极110a填满存储单元140与存储单元142之间的开口。在抹除栅极110a与浮置栅极108之间设置有由抹除闸介电层116a与间隙壁128形成的绝缘层。
在另一实施例中，图1I所示的非易失性存储器是图1H的非易失性存储器的变形例，以下只针对不同点做说明。如图1I所示，选择栅极106b的材质，包括金属材料，例如铝、铜、钨、钴、钛、钽、钌、或锆等。在选择栅极106b与控制栅极112a(控制栅极112b)之间、选择栅极106b与浮置栅极108之间以及选择栅极106b与基底100之间设置有高介电常数介电层152(介电常数值大于4)。高介电常数介电层152例如可包含氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)、或氧化铪钽(HfTaO)。
通过使选择栅极106b为高介电常数金属栅极(HKMG)，则晶体管电容(且藉此驱动电流)得以增加，且栅极泄漏及临限电压得以减少，进而提升元件效能。
在另一实施例中，图1J所示的非易失性存储器是图1H的非易失性存储器的变形例，以下只针对不同点做说明。选择栅极106b的材质，包括金属材料，例如铝、铜、钨、钴、钛、钽、钌、或锆等。控制栅极112c以及控制栅极112d的材质，包括金属材料，例如铝、铜、钨、钴、钛、钽、钌、或锆等。
在选择栅极106b与控制栅极112c(控制栅极112d)之间、选择栅极106b与浮置栅极108之间以及选择栅极106b与基底100之间设置有高介电常数介电层152(介电常数值大于4)。高介电常数介电层152例如可包含氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)、或氧化铪钽(HfTaO)。通过使选择栅极106b为高介电常数金属栅极(HKMG)，则晶体管电容(且藉此驱动电流)得以增加，且栅极泄漏及临限电压得以减少，进而提升元件效能。
在控制栅极112c(控制栅极112d)与抹除栅极110之间、控制栅极112c(控制栅极112d)与浮置栅极108之间设置有高介电常数介电层154(介电常数值大于4)。高介电常数介电层154例如可包含氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)、或氧化铪钽(HfTaO)。通过使控制栅极112c(控制栅极112d)为高介电常数金属栅极(HKMG)，使浮置栅极与控制栅极之间的栅极耦合率(Gate-Coupling Ratio，GCR)增大，其操作所需的工作电压将越低，而非易失性存储器的操作速度与效率就会大大的提升。
此外，在图1B～图1J所描述非易失性存储器是以典型的金氧半导体晶体管(bulkMOSFET)为例做说明，当然也可以是鳍状晶体管(FinFET)形式非易失性存储器。图1K及图1L分别为依照本发明的实施例所示出的一种鳍状晶体管(FinFET)形式的非易失性存储器的剖面示意图。
图1K及图1L示出的非易失性存储器分别是图1G及图1J的非易失性存储器的变形例，以下只针对不同点做说明。图1K中，CC'、DD'、EE'分别为示出沿着图1G中C-C'、D-D'、E-E'线的剖面图。图1L中，FF'、GG'、HH'分别为示出沿着图1J中F-F'、G-G'、H-H'线的剖面图。
如图1K及图1L所示，基底100具备有鳍部100a。在基底100具有多个隔离结构101。隔离结构101位于鳍部100a之间，隔离结构101例如是浅沟槽隔离(STI)结构以绝缘或隔离鳍部100a。浮置栅极108例如跨过鳍部100a，因而可以增加浮置栅极108与主动区所夹的面积(增加存储单元的通道宽度)。另外，控制栅极112c也跨过鳍部100a，增加了控制栅极112c与浮置栅极108之间所夹的面积，而提高了存储器元件的耦合率。
在上述的非易失性存储器中，选择闸介电层118的厚度较薄，在操作存储单元时，可以使用较小的电压打开/关闭选择栅极106下方的通道区，也即可以降低操作电压。浮置栅极108具有凹口，增加了控制栅极112与浮置栅极108之间所夹的面积，而提高了存储器元件的耦合率。由于浮置栅极108具有转角部126。抹除栅极110(110a)包覆转角部126，且此转角部126的角度小于或等于90度，通过转角部126使电场集中，可降低抹除电压有效率的将电子从浮置栅极108拉出，提高抹除涉及的速度。
在上述的非易失性存储器中，选择栅极106、控制栅极112a与控制栅极112b及抹除栅极110a的表面为共平面，而可以增加存储器元件的集积度。
在上述的非易失性存储器中，通过使选择栅极106b和/或控制栅极112c(控制栅极112d)为高介电常数金属栅极(HKMG)，则晶体管电容(且藉此驱动电流)得以增加，且栅极泄漏及临限电压得以减少，栅极耦合率(Gate-Coupling Ratio，GCR)增大，进而提升元件效能。
在上述的非易失性存储器中，通过采用鳍状晶体管(FinFET)形式，浮置栅极108跨过鳍部100a，因而可以增加浮置栅极108与主动区所夹的面积(增加存储单元的通道宽度)。另外，控制栅极112c也跨过鳍部100a，增加了控制栅极112c与浮置栅极108之间所夹的面积，而提高了存储器元件的耦合率。
图2A到图2H为依照本发明的一实施例所示出的一种非易失性存储器的制作流程的剖面示意图。
请参照图2A，首先提供基底200。基底200中已形成有源极区202。源极区202的形成方法例如进行离子植入制程。植入的掺质可以是N型或P型掺质，其端视元件的设计而定。
接着，在基底200上依序形成介电层204、导体层206及牺牲层207。介电层204的材质例如是氧化硅，其形成方法例如是热氧化法。导体层206的材质例如是掺杂多晶硅或多晶硅化金属等。当导体层206的材质为掺杂多晶硅时，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子植入步骤以形成；或者也可采用临场(in-situ)植入掺质的方法，利用化学气相沉积法形成。牺牲层207的材质包括与介电层204的材质具有不同蚀刻选择性者，例如是氮化硅，其形成方法例如是化学气相沉积法。
接着，图案化牺牲层207、导体层206以及介电层204，以形成至少堆叠结构208a及堆叠结构208b。堆叠结构208b位于源极区202上。堆叠结构208a及堆叠结构208b的形成方法例如是先于基底200上形成一层图案化光致抗蚀剂层(未示出)，图案化光致抗蚀剂层的形成方法例如是先于整个基底200上形成一层光致抗蚀剂材料层，然后进行曝光、显影而形成的。然后，以图案化光致抗蚀剂层为罩幕，移除牺牲层207、导体层206以及介电层204，以形成至少堆叠结构208a及堆叠结构208b。接着，移除图案化光致抗蚀剂层。移除图案化光致抗蚀剂层的方法例如是湿式去光致抗蚀剂法或干式去光致抗蚀剂法。其中，介电层202作为选择闸介电层。导体层206作为选择栅极。
请参照图2B，在此堆叠结构208a及堆叠结构208b的侧壁形成绝缘层210。绝缘层210的材质例如是氧化硅、氮化硅和氧化硅的三叠层结构或氮化硅和氧化硅的双叠层结构。绝缘层210的形成方法例如是先于基底200上依序形成覆盖各堆叠结构208a及堆叠结构208b的介电层，然后移除部分介电层而于堆叠结构208a及堆叠结构208b的侧壁形成绝缘层210。介电层的形成方法例如是化学气相沉积法。移除部分介电层的方法例如是非等向性蚀刻法。
接着，在堆叠结构208a及堆叠结构208b之间的基底200上形成穿隧介电层212。穿隧介电层212的材质例如是氧化硅，其形成方法例如是热氧化法。
然后，在基底200上形成一层导体层214。导体层214的材质例如是掺杂多晶硅或多晶硅化金属等。当导体层的材质为掺杂多晶硅时，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子植入步骤以形成；或者也可采用临场(in-situ)植入掺质的方法，利用化学气相沉积法形成。然后，移除部分导体层。移除部分导体层的方法例如是非等向性蚀刻法或回蚀法。
请参照图2C，移除部分导体层214，在堆叠结构208a及堆叠结构208b之间形成导体间隙壁。移除部分导体层的方法例如是非等向性蚀刻法或回蚀法。其中导体间隙壁的高度低于堆叠结构208a(堆叠结构208b)中导体层206的高度。接着，图案化导体间隙壁，而形成浮置栅极216。图案化导体间隙壁的方法如下。在基底200上形成一层图案化光致抗蚀剂层(未示出)。图案化光致抗蚀剂层的形成方法例如是先于整个基底200上形成一层光致抗蚀剂材料层，然后进行曝光、显影而形成的。以图案化光致抗蚀剂层为罩幕，移除部分导体间隙壁使其成块状，而留下堆叠结构208a及堆叠结构208b之间的导体间隙壁。堆叠结构208a及堆叠结构208b之间的成块状的导体间隙壁即作为浮置栅极216。浮置栅极216具有凹口且邻近堆叠结构208a及堆叠结构208b的顶部具有转角部218。
然后，移除牺牲层207。移除牺牲层207的方法例如是湿式蚀刻法或干式蚀刻法。
请参照图2D，在基底200上形成一层绝缘层219。绝缘层219的材质例如是氧化硅等。绝缘层219的形成方法例如是化学气相沉积法。对绝缘层219进行平坦化制程，例如以进行化学机械研磨制移除部分绝缘层219直到暴露出导体层206。然后，在基底200上形成一层图案化光致抗蚀剂层(未示出)以暴露出堆叠结构208b的导体层。图案化光致抗蚀剂层的形成方法例如是先于整个基底200上形成一层光致抗蚀剂材料层，然后进行曝光、显影而形成的。然后，以图案化光致抗蚀剂层为罩幕，移除堆叠结构208b的部分导体层206，以使堆叠结构208b的导体层206的高度低于浮置栅极216，也即至少暴露出浮置栅极216的转角部218。接着，移除图案化光致抗蚀剂层。移除图案化光致抗蚀剂层的方法例如是湿式去光致抗蚀剂法或干式去光致抗蚀剂法。
请参照图2E，移除绝缘层219以暴露出浮置栅极216的转角部218。移除绝缘层219的方法例如是湿式蚀刻法或干式蚀刻法。在此步骤中，部分的绝缘层210也一并被移除。
在基底200上形成介电层222。介电层222的材质例如是氧化硅。然后，在基底200上形成导体层224。导体层224的材质例如是掺杂多晶硅或多晶硅化金属等。当导体层224的材质为掺杂多晶硅时，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子植入步骤以形成；或者也可采用临场(in-situ)植入掺质的方法，利用化学气相沉积法形成。
请参照图2F，图案化导体层224，以形成抹除栅极224a。抹除栅极224a位于源极区202上。图案化导体层224的方法例如是先于基底200上形成一层图案化光致抗蚀剂层(未示出)，图案化光致抗蚀剂层的形成方法例如是先于整个基底200上形成一层光致抗蚀剂材料层，然后进行曝光、显影而形成的。然后，以图案化光致抗蚀剂层为罩幕，移除导体层224，以形成至少抹除栅极224a。接着，移除图案化光致抗蚀剂层。移除图案化光致抗蚀剂层的方法例如是湿式去光致抗蚀剂法或干式去光致抗蚀剂法。在此步骤，未被抹除栅极224a覆盖的介电层222也可一并被移除。抹除栅极224a与浮置栅极216之间的介电层222作为抹除闸介电层。
然后，在基底200上形成闸间介电层228，此闸间介电层228至少覆盖浮置栅极216以及抹除栅极224a。闸间介电层228的材质包括氧化硅、氮化硅和氧化硅的三叠层结构。闸间介电层228的形成方法例如是利用化学气相沉积法依序形成氧化硅层、氮化硅层与另一层氧化硅层。闸间介电层228的材质也可以是氮化硅和氧化硅的双叠层结构或其他介电常数大于4的材料。
在基底200上形成导体层230。导体层230的材质例如是掺杂多晶硅或多晶硅化金属等。当导体层230的材质为掺杂多晶硅时，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子植入步骤以形成；或者也可采用临场(in-situ)植入掺质的方法，利用化学气相沉积法形成。
请参照图2G，对导体层230进行平坦化制程，例如以进行化学机械研磨制移除部分导体层230与闸间介电层228直到暴露出抹除栅极224a。然后图案化导体层230而形成控制栅极230a。在抹除栅极224a的与浮置栅极216之间形成。控制栅极230a形成于导体层206(选择栅极)及抹除栅极224a之间的凹口。
接着，在选择栅极(导体层206)的与浮置栅极216相对一侧的基底200中形成漏极区232。漏极区232的形成方法例如是进行离子植入制程。植入的掺质可以是N型或P型掺质，其端视元件的设计而定。源极区202以及漏极区232的掺杂掺质以及掺杂浓度可相同也可不同。
然后，在选择栅极(导体层206)的侧壁形成间隙壁234。间隙壁234的材质例如是氮化硅。间隙壁234的形成方法例如是于基底200上形成一层绝缘层，利用非等向性蚀刻法或回蚀法移除部分绝缘层。在形成间隙壁234时，一并移除了未被间隙壁234覆盖的闸间介电层228。
在另一实施例中，在图2G之后，可选择性地进行图2H至图2I的制程以制作出图1F所示的非易失性存储器。
请参照图2H，在基底200上形成阻挡层250，此阻挡层250覆盖控制栅极230a与抹除栅极224a，也即至少暴露出导体层206(选择栅极)。阻挡层250的形成方法如下。在基底200上形成一层介电层，然后于基底200上形成一层光致抗蚀剂材料层，对光致抗蚀剂材料层进行曝光、显影形成图案化光致抗蚀剂层。以图案化光致抗蚀剂层为罩幕，移除部分介电层，以形成阻挡层250。之后，移除图案化光致抗蚀剂层。
接着，以阻挡层250为罩幕，移除导体层206(选择栅极)，以形成开口252。
请参照图2I，移除阻挡层250。移除阻挡层250的方法例如是湿式蚀刻法。然后，进行高介电常数金属栅极(HKMG)制程，也即依序于基底200上形成高介电常数介电层以及金属层，其中金属层填满开口252。高介电常数介电层的形成方法例如是化学气相沉积法。金属层的形成方法包括物理气相沉积法或化学气相沉积法。对金属层进行平坦化制程，例如进行化学机械研磨制移除部分金属层直到暴露出抹除栅极224a而形成高介电常数介电层254以及选择栅极256。
在另一实施例中，为了制作出图1G所示的非易失性存储器。在图2H中，此阻挡层250只覆盖抹除栅极224a，以阻挡层250为罩幕，移除导体层206(选择栅极)以及控制栅极230a。
在图2I中，进行高介电常数金属栅极(HKMG)制程时，一并于原本控制栅极230a的位置形成材质为金属的控制栅极以及成高介电常数介电层254。
在另一实施例中，图3接续于图2F之后，直接图案化导体层230形成覆盖抹除栅极224a的控制栅极230b。然后，再形成漏极区232、间隙壁234以及金属硅化物层236，以制作出图1B所示的非易失性存储器。
在另一实施例中，为了制作出图1H所示的非易失性存储器，接续于图2C之后，进行图4A至图4B的制程。
请参照图4A，在基底200上形成一层绝缘层219。绝缘层219的材质例如是氧化硅等。绝缘层219的形成方法例如是化学气相沉积法。对绝缘层219进行平坦化制程，例如以进行化学机械研磨制移除部分绝缘层219直到暴露出导体层206。然后，在基底200上形成一层图案化光致抗蚀剂层(未示出)以暴露出堆叠结构208b的导体层。图案化光致抗蚀剂层的形成方法例如是先于整个基底200上形成一层光致抗蚀剂材料层，然后进行曝光、显影而形成的。然后，以图案化光致抗蚀剂层为罩幕，完全移除掉堆叠结构208b的导体层206，而形成凹口。接着，移除图案化光致抗蚀剂层。移除图案化光致抗蚀剂层的方法例如是湿式去光致抗蚀剂法或干式去光致抗蚀剂法。
请参照图4B，移除绝缘层219以暴露出浮置栅极216的转角部218。移除绝缘层219的方法例如是湿式蚀刻法或干式蚀刻法。在此步骤中，部分的绝缘层210也一并被移除。
然后，在浮置栅极216的侧壁形成间隙壁238。间隙壁238的材质例如是氧化硅。间隙壁238的形成方法例如是于基底200上形成一层绝缘层，利用非等向性蚀刻法或回蚀法移除部分绝缘层。在基底200上形成介电层222。介电层222的材质例如是氧化硅。然后，在基底200上形成导体层224。导体层224的材质例如是掺杂多晶硅或多晶硅化金属等。当导体层224的材质为掺杂多晶硅时，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子植入步骤以形成；或者也可采用临场(in-situ)植入掺质的方法，利用化学气相沉积法形成。
后续的制程可依照上述对于图2F至图2G的描述，形成填满了凹口的抹除栅极之后，依序形成闸间介电层228、控制栅极230a、漏极区232、间隙壁234，以制作出图1H所示的非易失性存储器。
在另一实施例中，后续的制程可依照上述对于图2H、图2I的描述，进行高介电常数金属栅极(HKMG)制程，更进一步将选择栅极和/或控制栅极的材质替换成金属。
在上述的非易失性存储器的制造方法中，所形成的控制栅极包覆浮置栅极侧面与上面，能够增加控制栅极与浮置栅极之间所夹的面积，而提高了存储器元件的耦合率。由于浮置栅极具有转角部。抹除栅极包覆转角部，且此转角部的角度小于或等于90度，通过转角部使电场集中，可降低抹除电压有效率的将电子从浮置栅极拉出，提高抹除涉及的速度。
在上述的非易失性存储器的制造方法中，所形成的选择栅极、控制栅极及抹除栅极的表面为共平面，而可以增加存储器元件的集积度。
在上述的非易失性存储器的制造方法中，通过进行高介电常数金属栅极(HKMG)制程，以使选择栅极和/或控制栅极形成高介电常数金属栅极(HKMG)，则晶体管电容(且藉此驱动电流)得以增加，且栅极泄漏及临限电压得以减少，栅极耦合率(Gate-CouplingRatio，GCR)增大，进而提升元件效能。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (22)

1.一种非易失性存储器，其特征在于，包括：
第一存储单元，设置于基底上，所述第一存储单元，包括：
源极区与漏极区，分别设置所述基底中；
选择栅极，设置于所述源极区与所述漏极区之间的所述基底上；
虚拟选择栅极，设置于所述源极区的所述基底上；
浮置栅极，设置于所述选择栅极与所述虚拟选择栅极之间的所述基底上，所述浮置栅极的高度低于所述选择栅极高度，所述浮置栅极的顶部具有二对称的转角部，且所述浮置栅极具有凹口；
抹除栅极，设置于所述虚拟选择栅极上，且所述抹除栅极包覆所述转角部；
控制栅极，设置于所述抹除栅极与所述浮置栅极上；
穿隧介电层，设置于所述浮置栅极与所述基底之间；
抹除闸介电层，设置于所述抹除栅极与所述浮置栅极之间；
选择闸介电层，设置于所述选择栅极与所述基底之间；
绝缘层，设置于所述选择栅极与所述浮置栅极之间；以及
闸间介电层，设置于所述控制栅极与所述浮置栅极之间以及所述控制栅极与所述抹除栅极之间。
2.根据权利要求1所述的非易失性存储器，其特征在于，还包括：
第二存储单元，设置于所述基底上，所述第二存储单元的结构与所述第一存储单元的结构相同，且所述第二存储单元与所述第一存储单元成镜像配置，共用所述源极区或所述漏极区。
3.根据权利要求2所述的非易失性存储器，其特征在于，所述第一存储单元与所述第二存储单元共用所述抹除栅极，且所述抹除栅极填满所述第一存储单元与所述第二存储单元之间的开口。
4.根据权利要求3所述的非易失性存储器，其特征在于，所述第一存储单元与所述第二存储单元共用所述控制栅极，且所述控制栅极覆盖所述抹除栅极。
5.根据权利要求1所述的非易失性存储器，其特征在于，所述控制栅极的材质包括多晶硅及金属硅化物。
6.根据权利要求1所述的非易失性存储器，其特征在于，所述选择栅极的材质包括多晶硅及金属硅化物。
7.根据权利要求1所述的非易失性存储器，其特征在于，所述控制栅极填满所述选择栅极与所述抹除栅极之间的开口。
8.根据权利要求1所述的非易失性存储器，其特征在于，所述闸间介电层的材质包括氧化硅、氮化硅和氧化硅的三叠层结构或氮化硅和氧化硅的双叠层结构，或其他介电常数大于4的材料。
9.根据权利要求1所述的非易失性存储器，其特征在于，所选择闸介电层的材质包括氧化硅或其他介电常数大于4的材料。
10.根据权利要求1所述的非易失性存储器，其特征在于，所述转角部角度小于或等于90度。
11.根据权利要求1所述的非易失性存储器，其特征在于，所述控制栅极的材质包括金属。
12.根据权利要求1所述的非易失性存储器，其特征在于，所述选择栅极的材质包括金属。
13.根据权利要求1所述的非易失性存储器，其特征在于，所述抹除栅极取代所述源极区上方的所述虚拟选择栅极的全部，且所述抹除栅极包覆所述转角部。
14.根据权利要求1所述的非易失性存储器，其特征在于，采用鳍状晶体管形式。
15.一种非易失性存储器的制造方法，其特征在于，包括：
提供基底，所述基底中已形成有源极区；
在所述基底上形成第一堆叠结构与第二堆叠结构，所述第一堆叠结构与所述第二堆叠结构由所述基底起依序包括选择闸介电层、选择栅极及顶盖层，其中所述第二堆叠结构位于所述源极区上；
在所述第一堆叠结构与所述第二堆叠结构之间的所述基底上形成穿隧介电层；
在所述第一堆叠结构与所述第二堆叠结构之间的所述基底上形成浮置栅极，所述浮置栅极的高度低于所述选择栅极的高度，其中所述浮置栅极的顶部具有转角部；
移除所述顶盖层；
至少移除所述第二堆叠结构的部分所述选择栅极，至少暴露出所述浮置栅极的转角部；
至少于所述浮置栅极的所述转角部上形成抹除闸介电层；
在所述基底上形成抹除栅极，其中所述抹除栅极包覆靠近所述源极区侧的所述浮置栅极的所述转角部；
在所述浮置栅极及所述抹除栅极上形成闸间介电层；以及
在所述浮置栅极上形成控制栅极。
16.根据权利要求15所述的非易失性存储器的制造方法，其特征在于，于所述第一堆叠结构与所述第二堆叠结构之间的所述基底上形成浮置栅极的步骤包括：
在所述第一堆叠结构与所述第二堆叠结构之间形成导体间隙壁；以及
图案化所述导体间隙壁，以形成所述浮置栅极。
17.根据权利要求15所述的非易失性存储器的制造方法，其特征在于，还包括：
在所述第一堆叠结构的与所述浮置栅极相邻的相反侧的所述基底中形成漏极区。
18.根据权利要求17所述的非易失性存储器的制造方法，其特征在于，还包括：
在所述选择栅极、所述控制栅极与所述漏极区形成金属硅化物层。
19.根据权利要求15所述的非易失性存储器的制造方法，其特征在于，至少移除所述第二堆叠结构的部分所述选择栅极的步骤中，更移除所述第二堆叠结构的全部的所述选择栅极。
20.根据权利要求19所述的非易失性存储器的制造方法，其特征在于，移除所述第二堆叠结构的全部的所述选择栅极后，还包括于所述浮置栅极的侧壁形成间隙壁及所述抹除闸介电层。
21.根据权利要求15所述的非易失性存储器的制造方法，其特征在于，于所述浮置栅极上形成所述控制栅极的步骤包括：
在所述基底上形成导体材料层；以及
图案化所述导体材料层，以形成覆盖所述浮置栅极与所述抹除栅极的所述控制栅极。
22.根据权利要求15所述的非易失性存储器的制造方法，其特征在于，于所述浮置栅极上形成所述控制栅极的步骤包括：
在所述基底上形成导体材料层；
进行平坦化制程，以移除部分所述导体材料层，以于所述抹除栅极的一侧、且于所述浮置栅极的上方形成所述控制栅极。
CN201910431266.4A 2018-11-09 2019-05-22 非易失性存储器及其制造方法 Active CN111180508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107139903 2018-11-09
TW107139903A TWI694592B (zh) 2018-11-09 2018-11-09 非揮發性記憶體及其製造方法

Publications (2)

Publication Number Publication Date
CN111180508A CN111180508A (zh) 2020-05-19
CN111180508B true CN111180508B (zh) 2023-04-18

Family

ID=70461315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910431266.4A Active CN111180508B (zh) 2018-11-09 2019-05-22 非易失性存储器及其制造方法

Country Status (3)

Country Link
US (1) US10644011B1 (zh)
CN (1) CN111180508B (zh)
TW (1) TWI694592B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180448B (zh) * 2018-11-13 2021-01-01 合肥晶合集成电路股份有限公司 一种非易失性存储器及其制作方法
CN110061009B (zh) * 2019-04-30 2021-05-25 上海华力微电子有限公司 一种分离栅闪存单元的半导体结构及其制造方法
US11088156B2 (en) * 2019-08-28 2021-08-10 Globalfoundries Singapore Pte. Ltd. Memory cells with extended erase gate, and process of fabrication
US11233156B2 (en) * 2020-01-15 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US11114451B1 (en) * 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
TWI737374B (zh) * 2020-07-01 2021-08-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構
CN114823901A (zh) * 2021-01-28 2022-07-29 上海华力集成电路制造有限公司 一种双控制栅半浮栅晶体管及其制备方法
TWI756043B (zh) * 2021-02-02 2022-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構及其製造方法
TWI775303B (zh) * 2021-02-03 2022-08-21 力晶積成電子製造股份有限公司 記憶體元件及其製造方法
CN115083912A (zh) 2021-03-11 2022-09-20 硅存储技术股份有限公司 带改善控制栅电容耦合的分裂栅存储器单元及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
CN204792794U (zh) * 2015-07-07 2015-11-18 物联记忆体科技股份有限公司 非易失性存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879992A (en) 1998-07-15 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating step poly to improve program speed in split gate flash
US6313498B1 (en) 1999-05-27 2001-11-06 Actrans System Inc. Flash memory cell with thin floating gate with rounded side wall, and fabrication process
TW480680B (en) 2001-04-03 2002-03-21 Nanya Technology Corp Method for producing self-aligned separated gate-type flash memory cell
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US7148098B2 (en) 2004-06-22 2006-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of forming a split-gate flash memory structure
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8711636B2 (en) 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
US9379222B2 (en) * 2014-05-30 2016-06-28 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell
TWI588992B (zh) * 2015-01-13 2017-06-21 Xinnova Tech Ltd Non-volatile memory components and methods of making the same
US9859291B2 (en) 2015-08-03 2018-01-02 Iotmemory Technology Inc. Non-volatile memory and manufacturing method thereof
TWI626656B (zh) * 2017-04-24 2018-06-11 物聯記憶體科技股份有限公司 具有字元抹除與減少寫入干擾的非揮發性記憶體裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
CN204792794U (zh) * 2015-07-07 2015-11-18 物联记忆体科技股份有限公司 非易失性存储器

Also Published As

Publication number Publication date
US10644011B1 (en) 2020-05-05
US20200152646A1 (en) 2020-05-14
TW202018918A (zh) 2020-05-16
TWI694592B (zh) 2020-05-21
CN111180508A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
CN111180508B (zh) 非易失性存储器及其制造方法
US11393838B2 (en) Semiconductor device and manufacturing method thereof
US9324725B2 (en) Semiconductor device and a manufacturing method thereof
US9159843B2 (en) Semiconductor device and method of manufacturing the same
JP5191633B2 (ja) 半導体装置およびその製造方法
JP5116963B2 (ja) フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子
CN108231561B (zh) 半导体装置的制造方法和半导体装置
US8778760B2 (en) Method of manufacturing flash memory cell
KR20200111789A (ko) 2 트랜지스터 finfet 기반 분리형 게이트 비휘발성 플로팅 게이트 플래시 메모리 및 제조 방법
TW202005061A (zh) 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法
US10128259B1 (en) Method for manufacturing embedded memory using high-K-metal-gate (HKMG) technology
US9761596B2 (en) Non-volatile memory and manufacturing method thereof
US20080076243A1 (en) Self-aligned non-volatile memory and method of forming the same
CN106328653B (zh) 非易失性存储器及其制造方法
CN113169175A (zh) 具有鳍式场效应晶体管结构和hkmg存储器和逻辑栅的分裂栅非易失性存储器单元及其制备方法
US20220231037A1 (en) Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
US20060244014A1 (en) Nonvolatile memory device and method of forming same
US20190312043A1 (en) Method of manufacturing semiconductor device
US10644017B2 (en) Semiconductor device and manufacturing method therefor
KR20070049731A (ko) 플래시 메모리 및 그 제조방법
TWI605572B (zh) 非揮發性記憶體及其製造方法
CN111180447B (zh) 非易失性存储器及其制造方法
KR20230031334A (ko) 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법
KR20060062554A (ko) 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법
US20230189520A1 (en) Split gate non-volatile memory cells, hv and logic devices with finfet structures, and method of making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant