CN102693984B - 一种多值非挥发存储器及其制备方法 - Google Patents

Abstract

本发明涉及一种多值非挥发存储器及其制备方法。所述存储器包括半导体衬底，在沿存储器位线的方向上，半导体衬底的两端分别包括源电极和漏电极，在沿存储器子线的方向上，半导体衬底的两端分别包括浅沟槽隔离结构，在半导体衬底上依次设置有隧穿介质层、电荷存储层、电荷阻挡层和栅电极，电荷存储层在沿存储器子线的方向上由两种不同的存储材料交替排列组合而成。本发明多值非挥发存储器采用两种材料交替排列作为存储层，提高了存储密度，可以在大大缩小栅介质层厚度的同时保证很大的窗口，从而实现多值存储和高密度存储，进而降低成本。

Description

一种多值非挥发存储器及其制备方法

技术领域

 本发明涉及一种非挥发存储器结构及制备方法，尤其涉及一种具有集成密度高、局域化存储电荷的多值非挥发存储器及其制备方法，属于微电子制造及存储器技术领域。

背景技术

目前的微电子产品主要分为逻辑器件与存储器件两大类，而现今几乎所有的电子产品中都需要用到存储器件，因而存储器件在微电子领域占有非常重要的地位。存储器件一般可分为挥发性存储器与非挥发性存储器。非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器（ROM）的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪速存储器（Flash），所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。

传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，器件隧穿介质层（一般是氧化层）上的一个缺陷即会形成致命的放电通道。电荷俘获型存储器利用俘获层中电荷局域化存储的特性，实现分立电荷存储，隧穿介质层上的缺陷只会造成局部的电荷泄漏，这样使电荷保持更加稳定。但随着微电子技术的迅猛发展，半导体器件的尺寸进一步按比例缩小，栅介质层的厚度也不断减薄，电荷泄露问题日益严重，为了解决栅泄露电流问题，人们提出了采用具有高介电常数(其介电常数高于SiO₂，称为高k材料)的介质材料作为栅介质层的解决方案。采用高k栅介质，则在保证单位栅电容不变条件下，栅介质层的物理厚度将高于传统材料(如二氧化硅，氮化硅)的物理厚度，从而可有效解决栅泄漏电流问题。目前采用高k材料(如氧化铪，氧化铝等)作为存储层已经表现出较好的性能，但为了达到一定的存储窗口，往往需要很大的物理厚度，不利于集成密度的进一步提高。

发明内容

本发明针对目前非挥发性存储器采用高k材料作为存储层已经表现出较好的性能，但为了达到一定的存储窗口，往往需要很大的物理厚度，不利于集成密度的进一步提高的不足，提供一种多值非挥发存储器及其制备方法。    

本发明解决上述技术问题的技术方案如下：一种多值非挥发存储器包括半导体衬底，在沿存储器位线的方向上，所述半导体衬底的两端分别包括源电极和漏电极，在沿存储器子线的方向上，所述半导体衬底的两端分别包括浅沟槽隔离结构，在所述半导体衬底上设置有栅介质层，在所述栅介质层上设置有栅电极，其特征在于，所述栅介质层由电荷阻挡层、电荷存储层和隧穿介质层组成，所述隧穿介质层位于半导体衬底上，所述电荷存储层位于隧穿介质层上，所述电荷阻挡层位于电荷存储层上，所述电荷存储层在沿存储器子线的方向上由两种不同的存储材料交替排列组合而成。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述两种不同的存储材料分别为高介电栅介质材料和氮化硅或两种介电常数不同的高介电栅介质材料。

进一步，所述高介电栅介质材料具有存储能力，且其介电常数高于氮化硅的介电常数。

进一步，所述两种不同的存储材料之间或两种高介电栅介质材料之间具有10¹²cm^-2～10¹³cm^-2的界面陷阱密度。

进一步，所述电荷阻挡层由二氧化硅层构成，或者由金属氧化物层构成，或者由二氧化硅层和金属氧化物层堆叠构成。

进一步，所述隧穿介质层由二氧化硅层构成，或者由高介电栅介质材料层构成，或者由二氧化硅层和高介电栅介质材料层堆叠构成。

进一步，所述栅电极的材料为Pt、Ag、Pd、W、Ti、Al、Cu、ITO、IZO、YBCO、LaAlO₃、SrRuO₃或者多晶Si材料。

本发明还提供一种多值非挥发存储器的制备方法包括以下步骤：

步骤10：在半导体衬底上形成浅沟槽隔离结构并对半导体衬底进行掺杂；

步骤20：在所述半导体衬底上形成隧穿介质层，在所述隧穿介质层上通过在沿存储器子线的方向上淀积一种存储材料形成存储材料层，在该存储材料层上形成交替的沟槽，在所述沟槽内淀积另一种存储材料，再平坦化后形成电荷存储层，所述两种不同的存储材料分别为高介电栅介质材料和氮化硅或两种介电常数不同的高介电栅介质材料，在所述电荷存储层上形成电荷阻挡层，在所述电荷阻挡层上形成栅电极；

步骤30：在所述半导体衬底上形成源电极和漏电极；

步骤40：在所述漏电极引出位线，在所述栅电极引出字线从而形成多值非挥发存储器。

进一步，所述步骤10包括在半导体衬底上形成牺牲氧化层。

进一步，所述步骤20包括去掉所述牺牲氧化层后，再在半导体衬底上依次形成隧穿介质层、电荷存储层和电荷阻挡层。

本发明的有益效果是：本发明多值非挥发存储器采用两种材料交替排列作为存储层，基于两种材料界面处较大的陷阱密度和高k材料较小的等效氧化层厚度，这种存储器将在大大缩小栅介质层厚度的同时保证有较大的存储窗口、较低的编程擦除电压和较好的编程擦写速度，从而实现多值存储和高密度存储，进而降低成本，本发明多值非挥发存储器的制备方法可以获得性能优越的多值存储器，并能与传统的硅平面CMOS工艺相兼容，利于广泛应用。

附图说明

图1为本发明实施例NOR型存储器阵列两个方向的结构示意图；

图2为本发明实施例多值非挥发存储器沿位线方向的结构剖视图；

图3为本发明实施例多值非挥发存储器沿字线方向的结构剖视图；

图4为本发明实施例在半导体衬底上形成浅沟槽隔离结构并对半导体衬底进行掺杂过程对应的结构沿A-A′方向的剖视图；

图5为本发明实施例在半导体衬底上形成浅沟槽隔离结构并对半导体衬底进行掺杂过程对应的结构沿B-B′方向的剖视图；

图6为本发明实施例在半导体衬底上形成栅介质层过程对应的结构沿A-A′方向的剖视图；

图7为本发明实施例在半导体衬底上形成栅介质层过程对应的结构沿B-B′方向的剖视图；

图8为本发明实施例栅介质层刻蚀后对应的结构沿A-A′方向的剖视图；

图9为本发明实施例栅介质层刻蚀后对应的结构沿B-B′方向的剖视图；

图10为本发明实施例在栅介质层上形成栅电极过程对应的结构沿A-A′方向的剖视图；

图11为本发明实施例在栅介质层上形成栅电极过程对应的结构沿B-B′方向的剖视图；

图12为本发明实施例栅电极刻蚀后对应的结构沿B-B′方向的剖视图；

图13为本发明实施例在半导体衬底上形成源电极、漏电极和侧墙过程对应的结构沿B-B′方向的剖视图；

图14为本发明实施例在漏电极引出位线，在栅电极引出字线后形成NOR型存储器阵列的结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1为本发明实施例NOR型存储器阵列两个方向的结构示意图。如图1所示，所述NOR型存储器阵列的两个方向，其中A-A’方向为字线方向(WL)，B-B’方向为位线方向。

图2为本发明实施例多值非挥发存储器沿位线方向的结构剖视图，图3为本发明实施例多值非挥发存储器沿字线方向的结构剖视图。如图2及3所示，所述多值非挥发存储器包括半导体衬底101，在沿存储器位线的方向上，所述半导体衬底101的两端分别包括源电极102和漏电极103，在沿存储器子线的方向上，所述半导体衬底101的两端分别包括浅沟槽隔离结构108，在所述半导体衬底101上设置有栅介质层，在所述栅介质层上设置有栅电极107，所述栅介质层由电荷阻挡层106、电荷存储层105和隧穿介质层104组成，所述隧穿介质层104位于半导体衬底101上，所述电荷存储层105位于隧穿介质层104上，所述电荷阻挡层106位于电荷存储层105上，所述电荷存储层105在沿存储器子线的方向上由两种不同的存储材料交替排列组合而成。所述两种不同的存储材料分别为高介电栅介质材料和氮化硅。所述高介电栅介质材料具有存储能力，且其介电常数高于氮化硅的介电常数。所述高介电栅介质材料和氮化硅之间具有较大的界面陷阱密度。

如图4及5所示，是本实施例中在半导体衬底上形成STI隔离并且注入形成合适的半导体衬底掺杂的过程。其中301为浅沟槽隔离结构，303和302分别为阈值调整注入和防穿通注入，304为牺牲氧化层。半导体衬底为硅片、锗硅片或其它类似半导体材料。

如图6及7所示，是本实施例中淀积栅介质层的过程。去掉牺牲氧化层后，然后依次淀积隧穿介质层401、电荷存储层402、电荷阻挡层403。其中，电荷存储层材料为氮化硅和high-k材料或者两种介电常数不同的high-k材料的交替排列结构，本实施例以氧化铪和氧化铝为例，先淀积氧化铪，然后经过刻蚀形成交替的沟槽，淀积氧化铝，平坦化，形成所需的电荷存储层。所述栅介质层的制备方法及各薄层厚度可根据所用材料进行相应的调整。所述电荷存储层的两种交替材料的份数根据所需器件的沟道长和存储材料的类型进行相应的调整。

如图8及9所示是A-A’方向经过刻蚀后形成的。

如图10及11所示为形成栅极的过程。其中601为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。

如图12所示为B-B’方向经过刻蚀后形成的。

如图13所示，为本实施例中形成源/漏掺杂区及侧墙的过程。其中801为与沟道区掺杂类型相反的漏极掺杂区，802为与沟道区掺杂类型相反的源极掺杂区，且源极沿A-A’方向为公共相通的，形成共源极common source 结构，803为防穿通注入区，804为侧墙。

如图14所示，最后由源、漏引出SL(source line)、位线(BL),由栅极引出字线(WL)，材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。

本发明多值非挥发存储器利用了电荷俘获层中电荷局域化存储的性质和高K栅介质的防泄漏特性，尤其是利用了一种由两种材料交替排列作为存储层的结构方案，由于两种材料的界面陷阱密度很大，具有很强的存储能力，而且横向方向上可以由很多这样的界面构成，这样就保证了在减小存储层厚度的同时依旧有很大的存储窗口实现多值存储，例如为了达到5V的存储窗口，传统的氧化铪作为存储层大约需要10nm，而采用本发明氮化硅和high-k材料或者两种介电常数不同的high-k材料的交替排列形成的存储层则可以有效减小这个厚度，比如采用氧化铪和氧化铝交替排列结构大约只需要5nm甚至更小，因此该发明为实现高密度存储从而获得更低的成本提出了一种可行途径，而且利用高k材料较小的等效氧化层厚度，这种存储器将有较低的编程擦除电压和较好的编程擦写速度。本发明电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多值非挥发存储器，包括半导体衬底，在沿存储器位线的方向上，所述半导体衬底的两端分别包括源电极和漏电极，在沿存储器字线的方向上，所述半导体衬底的两端分别包括浅沟槽隔离结构，在所述半导体衬底上设置有栅介质层，在所述栅介质层上设置有栅电极，其特征在于，所述栅介质层由电荷阻挡层、电荷存储层和隧穿介质层组成，所述隧穿介质层位于半导体衬底上，所述电荷存储层位于隧穿介质层上，所述电荷阻挡层位于电荷存储层上，所述电荷存储层在沿存储器字线的方向上由两种不同的存储材料交替排列组合而成。

2.根据权利要求1所述的多值非挥发存储器，其特征在于，所述两种不同的存储材料分别为高介电栅介质材料和氮化硅或两种介电常数不同的高介电栅介质材料。

3.根据权利要求2所述的多值非挥发存储器，其特征在于，所述高介电栅介质材料具有存储能力，且其介电常数高于氮化硅的介电常数。

4.根据权利要求2所述的多值非挥发存储器，其特征在于，所述两种不同的存储材料之间或两种高介电栅介质材料之间具有10¹²cm^-2～10¹³cm^-2的界面陷阱密度。

5.根据权利要求1所述的多值非挥发存储器，其特征在于，所述电荷阻挡层由二氧化硅层构成，或者由金属氧化物层构成，或者由二氧化硅层和金属氧化物层堆叠构成。

6.根据权利要求1所述的多值非挥发存储器，其特征在于，所述隧穿介质层由二氧化硅层构成，或者由高介电栅介质材料层构成，或者由二氧化硅层和高介电栅介质材料层堆叠构成。

7.根据权利要求1所述的多值非挥发存储器，其特征在于，所述栅电极的材料为Pt、Ag、Pd、W、Ti、Al、Cu、ITO、IZO、YBCO、LaAlO₃、SrRuO₃或者多晶Si材料。

8.一种多值非挥发存储器的制备方法，其特征在于，所述制备方法包括以下步骤：

步骤10：在半导体衬底上形成浅沟槽隔离结构并对半导体衬底进行掺杂；

步骤20：在所述半导体衬底上形成隧穿介质层，在所述隧穿介质层上通过在沿存储器字线的方向上淀积一种存储材料形成存储材料层，在该存储材料层上形成交替的沟槽，在所述沟槽内淀积另一种存储材料，再平坦化后形成电荷存储层，所述两种不同的存储材料分别为高介电栅介质材料和氮化硅或两种介电常数不同的高介电栅介质材料，在所述电荷存储层上形成电荷阻挡层，在所述电荷阻挡层上形成栅电极；

步骤30：在所述半导体衬底上形成源电极和漏电极；

步骤40：在所述漏电极引出位线，在所述栅电极引出字线从而形成多值非挥发存储器。

9.根据权利要求8所述的多值非挥发存储器的制备方法，其特征在于，所述步骤10包括在半导体衬底上形成牺牲氧化层。

10.根据权利要求9所述的多值非挥发存储器的制备方法，其特征在于，所述步骤20包括去掉所述牺牲氧化层后，再在半导体衬底上依次形成隧穿介质层、电荷存储层和电荷阻挡层。