CN102315222A - 三维高速高密度非挥发存储器 - Google Patents

三维高速高密度非挥发存储器 Download PDF

Info

Publication number
CN102315222A
CN102315222A CN2010102233544A CN201010223354A CN102315222A CN 102315222 A CN102315222 A CN 102315222A CN 2010102233544 A CN2010102233544 A CN 2010102233544A CN 201010223354 A CN201010223354 A CN 201010223354A CN 102315222 A CN102315222 A CN 102315222A
Authority
CN
China
Prior art keywords
storage
nonvolatile memory
speed
layer
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102233544A
Other languages
English (en)
Inventor
刘明
朱晨昕
霍宗亮
闫锋
王琴
龙世兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102233544A priority Critical patent/CN102315222A/zh
Priority to PCT/CN2011/076632 priority patent/WO2012000442A1/zh
Priority to US13/376,925 priority patent/US8705274B2/en
Publication of CN102315222A publication Critical patent/CN102315222A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维高速高密度非挥发存储器，属于微电子制造及存储器技术领域。所述高速高密度非挥发存储器具有垂直结构，基于单层结构高速、多值的特点，构成三维阵列集成，从而大幅度提高存储密度。本发明三维多值非挥发存储器密度高、易集成，采用现有存储器制造工艺即可实现，有利于本发明的推广和应用。

Description

三维高速高密度非挥发存储器
技术领域
本发明涉及微电子制造及存储器技术领域，尤其涉及一种具有三维集成特性、局域化存储电荷的多值非挥发存储器。
背景技术
目前的微电子产品主要分为逻辑器件与存储器件两大类，而现今几乎所有的电子产品中都需要用到存储器件，因而存储器件在微电子领域占有非常重要的地位。存储器件一般可分为挥发性存储器与非挥发存储器。非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。
传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，器件隧穿介质层(一般是氧化层)上的一个缺陷即会形成致命的放电通道。电荷俘获型存储器利用俘获层中电荷局域化存储的特性，实现分立电荷存储，隧穿介质层上的缺陷只会造成局部的电荷泄漏，这样使电荷保持更加稳定。更为重要的是，利用这种电荷局域化存储特性，可在单个器件中实现多个相对独立的物理存储点，从而实现多位存储，从而上提高存储密度。
随着微电子技术的迅猛发展，半导体器件的尺寸进一步按比例缩小，当沟长缩小到45nm或以下节点，传统的沟道热电子注入编程方式因为极小的沟道长度而面临问题。垂直结构存储器可以有效利用侧墙表面，形成垂直沟道，增大沟道长度，从而应对存储器尺寸按比例缩小带来的一系列操作方式问题。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于综合电荷分立存储型存储器与垂直结构存储器的优势，提供一种三维高速高密度非挥发存储器及其制作方法，以提高存储密度，并获得优异性能的非挥发存储器。
(二)技术方案
为达到上述目的，本发明提供了一种三维高速高密度非挥发存储器，该存储器具有多个存储单元，由电荷分立存储栅介质层提供物理存储点，由多个存储单元构成存储阵列，该存储阵列具有叠层结构栅电极、对称源/漏掺杂区，能够实现单位或多位操作，获得高存储密度。
上述方案中，所述栅极叠层结构为栅极区与栅隔离介质层依次交替堆叠机构，其中栅极区采用多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构，栅隔离介质层采用二氧化硅或由多层材料堆叠而成的结构。
上述方案中，所述对称源/漏掺杂区为与沟道区掺杂类型相反的重掺杂区域，其掺杂条件与沟道区掺杂条件相同，形成对称的源区与漏区，沿沟道区周期分布；该对称源/漏掺杂区的材料为掺杂多晶硅或金属硅化物。
上述方案中，所述电荷分立存储栅介质层位于沟道区侧墙上，自沟道区由里向外，依次由隧穿介质层、电荷存储层和电荷阻挡层构成；其中，隧穿介质层为二氧化硅、高k材料或由多层材料堆叠而成的结构，电荷存储层材料为氮化硅、高k材料或堆叠结构，电荷阻挡层材料为二氧化硅、金属氧化物或由多层材料堆叠而成的结构。
上述方案中，该存储器采用沟道热电子注入CHE方式完成编程操作，此时电子将从衬底进入到栅极下方的电荷存储层中。
上述方案中，所述存储单元采用FN栅擦除操作使得存储电子从电荷存储层隧穿进入存储管的控制栅极，或者采用带带隧穿热空穴注入BBTH方式使得热空穴从衬底进入存储层完成与电子的复合，从而实现擦除操作。
上述方案中，该存储器信息的读取操作通过反向读取方式Reverse read完成，靠近存储栅极的漏区加低电压，而远离存储栅极的源区加高电压来完成。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
本发明三维高速高密度非挥发存储器综合利用了电荷俘获层中电荷局域化存储的性质和垂直结构存储器有效沟道长度增加和密度提高的特性，在单个存储结构单元具有多个物理存储点从而实现多位存储的基础上，进行存储器阵列的三维集成，在保证高速等较优的存储性能的同时，从根本上提高了存储密度。本发明电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。
附图说明
图1是本发明所述三维高速高密度非挥发存储器结构示意图；
图2为本发明提供的三维高速高密度非挥发存储器单层等效电路图；
图3为本发明提供的三维高速高密度非挥发存储器单个存储单元示意图；
图4为本发明提供的三维高速高密度非挥发存储器三维等效电路示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1是本发明所述三维高速高密度非挥发存储器结构示意图。半导体衬底101为硅片、锗硅片、其他类似半导体材料或是包含外延硅层、锗硅层的多层衬底材料。介质隔离层102a、102b、102c、102d、102e为二氧化硅或其它具有类似性质的材料，103a、103b、103c、103d为氮化硅或其它具有相似性质的材料。栅极区域108a、108b、108c、108d。由栅极区域上进一步引出并按要求连接形成字线，材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。位线111a、111b、111c、111d由源/漏区引出，沿与沟道区垂直方向连接，材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。
图2为本发明提供的三维高速高密度非挥发存储器单层等效电路图。如图所示，阵列中单个存储结构单元具有两个分立的电荷存储点，可实现多位操作。通过对字线WLi及位线BLj、BLj+1的操作可实现对图中虚线所示存储单元的编程、擦除、读取等操作。
图3为本发明提供的三维高速高密度非挥发存储器单个存储单元示意图。301为栅电极，302至304分别为栅介质层中的电荷阻挡层、电荷存储层、隧穿介质层。305和306分别为电荷存储层中靠近源极308与漏极307的分立的电荷存储点。以对电荷存储点306的操作为例，对其进行编程操作时，栅极301上加合适的编程正电压如9V，漏极307上加合适的编程正电压如5V，源极308接地；对其进行擦除操作时，栅极301上加合适的擦除负电压如-7V，漏极307上加合适的擦除低电压如1.5V，源极308浮空。对其进行读取操作时，需要进行反向读取，即从远离106的源极读取，具体为栅极301上加合适的读电压如3.5V，漏极307接地，源极308加合适的读电压如1.5V。
图4为本发明提供的三维高速高密度非挥发存储器三维等效电路示意图。与传统的平面结构相比，三维结构大大提高了存储密度。通过对字线WLi、WLi+1、WLi+2…及位线BLj、BLj+1、BLj+2的操作可实现对图中单个存储单元的编程、擦除、读取等操作。而在每个单元内，又可以实现多位操作，进一步提高存储密度。
在本发明提供的三维高速高密度非挥发存储器中，栅极叠层结构为栅极区与栅隔离介质层依次交替堆叠机构，其中栅极材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构，栅隔离介质层材料为二氧化硅或其它具有相似性质的材料或由多层材料堆叠具有类似性质的结构。对称源/漏掺杂区，为与沟道区掺杂类型相反的重掺杂区域，其掺杂条件相同，即形成了对称的源区与漏区，沿沟道区周期分布。其材料为掺杂多晶硅、金属硅化物等类似性质的材料或结构。电荷分立存储栅介质层，位于沟道区侧墙上，自沟道区由里向外，依次由隧穿介质层、电荷存储层、电荷阻挡层构成。其中隧穿介质层为二氧化硅、高k材料、其它具有类似性质的材料或由多层材料堆叠具有类似性质的结构，电荷存储层材料为氮化硅、高k材料、其它具有电荷存储能力的材料或堆叠结构，电荷阻挡层材料二氧化硅、金属氧化物、其它具有类似性质的材料或由多层材料堆叠具有类似性质的结构。各薄层厚度可根据所用材料不同调整。
本发明提供的三维高速高密度非挥发存储器，其制备工艺包括化学气相淀积工艺、溅射工艺、原子层淀积工艺、热蒸发工艺、脉冲激光淀积工艺、电子束蒸发工艺或其它可实现结构的工艺，如光刻、刻蚀、表面平坦化、退火等传统方法。上述方案中，所述的三维高速高密度非挥发存储器，可以采用沟道热电子注入(CHE)方式完成编程操作，此时电子将从衬底进入到栅极下方的电荷存储层中。存储单元可以采用常规的FN栅擦除操作使得存储电子从电荷存储层隧穿进入存储管的控制栅极，也可采用带带隧穿热空穴注入(BBTH)方式使得热空穴从衬底进入存储层完成与电子的复合，从而实现擦除操作。器件信息的读取操作可以通过反向读取方式(Reverse read)完成，即靠近存储栅极的漏区加低电压，而远离存储栅极的源区加高电压来完成。为适应特别应用，本发明指出的结构也可以采用其他，如直接隧穿、FN隧穿、带带隧穿热空穴注入(BBTH)等各种方式实现编程、擦除操作。由于电荷存储层中电荷分立存储的特性及对称源/漏结构设计，可在单个器件中获得多个物理存储点，并根据上述方式实现对各个存储点的编程、擦除、读取操作，从而实现多位操作，提高存储密度。
在本发明的实施例中，综合利用了电荷俘获层中电荷局域化存储的性质和垂直结构存储器有效沟道长度增加和密度提高的特性，在单个存储结构单元具有多个物理存储点从而实现多位存储的基础上，进行存储器阵列的三维集成，在保证高速等较优的存储性能的同时，从根本上提高了存储密度。本发明电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种三维高速高密度非挥发存储器，其特征在于，该存储器具有多个存储单元，由电荷分立存储栅介质层提供物理存储点，由多个存储单元构成存储阵列，该存储阵列具有叠层结构栅电极、对称源/漏掺杂区，能够实现单位或多位操作，获得高存储密度。
2.根据权利要求1所述的三维高速高密度非挥发存储器，其特征在于，所述栅极叠层结构为栅极区与栅隔离介质层依次交替堆叠机构，其中栅极区采用多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构，栅隔离介质层采用二氧化硅或由多层材料堆叠而成的结构。
3.根据权利要求1所述的三维高速高密度非挥发存储器，其特征在于，所述对称源/漏掺杂区为与沟道区掺杂类型相反的重掺杂区域，其掺杂条件与沟道区掺杂条件相同，形成对称的源区与漏区，沿沟道区周期分布；该对称源/漏掺杂区的材料为掺杂多晶硅或金属硅化物。
4.根据权利要求1所述的三维高速高密度非挥发存储器，其特征在于，所述电荷分立存储栅介质层位于沟道区侧墙上，自沟道区由里向外，依次由隧穿介质层、电荷存储层和电荷阻挡层构成；其中，隧穿介质层为二氧化硅、高k材料或由多层材料堆叠而成的结构，电荷存储层材料为氮化硅、高k材料或堆叠结构，电荷阻挡层材料为二氧化硅、金属氧化物或由多层材料堆叠而成的结构。
5.根据权利要求1所述的三维高速高密度非挥发存储器，其特征在于，该存储器采用沟道热电子注入CHE方式完成编程操作，此时电子将从衬底进入到栅极下方的电荷存储层中。
6.根据权利要求1所述的三维高速高密度非挥发存储器，其特征在于，所述存储单元采用FN栅擦除操作使得存储电子从电荷存储层隧穿进入存储管的控制栅极，或者采用带带隧穿热空穴注入BBTH方式使得热空穴从衬底进入存储层完成与电子的复合，从而实现擦除操作。
7.根据权利要求1所述的三维高速高密度非挥发存储器，其特征在于，该存储器信息的读取操作通过反向读取方式Reverse read完成，靠近存储栅极的漏区加低电压，而远离存储栅极的源区加高电压来完成。
CN2010102233544A 2010-06-30 2010-06-30 三维高速高密度非挥发存储器 Pending CN102315222A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102233544A CN102315222A (zh) 2010-06-30 2010-06-30 三维高速高密度非挥发存储器
PCT/CN2011/076632 WO2012000442A1 (zh) 2010-06-30 2011-06-30 三维多值非挥发存储器及其制备方法
US13/376,925 US8705274B2 (en) 2010-06-30 2011-06-30 Three-dimensional multi-bit non-volatile memory and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102233544A CN102315222A (zh) 2010-06-30 2010-06-30 三维高速高密度非挥发存储器

Publications (1)

Publication Number Publication Date
CN102315222A true CN102315222A (zh) 2012-01-11

Family

ID=45428225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102233544A Pending CN102315222A (zh) 2010-06-30 2010-06-30 三维高速高密度非挥发存储器

Country Status (1)

Country Link
CN (1) CN102315222A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103641A (zh) * 2013-04-09 2014-10-15 爱思开海力士有限公司 非易失性存储器件及其制造方法
WO2015172428A1 (zh) * 2014-05-16 2015-11-19 中国科学院微电子研究所 三维半导体器件制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US20100159657A1 (en) * 2005-12-28 2010-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US20100159657A1 (en) * 2005-12-28 2010-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103641A (zh) * 2013-04-09 2014-10-15 爱思开海力士有限公司 非易失性存储器件及其制造方法
CN104103641B (zh) * 2013-04-09 2018-07-06 爱思开海力士有限公司 非易失性存储器件及其制造方法
WO2015172428A1 (zh) * 2014-05-16 2015-11-19 中国科学院微电子研究所 三维半导体器件制造方法
US10573658B2 (en) 2014-05-16 2020-02-25 Institute of Microelectronics, Chinese Academy of Sciences Method of manufacturing three-dimensional vertical and semiconductor device

Similar Documents

Publication Publication Date Title
US10014317B2 (en) Three-dimensional non-volatile NOR-type flash memory
KR101283539B1 (ko) 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
CN102315173A (zh) 三维多值非挥发存储器的制备方法
WO2012000442A1 (zh) 三维多值非挥发存储器及其制备方法
TWI621215B (zh) 快閃記憶體結構及其製造方法
CN103035650A (zh) 半导体装置以及半导体装置的制造方法
US9748263B2 (en) Semiconductor memory device
CN103413786B (zh) 存储单元及其形成方法、存储单元的驱动方法
CN102368479B (zh) 快闪存储器及其制作方法
US10636803B2 (en) Semiconductor memory device with floating gates having a curved lateral surface
US20220271057A1 (en) Semiconductor memory device and operating method thereof
CN103872055A (zh) 一种垂直沟道型三维半导体存储器件及其制备方法
CN102315174A (zh) 含分离栅结构的sonos闪存存储器及其制作方法、操作方法
CN110148598A (zh) 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备
US11201163B2 (en) High-density NOR-type flash memory
CN113994480A (zh) 具有含三种或大于三种不同材料的导电结构的组合件
CN103165613A (zh) 半导体存储器及其制造方法
CN102479823B (zh) 一种垂直型nrom存储结构及其制备方法
CN102315222A (zh) 三维高速高密度非挥发存储器
CN102569203A (zh) 一种三维多值非挥发存储器的制备方法
CN101807548B (zh) 纳米晶分栅式闪存的制造过程
CN102693984B (zh) 一种多值非挥发存储器及其制备方法
CN102315223A (zh) 高性能平面浮栅闪存器件结构及其制作方法
CN101383378A (zh) 多层纳米晶浮栅结构的非挥发性存储器及其制备方法
Grenouillet et al. Reliability assessment of hafnia-based ferroelectric devices and arrays for memory and AI applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111