CN102569203A - 一种三维多值非挥发存储器的制备方法 - Google Patents

一种三维多值非挥发存储器的制备方法 Download PDF

Info

Publication number
CN102569203A
CN102569203A CN2010105975781A CN201010597578A CN102569203A CN 102569203 A CN102569203 A CN 102569203A CN 2010105975781 A CN2010105975781 A CN 2010105975781A CN 201010597578 A CN201010597578 A CN 201010597578A CN 102569203 A CN102569203 A CN 102569203A
Authority
CN
China
Prior art keywords
many
nonvolatile memory
preparation
dimensional
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105975781A
Other languages
English (en)
Inventor
刘明
朱晨昕
霍宗亮
闫峰
王艳花
王琴
龙世兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010105975781A priority Critical patent/CN102569203A/zh
Publication of CN102569203A publication Critical patent/CN102569203A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维多值非挥发存储器的制备方法，属于微电子制造及存储器技术领域。所述多值非挥发存储器具有立体结构，基于电荷局域存储的特性，每个单元具有多个物理存储点，从而实现多值存储的特性。基于单个器件的立体结构，可以实现存储器阵列三维集成，从而大幅度提高存储密度。本发明三维多值非挥发存储器密度高、易集成，采用现有存储器制造工艺即可实现，有利于本发明的推广和应用。

Description

一种三维多值非挥发存储器的制备方法
技术领域
本发明涉及微电子制造及存储器技术领域，尤其涉及一种具有三维集成特性、局域化存储电荷的三维多值非挥发存储器的制备方法。
背景技术
目前的微电子产品主要分为逻辑器件与存储器件两大类，而现今几乎所有的电子产品中都需要用到存储器件，因而存储器件在微电子领域占有非常重要的地位。存储器件一般可分为挥发性存储器与非挥发存储器。非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。
传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，器件隧穿介质层(一般是氧化层)上的一个缺陷即会形成致命的放电通道。电荷俘获型存储器利用俘获层中电荷局域化存储的特性，实现分立电荷存储，隧穿介质层上的缺陷只会造成局部的电荷泄漏，这样使电荷保持更加稳定。更为重要的是，利用这种电荷局域化存储特性，可在单个器件中实现多个相对独立的物理存储点，从而实现多值存储，从根本上提高存储密度。传统的Flash存储器采用平面结构，垂直结构存储器可以有效利用侧墙表面，形成垂直沟道，增大沟道面积，从而获得更优的器件性能。
随着微电子技术的迅猛发展，半导体器件的尺寸进一步按比例缩小，除了对非挥发存储器的编程、擦除、保持性能的要求不断提高外，实现高密度存储从而获得更低的成本成为非挥发存储器发展中的重点。三维集成技术是提高存储密度的有效方法之一。专利号为US5825296的专利描述了一种三维结构只读存储器。专利号为US20080023747的专利公开了基于多叠层结构的半导体存储器件阵列的构成与制备方法。以上专利中所述存储阵列存储密度均有可进一步提高的空间。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种三维多值非挥发存储器的制备方法，以提高存储密度，获得性能优的多值存储器，并能与传统的硅平面CMOS工艺相兼容，降低成本。
(二)技术方案
为达到上述目的，本发明提供了一种三维多值非挥发存储器的制备方法，该方法包括：
在半导体衬底上形成叠层结构；
形成沟道区域及源/漏掺杂区；
形成栅介质层及栅极区；
分别由源/漏掺杂区及栅极区引出位线及字线，形成三维多值非挥发存储器。
上述方案中，所述半导体衬底为硅片或锗硅片。
上述方案中，所述叠层结构为二氧化硅与氮化硅。
上述方案中，所述沟道区域，其采用的材料为外延生长得到的单晶硅，或淀积形成的多晶硅，或者为无定形硅淀积后退火形成的多晶硅。
上述方案中，所述源/漏掺杂区，其采用的材料为与沟道区掺杂类型相反的重掺杂多晶硅，或者为经处理后形成重掺杂单晶硅。
上述方案中，所述源/漏掺杂区，其掺杂条件相同，形成对称的源区与漏区，且沿沟道区周期分布。
上述方案中，所述栅介质层，自沟道区由里向外，依次由隧穿介质层、电荷存储层、电荷阻挡层构成；其中隧穿介质层为二氧化硅、高k材料或由多层材料堆叠而成的结构；电荷存储层采用的材料为氮化硅、高k材料或堆叠结构；电荷阻挡层采用的材料二氧化硅、金属氧化物或由多层材料堆叠而成的结构。
上述方案中，所述栅介质层位于相邻沟道区之间、堆叠结构中移除氮化硅后的位置，堆叠结构中的二氧化硅用于隔离上下栅极；所述栅极区采用的材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
上述方案中，所述位线，由源/漏区域引出并按要求连接，材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
上述方案中，所述字线，由栅极区域上引出并按要求连接，材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的这种三维多值非挥发存储器，综合利用了电荷俘获层中电荷局域化存储的性质和三维结构的空间特性，在单个器件中获得多个物理存储点，实现多值存储，在存储器件阵列上形成三维集成，从而根本上提高了存储密度。
2、本发明提供的这种三维多值非挥发存储器，可获得较优的编程、擦除、保持等器件性能。
3、本发明提供的这种三维多值非挥发存储器，电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。
附图说明
图1至图10是本发明所述三维多值非挥发存储器制备流程示意图；
图11为本发明提供的三维多值非挥发存储器单层等效电路图；
图12为本发明提供的三维多值非挥发存储器三维等效电路示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1至图10是用来说明本发明一个实施例的制备流程示意图。
图1是本实施例中在半导体衬底上形成堆叠结构的过程。半导体衬底101为硅片、锗硅片、其他类似半导体材料或是包含外延硅层、锗硅层的多层衬底材料。102a、102b、102c、102d、102e为二氧化硅或其它具有类似性质的材料，103a、103b、103c、103d为氮化硅或其它具有相似性质的材料。如图所示，二氧化硅或其它具有类似性质的材料与氮化硅或其它具有相似性质的材料依次堆叠，形成堆叠结构。其工艺方法为化学气相沉积(CVD)或原子层沉积(ALD)等。
图2是本实施例中刻蚀堆叠结构的过程。201为刻蚀所形成的区域，可由光刻胶或硬质掩模等定义201图形，刻蚀后露出衬底101。
图3是本实施例中形成沟道区的过程。沟道区301填充刻蚀所打开的201区域，采用多晶硅淀积后刻蚀的方法。
图4是本实施例中形成源/漏掺杂区的过程。源/漏掺杂区401材料为与沟道区掺杂类型相反的重掺杂多晶硅。由光刻胶或硬质掩模等定义401图形，对沟道区刻蚀后露出衬底101，淀积源/漏掺杂区材料，填充刻蚀所打开的区域，平坦化。源/漏掺杂区掺杂条件相同，即形成了对称的源区与漏区，沿沟道区周期分布。
图5是本实施例中形成打开堆叠区域的过程。空隙501位于相邻沟道区之间，与沟道区平行，周期排布。由光刻胶或硬质掩模等定义501图形，对堆叠结构进行干法刻蚀，至露出衬底101，形成打开的区域。
图6是本实施例中腐蚀堆叠结构的过程。采用湿法腐蚀工艺，由于所选用的腐蚀液对二氧化硅与氮化硅材料的选择刻蚀，可以在沟道区上去除氮化硅的同时留下二氧化硅，从而形成空间106a、106b、106c、106d。
图7为本实施例中形成栅介质层的过程。自沟道区由里向外，依次淀积由隧穿介质层、电荷存储层、电荷阻挡层构成的栅介质层701。其中隧穿介质层为二氧化硅、high-k材料、其它具有类似性质的材料或由多层材料堆叠具有类似性质的结构，电荷存储层材料为氮化硅、high-k材料、其它具有电荷存储能力的材料或堆叠结构，电荷阻挡层材料二氧化硅、金属氧化物、其它具有类似性质的材料或由多层材料堆叠具有类似性质的结构。各薄层厚度可根据所用材料不同调整，并控制使栅介质层未填满空间106a、106b、106c、106d。
图8为本实施例中形成栅极区的过程。栅极材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。采用淀积方法填充空间106a、106b、106c、106d及501，刻蚀后形成栅极区域108a、108b、108c、108d。由栅极区域上进一步引出并按要求连接形成字线，材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。
图9为本实施例中进行栅极区隔离的过程。隔离介质材料为二氧化硅或其它具有类似性质的材料。采用淀积的方法以隔离介质901填充前一步刻蚀打开的空间，再以CMP工艺获得平整的表面。
图10为本实施例中引出源/漏区形成位线的过程。位线由源/漏区引出，沿与沟道区垂直方向连接，111a、111b、111c、111d材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。
由上述可知，在本发明的实施例中，综合利用了电荷俘获层中电荷局域化存储的性质和垂直堆叠结构的空间特性，在单个器件中获得多个物理存储点，实现多值存储，在存储器件阵列上形成三维集成，从而根本上提高了存储密度。同时本发明存储器可获得较优的编程、擦除、保持等器件性能。本发明电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种三维多值非挥发存储器的制备方法，其特征在于，该方法包括：
在半导体衬底上形成叠层结构；
形成沟道区域及源/漏掺杂区；
形成栅介质层及栅极区；
分别由源/漏掺杂区及栅极区引出位线及字线，形成三维多值非挥发存储器。
2.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述半导体衬底为硅片或锗硅片。
3.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述叠层结构为二氧化硅与氮化硅。
4.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述沟道区域，其采用的材料为外延生长得到的单晶硅，或淀积形成的多晶硅，或者为无定形硅淀积后退火形成的多晶硅。
5.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述源/漏掺杂区，其采用的材料为与沟道区掺杂类型相反的重掺杂多晶硅，或者为经处理后形成重掺杂单晶硅。
6.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述源/漏掺杂区，其掺杂条件相同，形成对称的源区与漏区，且沿沟道区周期分布。
7.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述栅介质层，自沟道区由里向外，依次由隧穿介质层、电荷存储层、电荷阻挡层构成；其中隧穿介质层为二氧化硅、高k材料或由多层材料堆叠而成的结构；电荷存储层采用的材料为氮化硅、高k材料或堆叠结构；电荷阻挡层采用的材料二氧化硅、金属氧化物或由多层材料堆叠而成的结构。
8.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述栅介质层位于相邻沟道区之间、堆叠结构中移除氮化硅后的位置，堆叠结构中的二氧化硅用于隔离上下栅极；所述栅极区采用的材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
9.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述位线，由源/漏区域引出并按要求连接，材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
10.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，所述字线，由栅极区域上引出并按要求连接，材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
CN2010105975781A 2010-12-20 2010-12-20 一种三维多值非挥发存储器的制备方法 Pending CN102569203A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105975781A CN102569203A (zh) 2010-12-20 2010-12-20 一种三维多值非挥发存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105975781A CN102569203A (zh) 2010-12-20 2010-12-20 一种三维多值非挥发存储器的制备方法

Publications (1)

Publication Number Publication Date
CN102569203A true CN102569203A (zh) 2012-07-11

Family

ID=46414268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105975781A Pending CN102569203A (zh) 2010-12-20 2010-12-20 一种三维多值非挥发存储器的制备方法

Country Status (1)

Country Link
CN (1) CN102569203A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022121A (zh) * 2014-06-23 2014-09-03 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104022120A (zh) * 2014-06-23 2014-09-03 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104037175A (zh) * 2014-06-23 2014-09-10 中国科学院微电子研究所 三维半导体器件及其制造方法
CN110678981A (zh) * 2017-05-31 2020-01-10 应用材料公司 3d-nand器件中用于字线分离的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226748A (zh) * 1998-01-15 1999-08-25 西门子公司 存储器单元装置及其制造方法
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
CN101308876A (zh) * 2007-05-14 2008-11-19 旺宏电子股份有限公司 存储器结构及其操作方法
CN101325200A (zh) * 2007-05-25 2008-12-17 旺宏电子股份有限公司 存储单元及其制造方法
US20100159657A1 (en) * 2005-12-28 2010-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226748A (zh) * 1998-01-15 1999-08-25 西门子公司 存储器单元装置及其制造方法
US20100159657A1 (en) * 2005-12-28 2010-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
CN101308876A (zh) * 2007-05-14 2008-11-19 旺宏电子股份有限公司 存储器结构及其操作方法
CN101325200A (zh) * 2007-05-25 2008-12-17 旺宏电子股份有限公司 存储单元及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022121A (zh) * 2014-06-23 2014-09-03 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104022120A (zh) * 2014-06-23 2014-09-03 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104037175A (zh) * 2014-06-23 2014-09-10 中国科学院微电子研究所 三维半导体器件及其制造方法
WO2015196515A1 (zh) * 2014-06-23 2015-12-30 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104022121B (zh) * 2014-06-23 2017-05-03 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104022120B (zh) * 2014-06-23 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104037175B (zh) * 2014-06-23 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
CN110678981A (zh) * 2017-05-31 2020-01-10 应用材料公司 3d-nand器件中用于字线分离的方法

Similar Documents

Publication Publication Date Title
CN102315173A (zh) 三维多值非挥发存储器的制备方法
US10014317B2 (en) Three-dimensional non-volatile NOR-type flash memory
US8786004B2 (en) 3D stacked array having cut-off gate line and fabrication method thereof
US8395941B2 (en) Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same
US20200279866A1 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
US8705274B2 (en) Three-dimensional multi-bit non-volatile memory and method for manufacturing the same
US20200219899A1 (en) Apparatuses including memory cells and related methods
CN104124210B (zh) 半导体结构的形成方法
CN106057804A (zh) 半导体器件
WO2014089795A1 (zh) 一种垂直沟道型三维半导体存储器件及其制备方法
TW201413969A (zh) 半導體裝置及其製造方法
CN103872055A (zh) 一种垂直沟道型三维半导体存储器件及其制备方法
CN111312820B (zh) 一种三维存储器及其制作方法
CN109148469A (zh) 存储器结构及其制造方法
CN102569203A (zh) 一种三维多值非挥发存储器的制备方法
CN109920794B (zh) 一种三维铁电存储器及其制造方法
CN113994480A (zh) 具有含三种或大于三种不同材料的导电结构的组合件
CN110676260A (zh) 一种三维存储器的形成方法及三维存储器
WO2022000842A1 (zh) 一种存储单元、存储器及存储器的制备方法
CN102479823B (zh) 一种垂直型nrom存储结构及其制备方法
CN103165609B (zh) 能降低邻近字线或晶体管影响的半导体器件及其制作方法
CN102693984B (zh) 一种多值非挥发存储器及其制备方法
CN104269407B (zh) 一种非易失性高密度三维半导体存储器件及其制备方法
CN102315223A (zh) 高性能平面浮栅闪存器件结构及其制作方法
Yu et al. Perspective of flash memory realized on vertical Si nanowires

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711