CN106057804A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN106057804A
CN106057804A CN201610228052.3A CN201610228052A CN106057804A CN 106057804 A CN106057804 A CN 106057804A CN 201610228052 A CN201610228052 A CN 201610228052A CN 106057804 A CN106057804 A CN 106057804A
Authority
CN
China
Prior art keywords
semiconductor device
capping pattern
gate electrode
capping
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610228052.3A
Other languages
English (en)
Other versions
CN106057804B (zh
Inventor
吕京奂
朴省昱
李承宰
崔道永
朴善钦
尹泰应
车东镐
陈瑞宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106057804A publication Critical patent/CN106057804A/zh
Application granted granted Critical
Publication of CN106057804B publication Critical patent/CN106057804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及一种半导体器件。该半导体器件包括衬底、衬底上的有源图案、与有源图案交叉的栅电极和栅电极上的封盖结构。封盖结构包括顺序层叠在栅电极上的第一封盖图案和第二封盖图案。第二封盖图案完全覆盖第一封盖图案的顶表面，第二封盖图案的介电常数大于第一封盖图案的介电常数。

Description

半导体器件
技术领域
本发明构思涉及半导体器件及其制造方法，更具体地，涉及包括场效应晶体管的半导体器件及其制造方法。
背景技术
由于其小尺寸、多功能和/或低成本的特性，半导体器件被广泛地用于电子工业中。半导体器件可以分为用于存储逻辑数据的存储器件、用于处理逻辑数据的逻辑器件以及包括存储元件和逻辑元件两者的混合器件。为了满足对于以高速工作并且需要低的功率量的电子器件的增加的需求，需要实现具有高可靠性、高性能并且提供多种功能的半导体器件。为了满足这些技术要求，需要增加半导体器件的复杂性和集成密度。
发明内容
根据本发明构思的一示范实施方式，一种半导体器件包括：衬底；设置在衬底上的有源图案；与有源图案交叉的栅电极；以及设置在栅电极上的封盖结构。封盖结构包括顺序地层叠在栅电极上的第一封盖图案和第二封盖图案。第二封盖图案完全覆盖第一封盖图案的顶表面。第二封盖图案的介电常数大于第一封盖图案的介电常数。
在一示范实施方式中，第一封盖图案的侧壁和第二封盖图案的侧壁彼此共面。
在一示范实施方式中，第一封盖图案和第二封盖图案具有平坦的顶表面。
在一示范实施方式中，第一封盖图案的宽度与第二封盖图案的宽度基本上相同。
在一示范实施方式中，第一封盖图案包括SiCN或者SiOCN，第二封盖图案包括SiN。
在一示范实施方式中，半导体器件还包括设置在栅电极的彼此对立的侧壁上的栅间隔物，其中栅间隔物的顶表面与第二封盖图案的顶表面共面。
在一示范实施方式中，半导体器件还包括形成在栅电极的两侧的有源图案上的源极/漏极区、以及设置在栅电极的两侧以电连接到源极/漏极区的接触。
在一示范实施方式中，第二封盖图案的顶表面与接触中的至少一个接触。
在一示范实施方式中，半导体器件还包括在衬底上限定有源图案的器件隔离层，其中有源图案的上部分从位于器件隔离层的部分之间的有源图案的下部分突出，栅电极交叉有源图案的上部分并在器件隔离层上延伸。
在一示范实施方式中，半导体器件还包括设置在栅电极和有源图案之间的栅介电层，其中栅介电层沿栅电极的彼此对立的侧壁延伸并接触第一封盖图案的底表面。
在一示范实施方式中，有源图案在平行于衬底的顶表面的第一方向上延伸，其中栅电极和封盖结构在交叉第一方向的第二方向上延伸，当在平面图中观看时，栅电极重叠封盖结构。
在一示范实施方式中，第一封盖图案包括内部气隙。
在一示范实施方式中，气隙的下部宽度大于气隙的上部宽度。
在一示范实施方式中，气隙沿栅电极在平行于衬底的顶表面的方向上延伸。
根据本发明构思的一示范实施方式，一种半导体器件包括：具有有源图案的衬底；交叉有源图案的栅电极；以及覆盖栅电极的顶表面的第一封盖图案。第一封盖图案包括内部气隙，气隙的下部宽度大于气隙的上部宽度。
在一示范实施方式中，当在平面图中观看时，气隙位于第一封盖图案的中央。
在一示范实施方式中，半导体器件还包括覆盖第一封盖图案的顶表面的第二封盖图案，其中第二封盖图案的介电常数大于第一封盖图案的介电常数。
在一示范实施方式中，半导体器件还包括栅电极的彼此对立的侧壁上的栅间隔物，其中栅间隔物覆盖第一封盖图案和第二封盖图案的彼此对立的侧壁，第二封盖图案的顶表面与栅间隔物的顶表面共面。
在一示范实施方式中，有源图案在平行于衬底的顶表面的第一方向上延伸，其中栅电极和第一封盖图案在交叉第一方向的第二方向上延伸，位于第一封盖图案内部的气隙沿着栅电极在第二方向上延伸。
根据本发明构思的一示范实施方式，一种半导体器件包括：具有有源图案的衬底；限定有源图案的器件隔离层；交叉有源图案的栅电极；以及覆盖栅电极的顶表面的第一封盖图案，其中有源图案的上部分从位于器件隔离层的部分之间的有源图案的下部分突出，第一封盖图案包括形成的内部气隙，气隙的下部宽度大于气隙的上部宽度。
根据本发明构思的一示范实施方式，一种半导体器件包括：具有多个有源图案的半导体衬底；交叉有源图案的栅电极；位于栅电极上的第一陶瓷层；以及位于第一陶瓷层上的第二陶瓷层。第二陶瓷层的介电常数大于第一陶瓷层的介电常数。
在一实施方式中，第二陶瓷层完全覆盖第一陶瓷层的顶表面。
在一实施方式中，第一陶瓷层是SiCN或者SiOCN，第二陶瓷层是SiN。
在一实施方式中，气隙位于第一陶瓷层内。
在一实施方式中，气隙具有有第一宽度的第一部分和有第二宽度的第二部分，其中第二部分比第一部分更靠近衬底，第二宽度大于第一宽度。
附图说明
由以下参照附图的说明，本发明构思的示范实施方式将变得更明显，在附图中，
图1是根据本发明构思的示范实施方式的半导体器件的平面图；
图2是图1的第一逻辑单元的平面图，其被示出以提供对根据本发明构思的示范实施方式的半导体器件的说明；
图3A是沿图2的线I-I'和II-II'截取的截面图；
图3B是沿图2的线III-III'截取的截面图；
图4是沿图2的线III-III'截取的截面图，其被示出以提供对根据本发明构思的示范实施方式的半导体器件的说明；
图5A至5C是示出根据本发明构思的示范实施方式的半导体器件的截面图；
图6A至6B是示出根据本发明构思的示范实施方式的半导体器件的截面图；
图7A至13A和图7B至13B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图14是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图15A和15B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图16A和16B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图17是示意性框图，其示出包括根据本发明构思的示范实施方式的半导体器件的电子系统的示例；
图18是框图，其示出包括根据本发明构思的示范实施方式的半导体器件的电子装置的配置；
图19是根据本发明构思的示范实施方式的SRAM单元的电路图；以及
图20至22是透视图，其示出包括根据本发明构思的示范实施方式的半导体器件的多媒体装置。
具体实施方式
现在将参照附图更充分地说明本发明构思，在附图中示出了本发明构思的示范实施方式。然而，本发明构思的示范实施方式可以以许多不同的形式实施，而不应该被解释为限于在此阐明的实施方式。更确切地，这些实施方式被提供，使得本公开全面和完整，并向本领域普通技术人员充分传达本发明构思。附图中相同的附图标记表示相同的元件，因此将省略它们的说明。
将理解，当一元件被称为“连接到”或“联接到”另一元件时，它能直接连接到或联接到所述另一元件，或者可以存在居间元件。当在此使用时，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另行指示。在此参考截面图描述本发明构思的示例实施方式，所述截面图是示范实施方式的理想化实施方式(及中间结构)的示意图。因而，作为例如制造技术和/或公差的结果的相对于图示的形状的变化将被预见到。因此，本发明构思的示范实施方式不应该被解释为限于在此示出的区域的特定形状，而将包括例如由制造引起的形状上的偏差。例如，被示出为矩形的注入区域可以在其边缘具有圆化或弯曲的特征和/或注入浓度的梯度，而不是从注入区域至非注入区域的二元变化。同样地，通过注入形成的埋入区可以导致埋入区与通过其发生注入的表面之间的区域中的一些注入。因此，图中示出的区域在本质和它们的形状上是示意性的，不意欲限制示范实施方式的范围。
如通过本发明实体理解那样，根据在此说明的各种实施方式的器件和形成器件的方法可以在微电子器件诸如集成电路中实施，其中根据在此说明的各种实施方式的多个器件被集成在同一微电子器件中。因此，在此示出的截面图可以在微电子器件的两个不同的方向上被复制，这两个不同的方向不必是正交的。因此，包含根据在此说明的各种实施方式的器件的微电子器件的平面图可以包括基于微电子器件的功能的呈阵列和/或二维图案的多个器件。
根据微电子器件的功能，根据在此说明的各种实施方式的器件可以散布在其他器件中间。此外，根据在此说明的各种实施方式的微电子器件可以在可以与所述两个不同的方向正交的第三方向上被复制，以提供三维集成电路。
因此，在此示出的截面图(们)提供对于根据在此说明的各种实施方式的多个器件的支持，所述多个器件在平面图中沿两个不同的方向和/或在透视图中在三个不同的方向上延伸。例如，当在器件/结构的截面图中示出单个有源区时，该器件/结构可以包括在其上的多个有源区和晶体管结构(或存储单元结构、栅结构等等，视情况而定)，如同被器件/结构的平面图示出那样。
图1是根据本发明构思的示范实施方式的半导体器件的平面图。
参照图1，根据本发明构思的示范实施方式的半导体器件包括提供在衬底100上的多个逻辑单元C1、C2、C3和C4。在一实施方式中，衬底100由半导体材料形成。逻辑单元C1、C2、C3和C4中的每个包括多个晶体管。作为一示例，半导体器件包括第一逻辑单元C1、在第一方向D1上与第一逻辑单元C1间隔开的第二逻辑单元C2、在垂直于第一方向D1的第二方向D2上与第一逻辑单元C1间隔开的第三逻辑单元C3、以及在第二方向D2上与第二逻辑单元C2间隔开的第四逻辑单元C4。逻辑单元C1、C2、C3和C4中的每个可以包括通过器件隔离层104彼此分离的有源区。在一实施方式中，逻辑单元C1、C2、C3和C4中的每个包括通过器件隔离层104彼此分离的PMOSFET区PR和NMOSFET区NR。
作为一示例，PMOSFET区PR和NMOSFET区NR在第一方向D1上彼此间隔开。在一实施方式中，第一逻辑单元C1的PMOSFET区PR在第一方向D1上邻近第二逻辑单元C2的PMOSFET区PR。在以下说明中，逻辑单元可以被称为被配置为执行逻辑操作的单元，第一逻辑单元C1将作为这样的逻辑单元的一示例被说明。逻辑单元的数目可以相对于附图中示出的数目有各种变化。
图2是示出根据本发明构思的示范实施方式的半导体器件的平面图。例如，图2是图1的第一逻辑单元C1的平面图。在下文，将参照图1的第一逻辑单元C1说明本发明构思的各种实施方式，但是其他逻辑单元可以与第一逻辑单元C1实质上相同或者类似。图3A是沿图2的线I-I'和II-II'截取的截面图。图3B是沿图2的线III-III'截取的截面图。
参照图2、3A和3B，器件隔离层104设置在衬底100中以限定PMOSFET区PR和NMOSFET区NR。器件隔离层104可以形成在衬底100的上部分中。例如，器件隔离层104在图3A中被示为设置在衬底100的上表面上。作为一示例，器件隔离层104可以包括绝缘材料诸如氧化硅层。
在一实施方式中，PMOSFET区PR和NMOSFET区NR在平行于衬底100的顶表面的第一方向D1上彼此间隔开，且器件隔离层104介于其间。虽然给定逻辑单元中PMOSFET区PR和NMOSFET区NR中的每个在图1中被示为单个区，但PMOSFET区PR和NMOSFET区NR可以形成为包括通过器件隔离层104彼此分离的多个区。
在一实施方式中，多个有源图案AP提供在PMOSFET区PR和NMOSFET区NR上以在垂直于第一方向D1的第二方向D2上延伸。有源图案AP可以沿第一方向D1排列。有源图案AP具有第一导电类型。器件隔离层104可以限定有源图案AP。虽然分别提供在PMOSFET区PR和NMOSFET区NR上的有源图案AP的数目可以被显示为三个，但本发明构思的示范实施方式不限于此。
在一实施方式中，有源图案AP可以包括相对于器件隔离层104向上突出的有源鳍AF。更具体而言，每个有源鳍AF可以在垂直于衬底100的顶表面的第三方向D3上相对于器件隔离层104突出。如图3B所示，在一示范实施方式中，每个有源鳍AF包括源极/漏极区SD和夹置在源极/漏极区SD之间的沟道区CHR。源极/漏极区SD可以包括用于晶体管的源电极或者用于晶体管的漏电极。
根据本发明构思的示范实施方式，栅电极135设置在衬底100上以交叉有源图案AP。在一实施方式中，栅电极135分别与有源鳍AF的沟道区CHR交叠。栅电极135可以为直线形。栅电极135可以在第一方向D1上延伸，并与分别从有源图案突出的有源鳍AF交叉。
在一实施方式中，栅间隔物125设置在每个栅电极135的彼此对立的侧壁上。栅间隔物125可以沿着栅电极135在第一方向D1上延伸。在一实施方式中，栅间隔物125的顶表面位于比栅电极135的顶表面更高的高度。在一实施方式中，栅间隔物125的顶表面与第一层间绝缘层150和第二封盖图案143的顶表面共面。栅间隔物125可以包括氧化硅(SiO2)、碳氮化硅(SiCN)、碳氮氧化硅(SiCON)和氮化硅(SiN)中的至少一种。栅间隔物125可以包括包含氧化硅(SiO2)、碳氮化硅(SiCN)、碳氮氧化硅(SiCON)和氮化硅(SiN)中的至少一种的多层。
在一示范实施方式中，栅绝缘层134设置在栅电极135和衬底100之间以及在栅电极135和栅间隔物125之间。在一示范实施方式中，栅绝缘层134沿着栅电极135的底表面延伸。因此，栅绝缘层134可以覆盖沟道区CHR的顶表面和侧壁。在一实施方式中，栅绝缘层134从有源鳍AF水平地延伸并部分地覆盖器件隔离层104的顶表面。因此，器件隔离层104的顶表面的一些部分不被栅绝缘层134覆盖，但是可以被第一层间绝缘层150覆盖。
栅绝缘层134可以包括高k介电材料。高k介电材料是指具有高介电常数k的材料。例如，高k介电材料可以包括铪氧化物、铪硅氧化物、镧氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、锂氧化物、铝氧化物、铅钪钽氧化物和铌锌酸铅中的至少一种。
在一实施方式中，封盖结构145分别设置在栅电极135上。封盖结构145可以沿着栅电极135在第一方向D1上延伸。即，当在平面图中观看时，栅电极135可以重叠封盖结构145。在一实施方式中，封盖结构145包括顺序地层叠在栅电极135上的第一封盖图案141和第二封盖图案143。
在一实施方式中，第一封盖图案141完全地覆盖栅电极135的顶表面并在第一方向D1上延伸。在一实施方式中，第一封盖图案141具有平坦的顶表面，第一封盖图案141的彼此对立的侧壁直接接触栅间隔物125。在一实施方式中，第一封盖图案141的底表面直接接触栅电极135的顶表面。在一实施方式中，栅绝缘层134沿着栅电极135的彼此对立的侧壁延伸并直接接触第一封盖图案141的底表面。
第二封盖图案143可以完全地覆盖第一封盖图案141的顶表面并可以在第一方向D1上延伸。在一实施方式中，第二封盖图案143的底表面直接接触第一封盖图案141的顶表面。第二封盖图案143可以具有平坦的顶表面。第二封盖图案143的顶表面可以与第一层间绝缘层150的顶表面和栅间隔物125的顶表面共面。在一实施方式中，第二封盖图案143的彼此对立的侧壁直接接触栅间隔物125。第二封盖图案143的彼此对立的侧壁可以与第一封盖图案141的彼此对立的侧壁对齐。因此，第一封盖图案141和第二封盖图案143的侧壁可以彼此共面。在一实施方式中，第一封盖图案141和第二封盖图案143具有彼此基本上相同的宽度。
在一实施方式中，封盖结构145包括相对于第一层间绝缘层150和第二层间绝缘层155具有蚀刻选择性的材料。例如，第一封盖图案141和第二封盖图案143中的每个可以包括氮氧化硅(SiON)、碳氮化硅(SiCN)、碳氮氧化硅(SiCON)和氮化硅(SiN)中的至少一种。在一实施方式中，封盖结构145由能够以高于第一层间绝缘层150和第二层间绝缘层155的速率被蚀刻的材料制成。在一实施方式中，封盖结构145由技术陶瓷(technicalceramic)制成。
通常，高k介电材料对于蚀刻剂具有相对高的耐蚀刻性。在本发明构思的一示范实施方式中，当接触CA形成在衬底上时，第二封盖图案143保护栅电极135免受蚀刻损伤。因此，在一示范实施方式中，第二封盖图案143包括其介电常数高于第一封盖图案141的介电常数的材料。例如，第二封盖图案143可以包括氮化硅(SiN)，其介电常数高于碳氮化硅(SiCN)和碳氮氧化硅(SiCON)的介电常数。第一封盖图案141可以包括碳氮化硅(SiCN)或者碳氮氧化硅(SiCON)。在一实施方式中，第一封盖图案141是除了氮和硅之外还包括碳的化合物，或者是除了氮和硅之外还包括碳和氧的化合物。在一实施方式中，第二封盖图案143的介电常数是第一封盖图案141的介电常数的两倍或者至少两倍。
在源极/漏极区上形成接触期间，第二封盖图案143可以有效地保护栅电极135的上部分免受过蚀刻，因为第二封盖图案143包括相对高k的介电材料。因此，接触CA可以有效地相对于接触区自对准，而没有在接触CA和栅电极135之间发生短路的危险。此外，在栅电极135和封盖结构145之间，寄生电容可以减小，因为第一封盖图案141包括相对低介电常数的材料。因此，半导体器件的RC延迟可以被改善和最小化。
在本发明构思的一些实施方式中，每个封盖结构145包括顺序地层叠在栅电极135上的三个或更多个封盖图案。如上所述，本发明构思不局限于仅第一封盖图案141和第二封盖图案143。
在一实施方式中，源极/漏极区SD提供在每个栅电极135两侧的有源鳍AF中。源极/漏极区SD可以包括通过从有源图案AP开始的外延生长形成的外延图案。当在沿着第二方向D2的截面图中观看时，沟道区CHR的顶表面可以位于比源极/漏极区SD的底表面更高的高度处。源极/漏极区SD的顶表面可以位于与沟道区CHR的顶表面相同的高度或者比沟道区CHR的顶表面更高的高度。
在一实施方式中，源极/漏极区SD包括不同于衬底100的半导体元素。例如，源极/漏极区SD包括其晶格常数大于或者小于衬底100的晶格常数的半导体元素。在这种情况下，压应力或者张应力可以产生在沟道区CHR中，因为源极/漏极区SD包括不同于衬底100的半导体元素。作为一示例，当衬底100是硅衬底时，源极/漏极区可以包括硅锗(SiGe)或者锗(Ge)。在这种情况下，压应力可以产生在沟道区CHR中，具有该源极/漏极区SD的场效应晶体管可以是PMOSFET。在另一示例中，当衬底100是硅衬底时，源极/漏极区可以包括碳化硅(SiC)。在这种情况下，张应力可以产生在沟道区CHR中，具有该源极/漏极区SD的场效应晶体管可以是NMOSFET。在场效应晶体管工作时，沟道区CHR中载流子的迁移率可以通过在沟道区中引入压应力或者张应力而提高。在一实施方式中，源极/漏极区SD具有不同于有源图案AP的第二导电类型。
在一实施方式中，第一层间绝缘层150设置在衬底100上。在一实施方式中，第一层间绝缘层150覆盖栅间隔物125的彼此对立的侧壁和源极/漏极区SD。在一实施方式中，第一层间绝缘层150的顶表面与封盖结构145的顶表面以及栅间隔物的顶表面基本上共面。在一实施方式中，覆盖封盖结构145的第二层间绝缘层155设置在第一层间绝缘层150上。
在一实施方式中，接触CA穿过第一层间绝缘层150和第二层间绝缘层155设置在栅电极135的两侧，并电连接到源极/漏极区SD。例如，接触CA穿过第一层间绝缘层150和第二层间绝缘层155。接触CA之一可以连接到一个源极/漏极区SD，或者可以连接到多个源极/漏极区SD，但是不限于此。在一实施方式中，每个接触CA包括导电柱CP和围绕导电柱CP的阻挡层BL。在一实施方式中，阻挡层BL覆盖导电柱CP的侧壁和底表面。导电柱CP可以包括金属诸如钨。阻挡层BL可以包括金属氮化物诸如氮化钛(TiN)。
在一示范实施方式中，接触间隔物SP夹置在接触CA与第一和第二层间绝缘层150和155之间。在一实施方式中，每个接触间隔物SP围绕接触CA的侧壁。接触间隔物SP可以包括氧化硅(SiO2)、碳氮化硅(SiCN)、碳氮氧化硅(SiCON)和氮化硅(SiN)中的至少一种。接触间隔物SP可以防止接触CA和栅电极135之间的电短路。在一实施方式中，接触间隔物SP被省略。
在示范实施方式中，虽然未示出，但硅化物层(未示出)夹置在源极/漏极区SD和接触CA之间。即，接触CA可以通过硅化物层电连接到源极/漏极区SD。硅化物层可以包括金属硅化物，诸如钛硅化物、钽硅化物或者钨硅化物。
在一实施方式中，栅极接触CB和导线CBL提供在栅电极135的任何一个上。第一通路V1设置在栅极接触CB和导线CBL之间。导线CBL可以通过第一通路V1和栅极接触CB电连接到栅电极135中的任何一个，并施加信号到相应的栅电极135。在一实施方式中，第一逻辑单元C1包括位于PMOSFET区PR外的第一布线(wiring line)PW1和位于NMOSFET区NR外的第二布线PW2。在一实施方式中，第一布线PW1邻近PMOSFET区PR的第一侧，PMOSFET区PR的第一侧与PMOSFET区PR的第二侧相反，PMOSFET区PR的第二侧邻近NMOSFET区NR的第一侧。在一实施方式中，第二布线PW2邻近NMOSFET区NR的第二侧，NMOSFET区NR的第二侧与NMOSFET区NR的第一侧相反。在示范实施方式中，在PMOSFET区PR上的第一布线PW1用作用于传送漏电压或者电源电压(Vdd)的路径。在示范实施方式中，在NMOSFET区NR上的第二布线PW2用作用于传送源电压或者地电压(Vss)的路径。漏电压可以施加到漏极区/漏电极，源电压可以施加到源极区/源电极。
再参考图1和2，第一布线PW1和第二布线PW2可以平行于第二方向D2延伸，并可以被在第二方向D2上彼此相邻的逻辑单元共用。作为一示例，第一布线PW1可以被第一逻辑单元C1和第三逻辑单元C3共用。此外，第一布线PW1可以被分别提供在第一逻辑单元C1和第二逻辑单元C2中的PMOSFET区PR共用。
在示范实施方式中，第二通路V2提供在接触CA中的任何一个上。因此，源极/漏极区SD可以通过接触CA中的任何一个和第二通路V2电连接到第一布线PW1。类似地，NMOSFET区NR上的源极/漏极区SD可以通过接触CA中的任何一个和第三通路V3电连接到第二布线PW2。
图4是沿图2的线III-III′截取的截面图，其被示出以提供对根据本发明构思的示范实施方式的半导体器件的说明。在下面的说明中，先前参照图2以及图3A和3B说明的元件可以由类似的或者相同的附图标记标识而不重复其重合的说明。
参照图4，在接触CA与第一和第二层间绝缘层150和155之间，省略接触间隔物SP。此外，接触CA在栅电极135之间不对中。即，当在平面图中观看时，接触CA的一部分与栅电极135重叠。接触CA和栅电极135可以彼此间隔开，因为封盖结构145和栅间隔物125夹置在接触CA和栅电极135之间。
在一实施方式中，封盖结构145的至少一个第二封盖图案143直接接触接触CA中的至少一个。如先前参照图2以及图3A和3B说明的，第二封盖图案143可以具有相对高的耐蚀刻性。因此，虽然发生接触CA的不对中，但栅电极135可以被第二封盖图案143有效地保护。
图5A至5C是示出根据本发明构思的示范实施方式的半导体器件的截面图。图5A是沿图2的线I-I′和II-II′截取的截面图。图5B是沿图2的线III-III′截取的截面图。图5C是图5B中的部分M的放大截面图。在下面的说明中，先前参照图2以及图3A和3B说明的元件可以由类似的或者相同的附图标记标识而不重复其重合的说明。
参照图2和图5A至5C，先前参照图2和图3A和3B说明的封盖图案143被省略。即，第一封盖图案141可以覆盖栅电极135的顶表面，第一封盖图案141的顶表面可以与第一层间绝缘层150共面。
在一示范实施方式中，第一封盖图案141中的至少一个包括形成在其中的气隙AG或者空隙。气隙AG的上部分可以具有第一宽度W1，气隙AG的下部分可以具有第二宽度W2。在一实施方式中，第二宽度W2大于第一宽度W1。从上部分朝下部分其宽度逐渐地增加的气隙AG可以具有水滴形状。气隙AG可以沿着栅电极135和第一封盖图案141在第一方向D1上延伸。当在平面图中观看时，气隙AG可以位于第一封盖图案141的中心。
栅电极135和第一封盖图案141之间的寄生电容可以通过在第一封盖图案141的内部形成气隙而减小。因此，RC延迟现象能被减轻。
图6A和6B是示出根据本发明构思的示范实施方式的半导体器件的截面图。图6A是沿图2的线I-I′和II-II′截取的截面图。图6B是沿图2的线III-III′截取的截面图。在下面的说明中，先前参照图2至图5C说明的元件可以由类似的或者相同的附图标记标识而不重复其重合的说明。
在一示范实施方式中，第一封盖图案141中的至少一个包括形成在其中的气隙AG。其宽度从上部分朝下部分逐渐地增加的气隙AG可以具有水滴形状。此外，第二封盖图案143被提供为完全地覆盖第一封盖图案141。第一封盖图案141和第二封盖图案143一起形成封盖结构145。
根据本发明构思的实施方式的半导体器件可以改善RC延迟，因为气隙AG形成在封盖图案141中。此外，通过在第一封盖图案141上提供第二封盖图案143，栅电极135的上部分可以被有效地保护。
图7A至13A和图7B至13B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。图7A至13A是沿图2的线I-I′和II-II′截取的截面图，图7B至13B是沿图2的线III-III′截取的截面图。
参照图2以及图7A和7B，器件隔离沟槽105形成在衬底100上以限定有源图案AP。衬底100可以包括硅衬底、锗衬底、硅锗衬底或者化合物半导体衬底。在一实施方式中，有源图案AP被掺以第一导电类型掺杂剂。形成器件隔离沟槽105可以包括在衬底上形成掩模图案和利用掩模图案作为蚀刻掩模各向异性地蚀刻衬底。掩模图案包括顺序地层叠在衬底100上的第一掩模图案110和第二掩模图案115。在一示范实施方式中，器件隔离沟槽105被形成为具有至少约5的高宽比。器件隔离沟槽105的部分的宽度可以随着它们接近衬底100的上表面而变得越来越窄。因此，有源图案AP的部分越远离衬底的上表面，有源图案AP的部分的宽度可以变得越窄。
参照图2以及图8A和8B，器件隔离层104被形成为填充器件隔离沟槽105。形成器件隔离层104可以包括用绝缘层(例如氧化硅)填充器件隔离沟槽105、以及平坦化绝缘层从而暴露第一掩模图案110的顶表面。因此，器件隔离层104可以局部地形成在器件隔离沟槽105中。
参照图2以及图9A和9B，有源图案AP的上部区域(在下文，它被称为有源鳍AF)被暴露。在一示范实施方式中，有源鳍AF通过利用湿蚀刻工艺使器件隔离层104的上部分凹进而暴露。器件隔离层104可以相对于有源图案AP具有蚀刻选择性。第一掩模图案110可以在蚀刻器件隔离层104期间被去除。因此，有源鳍AF的顶表面可以被暴露。
牺牲栅图案106和掩模图案108被形成为顺序地层叠在有源鳍AF上。在一实施方式中，牺牲栅图案106和栅掩模图案108中的每个被形成为在交叉有源鳍AF的第一方向D1上延伸的形状(例如直线或条)。例如，牺牲栅图案106和栅掩模图案108可以通过图案化顺序地形成在有源鳍AF和器件隔离层104上的牺牲栅层(未示出)和栅掩模层(未示出)而形成。牺牲栅层可以包括多晶硅层，栅掩模层可以包括氮化硅层或者氮氧化硅层。
如图9B所示，栅间隔物125形成在每个牺牲栅图案106的彼此对立的侧壁上。栅间隔物125可以通过共形地形成间隔物层以覆盖衬底100上的牺牲栅图案106以及各向异性地蚀刻间隔物层而形成。栅间隔物125也可以形成为覆盖栅掩模图案108的侧壁。间隔物层可以包括氧化硅(SiO2)、碳氮化硅(SiCN)、碳氮氧化硅(SiCON)和氮化硅(SiN)中的至少一种。
参照图2以及图10A和10B，源极/漏极区SD形成在每个牺牲栅图案106的两侧。例如，源极/漏极区SD可以通过利用衬底100作为籽层的选择性外延生长工艺形成。选择性外延生长工艺可以包括化学气相沉积(CVD)工艺或者分子束外延(MBE)工艺。CVD是半导体工业中用来生产薄膜的化学工艺。在CVD中，晶片(衬底)被暴露于一个或多个挥发性前体，该挥发性前体在衬底表面上反应和/或分解以产生期望的沉积物。MBE是用于沉积单层的方法，其可以在高真空中进行并允许膜外延地生长。
首先，有源鳍AF可以利用栅掩模图案108和栅间隔物125作为蚀刻掩模被选择性地蚀刻。在蚀刻有源鳍AF之后，源极/漏极区SD可以利用暴露的有源图案AP作为籽层被形成。通过形成源极/漏极区，沟道区CHR可以限定在源极/漏极区之间。
在一实施方式中，源极/漏极区的顶表面位于比沟道区CHR的顶表面更高的高度。此外，源极/漏极区的顶表面可以具有不同于零的曲率。例如，源极/漏极区SD的顶表面可以具有向上凸的形状。
源极/漏极区SD可以包括不同于衬底100的半导体元素。例如，源极/漏极区SD可以包括其晶格常数大于或者小于衬底100的晶格常数的半导体元素。在这种情况下，压应力或者张应力可以产生在沟道区CHR中，因为源极/漏极区SD包括不同于衬底100的半导体元素。作为一示例，当衬底100是硅衬底时，源极/漏极区可以包括硅锗(SiGe)或者锗(Ge)。在这种情况下，压应力可以产生在沟道区CHR中，具有该源极/漏极区SD的场效应晶体管可以是PMOSFET。对于另外的示例，当衬底100是硅衬底时，源极/漏极区可以包括碳化硅(SiC)。在这种情况下，张应力可以产生在沟道区CHR中，具有该源极/漏极区SD的场效应晶体管可以是NMOSFET。在场效应晶体管工作时，沟道区CHR中的载流子的迁移率可以通过在沟道区中引入压应力或者张应力提高。
在一示范实施方式中，源极/漏极区SD被掺以不同于有源图案AP的第一导电类型的第二导电类型的掺杂剂。例如，第二导电类型的掺杂剂可以在形成源极/漏极区SD时被原位地掺杂。在另一示例中，在形成源极/漏极区SD之后，第二导电类型的掺杂剂可以被注入到源极/漏极区SD中。
可以形成覆盖源极/漏极区SD的第一层间绝缘层150。例如，第一层间绝缘层150可以形成在衬底100的整个区域上以覆盖牺牲栅图案106和栅掩模图案108。第一层间绝缘层150可以包括氧化硅层，并可以通过可流动化学气相沉积(FCVD)工艺形成。
第一层间绝缘层150可以被平坦化直到牺牲栅图案106的顶表面被暴露。层间绝缘层150的平坦化可以利用回蚀刻或者化学机械抛光(CMP)工艺进行。CMP，亦称为化学机械平坦化，是抛光工艺，其利用化学浆料制剂和机械抛光工艺来去除硅晶片上不需要的导电材料或者介电材料，从而实现接近平且光滑的表面，集成电路的层能形成在该表面上。栅掩模图案108可以通过平坦化工艺被去除，然后牺牲栅图案106的顶表面可以被暴露。栅间隔物125的上部分可以通过平坦化工艺被去除。因此，第一层间绝缘层150的顶表面可以与牺牲栅图案106的顶表面以及栅间隔物125的顶表面共面。
参照图2以及图11A和11B，牺牲栅图案106被栅结构取代。每个栅结构包括栅介电层134、栅电极135和封盖结构145(例如见图12A)。图11和11B中示出的封盖图案141是封盖结构145的一部分。
首先，图10A和10B中示出的牺牲栅图案106被去除以形成栅极沟槽TR。栅极沟槽TR可以通过选择性地去除牺牲栅图案106的蚀刻工艺形成。栅极沟槽TR可以由栅间隔物125限定。在一实施方式中，有源鳍AF的沟道区CHR被栅极沟槽TR暴露。栅极沟槽TR可以在第一方向D1上延伸，器件隔离层104的顶表面的一部分可以被栅极沟槽TR暴露。
在一实施方式中，栅介电层134和栅电极135形成在每个栅极沟槽TR中。栅介电层134可以被共形地形成在栅极沟槽TR中。栅介电层134可以通过原子层沉积(ALD)或者化学氧化法形成。ALD是基于气相化学工艺的顺序使用的薄膜沉积技术。ALD工艺可以依次施加与材料的表面反应的前体以允许薄膜被沉积。栅介电层134可以包括高k介电材料。高k介电材料可以包括铪氧化物、铪硅氧化物、镧氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、锂氧化物、铝氧化物、铅钪钽氧化物和铌锌酸铅中的至少一种。
栅电极层可以形成在栅介电层134上以填充栅极沟槽TR，然后栅电极层和栅介电层134可以被平坦化直到第一层间绝缘层150的顶表面被暴露。因此，栅介电层134和栅电极135可以局部地形成在栅极沟槽TR中。栅介电层134和栅电极135可以在第一方向D1上延伸。栅电极层可以包括导电金属氮化物(例如钛氮化物或者钽氮化物)和金属材料(例如钛、钽、钨、铜或者铝)中的至少一种。栅电极层可以通过沉积工艺诸如CVD或者溅射工艺形成。栅电极层和栅介电层134的平坦化工艺可以包括CMP工艺。
栅电极135的上部分可以被凹进到栅极沟槽TR中。因此，栅电极135的顶表面可以位于比栅极沟槽TR的顶表面(即，栅间隔物的顶表面)低的高度。在一示范实施方式中，在栅电极135的上部分被凹进之后，栅介电层134的位于比栅电极135的顶表面高的高度处的部分被去除。栅介电层134可以设置在栅电极135和有源鳍AF之间以及栅电极135和栅间隔物125之间。
第一封盖图案141可以分别形成在凹进的栅电极135上。例如，第一封盖层147可以形成为覆盖栅电极135的顶表面。第一封盖层147可以形成为完全地填充栅极沟槽TR的剩余部分。第一封盖层147可以通过ALD、等离子体增强CVD或者高密度等离子体CVD形成。第一封盖图案141可以通过将第一封盖层147的上部分凹进而形成在栅极沟槽TR中。凹进的第一封盖图案141的顶表面可以位于低于栅极沟槽TR的顶表面(即，栅间隔物的顶表面)的高度。
第一封盖层147可以由具有相对于第一层间绝缘层150和将在后面说明的第二层间绝缘层155的蚀刻选择性的材料形成。例如，第一封盖层147可以包括氮氧化硅(SiON)、碳氮化硅(SiCN)、碳氮氧化硅(SiCON)和氮化硅(SiN)中的至少一种。作为一示例，第一封盖层147可以包括其介电常数相对低的碳氮化硅层。
参照图2以及图12A至12B，第二封盖图案143分别形成在第一封盖图案141上。第二封盖图案143可以填充栅极沟槽TR的剩余部分。第一封盖图案141和第二封盖图案143可以构成封盖结构145。
例如，第二封盖层149可以形成为覆盖第一封盖图案141的顶表面。第二封盖层149可以形成为完全地填充栅极沟槽TR的剩余部分。在示范实施方式中，第二封盖层149可以通过ALD、等离子体增强CVD或者高密度等离子体CVD形成。第二封盖层149可以被平坦化直到第一层间绝缘层150和栅间隔物125的顶表面被暴露。因此，第二封盖图案143可以分别形成在第一封盖图案141上。第二封盖图案143可以具有平的顶表面。此外，第二封盖图案143的顶表面可以与第一层间绝缘层150和栅间隔物125的顶表面共面。
第二封盖层149可以由具有相对于第一层间绝缘层150和将在后面说明的第二层间绝缘层155的蚀刻选择性的材料形成。例如，第二封盖层149可以包括氮氧化硅(SiON)、碳氮化硅(SiCN)、碳氮氧化硅(SiCON)和氮化硅(SiN)中的至少一种。作为一示例，第二封盖层149可以包括其介电常数相对高的氮化硅层。
参照图2以及13A至13B，第二层间绝缘层155形成在第一层间绝缘层150和封盖结构145上。第二层间绝缘层155可以包括氧化硅层或者低k氧化物层。作为一示例，低k氧化物层可以包括掺杂有碳的氧化硅层诸如SiCOH。第二层间绝缘层155可以通过CVD工艺形成。
在一实施方式中，接触孔160被形成为穿过第二层间绝缘层155和第一层间绝缘层150并暴露源极/漏极区SD。接触孔160可以通过封盖结构145和栅间隔物125被自对准。接触孔160可以通过利用光致抗蚀剂图案(未示出)作为蚀刻掩模进行各向异性刻蚀工艺而形成。光致抗蚀剂图案(未示出)可以包括对应于接触孔160的开口(未示出)。
在形成接触孔的同时，源极/漏极区SD的上部分可以被部分地蚀刻。因此，源极/漏极区SD的上部分可以被凹进。
第二封盖图案143可以保护栅电极135的顶表面免受用于形成接触孔的蚀刻工艺影响。栅间隔物125可以保护栅电极135的彼此对立的侧壁以免受该蚀刻工艺影响。因此，接触孔160可以被有效地自对准从而不暴露栅电极135。此外，栅电极135和封盖结构145之间的寄生电容可以被减小，因为设置在第二封盖图案143下方的第一封盖图案141包括相对低介电常数的材料。因此，器件的RC延迟可以被改善。
在示范实施方式中，虽然未示出，但硅化物层(未示出)可以形成在由接触孔160暴露的源极/漏极区SD上。形成硅化物层可以包括在源极/漏极区SD上形成金属层和通过在金属层上进行热处理形成金属硅化物层。硅化物层可以包括钛硅化物、钽硅化物和钨硅化物中的至少一种。
回来参考图2以及3A至3B，接触间隔物SP可以形成为覆盖接触孔160的侧壁。形成接触间隔物SP可以包括共形地形成间隔物层从而不完全地填充接触孔160以及通过各向异性地蚀刻间隔物层在接触孔160中形成接触间隔物SP。
接触CA可以形成在接触孔160中。每个接触CA可以包括导电柱CP和围绕导电柱CP的阻挡层BL。阻挡层BL可以包括金属氮化物，例如钛氮化物。导电柱CP可以包括金属，例如钨。
图14是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。图14是沿图2的线III-III′截取的截面图。在下面的说明中，先前参照图7A至13A以及图7B至13B说明的元件可以由类似的或者相同的附图标记标识而不重复其重合的说明。
参照图14，接触孔160形成在图12A和12B的所得结构上以穿过第二层间绝缘层155和第一层间绝缘层150并暴露源极/漏极区SD的顶表面。接触孔160可以由于不对中而偏离栅电极135之间的中心。因此，至少一个接触孔160部分地暴露第二封盖图案143的顶表面以及栅间隔物125的顶表面和侧壁。当限定接触孔160的光致抗蚀剂图案(未示出)不对中时，封盖结构145可以在用于形成接触孔160的各向异性刻蚀工艺期间被损坏。在本发明构思的示范实施方式中，被接触孔160暴露的第二封盖图案143具有比第一封盖图案141高的介电常数和耐蚀刻性。因此，栅电极135的顶表面可以在各向异性刻蚀工艺期间被有效地保护而免受蚀刻损伤。
返回参考图4，接触CA可以形成在接触孔160中。每个接触CA可以包括导电柱CP和围绕导电柱CP的阻挡层BL。
图15A和15B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。图15A是沿图2的线I-I′和II-II′截取的截面图，图15B是沿图2的线III-III′截取的截面图。在下面的说明中，先前参照7A至13A以及图7B至13B说明的元件可以由类似的或者相同的附图标记标识而不重复其重合的说明。
参照图2、15A和15B，在图2、10A和10B的所得结构上去除牺牲栅图案106以形成栅极沟槽TR。栅介电层134和栅电极135可以形成在栅极沟槽TR中。栅电极135的顶表面可以位于比沟槽TR的顶表面低的高度。第一封盖层147可以形成为覆盖栅电极135的顶表面并填充栅极沟槽TR的剩余部分。第一封盖层147可以利用物理气相沉积(PVD)或者化学气相沉积(CVD)技术以提供差的台阶覆盖的方式被沉积。例如，第一封盖层147可以通过等离子体增强CVD或者高密度等离子体CVD技术形成。PVD使用物理过程诸如加热或者溅射来产生材料的蒸气，然后该材料的蒸气被沉积在需要涂覆的物体上。
在一实施方式中，栅极沟槽TR的侧壁上以及栅电极135的顶表面上的第一封盖层147的厚度彼此不同，因为第一封盖层147以提供差的台阶覆盖的方式被沉积。因此，在第一封盖层147的沉积期间，由第一封盖层147围绕的气隙AG或者空隙可以形成在栅极沟槽TR中的至少一个内。
在一实施方式中，沉积在栅极沟槽TR的侧壁上的第一封盖层147具有第一厚度T1，沉积在栅电极135的顶表面上的第一封盖层147具有第二厚度T2。在一示范实施方式中，第一厚度T1大于第二厚度T2。如图5C所示，气隙AG的上部分具有第一宽度W1，气隙AG的下部分具有第二宽度W2。在一实施方式中，第二宽度W2大于第一宽度W1。因此，其宽度从上部分朝下部分逐渐地增加的气隙AG可以具有水滴形状。
返回参考图2、5A和5B，第一封盖层147被平坦化直到第一层间绝缘层150和栅间隔物的顶表面被暴露。因此，第一封盖图案141可以形成为覆盖栅电极135的顶表面。气隙AG可以形成在每个第一封盖图案141的内部。栅电极135和第一封盖图案141之间的寄生电容可以通过在第一封盖图案141内部形成气隙而减小。因此，RC延迟现象可以减轻。
第二层间绝缘层155可以形成在第一层间绝缘层150和第一封盖图案141上。接触孔160可以形成为穿过第二层间绝缘层155和第一层间绝缘层150并暴露源极/漏极区SD。接触CA可以形成在接触孔160中。
图16A和16B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。图16A是沿图2的线I-I′和II-II′截取的截面图，图16B是沿图2的线III-III′截取的截面图。在下面的说明中，先前参照7A至13A和图15A以及图7B至13B和图15B说明的元件可以由类似的或者相同的附图标记标识而不重复其重合的说明。
参照图16A和16B，通过使图2、15A和15B的所得结构上的第一封盖层147的上部分凹进在栅电极135上形成第一封盖图案141。第一封盖图案141的顶表面可以位于低于栅极沟槽TR的顶表面的高度。至少一个第一封盖图案141可以在内部包括气隙AP。
第二封盖图案143可以形成在第一封盖图案141上。第二封盖图案143可以完全地填充栅极沟槽TR的剩余部分。第一封盖图案141和第二封盖图案143可以构成封盖结构145。例如，第二封盖层149可以形成为覆盖第一封盖图案141。之后，第二封盖图案143可以通过在第二封盖层149上进行平坦化而形成。
返回参考图2、6A和6B，第二层间绝缘层155可以形成在第一层间绝缘层150和封盖结构145上。接触孔160可以形成为穿过第二层间绝缘层155和第一层间绝缘层150并暴露源极/漏极区SD。接触CA可以形成在接触孔160中。
图17是示意性框图，其示出包括根据本发明构思的示范实施方式的半导体器件的电子系统的一示例。
参照图17，根据本发明构思的示范实施方式的电子系统1100包括控制器1110、输入/输出(I/O)单元1120、存储器件1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器件1130和接口单元1140中的至少两个可以通过数据总线1150彼此通信。数据总线1150可以相应于电信号通过其传送的路径。
控制器1110可以包括以下中的至少一个：微处理器、数字信号处理器、微控制器或者其他类似的逻辑器件。I/O单元1120可以包括小型键盘、键盘或者显示单元。存储器件1130可以储存数据和/或命令。存储器件1130可以包括非易失性存储器件诸如快闪存储器件、相变存储器件和/或磁存储器件。此外，存储器件1130可以还包括易失性存储器件。在这种情况下，存储器件1130可以包括包含根据本发明构思的示范实施方式的半导体器件的静态随机存取存储器(SRAM)器件。接口单元1140可以发送电数据到通信网络或者可以从通信网络接收电数据。接口单元1140可以以无线或者有线方式工作。例如，接口单元1140可以包括用于无线通信的天线或者用于有线和/或无线通信的收发器。虽然附图中未示出，但是电子系统1100可以还包括充当用于改善控制器1110的操作的高速缓冲存储器(cache memory)的快速DRAM器件和/或快速SRAM器件。根据本发明构思的示范实施方式的半导体器件可以被提供作为控制器1110和/或I/O单元1120的一部分。
图18是框图，其示出包括根据本发明构思的示范实施方式的半导体器件的电子装置的配置。
参照图18，电子装置1200包括半导体芯片1210。半导体芯片1210包括处理器1211、嵌入存储器1213和高速缓冲存储器1215。
处理器1211可以包括一个或更多个处理器核心C1-Cn。一个或更多个处理器核心C1-Cn可以处理数据和信号。处理器核心C1-Cn可以包括根据本发明构思的实施方式的半导体器件，例如参考图1示出的多个逻辑单元。
电子装置1200可以利用处理数据和信号来执行特定功能。处理器1211可以是应用处理器。
嵌入存储器1213可以与处理器1211交换第一数据DAT1。第一数据DAT1可以是正由一个或更多个处理器核心C1-Cn处理的或者将由一个或更多个处理器核心C1-Cn处理的数据。嵌入存储器1213可以管理第一数据DAT1。例如，嵌入存储器1213可以缓冲第一数据DAT1。即，嵌入存储器1213可以作为处理器1211的缓冲存储器或者工作存储器工作。
根据本发明构思的一实施方式，电子装置1200可以被应用到可穿戴装置。
嵌入存储器1213可以是SRAM。SRAM可以以比动态随机存取存储器(DRAM)更快的速度工作。当SRAM被嵌入半导体芯片1210时，电子装置1200可以具有小尺寸并可以高速工作。SRAM可以包括根据本发明构思的实施方式的半导体器件。
与一个或更多个处理器核心C1至Cn通信的高速缓冲存储器1215可以安装在半导体芯片1210上。高速缓冲存储器1215可以存储缓存数据DATc。缓存数据DATc可以是被用一个或更多个处理器核心C1至Cn处理的数据。高速缓冲存储器1215可以包括包含根据本发明构思的实施方式的半导体器件的SRAM。为便于理解，在图18中，高速缓冲存储器1215被示出为单独的部件。然而，本发明构思不限于此。例如，处理器1211可以被配置为包括高速缓冲存储器1215。
处理器1211、嵌入存储器1213和高速缓冲存储器1215可以基于各种接口协议传送数据。例如，处理器1211、嵌入存储器1213和高速缓冲存储器1215可以基于以下至少之一传送数据：通用串行总线(USB)、小型计算机系统接口(SCSI)、高速外部设备互连(PCI)、先进技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行连接SCSI(SAS)、电子集成驱动器(IDE)和通用闪存(UFS)。
图19是根据本发明构思的示范实施方式的SRAM单元的电路图。该SRAM单元可以应用于图18中示出的嵌入存储器1213和/或高速缓冲存储器1215。
参照图19，SRAM单元包括第一上拉晶体管TU1、第一下拉晶体管TD1、第二上拉晶体管TU2、第二下拉晶体管TD2、第一存取晶体管TA1和第二存取晶体管TA2。第一和第二上拉晶体管TU1和TU2是PMOS晶体管，第一和第二下拉晶体管TD1和TD2是NMOS晶体管。
第一上拉晶体管TU1的第一源极/漏极和第一下拉晶体管TD1的第一源极/漏极连接到第一节点N1。第一上拉晶体管TU1的第二源极/漏极连接到电源线Vcc，第一下拉晶体管TD1的第二源极/漏极连接到地线Vss。第一上拉晶体管TU1的栅极和第一下拉晶体管TD1的栅极彼此电连接。因此，第一上拉晶体管TU1和第一下拉晶体管TD1可以构成第一反相器。第一上拉晶体管TU1和第一下拉晶体管TD1的彼此连接的栅极可以相应于第一反相器的输入，第一节点可以相应于第一反相器的输出。
第二上拉晶体管TU2的第一源极/漏极和第二下拉晶体管TD2的第一源极/漏极可以连接到第二节点N2。第二上拉晶体管TU2的第二源极/漏极可以连接到电源线Vcc，第二下拉晶体管TD2的第二源极/漏极可以连接到地线Vss。第二上拉晶体管TU2的栅极和第二下拉晶体管TD2的栅极可以彼此电连接。因此，第二上拉晶体管TU2和第二下拉晶体管TD2可以构成第二反相器。第二上拉晶体管TU2和第二下拉晶体管TD2的彼此连接的栅极可以相应于第二反相器的输入，第二节点可以相应于第二反相器的输出。
彼此联接的第一反相器和第二反相器可以构成锁存结构。即，第一上拉晶体管TU1和第一下拉晶体管TD1的栅极可以电连接到第二节点N2，第二上拉晶体管TU2和第二下拉晶体管TD2的栅极可以电连接到第一节点N1。第一存取晶体管TA1的第一源极/漏极可以连接到第一节点N1，第一存取晶体管TA1的第二源极/漏极可以连接到第一位线BL1。第二存取晶体管TA2的第一源极/漏极可以连接到第二节点N2，第二存取晶体管TA2的第二源极/漏极可以连接到第二位线BL2。第一存取晶体管TA1和第二存取晶体管TA2的栅极可以连接到字线WL。因此，根据本发明构思的实施方式的SRAM单元可以被实现。
图20至22是示出包括根据本发明构思的示范实施方式的半导体器件的多媒体装置的图。图17的电子系统1100和/或图18的电子装置1200可以应用于图20中示出的移动电话或者智能电话2000，可以应用于图21中示出的平板或者智能平板3000，可以应用于图22中示出的笔记本计算机4000。
虽然已经结合附图中示出的实施方式说明了本发明构思，但其不限于此。对本领域技术人员明显的是，可以对其进行各种替换、变型和变化而不背离本发明构思的范围和精神。
本申请要求于2015年4月14日在韩国知识产权局提交的韩国专利申请No.10-2015-0052553的优先权，其公开通过引用全文合并于此。

Claims (25)

1.一种半导体器件，包括：
衬底；
有源图案，其设置在所述衬底上；
栅电极，其与所述有源图案交叉；以及
封盖结构，其设置在所述栅电极上，
其中所述封盖结构包括顺序地层叠在所述栅电极上的第一封盖图案和第二封盖图案，以及
其中所述第二封盖图案完全地覆盖所述第一封盖图案的顶表面，所述第二封盖图案的介电常数大于所述第一封盖图案的介电常数。
2.如权利要求1所述的半导体器件，其中所述第一封盖图案和所述第二封盖图案的侧壁彼此共面。
3.如权利要求1所述的半导体器件，其中所述第一封盖图案和所述第二封盖图案具有平坦的顶表面。
4.如权利要求1所述的半导体器件，其中所述第一封盖图案的宽度与所述第二封盖图案的宽度基本上相同。
5.如权利要求1所述的半导体器件，其中所述第一封盖图案包括SiCN或SiOCN，所述第二封盖图案包括SiN。
6.如权利要求1所述的半导体器件，还包括：
栅间隔物，其设置在所述栅电极的彼此对立的侧壁上，
其中所述栅间隔物的顶表面与所述第二封盖图案的顶表面共面。
7.如权利要求1所述的半导体器件，还包括：
源极区和漏极区，其形成在所述栅电极的两侧的所述有源图案上；以及接触，其设置在所述栅电极的两侧以被电连接到所述源极区和漏极区。
8.如权利要求7所述的半导体器件，其中所述第二封盖图案的所述顶表面接触所述接触中的至少一个。
9.如权利要求1所述的半导体器件，还包括：
器件隔离层，其在所述衬底上限定所述有源图案，
其中所述有源图案的上部分相对于所述器件隔离层向上突出，以及
其中所述栅电极与所述有源图案的所述上部分交叉并在所述器件隔离层上延伸。
10.如权利要求1所述的半导体器件，还包括：
栅介电层，其设置在所述栅电极和所述有源图案之间，
其中所述栅介电层还沿所述栅电极的彼此对立的侧壁延伸并接触所述第一封盖图案的底表面。
11.如权利要求1所述的半导体器件，
其中所述有源图案在平行于所述衬底的顶表面的第一方向上延伸，
其中所述栅电极和所述封盖结构在与所述第一方向交叉的第二方向上延伸，以及
其中当在平面图中观看时，所述栅电极重叠所述封盖结构。
12.如权利要求1所述的半导体器件，其中所述第一封盖图案包括内部气隙。
13.如权利要求12所述的半导体器件，其中所述气隙的下部宽度大于所述气隙的上部宽度。
14.如权利要求12所述的半导体器件，其中所述气隙沿着所述栅电极在平行于所述衬底的顶表面的方向上延伸。
15.一种半导体器件，包括：
衬底，其包括有源图案；
栅电极，其与所述有源图案交叉；以及
第一封盖图案，其覆盖所述栅电极的顶表面，
其中所述第一封盖图案包括内部气隙，所述气隙的下部宽度大于所述气隙的上部宽度。
16.如权利要求15所述的半导体器件，其中当在平面图中观看时，所述气隙位于所述第一封盖图案的中心。
17.如权利要求15所述的半导体器件，还包括：
第二封盖图案，其覆盖所述第一封盖图案的顶表面，
其中所述第二封盖图案的介电常数大于所述第一封盖图案的介电常数。
18.如权利要求17所述的半导体器件，还包括：
在所述栅电极的彼此对立的侧壁上的栅间隔物，
其中所述栅间隔物覆盖所述第一封盖图案的彼此对立的侧壁和所述第二封盖图案的彼此对立的侧壁，所述第二封盖图案的顶表面与所述栅间隔物的顶表面共面。
19.如权利要求15所述的半导体器件，
其中所述有源图案在平行于所述衬底的顶表面的第一方向上延伸，
其中所述栅电极和所述第一封盖图案在与所述第一方向交叉的第二方向上延伸，以及
其中位于所述第一封盖图案内部的所述气隙沿所述栅电极在所述第二方向上延伸。
20.一种半导体器件，包括：
衬底，其包括有源图案；
器件隔离层，其限定所述有源图案；
栅电极，其与所述有源图案交叉；以及
第一封盖图案，其覆盖所述栅电极的顶表面，
其中所述有源图案的上部分相对于所述器件隔离层向上突出，以及
其中所述第一封盖图案包括气隙，所述气隙的下部宽度大于所述气隙的上部宽度。
21.一种半导体器件，包括：
半导体衬底，其包括多个有源图案；
栅电极，其与所述有源图案交叉；
第一陶瓷层，其位于所述栅电极上；以及
第二陶瓷层，其位于所述第一陶瓷层上，
其中所述第二陶瓷层的介电常数大于所述第一陶瓷层的介电常数。
22.如权利要求21所述的半导体器件，其中所述第二陶瓷层完全地覆盖所述第一陶瓷层的顶表面。
23.如权利要求21所述的半导体器件，其中所述第一陶瓷层是SiCN或SiOCN，所述第二陶瓷层是SiN。
24.如权利要求21所述的半导体器件，其中气隙位于所述第一陶瓷层内。
25.如权利要求24所述的半导体器件，其中所述气隙具有有第一宽度的第一部分和有第二宽度的第二部分，其中所述第二部分比所述第一部分更靠近所述衬底，所述第二宽度大于所述第一宽度。
CN201610228052.3A 2015-04-14 2016-04-13 半导体器件 Active CN106057804B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150052553A KR102317651B1 (ko) 2015-04-14 2015-04-14 반도체 소자 및 이의 제조 방법
KR10-2015-0052553 2015-04-14

Publications (2)

Publication Number Publication Date
CN106057804A true CN106057804A (zh) 2016-10-26
CN106057804B CN106057804B (zh) 2022-02-01

Family

ID=57128950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228052.3A Active CN106057804B (zh) 2015-04-14 2016-04-13 半导体器件

Country Status (4)

Country Link
US (1) US10043873B2 (zh)
KR (1) KR102317651B1 (zh)
CN (1) CN106057804B (zh)
TW (1) TWI753856B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231689A (zh) * 2016-12-09 2018-06-29 三星电子株式会社 制造半导体器件的方法
CN110875305A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件
WO2023045356A1 (zh) * 2021-09-26 2023-03-30 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140201162A1 (en) 2013-01-11 2014-07-17 Commvault Systems, Inc. Systems and methods to restore selected files from block-level backup for virtual machines
KR102432280B1 (ko) * 2015-07-31 2022-08-12 삼성전자주식회사 반도체 소자
US9748380B1 (en) 2016-06-29 2017-08-29 International Business Machines Corporation Vertical transistor including a bottom source/drain region, a gate structure, and an air gap formed between the bottom source/drain region and the gate structure
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
KR102615775B1 (ko) * 2017-01-31 2023-12-20 에스케이하이닉스 주식회사 반도체 장치
KR102276650B1 (ko) 2017-04-03 2021-07-15 삼성전자주식회사 반도체 소자의 제조 방법
KR102307127B1 (ko) * 2017-06-14 2021-10-05 삼성전자주식회사 반도체 소자
KR102320047B1 (ko) * 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10164053B1 (en) * 2017-08-31 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10867986B2 (en) * 2017-11-24 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having fin structure
US10573724B2 (en) 2018-04-10 2020-02-25 International Business Machines Corporation Contact over active gate employing a stacked spacer
KR102585881B1 (ko) * 2018-06-04 2023-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US11264284B2 (en) * 2019-06-20 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
DE102020114875B4 (de) 2019-08-30 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-vorrichtung und verfahren
US11456383B2 (en) 2019-08-30 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a contact plug with an air gap spacer
US11282920B2 (en) * 2019-09-16 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with air gap on gate structure and method for forming the same
US11817485B2 (en) 2020-06-23 2023-11-14 Taiwan Semiconductor Manufacturing Company Limited Self-aligned active regions and passivation layer and methods of making the same
KR20220005746A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 반도체 장치
TWI749727B (zh) * 2020-08-24 2021-12-11 力晶積成電子製造股份有限公司 動態隨機存取記憶體及其形成方法
US11894435B2 (en) 2020-10-15 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug structure of semiconductor device and method of forming same
KR20220067590A (ko) * 2020-11-16 2022-05-25 삼성전자주식회사 반도체 소자
US11640941B2 (en) * 2021-02-25 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including metal gate protection and methods of fabrication thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070398A1 (en) * 2000-12-11 2002-06-13 Samsung Electronics Co., Ltd. Semiconductor memory device using double layered capping pattern and semiconductor memory device formed thereby
CN101621074A (zh) * 2008-07-04 2010-01-06 海力士半导体有限公司 半导体器件及其制造方法
US20100136762A1 (en) * 2008-11-28 2010-06-03 Sven Beyer Enhancing integrity of a high-k gate stack by protecting a liner at the gate bottom during gate head exposure
CN102148197A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 半导体器件的制造方法
CN102479811A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 非易失性存储器件及其制造方法
CN103456768A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 深沟槽中具有气隙的半导体隔离结构
CN103681331A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103715134A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369423B2 (en) 1998-03-03 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device with a thin gate stack having a plurality of insulating layers
JP3961211B2 (ja) 2000-10-31 2007-08-22 株式会社東芝 半導体装置の製造方法
KR100521384B1 (ko) * 2003-11-17 2005-10-12 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100672826B1 (ko) 2004-12-03 2007-01-22 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
TWI292939B (en) * 2006-01-09 2008-01-21 Powerchip Semiconductor Corp Method of fabricating contact and non-volatile memory
CN102148158B (zh) 2010-02-09 2013-03-27 中国科学院微电子研究所 一种体接触器件结构及其制造方法
US8629511B2 (en) * 2012-05-15 2014-01-14 International Business Machines Corporation Mask free protection of work function material portions in wide replacement gate electrodes
US9034703B2 (en) 2012-09-13 2015-05-19 International Business Machines Corporation Self aligned contact with improved robustness
US8778789B2 (en) * 2012-11-30 2014-07-15 GlobalFoundries, Inc. Methods for fabricating integrated circuits having low resistance metal gate structures
US8906754B2 (en) 2013-03-15 2014-12-09 Globalfoundries Inc. Methods of forming a semiconductor device with a protected gate cap layer and the resulting device
US9165928B2 (en) 2013-06-14 2015-10-20 Globalfoundries Inc. Methods of forming gate structures for CMOS based integrated circuit products and the resulting devices
US9153498B2 (en) 2013-07-22 2015-10-06 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US9070711B2 (en) 2013-08-02 2015-06-30 Globalfoundries Inc. Methods of forming cap layers for semiconductor devices with self-aligned contact elements and the resulting devices
US9331072B2 (en) * 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same
KR102245130B1 (ko) 2014-10-29 2021-04-29 삼성전자 주식회사 라이징 부 및 리세스 부를 갖는 컨택 패턴을 포함하는 반도체 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070398A1 (en) * 2000-12-11 2002-06-13 Samsung Electronics Co., Ltd. Semiconductor memory device using double layered capping pattern and semiconductor memory device formed thereby
CN101621074A (zh) * 2008-07-04 2010-01-06 海力士半导体有限公司 半导体器件及其制造方法
US20100136762A1 (en) * 2008-11-28 2010-06-03 Sven Beyer Enhancing integrity of a high-k gate stack by protecting a liner at the gate bottom during gate head exposure
CN102148197A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 半导体器件的制造方法
CN102479811A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 非易失性存储器件及其制造方法
CN103456768A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 深沟槽中具有气隙的半导体隔离结构
CN103681331A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103715134A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231689A (zh) * 2016-12-09 2018-06-29 三星电子株式会社 制造半导体器件的方法
CN108231689B (zh) * 2016-12-09 2023-04-18 三星电子株式会社 制造半导体器件的方法
CN110875305A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件
WO2023045356A1 (zh) * 2021-09-26 2023-03-30 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
KR102317651B1 (ko) 2021-10-27
TWI753856B (zh) 2022-02-01
US10043873B2 (en) 2018-08-07
KR20160122909A (ko) 2016-10-25
TW201701469A (zh) 2017-01-01
CN106057804B (zh) 2022-02-01
US20160308008A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
CN106057804A (zh) 半导体器件
US11133392B2 (en) Semiconductor device
CN109417077B (zh) 使用梳状路由结构以减少金属线装载的存储器件
CN110192269A (zh) 三维nand存储器件与多个功能芯片的集成
US9362397B2 (en) Semiconductor devices
US11437400B2 (en) Three-dimensional memory device and fabricating method thereof
US9368597B2 (en) Semiconductor devices and methods of manufacturing the same
US11069684B1 (en) Stacked field effect transistors with reduced coupling effect
CN109417073A (zh) 使用梳状路由结构以减少金属线装载的存储器件
CN106876397A (zh) 三维存储器及其形成方法
CN108124495A (zh) 具有金属和硅化物控制栅极的三维存储器装置
WO2017213721A1 (en) Within-array through-memory-level via structures and method of making thereof
CN110506334A (zh) 具有深隔离结构的三维存储器件
CN106206595A (zh) 半导体器件及其制造方法
CN106169472A (zh) 具有多个栅结构的半导体器件
CN106024888A (zh) 包括面积增加的接触件的半导体器件
CN106257689A (zh) 半导体器件及其制造方法
CN104810402A (zh) 半导体器件及其制造方法
US10002788B2 (en) Methods of fabricating semiconductor devices
KR20140095657A (ko) 반도체 소자 및 그 제조 방법
CN110137137A (zh) 包括金属氧化物半导体晶体管的集成电路半导体器件
KR100779638B1 (ko) 비휘발성 메모리 어레이 구조
CN111403410B (zh) 存储器及其制备方法
KR20140086640A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN208738260U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant