CN103681681B - 双位元闪存及其制造方法和操作方法 - Google Patents
双位元闪存及其制造方法和操作方法 Download PDFInfo
- Publication number
- CN103681681B CN103681681B CN201210356765.XA CN201210356765A CN103681681B CN 103681681 B CN103681681 B CN 103681681B CN 201210356765 A CN201210356765 A CN 201210356765A CN 103681681 B CN103681681 B CN 103681681B
- Authority
- CN
- China
- Prior art keywords
- sonos memory
- grid structure
- grid
- memory
- wordline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 317
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000001413 cellular effect Effects 0.000 claims abstract description 52
- 238000010276 construction Methods 0.000 claims abstract description 52
- 239000010410 layer Substances 0.000 claims description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 74
- 229920005591 polysilicon Polymers 0.000 claims description 56
- 239000011229 interlayer Substances 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 17
- 238000007667 floating Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 238000006396 nitration reaction Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 12
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- VLQGDKKHHCKIOJ-UHFFFAOYSA-N NNOS Chemical compound NNOS VLQGDKKHHCKIOJ-UHFFFAOYSA-N 0.000 description 4
- DCRGHMJXEBSRQG-UHFFFAOYSA-N 1-[1-(cyclooctylmethyl)-5-(hydroxymethyl)-3,6-dihydro-2H-pyridin-4-yl]-3-ethyl-2-benzimidazolone Chemical compound O=C1N(CC)C2=CC=CC=C2N1C(CC1)=C(CO)CN1CC1CCCCCCC1 DCRGHMJXEBSRQG-UHFFFAOYSA-N 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000036301 sexual development Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种双位元闪存，包括两个位于同一有源区中且相邻的SONOS存储器以及位于两个SONOS存储器之间的选择管，选择管的栅极结构的位置和尺寸直接由两个SONOS存储器之间的两个相邻侧墙自对准定义。本发明还公开了一种双位元闪存的制造方法。本发明还公开了一种双位元闪存的操作方法。本发明能实现一个单元结构中存储两位数据，不仅能够提高存储密度、缩小器件面积，还能防止两位数据之间的干扰，提高数据的可靠性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种双位元闪存；本发明还涉及一种双位元闪存的制造方法；本发明还涉及一种双位元闪存的操作方法。
背景技术
嵌入式非挥发行存储器（NVM）技术发性发展至今，主要有浮栅（floatinggate）技术、分压栅(splitgate)技术以及SONOS（Silicon-Oxide-Nitride-Oxide-Silicon，硅氧化氮氧化硅）技术。浮栅型NVM相对于其他技术有着更高数据保持能力的优势，但却在尺寸减小方面面临困难。SONOS技术应用广泛，具有操作电压低，速度快，容量大等优点。随着移动互联网技术的高速发展，尤其是以移动终端为主要市场应用的半导体市场快速崛起，其中代表的新兴半导体是以触摸屏控制为应用集成了微处理器，CODE存储，高压等。
如图1所述，是现有单位元（SLC）闪存的单元结构示意图；现有单位元闪存的单元结构包括一个SONOS储存管和一个选择管，SONOS储存管和一个选择管的半导体衬底如硅衬底上形成有深N阱101，在深N阱101上形成有P阱102，通过浅沟槽隔离结构对P型102进行隔离形成有源区。选择管为一NMOS晶体管，其栅极结构包括形成于有源区表面上的栅极氧化层103和栅极多晶硅105a；SONOS储存管栅极结构包括形成于有源区表面上的ONO层104和栅极多晶硅105b；ONO层104由依次形成于有源区表面的第一氧化层、第二氮化层和第三氧化物层叠加而成，ONO层104的第二氮化层用于存储信息；栅极多晶硅105a和栅极多晶硅105b由同一层多晶硅光刻刻蚀形成。在选择管和SONOS储存管的栅极结构两侧分别形成轻掺杂漏区106和源漏区107，其中位于选择管和SONOS储存管的两个相邻的栅极结构之间的源漏区107共用。在选择管和SONOS储存管的栅极结构的侧面形成有侧墙108。层间膜110将选择管和SONOS储存管的栅极结构以及栅极结构外端源漏区107都覆盖，在层间膜110中形成有接触孔，接触孔使SONOS储存管的栅极结构的远离选择管的源漏区107和位线相连、使选择管的栅极结构的远离SONOS储存管的源漏区107和源线相连、使栅极多晶硅105a和第一字线相连、使栅极多晶硅105b和第二字线相连。通过第二字线和位线之间加电压可以实现SONOS储存管的写入和擦除，如写入时在第二字线上加正电压、在位线以及P阱102上加负电压，利用第二字线和位线所对应的源漏区107之间的电压差实现电子通过FN隧穿进入到ONO层104中。通过第一字线加不同电压可以使选择管的沟道导通或关断从而实现对SONOS储存管的选通或关断，当选择管的沟道导通时，通过第二字线浮置，在位线和源线之间加上读取电压可以实现对存储于SONOS储存管中的信息的读取。
如图1所示，现有单位元闪存的存储单元的宽度由位于两个接触孔的中心位置决定即位线（BL）所对应的接触孔到源线（SL）所对应的接触孔之间的中心位置决定，故该存储单元宽度包含了一个接触孔111尺寸，位线和源接触孔111与对应的栅极多晶硅105a或105b的距离，存储管的栅极多晶硅105b尺寸，选择管的栅极多晶硅105a尺寸，以及栅极多晶硅105a和105b的间距决定。
双晶体管的SONOS技术是目前主流的存储器，而在其基础上形成的双位元存储器（MLC）是在现有的单位元上的技术创新，在几乎同样的单元面积存储数据从一位变为两位，同等密度的存储器容量面积减小50%，大幅降低了成本和竞争力。如图2所示，是现有双位元闪存的单元结构示意图；现有双位元闪存的单元结构由一个晶体管组成，其半导体衬底如硅衬底上形成有深N阱201，在深N阱201上形成有P阱202，通过浅沟槽隔离结构对P型202进行隔离形成有源区。在有源区上形成该晶体管的栅极介质层，在栅极介质层的两端各有一个ONO层203和204，ONO层203和204都是由依次形成于有源区表面的第一氧化层、第二氮化层和第三氧化物层叠加而成，ONO层203和204的第二氮化层用于存储信息。在栅极介质层上形成有栅极多晶硅205，栅极多晶硅205的侧壁形成有侧墙208，在栅极多晶硅205的两侧依次形成有轻掺杂漏区206和源漏区207，层间膜209形成于半导体衬底的正面并将栅极多晶硅205以及栅极多晶硅205外侧的源漏区207覆盖。在栅极多晶硅205通过接触孔210和字线相连，ONO层203一侧的源漏区207通过接触孔和第一电极相连、ONO层204一侧的源漏区207通过接触孔和第二电极相连。ONO层203为存储单元一、ONO层204为存储单元二，则第一电极能作为第一位线或第二源线，第二电极能作为第一源线或第二位线。
比较图2和图1可以看出，图2中的存储单元的宽度为第一电极所对应的接触孔和第二电极所对应的接触孔之间的距离，包括了一个接触孔的宽度，两个接触孔和对应的栅极多晶硅的距离，以及栅极多晶硅的宽度。所以现有双位元闪存的单元结构不仅尺寸小，而且还能在一个单元结构中存储两位信息。但是现有双位元闪存的单元结构的一个缺点是，ONO层203和ONO层204之间距离较小，两个存储单元之间容易产生干扰，从而使数据的可靠性受到影响。
发明内容
本发明所要解决的技术问题是提供一种双位元闪存，能实现一个单元结构中存储两位数据，不仅能够提高存储密度、缩小器件面积，还能防止两位数据之间的干扰，提高数据的可靠性。为此，本发明还提供一种双位元闪存的制造方法。本发明还提供一种双位元闪存的操作方法。
为解决上述技术问题，本发明提供的双位元闪存的单元结构包括：第一SONOS存储器、第二SONOS存储器以及选择管。所述第一SONOS存储器的栅极结构包括由依次形成于有源区表面的第一氧化层、第二氮化层和第三氧化物层组成的ONO层、以及形成于所述ONO层表面的第一栅极多晶硅。所述第二SONOS存储器的栅极结构也包括形成于有源区表面的ONO层以及形成于所述ONO层表面的第一栅极多晶硅。所述第一SONOS存储器和所述第二SONOS存储器的栅极结构都位于同一有源区上且相隔一段距离，在所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧面上都形成有侧墙。所述选择管的栅极结构形成于所述第一SONOS存储器和所述第二SONOS存储器的栅极结构之间的有源区上方，所述选择管的栅极结构包括形成于所述有源区表面的栅极氧化层和形成于所述栅极氧化层表面的第二栅极多晶硅，所述选择管的栅极结构的位置和尺寸由所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的两个相邻的侧墙自对准定义。所述第一SONOS存储器和所述第二SONOS存储器的栅极结构在所述选择管的栅极结构的两侧呈对称结构。在所述第一SONOS存储器的远离所述选择管一侧的有源区中形成有第一轻掺杂漏区和第一源漏区，所述第一轻掺杂漏区和所述第一SONOS存储器的栅极结构的第一栅极多晶硅的外侧边缘自对准，所述第一源漏区和所述第一SONOS存储器的栅极结构的侧墙的外侧边缘自对准。在所述第二SONOS存储器的远离所述选择管一侧的有源区中形成有第二轻掺杂漏区和第二源漏区，所述第二轻掺杂漏区和所述第二SONOS存储器的栅极结构的第一栅极多晶硅的外侧边缘自对准，所述第二源漏区和所述第二SONOS存储器的栅极结构的侧墙的外侧边缘自对准。所述第一源漏区的上方通过接触孔引出第一电极，该第一电极为所述第一SONOS存储器的位线或所述第二SONOS存储器的源线；所述第二源漏区的上方通过接触孔引出第二电极，该第二电极为所述第一SONOS存储器的源线或所述第二SONOS存储器的位线。所述第一轻掺杂漏区、所述第一源漏区、所述第二轻掺杂漏区和所述第二源漏区都为N型掺杂；在所述有源区中形成有P阱，所述第一SONOS存储器和所述第二SONOS存储器的ONO层以及所述栅极氧化层都和所述P阱相接触，被所述第一SONOS存储器、所述第二SONOS存储器和所述选择管的栅极结构所覆盖的所述P阱用于形成一沟道实现所述第一源漏区和所述第二源漏区之间的电连接；所述第一SONOS存储器的第一栅极多晶硅通过接触孔和第一字线连接、所述第二SONOS存储器的第一栅极多晶硅通过接触孔和第二字线连接、所述选择管的第二栅极多晶硅通过接触孔和第三字线连接；所述有源区中的所述P阱通过接触孔和P阱电极连接。
进一步的改进是，所述选择管的栅极结构所覆盖的所述P阱表面形成有阈值电压调整注入区，用于调整所述选择管形成沟道的阈值电压。
为解决上述技术问题，本发明提供的双位元闪存的制造方法包括如下步骤：
步骤一、在硅衬底上形成浅沟槽隔离，由所述浅沟槽隔离定义出所述有源区。
步骤二、采用光刻工艺定义出所述P阱的形成位置，通过离子注入和推阱工艺在所述有源区中形成所述P阱。
步骤三、在所述有源区表面依次形成所述第一氧化层、所述第二氮化层、所述第三氧化物层和所述第一栅极多晶硅；其中所述第一氧化层、所述第二氮化层和所述第三氧化物层组成所述ONO层。
步骤四、采用光刻刻蚀工艺依次对所述第一栅极多晶硅和所述ONO层进行刻蚀形成所述第一SONOS存储器和所述第二SONOS存储器的栅极结构。
步骤五、进行N型的轻掺杂漏区离子注入同时形成所述第一轻掺杂漏区和所述第二轻掺杂漏区，所述轻掺杂漏区离子注入以所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的第一栅极多晶硅的外侧边缘为自对准边缘。
步骤六、在所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧面形成侧墙；由所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的两个相邻的侧墙自对准定义出所述选择管的栅极结构的形成区域。
步骤七、用光刻胶覆盖所述选择管的栅极结构的形成区域。
步骤八、进行N型的源漏离子注入同时形成所述第一源漏区和所述第二源漏区，所述源漏离子注入以所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧墙的外侧边缘为自对准边缘；所述选择管的栅极结构的形成区域被光刻胶保护而不注入源漏离子。
步骤九、去除所述选择管的栅极结构的形成区域的光刻胶，在所述硅衬底正面淀积第一层间膜，该第一层间膜覆盖于所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的表面以及所述第一SONOS存储器和所述第二SONOS存储器的栅极结构之外的所述浅沟槽隔离和所述有源区表面。
步骤十、采用光刻刻蚀工艺将所述选择管的栅极结构的形成区域的所述第一层间膜去除。
步骤十一、在所述硅衬底正面依次淀积栅极氧化层和第二栅极多晶硅；所述栅极氧化层和所述第二栅极多晶硅覆盖于所述选择管的栅极结构的形成区域的有源区表面和所述选择管的栅极结构的形成区域外的所述第一层间膜表面。
步骤十二、对所述第二栅极多晶硅进行反刻，使所述第二栅极多晶硅仅保留在所述选择管的栅极结构的形成区域。
步骤十三、在所述硅衬底正面淀积第二层间膜，所述第二层间膜覆盖于所述第一层间膜和所述第二栅极多晶硅表面。
步骤十四、形成接触孔并分别形成所述第一电极、所述第二电极、所述第一字线、所述第二字线、所述第三字线和所述P阱电极。
进一步的改进是，步骤十一中在淀积所述栅极氧化层之前，还包括在所述硅衬底正面进行阈值电压调整注入并在所述选择管的栅极结构的形成区域的所述P阱表面形成所述阈值电压调整注入区。
进一步的改进是，所述双位元闪存和CMOS器件集成在一起制备，所述CMOS器件包括NMOS器件和PMOS器件，还包括如下形成所述CMOS器件的步骤：
在步骤一形成所述有源区之后，包括在所述CMOS器件的形成区域分别进行NMOS器件的阈值电压调整注入和PMOS器件的阈值电压调整注入的步骤。
在步骤三中还包括在所述CMOS器件的形成区域形成所述CMOS器件的栅极介质层和所述第一栅极多晶硅的步骤，所述CMOS器件的栅极介质层和所述ONO层分开进行生长，所述第一栅极多晶硅同时进行生长。
步骤四中的光刻同时定义出所述CMOS器件的栅极结构图形，采用刻蚀工艺形成由所述栅极介质层和所述第一栅极多晶硅组成的所述CMOS器件的栅极结构。
步骤五中的N型的轻掺杂漏区离子注入同时也形成于所述NNOS器件的栅极结构的两侧，还包括所述PMOS器件的栅极结构两侧的有源区中进行P型的轻掺杂漏区离子注入的步骤。
步骤六中同时在所述NMOS器件和所述PMOS器件的栅极结构的侧面形成侧墙。
步骤八中的N型的源漏离子注入同时也形成于所述NNOS器件的栅极结构的两侧，还包括所述PMOS器件的栅极结构两侧的有源区中进行P型的源漏离子注入的步骤。
步骤九中的所述第一层间膜也形成于所述CMOS器件的栅极结构的表面和该栅极结构外的所述浅沟槽隔离和所述有源区表面。
步骤十四中包括形成所述CMOS器件的接触孔以及形成所述CMOS器件的源极、漏极和栅极的步骤。
为解决上述技术问题，本发明提供的双位元闪存的操作方法包括对：对所述双位元闪存的单元结构进行擦除、写入和读取操作。
对所述双位元闪存的单元结构进行擦除操作时需要对所述第一SONOS存储器和所述第二SONOS存储器同时进行擦除，擦除操作时所述双位元闪存的单元结构的偏置电压为：在所述第一电极和所述第二电极上偏置第一正电压，在所述第一字线和第二字线上偏置第一负电压，在所述第三字线和所述P阱电极上偏置第一正电压，利用所述第一负电压和第一正电压的负电压差值将存储于所述第一SONOS存储器和所述第二SONOS存储器的ONO层中电子拉出并注入空穴。
对所述双位元闪存的单元结构进行写入时分两种情况：
第一种情况为在所述第一SONOS存储器和所述第二SONOS存储器中同时写入1，这时所述双位元闪存的单元结构的偏置电压为：在所述第一电极和所述第二电极上偏置第一负电压，在所述第一字线和第二字线上偏置第一正电压，利用所述第一正电压和第一负电压的正电压差值将电子分别从所述第一源漏区和所述第二源漏区注入到所述第一SONOS存储器和所述第二SONOS存储器的ONO层中。第二种情况为在所述第一SONOS存储器和所述第二SONOS存储器中的一位中写入1、另一位保持为0；当所述第一SONOS存储器中写入1、所述第二SONOS存储器的信息保持为0时，所述双位元闪存的单元结构的偏置电压为：在所述第一电极上偏置第一负电压，在所述第二电极上偏置大于所述第一负电压的位线电压，在所述第一字线和所述第二字线上偏置第一正电压，在所述第三字线上偏置小于所述选择管的阈值电压的字线电压；所述第一字线和所述第一电极之间的正电压差值将电子所述第一源漏区注入到所述第一SONOS存储器的ONO层中；所述第二字线和所述第二电极之间的电压差值要求保证电子所述第二源漏区注入到所述第二SONOS存储器的ONO层中的量小于所述第二SONOS存储器的ONO层中写入1时所需的电子数量；所述第三字线的字线电压使所述选择管沟道不开启，使所述第一SONOS存储器和所述第二SONOS存储器之间不会干扰；当所述第二SONOS存储器中写入1、所述第一SONOS存储器的信息保持为0时，所述双位元闪存的单元结构的偏置电压为：在所述第二电极上偏置第一负电压，在所述第一电极上偏置大于所述第一负电压的位线电压，在所述第一字线和所述第二字线上偏置第一正电压，在所述第三字线上偏置小于所述选择管的阈值电压的字线电压；所述第二字线和所述第二电极之间的正电压差值将电子所述第二源漏区注入到所述第二SONOS存储器的ONO层中；所述第一字线和所述第一电极之间的电压差值要求保证电子所述第一源漏区注入到所述第一SONOS存储器的ONO层中的量小于所述第一SONOS存储器的ONO层中写入1时所需的电子数量；所述第三字线的字线电压使所述选择管沟道不开启，使所述第一SONOS存储器和所述第二SONOS存储器之间不会干扰。
对所述双位元闪存的单元结构进行读取时分两种情况：第一情况为对所述第一SONOS存储器进行读取，此时所述双位元闪存的单元结构的偏置电压为：所述第一电极和所述P阱电极接地，所述第二电极上偏置第二正电压，所述第三字线上偏置大于所述选择管的阈值电压的字线电压，所述第一字线和所述第二字线浮置，所述第二正电压要求使所述第二SONOS存储器的栅极结构所述覆盖的沟道部分的导带能带值低于所述第一SONOS存储器和所述选择管的栅极结构所述覆盖的沟道部分的导带能带值。第二情况为对所述第二SONOS存储器进行读取，此时所述双位元闪存的单元结构的偏置电压为：所述第二电极和所述P阱电极接地，所述第一电极上偏置第二正电压，所述第三字线上偏置大于所述选择管的阈值电压的字线电压，所述第一字线和所述第二字线浮置，所述第二正电压要求使所述第一SONOS存储器的栅极结构所述覆盖的沟道部分的导带能带值低于所述第二SONOS存储器和所述选择管的栅极结构所述覆盖的沟道部分的导带能带值。
本发明具有如下有益效果：
1、相对于现有单位元闪存，本发明能够在一个单元结构内实现两位信息的存储，从而能够提高存储密度。另外，本发明的单元结构中的选择管位置和尺寸直接由两个SONOS存储器之间的两个相邻侧墙自对准定义，故不需要额外占用器件的面积，所以本发明的单元结构的存储单元宽度也和现有单位元闪存的存储宽度相当。所以本发明的双位元闪存存储一位信息所占用的面积比现有单位元闪存的一位信息所占用的面积大大减少。
2、相对于现有双位元闪存，本发明的两个SONOS存储器之间包括有一个选择管，通过选择管的控制能够将两个SONOS存储器之间的沟道关断，从而能屏蔽两个SONOS存储器之间干扰，提高数据的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有单位元闪存的单元结构示意图；
图2是现有双位元闪存的单元结构示意图；
图3是本发明实施例双位元闪存的单元结构示意图；
图4A-图4E是本发明实施例双位元闪存的制造方法中的单元结构示意图；
图5A是本发明实施例双位元闪存的单元结构中存储信息为“10”时的能带图；
图5B是采用本发明实施例操作方法读取图5A中的第一位信息“1”时的能带图；
图5C是采用本发明实施例操作方法读取图5A中的第二位信息“0”时的能带图。
具体实施方式
如图3所示，是本发明实施例双位元闪存的单元结构示意图；本发明实施例双位元闪存的单元结构包括：第一SONOS存储器、第二SONOS存储器以及选择管。
本发明实施例双位元闪存的单元结构所采用的衬底结构为一半导体衬底如硅衬底，在硅衬底上形成有深N阱1，在硅衬底上通过浅沟槽隔离定义出有源区，在本发明实施例双位元闪存的单元结构区域的有源区中形成有P阱2，P阱2位于深N阱1上。
所述第一SONOS存储器的栅极结构包括由依次形成于有源区表面的第一氧化层、第二氮化层和第三氧化物层组成的ONO层3a、以及形成于所述ONO层3a表面的第一栅极多晶硅4a。
所述第二SONOS存储器的栅极结构也包括形成于有源区表面的ONO层3b以及形成于所述ONO层3b表面的第一栅极多晶硅4b。
所述第一SONOS存储器和所述第二SONOS存储器的栅极结构都位于同一有源区上且相隔一段距离，在所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧面上都形成有侧墙7。
所述选择管的栅极结构形成于所述第一SONOS存储器和所述第二SONOS存储器的栅极结构之间的有源区上方，所述选择管的栅极结构包括形成于所述有源区表面的栅极氧化层9和形成于所述栅极氧化层9表面的第二栅极多晶硅10，所述选择管的栅极结构的位置和尺寸由所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的两个相邻的侧墙7自对准定义。
所述第一SONOS存储器和所述第二SONOS存储器的栅极结构在所述选择管的栅极结构的两侧呈对称结构。
在所述第一SONOS存储器的远离所述选择管一侧的有源区中形成有第一轻掺杂漏区5a和第一源漏区6a，所述第一轻掺杂漏区5a和所述第一SONOS存储器的栅极结构的第一栅极多晶硅4a的外侧边缘自对准，所述第一源漏区6a和所述第一SONOS存储器的栅极结构的侧墙7的外侧边缘自对准。
在所述第二SONOS存储器的远离所述选择管一侧的有源区中形成有第二轻掺杂漏区5b和第二源漏区6b，所述第二轻掺杂漏区5b和所述第二SONOS存储器的栅极结构的第一栅极多晶硅4a的外侧边缘自对准，所述第二源漏区6b和所述第二SONOS存储器的栅极结构的侧墙7的外侧边缘自对准。
层间膜11形成于硅衬底的正面，覆盖了所述第二轻掺杂漏区5b、所述第二SONOS存储器和所述选择管的栅极结构、栅极结构外的源漏区表面。所述第一源漏区6a的上方通过接触孔12引出第一电极，该第一电极为所述第一SONOS存储器的位线即位线1或所述第二SONOS存储器的源线即源线1；所述第二源漏区6b的上方通过接触孔12引出第二电极，该第二电极为所述第一SONOS存储器的源线即源线1或所述第二SONOS存储器的位线即位线2。接触孔12由填充于穿过所述层间膜11的孔中的金属接触组成。
所述第一轻掺杂漏区5a、所述第一源漏区6a、所述第二轻掺杂漏区5b和所述第二源漏区6b都为N型掺杂。在所述有源区中形成有P阱2，所述第一SONOS存储器和所述第二SONOS存储器的ONO层以及所述栅极氧化层9都和所述P阱2相接触，所述选择管的栅极结构所覆盖的所述P阱2表面形成有阈值电压调整注入区8，用于调整所述选择管形成沟道的阈值电压。被所述第一SONOS存储器、所述第二SONOS存储器和所述选择管的栅极结构所覆盖的所述P阱2用于形成一沟道实现所述第一源漏区6a和所述第二源漏区6b之间的电连接。所述第一SONOS存储器的第一栅极多晶硅4a通过接触孔12和第一字线连接、所述第二SONOS存储器的第一栅极多晶硅4a通过接触孔12和第二字线连接、所述选择管的第二栅极多晶硅10通过接触孔12和第三字线连接；所述有源区中的所述P阱2通过接触孔12和P阱电极连接。
如图4A至图4E所示，是本发明实施例双位元闪存的制造方法中的单元结构示意图；本发明实施例双位元闪存的制造方法和CMOS器件集成在一起进行，包括如下步骤：
步骤一、如图4A所示，在硅衬底上形成深N阱1，在形成深N阱1的硅衬底上形成浅沟槽隔离，由所述浅沟槽隔离定义出所述有源区。所述CMOS器件的形成区域分别进行NMOS器件的阈值电压调整注入和PMOS器件的阈值电压调整注入的步骤。
步骤二、如图4A所示，采用光刻工艺定义出所述P阱2的形成位置，通过离子注入和推阱工艺在所述有源区中形成所述P阱2。
步骤三、如图4A所示，在所述有源区表面依次形成所述第一氧化层、所述第二氮化层、所述第三氧化物层，其中所述第一氧化层、所述第二氮化层和所述第三氧化物层组成所述ONO层。
在所述CMOS器件的形成区域形成所述CMOS器件的栅极介质层。
双位元闪存的形成区域和所述CMOS器件的形成区域同时形成所述第一栅极多晶硅4a。
步骤四、如图4A所示，采用光刻刻蚀工艺依次对所述第一栅极多晶硅4a和所述ONO层进行刻蚀形成所述第一SONOS存储器和所述第二SONOS存储器的栅极结构。
光刻同时定义出所述CMOS器件的栅极结构图形，采用刻蚀工艺形成由所述栅极介质层和所述第一栅极多晶硅4a组成的所述CMOS器件的栅极结构。
步骤五、如图4A所示，进行N型的轻掺杂漏区离子注入同时形成所述第一轻掺杂漏区5a和所述第二轻掺杂漏区5b，所述轻掺杂漏区离子注入以所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的第一栅极多晶硅4a的外侧边缘为自对准边缘。
N型的轻掺杂漏区离子注入同时也形成于所述NNOS器件的栅极结构的两侧，在所述CMOS器件的形成区域还包括在所述PMOS器件的栅极结构两侧的有源区中进行P型的轻掺杂漏区离子注入的步骤。
步骤六、如图4B所示，在所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧面形成侧墙7；由所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的两个相邻的侧墙7自对准定义出所述选择管的栅极结构的形成区域。
在所述CMOS器件的形成区域也同时在所述NMOS器件和所述PMOS器件的栅极结构的侧面形成侧墙7。
步骤七、如图4B所示，用光刻胶13覆盖所述选择管的栅极结构的形成区域。
步骤八、如图4B所示，进行N型的源漏离子注入同时形成所述第一源漏区6a和所述第二源漏区6b，所述源漏离子注入以所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧墙7的外侧边缘为自对准边缘；所述选择管的栅极结构的形成区域被光刻胶保护而不注入源漏离子。
N型的源漏离子注入同时也形成于所述NNOS器件的栅极结构的两侧，在所述CMOS器件的形成区域还包括所述PMOS器件的栅极结构两侧的有源区中进行P型的源漏离子注入的步骤。
步骤九、如图4C所示，去除所述选择管的栅极结构的形成区域的光刻胶13，在所述硅衬底正面淀积第一层间膜11a，该第一层间膜11a覆盖于所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的表面以及所述第一SONOS存储器和所述第二SONOS存储器的栅极结构之外的所述浅沟槽隔离和所述有源区表面。
所述第一层间膜11a也形成于所述CMOS器件的栅极结构的表面和该栅极结构外的所述浅沟槽隔离和所述有源区表面。
步骤十、如图4C所示，采用光刻刻蚀工艺将所述选择管的栅极结构的形成区域的所述第一层间膜11a去除。
步骤十一、，在所述硅衬底正面进行阈值电压调整注入，由所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的两个相邻的侧墙7自对准定义该阈值电压调整注入的位置，也即该阈值电压调整注入将离子注入到所述选择管的栅极结构的形成区域的所述P阱2表面，形成所述选择管的阈值电压调整注入区8。
如图4D所示，在所述硅衬底正面依次淀积栅极氧化层9和第二栅极多晶硅10；所述栅极氧化层9和所述第二栅极多晶硅10覆盖于所述选择管的栅极结构的形成区域的有源区表面和所述选择管的栅极结构的形成区域外的所述第一层间膜11a表面。
步骤十二、如图4E所示，对所述第二栅极多晶硅10进行反刻，使所述第二栅极多晶硅10仅保留在所述选择管的栅极结构的形成区域。
步骤十三、在所述硅衬底正面淀积第二层间膜，所述第二层间膜覆盖于所述第一层间膜和所述第二栅极多晶硅10表面。由所述第一层间膜11a和所述第二层间膜组成层间膜11。
步骤十四、形成接触孔12并分别形成所述第一电极、所述第二电极、所述第一字线、所述第二字线、所述第三字线和所述P阱电极。
在所述CMOS器件的形成区域也同时包括形成接触孔12以及形成所述CMOS器件的源极、漏极和栅极的步骤。
本发明实施例双位元闪存的操作方法，包括对所述双位元闪存的单元结构进行擦除、写入和读取操作。
表一
| Item | PGM11 | PGM10 | ERASE | READ1 | READ2 |
| BL1/SL2 | VNEG | VNEG | VPOS | VGND | VRD |
| BL2/SL1 | VNEG | VBL | VPOS | VRD | VGND |
| WLS1 | VPOS | VPOS | VNEG | FLOATING | FLOAT ING |
| WLS2 | VPOS | VPOS | VNEG | FLOATING | FLOAT ING |
| WL | VWL | VWL | VPOS | VDD | VDD |
| PWELL | VNEG | VNEG | VPOS | VGND | VGND |
本发明操作方法中的擦除、写入和读取操作中的各电极的偏置电压可以参考表一，表一中的：第一电极对应于位线1/源线2即BL1/SL2，第二电极对应于位线2/源线1即BL2/SL1，第一字线对应于WLS1，第二字线对应于WLS2，第三字线对应于WL，P阱电极对应于PWELL。ERASE对应于擦除操作，PGM11对应于第一和第二位数据的写入11，PGM10对应于第一数据的写入1同时第二位数据保持数据信息0，READ1对应于第一位数据的读出，READ2对应于第二位数据的读出，其中第一位数据为第一SONOS存储器所存储的数据，第二位数据为第二SONOS存储器所存储的数据。
对所述双位元闪存的单元结构进行擦除操作时需要对所述第一SONOS存储器和所述第二SONOS存储器同时进行擦除，擦除操作时所述双位元闪存的单元结构的偏置电压为：在所述第一电极和所述第二电极上偏置第一正电压即VPOS，在所述第一字线和第二字线上偏置第一负电压即VENG，在所述第三字线和所述P阱电极上偏置第一正电压即VPOS，利用所述第一负电压和第一正电压的负电压差值将存储于所述第一SONOS存储器和所述第二SONOS存储器的ONO层中电子拉出并注入空穴。
对所述双位元闪存的单元结构进行写入时分两种情况：
第一种情况为在所述第一SONOS存储器和所述第二SONOS存储器中同时写入1即对应于表一中的PGM11，这时所述双位元闪存的单元结构的偏置电压为：在所述第一电极和所述第二电极上偏置第一负电压，在所述第一字线和第二字线上偏置第一正电压，利用所述第一正电压和第一负电压的正电压差值将电子分别从所述第一源漏区6a和所述第二源漏区6b注入到所述第一SONOS存储器和所述第二SONOS存储器的ONO层中。
第二种情况为在所述第一SONOS存储器和所述第二SONOS存储器中的一位中写入1、另一位保持为0；
当所述第一SONOS存储器中写入1、所述第二SONOS存储器的信息保持为0时即对应于表一中的PMG10的情形时，所述双位元闪存的单元结构的偏置电压为：在所述第一电极上偏置第一负电压，在所述第二电极上偏置大于所述第一负电压的位线电压即VBL，在所述第一字线和所述第二字线上偏置第一正电压，在所述第三字线上偏置小于所述选择管的阈值电压的字线电压VWL；所述第一字线和所述第一电极之间的正电压差值将电子所述第一源漏区6a注入到所述第一SONOS存储器的ONO层中；所述第二字线和所述第二电极之间的电压差值要求保证电子所述第二源漏区6b注入到所述第二SONOS存储器的ONO层中的量小于所述第二SONOS存储器的ONO层中写入1时所需的电子数量，所述第三字线的字线电压使所述选择管沟道不开启，使所述第一SONOS存储器和所述第二SONOS存储器之间不会干扰。
当所述第二SONOS存储器中写入1、所述第一SONOS存储器的信息保持为0时和所述第二SONOS存储器中写入1、所述第一SONOS存储器的信息保持为0时的情况对称，这里不再做详述。
对所述双位元闪存的单元结构进行读取时分两种情况：
第一情况为对所述第一SONOS存储器进行读取，此时所述双位元闪存的单元结构的偏置电压为：所述第一电极和所述P阱电极接地即VGND，所述第二电极上偏置第二正电压即VRD，所述第三字线上偏置大于所述选择管的阈值电压的字线电压即VDD，所述第一字线和所述第二字线浮置即FLOATING。所述第二正电压要求使所述第二SONOS存储器的栅极结构所述覆盖的沟道部分的导带能带值低于所述第一SONOS存储器和所述选择管的栅极结构所述覆盖的沟道部分的导带能带值，所述第二正电压这样设置后，能够屏蔽所述第二SONOS存储器中存储的信息。如图5A所示，为本发明实施例双位元闪存的单元结构中存储信息为“10”时的能带图；即所述第一SONOS存储器中存储有“1”、所述第二SONOS存储器中存储有“0”。如图5B所示，是采用本发明实施例操作方法读取图5A中的第一位信息“1”时的能带图；这时由于所述第二电极上偏置有第二正电压，第二正电压将所述第二SONOS存储器的栅极结构所述覆盖的沟道部分的能带值拉低，拉低后所述第二SONOS存储器侧的沟道的导带要低于所述选择管和所述第一SONOS存储器侧的沟道导带，所以无论所述第二SONOS存储器是否存储有信息，都不会对沟道电流造成影响，沟道是否导通仅由存储于所述第一SONOS存储器的信息决定。该读取操作正电压的方向和写入即编程操作时所加的正电压相反，故为反向读取。
第二情况为对所述第二SONOS存储器进行读取，此时所述双位元闪存的单元结构的偏置电压为：所述第二电极和所述P阱电极接地，所述第一电极上偏置第二正电压，所述第三字线上偏置大于所述选择管的阈值电压的字线电压，所述第一字线和所述第二字线浮置，所述第二正电压要求使所述第一SONOS存储器的栅极结构所述覆盖的沟道部分的导带能带值低于所述第二SONOS存储器和所述选择管的栅极结构所述覆盖的沟道部分的导带能带值。图5C是采用本发明实施例操作方法读取图5A中的第二位信息“0”时的能带图，可以看出，第二正电压加入到所述第一电极后，所述第一SONOS存储器侧的沟道的能带值被拉低，从而将所述第一SONOS存储器的信息屏蔽，读取结果为所述第二SONOS存储器中的信息。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (6)
1.一种双位元闪存，其特征在于，双位元闪存的单元结构包括：第一SONOS存储器、第二SONOS存储器以及选择管；
所述第一SONOS存储器的栅极结构包括由依次形成于有源区表面的第一氧化层、第二氮化层和第三氧化物层组成的ONO层、以及形成于所述ONO层表面的第一栅极多晶硅；
所述第二SONOS存储器的栅极结构也包括形成于有源区表面的ONO层以及形成于所述ONO层表面的第一栅极多晶硅；
所述第一SONOS存储器和所述第二SONOS存储器的栅极结构都位于同一有源区上且相隔一段距离，在所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧面上都形成有侧墙；
所述选择管的栅极结构形成于所述第一SONOS存储器和所述第二SONOS存储器的栅极结构之间的有源区上方，所述选择管的栅极结构包括形成于所述有源区表面的栅极氧化层和形成于所述栅极氧化层表面的第二栅极多晶硅，所述选择管的栅极结构的位置和尺寸由所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的两个相邻的侧墙自对准定义；
所述第一SONOS存储器和所述第二SONOS存储器的栅极结构在所述选择管的栅极结构的两侧呈对称结构；
在所述第一SONOS存储器的远离所述选择管一侧的有源区中形成有第一轻掺杂漏区和第一源漏区，所述第一轻掺杂漏区和所述第一SONOS存储器的栅极结构的第一栅极多晶硅的外侧边缘自对准，所述第一源漏区和所述第一SONOS存储器的栅极结构的侧墙的外侧边缘自对准；
在所述第二SONOS存储器的远离所述选择管一侧的有源区中形成有第二轻掺杂漏区和第二源漏区，所述第二轻掺杂漏区和所述第二SONOS存储器的栅极结构的第一栅极多晶硅的外侧边缘自对准，所述第二源漏区和所述第二SONOS存储器的栅极结构的侧墙的外侧边缘自对准；
所述第一源漏区的上方通过接触孔引出第一电极，该第一电极为所述第一SONOS存储器的位线或所述第二SONOS存储器的源线；所述第二源漏区的上方通过接触孔引出第二电极，该第二电极为所述第一SONOS存储器的源线或所述第二SONOS存储器的位线；
所述第一轻掺杂漏区、所述第一源漏区、所述第二轻掺杂漏区和所述第二源漏区都为N型掺杂；在所述有源区中形成有P阱，所述第一SONOS存储器和所述第二SONOS存储器的ONO层以及所述栅极氧化层都和所述P阱相接触，被所述第一SONOS存储器、所述第二SONOS存储器和所述选择管的栅极结构所覆盖的所述P阱用于形成一沟道实现所述第一源漏区和所述第二源漏区之间的电连接；所述第一SONOS存储器的第一栅极多晶硅通过接触孔和第一字线连接、所述第二SONOS存储器的第一栅极多晶硅通过接触孔和第二字线连接、所述选择管的第二栅极多晶硅通过接触孔和第三字线连接；所述有源区中的所述P阱通过接触孔和P阱电极连接。
2.如权利要求1所述的双位元闪存，其特征在于：所述选择管的栅极结构所覆盖的所述P阱表面形成有阈值电压调整注入区，用于调整所述选择管形成沟道的阈值电压。
3.一种制造如权利要求1所述的双位元闪存的方法，其特征在于，包括如下步骤：
步骤一、在硅衬底上形成浅沟槽隔离，由所述浅沟槽隔离定义出所述有源区；
步骤二、采用光刻工艺定义出所述P阱的形成位置，通过离子注入和推阱工艺在所述有源区中形成所述P阱；
步骤三、在所述有源区表面依次形成所述第一氧化层、所述第二氮化层、所述第三氧化物层和所述第一栅极多晶硅；其中所述第一氧化层、所述第二氮化层和所述第三氧化物层组成所述ONO层；
步骤四、采用光刻刻蚀工艺依次对所述第一栅极多晶硅和所述ONO层进行刻蚀形成所述第一SONOS存储器和所述第二SONOS存储器的栅极结构；
步骤五、进行N型的轻掺杂漏区离子注入同时形成所述第一轻掺杂漏区和所述第二轻掺杂漏区，所述轻掺杂漏区离子注入以所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的第一栅极多晶硅的外侧边缘为自对准边缘；
步骤六、在所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧面形成侧墙；由所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的两个相邻的侧墙自对准定义出所述选择管的栅极结构的形成区域；
步骤七、用光刻胶覆盖所述选择管的栅极结构的形成区域；
步骤八、进行N型的源漏离子注入同时形成所述第一源漏区和所述第二源漏区，所述源漏离子注入以所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的侧墙的外侧边缘为自对准边缘；所述选择管的栅极结构的形成区域被光刻胶保护而不注入源漏离子；
步骤九、去除所述选择管的栅极结构的形成区域的光刻胶，在所述硅衬底正面淀积第一层间膜，该第一层间膜覆盖于所述第一SONOS存储器和所述第二SONOS存储器的栅极结构的表面以及所述第一SONOS存储器和所述第二SONOS存储器的栅极结构之外的所述浅沟槽隔离和所述有源区表面；
步骤十、采用光刻刻蚀工艺将所述选择管的栅极结构的形成区域的所述第一层间膜去除；
步骤十一、在所述硅衬底正面依次淀积栅极氧化层和第二栅极多晶硅；所述栅极氧化层和所述第二栅极多晶硅覆盖于所述选择管的栅极结构的形成区域的有源区表面和所述选择管的栅极结构的形成区域外的所述第一层间膜表面；
步骤十二、对所述第二栅极多晶硅进行反刻，使所述第二栅极多晶硅仅保留在所述选择管的栅极结构的形成区域；
步骤十三、在所述硅衬底正面淀积第二层间膜，所述第二层间膜覆盖于所述第一层间膜和所述第二栅极多晶硅表面；
步骤十四、形成接触孔并分别形成所述第一电极、所述第二电极、所述第一字线、所述第二字线、所述第三字线和所述P阱电极。
4.权利要求3所述的方法，其特征在于：步骤十一中在淀积所述栅极氧化层之前，还包括在所述硅衬底正面进行阈值电压调整注入并在所述选择管的栅极结构的形成区域的所述P阱表面形成所述阈值电压调整注入区。
5.权利要求3所述的方法，其特征在于：所述双位元闪存和CMOS器件集成在一起制备，所述CMOS器件包括NMOS器件和PMOS器件，还包括如下形成所述CMOS器件的步骤：
在步骤一形成所述有源区之后，包括在所述CMOS器件的形成区域分别进行NMOS器件的阈值电压调整注入和PMOS器件的阈值电压调整注入的步骤；
在步骤三中还包括在所述CMOS器件的形成区域形成所述CMOS器件的栅极介质层和所述第一栅极多晶硅的步骤，所述CMOS器件的栅极介质层和所述ONO层分开进行生长，所述第一栅极多晶硅同时进行生长；
步骤四中的光刻同时定义出所述CMOS器件的栅极结构图形，采用刻蚀工艺形成由所述栅极介质层和所述第一栅极多晶硅组成的所述CMOS器件的栅极结构；
步骤五中的N型的轻掺杂漏区离子注入同时也形成于所述NMOS器件的栅极结构的两侧，还包括所述PMOS器件的栅极结构两侧的有源区中进行P型的轻掺杂漏区离子注入的步骤；
步骤六中同时在所述NMOS器件和所述PMOS器件的栅极结构的侧面形成侧墙；
步骤八中的N型的源漏离子注入同时也形成于所述NMOS器件的栅极结构的两侧，还包括所述PMOS器件的栅极结构两侧的有源区中进行P型的源漏离子注入的步骤；
步骤九中的所述第一层间膜也形成于所述CMOS器件的栅极结构的表面和该栅极结构外的所述浅沟槽隔离和所述有源区表面；
步骤十四中包括形成所述CMOS器件的接触孔以及形成所述CMOS器件的源极、漏极和栅极的步骤。
6.一种如权利要求1所述的双位元闪存的操作方法，其特征在于：
对所述双位元闪存的单元结构进行擦除操作时需要对所述第一SONOS存储器和所述第二SONOS存储器同时进行擦除，擦除操作时所述双位元闪存的单元结构的偏置电压为：在所述第一电极和所述第二电极上偏置第一正电压，在所述第一字线和第二字线上偏置第一负电压，在所述第三字线和所述P阱电极上偏置第一正电压，利用所述第一负电压和第一正电压的负电压差值将存储于所述第一SONOS存储器和所述第二SONOS存储器的ONO层中电子拉出并注入空穴；
对所述双位元闪存的单元结构进行写入时分两种情况：
第一种情况为在所述第一SONOS存储器和所述第二SONOS存储器中同时写入1，这时所述双位元闪存的单元结构的偏置电压为：在所述第一电极和所述第二电极上偏置第一负电压，在所述第一字线和第二字线上偏置第一正电压，利用所述第一正电压和第一负电压的正电压差值将电子分别从所述第一源漏区和所述第二源漏区注入到所述第一SONOS存储器和所述第二SONOS存储器的ONO层中；
第二种情况为在所述第一SONOS存储器和所述第二SONOS存储器中的一位中写入1、另一位保持为0；
当所述第一SONOS存储器中写入1、所述第二SONOS存储器的信息保持为0时，所述双位元闪存的单元结构的偏置电压为：在所述第一电极上偏置第一负电压，在所述第二电极上偏置大于所述第一负电压的位线电压，在所述第一字线和所述第二字线上偏置第一正电压，在所述第三字线上偏置小于所述选择管的阈值电压的字线电压.所述第一字线和所述第一电极之间的正电压差值将电子所述第一源漏区注入到所述第一SONOS存储器的ONO层中；所述第二字线和所述第二电极之间的电压差值要求保证电子所述第二源漏区注入到所述第二SONOS存储器的ONO层中的量小于所述第二SONOS存储器的ONO层中写入1时所需的电子数量；所述第三字线的字线电压使所述选择管沟道不开启，使所述第一SONOS存储器和所述第二SONOS存储器之间不会干扰；
对所述双位元闪存的单元结构进行读取时分两种情况：
第一情况为对所述第一SONOS存储器进行读取，此时所述双位元闪存的单元结构的偏置电压为：所述第一电极和所述P阱电极接地，所述第二电极上偏置第二正电压，所述第三字线上偏置大于所述选择管的阈值电压的字线电压，所述第一字线和所述第二字线浮置，所述第二正电压要求使所述第二SONOS存储器的栅极结构所述覆盖的沟道部分的导带能带值低于所述第一SONOS存储器和所述选择管的栅极结构所述覆盖的沟道部分的导带能带值；
第二情况为对所述第二SONOS存储器进行读取，此时所述双位元闪存的单元结构的偏置电压为：所述第二电极和所述P阱电极接地，所述第一电极上偏置第二正电压，所述第三字线上偏置大于所述选择管的阈值电压的字线电压，所述第一字线和所述第二字线浮置，所述第二正电压要求使所述第一SONOS存储器的栅极结构所述覆盖的沟道部分的导带能带值低于所述第二SONOS存储器和所述选择管的栅极结构所述覆盖的沟道部分的导带能带值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210356765.XA CN103681681B (zh) | 2012-09-21 | 2012-09-21 | 双位元闪存及其制造方法和操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210356765.XA CN103681681B (zh) | 2012-09-21 | 2012-09-21 | 双位元闪存及其制造方法和操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681681A CN103681681A (zh) | 2014-03-26 |
| CN103681681B true CN103681681B (zh) | 2015-12-02 |
Family
ID=50318709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210356765.XA Active CN103681681B (zh) | 2012-09-21 | 2012-09-21 | 双位元闪存及其制造方法和操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681681B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409832A (zh) * | 2016-09-30 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538363B (zh) * | 2014-12-29 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构及制造方法 |
| CN108172581B (zh) * | 2017-12-26 | 2020-10-16 | 上海华力微电子有限公司 | 一种带sonos结构的晶体管及其制造方法 |
| CN108198818B (zh) * | 2018-01-12 | 2020-09-11 | 上海华虹宏力半导体制造有限公司 | Sonos闪存单元及其操作方法 |
| CN108962318A (zh) * | 2018-05-03 | 2018-12-07 | 上海华虹宏力半导体制造有限公司 | Eeprom阵列及其操作方法 |
| CN110164865B (zh) * | 2019-05-23 | 2021-06-18 | 上海华虹宏力半导体制造有限公司 | 一种嵌入式闪存的制作方法 |
| CN113707205B (zh) * | 2021-08-26 | 2024-02-09 | 北京磐芯微电子科技有限公司 | 闪存阵列的擦除方法 |
| CN113437084B (zh) * | 2021-08-26 | 2021-11-30 | 北京磐芯微电子科技有限公司 | 闪存单元的擦除方法 |
| CN113658622B (zh) * | 2021-08-26 | 2023-12-22 | 北京磐芯微电子科技有限公司 | 闪存阵列的写入方法 |
| CN113437080B (zh) * | 2021-08-26 | 2022-01-07 | 北京磐芯微电子科技有限公司 | 闪存单元及其制造方法 |
| JP2024532599A (ja) * | 2021-08-26 | 2024-09-05 | 北京磐芯微電子科技有限公司 | フラッシュメモリセルならびにその製造方法、書き込み方法、及び消去方法 |
| CN114937670B (zh) * | 2022-07-22 | 2022-09-20 | 中国电子科技集团公司第五十八研究所 | 一种SONOS型FinFET器件结构及工艺集成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1747150A (zh) * | 2004-09-10 | 2006-03-15 | 联华电子股份有限公司 | 制作分离编程虚拟接地sonos型存储器的方法 |
| EP1650810A1 (en) * | 2004-10-19 | 2006-04-26 | Fujitsu Limited | Nonvolatile semiconductor memory device and method for fabricating the same |
| CN102544022A (zh) * | 2012-01-05 | 2012-07-04 | 清华大学 | 一种混合非挥发快闪存储器及其存储系统 |
-
2012
- 2012-09-21 CN CN201210356765.XA patent/CN103681681B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1747150A (zh) * | 2004-09-10 | 2006-03-15 | 联华电子股份有限公司 | 制作分离编程虚拟接地sonos型存储器的方法 |
| EP1650810A1 (en) * | 2004-10-19 | 2006-04-26 | Fujitsu Limited | Nonvolatile semiconductor memory device and method for fabricating the same |
| CN102544022A (zh) * | 2012-01-05 | 2012-07-04 | 清华大学 | 一种混合非挥发快闪存储器及其存储系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409832A (zh) * | 2016-09-30 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
| CN106409832B (zh) * | 2016-09-30 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681681A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681681B (zh) | 双位元闪存及其制造方法和操作方法 | |
| US9847343B2 (en) | Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same | |
| JP4899241B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
| US10818594B2 (en) | Semiconductor device | |
| US7265410B2 (en) | Non-volatile memory cell having a silicon-oxide-nitride-oxide-silicon gate structure and fabrication method of such cell | |
| US6301155B1 (en) | Non-volatile semiconductor memory device and method of reading same | |
| US20160071880A1 (en) | Three-dimensional structured memory devices | |
| US20080002475A1 (en) | Non-volatile memory devices having a vertical channel and methods of manufacturing such devices | |
| US7154142B2 (en) | Non-volatile memory device and manufacturing method and operating method thereof | |
| US7697328B2 (en) | Split gate flash memory cell with ballistic injection | |
| US8710573B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| CN100466293C (zh) | 闪存器件及其制造方法 | |
| US6963107B2 (en) | Nonvolatile semiconductor memory apparatus and the operation method | |
| JP4547749B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2004221546A (ja) | 半導体記憶装置及び携帯電子機器 | |
| KR100752192B1 (ko) | 단일 폴리 구조의 플래시 메모리 소자 및 그 제조 방법 | |
| CN101000924A (zh) | 半导体器件及其制造方法 | |
| US9231113B2 (en) | Flash memory with P-type floating gate | |
| US7450424B2 (en) | Method for reading a memory array with a non-volatile memory structure | |
| US6642571B2 (en) | Nonvolatile semiconductor memory | |
| WO2009086433A2 (en) | Non-volatile memory cell with charge storage layer in u-shaped groove | |
| KR100848248B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| JP2007081294A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH06177358A (ja) | 不揮発性記憶装置 | |
| KR20100078876A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |