JP2007013171A - ナンドフラッシュメモリ素子の製造方法 - Google Patents
ナンドフラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2007013171A JP2007013171A JP2006178906A JP2006178906A JP2007013171A JP 2007013171 A JP2007013171 A JP 2007013171A JP 2006178906 A JP2006178906 A JP 2006178906A JP 2006178906 A JP2006178906 A JP 2006178906A JP 2007013171 A JP2007013171 A JP 2007013171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hard mask
- nand flash
- flash memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 36
- 238000002955 isolation Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 7
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical group CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 230000003068 static effect Effects 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000002445 nipple Anatomy 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 本発明は、ナンドフラッシュメモリ素子及びその製造方法に関するものであり、フローティングゲートの静電容量を増加させて、素子の信頼度を向上させる製造方法を提供する。
【解決手段】素子分離膜が形成された半導体基板100の上部に、第1導電膜104及びハードマスク膜を順に形成した後、上記ハードマスク膜及び第1導電膜の所定領域をエッチングする段階と、全体構造の上部に第2導電膜108を形成した後、上記ハードマスク膜の上部を露出するように上記第2導電膜を除去する段階と、上記ハードマスク膜を除去して上記第1及び第2導電膜からなるかめ構造の3次元フローティングゲートを形成する段階と、全体構造の上部に誘電体膜110及びコントロールゲート用導電膜112を形成する段階を含むことにより、フローティングゲートの静電容量を増加させてプログラム速度を向上させることができる。
【選択図】 図1e
【解決手段】素子分離膜が形成された半導体基板100の上部に、第1導電膜104及びハードマスク膜を順に形成した後、上記ハードマスク膜及び第1導電膜の所定領域をエッチングする段階と、全体構造の上部に第2導電膜108を形成した後、上記ハードマスク膜の上部を露出するように上記第2導電膜を除去する段階と、上記ハードマスク膜を除去して上記第1及び第2導電膜からなるかめ構造の3次元フローティングゲートを形成する段階と、全体構造の上部に誘電体膜110及びコントロールゲート用導電膜112を形成する段階を含むことにより、フローティングゲートの静電容量を増加させてプログラム速度を向上させることができる。
【選択図】 図1e
Description
本発明は、ナンドフラッシュメモリ素子の製造方法に関するものであり、特に、フローティングゲートの表面積を広げてプログラム速度を向上させるためのナンドフラッシュメモリ素子の製造方法に関するものである。
一般的な非揮発性メモリ素子の製造方法は、素子分離膜が形成された半導体基板の上部にトンネル酸化膜、フローティングゲート用導電膜、誘電体膜及びコントロールゲート用導電膜を順に形成してフラッシュメモリ素子を形成したが、素子の線幅が益々微細になるにつれて自己整列フローティングゲート(SAFG;Self Align Floating Gate、以下‘SAFG’という)を用いてフラッシュメモリ素子を形成する方法が開発された。SAFGを用いてフラッシュメモリ素子を形成する方法は、半導体基板の上部にトンネル酸化膜、第1ポリシリコン膜及びパッド窒化膜を順に形成した後、パッド窒化膜、第1ポリシリコン膜、トンネル酸化膜及び半導体基板をパターニングしてトレンチを形成する。トレンチをHDP酸化膜で埋め込んだ後、パッド窒化膜の上部が露出されるまで研磨工程を実施する。残留するパッド窒化膜を除去してニップルを有する素子分離膜を形成した後、全体構造の上部に第2ポリシリコン膜及びバッファ膜を形成する。その後、素子分離膜のニップルが露出されるように第2ポリシリコン膜及びバッファ膜を研磨してフローティングゲート電極を形成した後、全体構造の上部に誘電体膜及びコントロールゲート用導電膜を形成してフラッシュメモリ素子を形成する。
非揮発性のフラッシュメモリ素子は、集積度が高くなり、セル(cell)サイズが小さくなるほどセル間のカップリングと電荷を蓄積させた状態でのデータ信頼度がより重要であるため、電荷損失量を含む高い電荷をフローティングゲートに蓄積させてデータ信頼度を高めている。
しかし、データ信頼度を高めるためには、誘電体膜の静電容量をトンネル酸化膜より大きく増加させなければならない。誘電体膜の静電容量を増加させるため、高誘電物質であるHfO2、ZrO2、HfAlO(HAO)等を開発しているが、この物質は、高電圧での漏洩電流が大きいため、高電圧を要求するフラッシュメモリ素子では適用し難い。
上述した問題を解決するために案出された本発明の目的は、フローティングゲートの静電容量を増加させて素子の信頼度を向上させるためのナンドフラッシュメモリ素子の製造方法を提供することにある。
本発明の一実施例によるナンドフラッシュメモリ素子の製造方法は、素子分離膜が形成された半導体基板の上部に第1導電膜及びハードマスク膜を順に形成した後、上記ハードマスク膜及び第1導電膜の所定領域をエッチングする段階と、全体構造の上部に第2導電膜を形成した後、上記ハードマスク膜の上部を露出するように上記第2導電膜を除去する段階と、上記ハードマスク膜を除去して上記第1及び第2導電膜からなるかめ構造の3次元フローティングゲートを形成する段階と、全体構造の上部に誘電体膜及びコントロールゲート用導電膜を形成する段階を含むナンドフラッシュメモリ素子の製造方法を提供する。
本発明の一実施例によるナンドフラッシュメモリ素子の製造方法は、半導体基板の上部に形成されたハードマスク膜及び第1導電膜の所定領域をエッチングする段階と、湿式エッチング工程で上記ハードマスク膜角の部分を丸く形成する段階と、上記ハードマスク膜の側面にスペーサ形態の第2導電膜を形成する段階と、上記ハードマスク膜を除去してかめ構造の3次元フローティングゲートを形成した後、全体構造の上部に誘電体膜を形成する段階を含むナンドフラッシュメモリ素子の製造方法を提供する。
上述した通り、本発明の効果は次の通りである。
第一に、かめ(jar)構造の3次元フローティングゲートを形成し、フローティングゲートの表面積を広げて静電容量を増加させることにより、カップリング増加によりプログラム速度が向上され得る効果がある。
第二に、素子の縮小化(shrink)時に、誘電体膜の表面積の減少を相殺して高集積素子開発を容易にすることにより、生産費用の節減及び歩留まりが向上され得る。
以下、添付した図面を参照して本発明の実施例を詳しく説明すれば、次の通りである。
図1a〜図1eは、本発明の一実施例によるナンドフラッシュメモリ素子の製造方法を説明するために順に示した素子の断面図である。
図1aを参照すれば、素子分離膜が形成された半導体基板(100)の上部にトンネル酸化膜(102)、フローティングゲート用の第1導電膜(104)及び第1ハードマスク膜(106)を順に形成する。この時、第1ハードマスク膜(106)は、500Å〜6000Åの厚さで窒化膜を利用して形成することが望ましく、第1導電膜(104)は、ポリシリコン膜で形成することが望ましい。第1ハードマスク膜(106)及び第1導電膜(104)の一部をエッチングする。この時、第1ハードマスク膜(106)のみをエッチングする方法と、第1導電膜(104)をトンネル酸化膜(102)の上部に50Å〜100Åの厚さ程度残留するようにエッチングする方法と、第1導電膜(104)を全部除去する方法がある。
図1bを参照すれば、第1ハードマスク膜(106)の角部を50℃〜100℃の温度でH3PO4で湿式エッチングして丸く形成する。この時、第1ハードマスク膜(106)は200Å〜5000Åの厚さで残留するようにする。HF、BOEなどを用いて第1導電膜(104)の界面に存在する自然酸化膜を除去し、全体構造の上部にフローティングゲート用の第2導電膜(108)を形成する。この時、第2導電膜(108)は、ポリシリコン膜で形成することが望ましい。
図1cを参照すれば、エッチバック工程で第2導電膜(108)をエッチングして第1ハードマスク膜(106)の上部を露出させ、トンネル酸化膜(102)の上部が一部露出されるように第1導電膜(104)をエッチングし、ゲートとゲートとの間が分離されるようにして第1ハードマスク膜(106)の側面に第2導電膜(108)がスペーサ形態で形成されるようにする。この時、第1導電膜(104)のエッチング工程は、0.1mTorr〜100mTorrの圧力の下にプラズマエッチングでCl2、HBr、SF6などを用いて実施する。
図1dを参照すれば、上部が露出された第1ハードマスク膜(106)を完全に除去して第1及び第2導電膜(104及び108)からなるかめ構造の3次元のフローティングゲートを形成する。この時、第1ハードマスク膜(106)は、H3PO4、H2O2、H2O、HF、BOEなどを用いて除去する。
図1eを参照すれば、全体構造の上部に誘電体膜(110)を形成する。この時、誘電体膜(110)は、450℃〜900℃の温度で50Å〜200Åの厚さで形成する。
全体構造の上部に、誘電体膜(110)の代わりにONO膜または高い誘電率を有する高誘電物質を適用する。この時、高誘電物質は、HfO2、ZrO2、Al2O3、Al2O3-HfO2、SrTiO3、BaTiO3、SrTiO3、La2O3などを混合して30Å〜500Åの厚さで形成し、ALD(Atomic Layer Deposition)及びCVD(Chemical Vapor Deposition)方式を適用する。その後、高誘電物質に含まれた炭素(C)等の不純物を除去するために、N2O、NO及びプラズマアニール工程を実施するか、またはN2O、NO、O2等のガスを用いるRTP(Rapid Thermal Annealing)方式を適用する。この時、プラズマアニール工程は100℃〜700℃の温度で実施し、N2O及びNOアニール工程とN2O、NO、O2等のガスを用いるRTP方式は450℃〜1000℃の温度で実施する。全体構造の上部にコントロールゲート用の第3導電膜(112)、タングステン膜(114)またはタングステンシリサイド膜及び第2ハードマスク膜(116)を順に形成した後、パターニングしてコントロールゲートを形成する。この時、第3導電膜(112)はポリシリコン膜で形成することが望ましい。
上記のように、上部が露出された第1ハードマスク膜(106)を完全に除去してかめ構造の3次元のフローティングゲートを形成することにより、フローティングゲートの表面積が広くなり静電容量を増加させる。フローティングゲートの表面積が広くなることにより誘電体膜(110)の表面積が広くなる。
本発明の他の実施例は、一実施例によるナンドフラッシュメモリ素子の製造過程と同一の工程段階を有する。しかし、本発明の他の実施例は、一般的な素子分離膜が形成された半導体基板(100)の代わりにSA-STI(Self Aligned Shallow Trench Isolation)が形成された半導体基板(100)を適用してフローティングゲートを形成するものであり、これについて詳しく説明すれば、次の通りである。SA-STI形成方法は、半導体基板の上部にパッド酸化膜及びパッド窒化膜を形成した後、パッド窒化膜、パッド酸化膜及び半導体基板をエッチングして所定の深さを有するトレンチを形成する。その後、トレンチが埋め込められるように全体構造の上部に絶縁膜を形成した後、パッド窒化膜の上部が露出されるまで絶縁膜を研磨して平坦化された素子分離膜を形成する。この時、研磨工程はCMP(ChemicalMechanical Polishing)工程を用いることが望ましい。
本発明の技術思想は、上記望ましい実施例により具体的に記述されたが、上記の実施例はその説明のためのものであり、その制限のためのものではないことを周知しなければならない。また、本発明の技術分野において通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができるものである。
100:半導体基板
102:トンネル酸化膜
104:第1導電膜
106:第1ハードマスク膜
108:第2導電膜
110:誘電体膜
112:第3導電膜
114:タングステン膜
116:第2ハードマスク膜
102:トンネル酸化膜
104:第1導電膜
106:第1ハードマスク膜
108:第2導電膜
110:誘電体膜
112:第3導電膜
114:タングステン膜
116:第2ハードマスク膜
Claims (18)
- 素子分離膜が形成された半導体基板の上部に、第1導電膜及びハードマスク膜を順に形成した後、上記ハードマスク膜及び第1導電膜の所定領域をエッチングする段階と、
全体構造の上部に第2導電膜を形成した後、上記ハードマスク膜の上部を露出するように上記第2導電膜を除去する段階と、
上記ハードマスク膜を除去して上記第1及び第2導電膜からなるかめ構造の3次元フローティングゲートを形成する段階と、
全体構造の上部に誘電体膜及びコントロールゲート用導電膜を形成する段階を含むことを特徴とするナンドフラッシュメモリ素子の製造方法。 - 上記第1及び第2導電膜は、ポリシリコン膜で形成することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記ハードマスク膜は、500Å〜6000Åの厚さで形成することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記ハードマスク膜及び第1導電膜エッチング工程は、上記ハードマスク膜のみをエッチングするか、上記第1導電膜が50Å〜100Åの厚さ程度残留するようにエッチングするか、または上記第1導電膜を全部除去することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記ハードマスク膜は、角部を湿式エッチングして丸く形成し、200Å〜5000Åの厚さで残留するようにすることを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記ハードマスク膜エッチング工程は、50℃〜100℃の温度でH3PO4を用いることを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記第2導電膜エッチング工程は、エッチバック工程で上記第2導電膜をエッチングして上記ハードマスク膜の上部を露出させ、上記第1導電膜をエッチングしてゲートとゲートを分離させて上記ハードマスク膜の側面に上記第2導電膜をスペーサ形態で形成することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記第1導電膜はプラズマエッチングとしてCl2、HBr、SF6などを用いて除去することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上部が露出された上記ハードマスク膜は、H3PO4、H2O2、H2O、HF、BOEなどを用いて完全に除去することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記誘電体膜は、450℃〜900℃の温度で50Å〜200Åの厚さで形成することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記誘電体膜は、ONO膜または高誘電物質であるHfO2、ZrO2、Al2O3、Al2O3-HfO2、SrTiO3、BaTiO3、SrTiO3、La2O3等を用いることを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 上記高誘電物質は、ALD及びCVD方式を適用して形成することを特徴とする請求項11に記載のナンドフラッシュメモリ素子の製造方法。
- 上記高誘電物質に含まれた不純物除去は、N2O、NO及びプラズマアニール工程を実施するものとN2O、NO、O2等のガスを用いるRTP方式を適用することを特徴とする請求項11に記載のナンドフラッシュメモリ素子の製造方法。
- 上記プラズマアニール工程は、100℃〜700℃の温度で実施することを特徴とする請求項13に記載のナンドフラッシュメモリ素子の製造方法。
- 上記N2O及びNOアニールは、450℃〜1000℃の温度で実施することを特徴とする請求項13に記載のナンドフラッシュメモリ素子の製造方法。
- 上記N2O及びNOアニール工程と上記N2O、NO、O2等のガスを用いるRTP方式は、450℃〜1000℃の温度で実施することを特徴とする請求項13に記載のナンドフラッシュメモリ素子の製造方法。
- 上記3次元のフローティングゲートを、自己整列素子分離膜を適用する素子において自己整列されたフローティングゲートの上部に形成することを特徴とする請求項1に記載のナンドフラッシュメモリ素子の製造方法。
- 半導体基板の上部に形成されたハードマスク膜及び第1導電膜の所定領域をエッチングする段階と
湿式エッチング工程で上記ハードマスク膜角の部分を丸く形成する段階と
上記ハードマスク膜の側面にスペーサ形態の第2導電膜を形成する段階と、
上記ハードマスク膜を除去してかめ構造の3次元フローティングゲートを形成した後、全体構造の上部に誘電体膜を形成する段階を含むことを特徴とするナンドフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050057764A KR100673228B1 (ko) | 2005-06-30 | 2005-06-30 | 낸드 플래쉬 메모리 소자의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007013171A true JP2007013171A (ja) | 2007-01-18 |
Family
ID=37590094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178906A Pending JP2007013171A (ja) | 2005-06-30 | 2006-06-29 | ナンドフラッシュメモリ素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070004099A1 (ja) |
JP (1) | JP2007013171A (ja) |
KR (1) | KR100673228B1 (ja) |
CN (1) | CN100414687C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100917816B1 (ko) * | 2007-11-22 | 2009-09-18 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조방법 |
US8802525B2 (en) | 2011-08-08 | 2014-08-12 | Micron Technology, Inc. | Methods of forming charge storage structures including etching diffused regions to form recesses |
US20130102143A1 (en) * | 2011-10-24 | 2013-04-25 | Da Zhang | Method of making a non-volatile memory cell having a floating gate |
US9171625B2 (en) | 2012-06-15 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods to modify pillar potential |
US20140264528A1 (en) * | 2013-03-12 | 2014-09-18 | Macronix International Co., Ltd. | Non-volatile memory structure |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228381A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | 不揮発性半導体記憶装置の製造方法 |
JPH0334578A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JPH08236474A (ja) * | 1995-02-28 | 1996-09-13 | Nkk Corp | 半導体装置の接続部の形成方法 |
JPH10116926A (ja) * | 1996-10-05 | 1998-05-06 | Samsung Electron Co Ltd | 凹状のフローティングゲートを具備した不揮発性メモリ素子及びその製造方法 |
US6323089B1 (en) * | 1997-11-24 | 2001-11-27 | Winbond Electronics Corp. America | Semiconductor memory array with buried drain lines and processing methods therefor |
JP2003347298A (ja) * | 2002-03-18 | 2003-12-05 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
WO2004093179A1 (ja) * | 2003-04-17 | 2004-10-28 | Fujitsu Limited | 高誘電体膜の形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100540477B1 (ko) * | 1998-06-30 | 2006-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
US6589835B2 (en) * | 2001-03-22 | 2003-07-08 | Macronix International Co., Ltd. | Method of manufacturing flash memory |
KR20020091982A (ko) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법 |
TW483159B (en) * | 2001-06-26 | 2002-04-11 | Vanguard Int Semiconduct Corp | Manufacturing method of stacked gate-type flash memory |
TW498503B (en) * | 2001-08-13 | 2002-08-11 | Vanguard Int Semiconduct Corp | Manufacturing method of non-volatile memory with high capacitive coupling ratio |
US6790782B1 (en) * | 2001-12-28 | 2004-09-14 | Advanced Micro Devices, Inc. | Process for fabrication of a transistor gate including high-K gate dielectric with in-situ resist trim, gate etch, and high-K dielectric removal |
US6720611B2 (en) * | 2002-01-28 | 2004-04-13 | Winbond Electronics Corporation | Fabrication method for flash memory |
US6828205B2 (en) * | 2002-02-07 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Method using wet etching to trim a critical dimension |
JP4880867B2 (ja) * | 2002-04-10 | 2012-02-22 | セイコーインスツル株式会社 | 薄膜メモリ、アレイとその動作方法および製造方法 |
US6906398B2 (en) * | 2003-01-02 | 2005-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor chip with gate dielectrics for high-performance and low-leakage applications |
US6781186B1 (en) * | 2003-01-30 | 2004-08-24 | Silicon-Based Technology Corp. | Stack-gate flash cell structure having a high coupling ratio and its contactless flash memory arrays |
TW591804B (en) * | 2003-06-24 | 2004-06-11 | Nanya Technology Corp | Multi-bit stacked non-volatile memory and manufacturing method thereof |
US7294610B2 (en) * | 2004-03-03 | 2007-11-13 | 3M Innovative Properties Company | Fluorinated sulfonamide surfactants for aqueous cleaning solutions |
-
2005
- 2005-06-30 KR KR1020050057764A patent/KR100673228B1/ko not_active IP Right Cessation
-
2006
- 2006-06-28 US US11/477,729 patent/US20070004099A1/en not_active Abandoned
- 2006-06-29 JP JP2006178906A patent/JP2007013171A/ja active Pending
- 2006-06-30 CN CNB2006101101895A patent/CN100414687C/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228381A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | 不揮発性半導体記憶装置の製造方法 |
JPH0334578A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JPH08236474A (ja) * | 1995-02-28 | 1996-09-13 | Nkk Corp | 半導体装置の接続部の形成方法 |
JPH10116926A (ja) * | 1996-10-05 | 1998-05-06 | Samsung Electron Co Ltd | 凹状のフローティングゲートを具備した不揮発性メモリ素子及びその製造方法 |
US6323089B1 (en) * | 1997-11-24 | 2001-11-27 | Winbond Electronics Corp. America | Semiconductor memory array with buried drain lines and processing methods therefor |
JP2003347298A (ja) * | 2002-03-18 | 2003-12-05 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
WO2004093179A1 (ja) * | 2003-04-17 | 2004-10-28 | Fujitsu Limited | 高誘電体膜の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20070002298A (ko) | 2007-01-05 |
KR100673228B1 (ko) | 2007-01-22 |
CN1893032A (zh) | 2007-01-10 |
US20070004099A1 (en) | 2007-01-04 |
CN100414687C (zh) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7906396B1 (en) | Flash memory and method of fabricating the same | |
US7498233B2 (en) | Method of forming an insulation layer structure having a concave surface and method of manufacturing a memory device using the same | |
US7727893B2 (en) | Method of forming a dielectric layer pattern and method of manufacturing a non-volatile memory device using the same | |
KR100632640B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
EP3087605B1 (en) | Memory structure with self-aligned floating and control gates and associated methods | |
US7390716B2 (en) | Method of manufacturing flash memory device | |
KR101036744B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
JP2005530357A (ja) | 導電スペーサで拡張されたフローティングゲート | |
CN100517655C (zh) | Sonos快闪存储器及其制作方法 | |
CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
JP2007013171A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
TWI675456B (zh) | 記憶體裝置的形成方法 | |
CN106972020B (zh) | 一种半导体器件及其制作方法、电子装置 | |
JP2008010817A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
US20080128789A1 (en) | Semiconductor memory device and method of manufacturing the same | |
TWI395290B (zh) | 快閃記憶體及其製造方法 | |
TWI508232B (zh) | 非揮發性記憶胞及其造方法 | |
KR20060008594A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
CN107845634B (zh) | 一种半导体器件及其制作方法、电子装置 | |
KR20060125979A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
TWI559455B (zh) | 非揮發性記憶體的製造方法 | |
JP2007214530A (ja) | フラッシュメモリ素子の製造方法 | |
US9431406B1 (en) | Semiconductor device and method of forming the same | |
KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121106 |