CN1893032A - 与非型快闪存储器件的制造方法 - Google Patents
与非型快闪存储器件的制造方法 Download PDFInfo
- Publication number
- CN1893032A CN1893032A CNA2006101101895A CN200610110189A CN1893032A CN 1893032 A CN1893032 A CN 1893032A CN A2006101101895 A CNA2006101101895 A CN A2006101101895A CN 200610110189 A CN200610110189 A CN 200610110189A CN 1893032 A CN1893032 A CN 1893032A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- film
- dielectric film
- etching
- laminated construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000007667 floating Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 46
- 238000010276 construction Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000037237 body shape Effects 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 239000007789 gas Substances 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000001595 mastoid Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种制造非易失性存储器件的方法包括在提供在半导体衬底上的隧道电介质层上形成一第一导电层。在该第一导电层上形成一非导电层。蚀刻该非导电层以在第一和第二沟槽之间确定一叠层结构，该叠层结构包括该第一导电层和该非导电层。在该叠层结构上和该第一和第二沟槽内形成一第二导电层。蚀刻该第二导电层的上面部分以暴露该叠层结构的非导电层。移除该叠层结构的非导电层以形成具有一开口的三维(3D)浮置栅极，该浮置栅极包括该第一和第二导电层。通过该3D浮置栅极的开口在该3D浮置栅极内形成一第三导电层以形成一控制栅极。本发明改进了器件的可靠性和操作速度。
Description
技术领域
本发明涉及一种快闪存储器件，更特别地，涉及一种NAND快闪存储器件及制造该器件的方法，其中，通过扩大浮置栅极的表面积可以提高编程速度。
背景技术
通过在其中形成有一隔离膜的半导体衬底上顺序地形成一隧道氧化物膜、一用于浮置栅极的导电膜、一电介质膜以及用于控制栅极的导电膜，来形成传统快闪存储器件。
随着器件的线宽不断降低，一种形成使用自对准浮置栅极(此后，称为“SAFG”)的快闪存储器件的方法已经被开发出来。该形成使用SAFG的快闪存储器件的方法将在下面简单地描述。
一隧道氧化物膜、一第一多晶硅膜以及一衬垫氮化物膜被顺序地形成在一半导体衬底上。该衬垫氮化物膜、该第一多晶硅膜、该隧道氧化物膜以及该半导体衬底被顺序地图案化以形成一沟槽。用一高密度等离子体(HDP)氧化物膜填充该沟槽后，执行一抛光处理直到该衬垫氮化物膜的上表面被暴露。剩余的衬垫氮化物膜被剥去以形成具有一乳头状突起的隔离膜。然后一第二多晶硅膜以及一缓冲膜被形成在整个结构上。随后，该第二多晶硅膜和该缓冲膜被抛光使得该隔离膜的乳头状突起被暴露，从而形成一浮置栅极电极。一电介质膜和一用于控制栅极的导电膜被形成在整个结构上，从而形成一快闪存储器件。
该非易失性快闪存储器件具有高集成度。相应地，单元之间的耦合和伴随着电荷积累的数据的可靠性随着单元尺寸的降低而变得很重要。出于这个原因，具有高损失量的电荷被积累在该浮置栅极上以便增强数据的可靠性。
为了增加电容和改进数据保持的可靠性，提供在该浮置栅极和该控制栅极之间的一电介质膜的介电常数应当比该隧道氧化物膜的介电常数更高。到最后，具有高介电常数的电介质膜(即，HfO2、ZrO2、HfAlO(HAO)等)已经被开发出来。然而，这些材料在高电压时易于具有高泄漏电流因此不容易应用于要求高电压的快闪存储器件。
发明内容
本发明的实施例提供了一种NAND快闪存储器件的制造方法，其中，改进了器件的可靠性和操作速度。
根据本发明的一实施例，所提供的一种制造NAND快闪存储器件的方法包括以下步骤：在一形成有一隔离膜的半导体衬底上顺序地形成一第一导电膜和一硬掩模膜，并且蚀刻该硬掩模膜和该第一导电膜的一预定区域；在整个结构上形成一第二导电膜，然后移除该第二导电膜以便该硬掩模膜的上表面被暴露；剥去该硬掩模膜以形成一广口瓶形状的包括该第一和第二导电膜的3D浮置栅极；以及在整个结构上形成一电介质膜和一用于一控制栅极的导电膜。
根据本发明的另一方面，所提供的制造NAND快闪存储器件的方法包括以下步骤：蚀刻形成在半导体衬底上的一硬掩模膜和一第一导电膜的一预定区域；通过一湿蚀刻处理生成该硬掩模膜的圆角部分；在该硬掩模膜的侧面上形成一间隔壁形状的第二导电膜；以及剥去该硬掩模膜以形成广口瓶形状的3D浮置栅极并且随后在整个结构上形成一电介质膜。
在另一实施例中，形成非易失性存储器件的方法包括：在一衬底上形成一叠层结构，该叠层结构包括一第一导电层以及提供在该第一导电层上面的一牺牲层；在该叠层结构上形成一第二导电层以确定该第二导电层围绕该叠层结构；蚀刻该第二导电层的上面部分以确定暴露该牺牲层的一开口；使用该第二导电层的该开口移除该牺牲层，以便该第二导电层确定一具有广口瓶形状的三维浮置；并且向该广口瓶形状中提供一第三导电层以确定一控制栅极。
在另一实施例中，制造非易失性存储器件的方法包括在提供在一半导体衬底上的一隧道电介质层上形成一第一导电层。在该第一导电层上形成一非导电层。蚀刻该非导电层以在第一和第二沟槽之间确定一叠层结构，该叠层结构包括该第一导电层和该非导电层。在该叠层结构上和第一和第二沟槽内形成一第二导电层。蚀刻该第二导电层的上面部分以暴露该叠层结构的非导电层。移除该叠层结构的非导电层以形成具有一开口的三维(3D)浮置栅极，该浮置栅极包括该第一和第二导电层。通过该3D浮置栅极的开口在该3D浮置栅极内提供一第三导电层以形成一控制栅极。
附图说明
图1A到1E是说明按照本发明的实施例制造一NAND快闪存储器件的方法的截面图。
具体实施方式
参见图1A，一隧道氧化物膜(或隧道电介质膜)102、一用于浮置栅极的第一导电膜104以及一第一硬掩模膜106被顺序地形成在形成有隔离结构101的一半导体衬底100上。该第一硬掩模膜106可以使用氮化物膜形成为500到6000厚，并且该第一导电膜104可以使用一多晶硅膜形成。
该第一硬掩模膜106和一部分该第一导电膜104被蚀刻。下述方法之一可以被使用：(1)只蚀刻该第一硬掩模膜106；(2)蚀刻该第一导电膜104以便具有约50到100厚的第一导电膜104保留在该隧道氧化物膜102上；或(3)蚀刻该第一导电膜104直到该隧道氧化物膜102被暴露。在当前实际应用中，使用蚀刻方法(2)。
参见图1B，通过使用50℃到100℃的H3PO4的湿蚀刻，该第一硬掩模膜106的角变圆。该第一硬掩模膜106的剩余厚度在200到5000之间。使用氢氟酸(HF)、缓冲氧化物蚀刻(BOE)等移除在第一导电膜104的界面上存在的一自然氧化物膜。然后一用于浮置栅极的第二导电膜108被形成在整个结构上。该第二导电膜108可使用多晶硅膜形成。
参见图1C，通过使用回蚀刻处理蚀刻该第二导电膜108，该第一硬掩模膜106的上表面被暴露。该第一导电膜104被蚀刻以便该隧道氧化物膜102的上表面被暴露并且该栅极彼此分离。相应地，具有末端开口的柱体形状的该第二导电膜108围绕该第一硬掩模膜106形成。该第一导电膜104的蚀刻处理可以在0.1mTorr(毫托)到100mTorr(毫托)压力下通过使用Cl2、HBr、SF6等的等离子体蚀刻而被执行。
参见图1D，上表面已经被暴露的该第一硬掩模膜106被移除以形成具有末端开口的柱体(或广口瓶形状)109的形状109的第一和第二导电膜104、108的3D浮置栅极。该第一硬掩模膜106可以使用H3PO4、H2O2、H2O、HF、BOE等被移除。在另一实施例中，该形状109可以具有不同的三维形状，例如具有带角度的拐角。
参见图1E，一电介质膜110被形成在整个结构上。该电介质膜110可以在450℃到900℃的温度上以50到200厚形成。
在一个实际应用中，该电介质膜110包括具有高介电常数的电介质材料。该高介电材料可以使用包括由HfO2、ZrO2、Al2O3、Al2O3-HfO2、SrTiO3、BaTiO3、SrTiO3、La2O3等构成的组中选择的一种或多种的混合气体形成30到500的厚度。使用原子层沉积(ALD)或化学汽相淀积(CVD)方法该电介质膜110可以被沉积。
为了移除包括在该高介电材料中的杂质比如碳(C)，可以执行N2O、NO和等离子体退火处理，或者可以执行使用N2O、NO或O2的快速热退火(RTP)处理。该等离子体退火处理可以在100℃到700℃的温度上执行，并且可以在50℃到1000℃温度上执行N2O和NO退火处理以及使用N2O、NO或O2等的RTP处理。
一用于控制栅极的第三导电膜112、一钨膜114或一硅化钨膜以及一第二硬掩模膜116在整个结构上顺序形成并且随后被图案化以形成一控制栅极。该第三导电膜112可以使用多晶硅膜形成。
如上所述，上表面已经暴露的该第一硬掩模膜106被移除以形成该3D浮置栅极。相应地，该浮置栅极的表面积可以被加宽，导致一增加的电容。如果该浮置栅极的表面积被加宽，则该电介质膜110的表面积被加宽。
本发明的另一实施例具有与按照上述实施例的NAND快闪存储器件的处理步骤一样的步骤。然而，通过应用形成有自对准浅沟槽隔离(SA-STI)膜的半导体衬底100代替形成有通用隔离膜的半导体衬底100来形成该浮置栅极。
在该SA-STI形成方法中，在衬垫氧化物膜和衬垫氮化物膜被形成在半导体衬底上后，该衬垫氮化物膜、衬垫氧化物膜和半导体衬底被蚀刻以形成具有预定深度的一沟槽。一绝缘膜被形成在整个结构上以便该沟槽被填充。该绝缘膜被抛光直到该衬垫氮化物膜的上表面被暴露，形成一抛光的隔离膜。该抛光处理可以使用CMP处理。
如上所述，本发明可以具有一个或多个下述优点。首先，由于该广口瓶形状的3D浮置栅极被形成，因此该浮置栅极的表面积被扩大并且电容被增加。相应地，由于栅极耦合率的增加该编程速度被提高。其次，当器件缩小时，该电介质膜的表面积的减小被抵消。因此可以节约生产成本并增加产量。
虽然本发明已经结合当前实际的示例性实施例被描述，但是，可以理解的是，本发明不限制于公开的实施例，相反，本发明的目的是覆盖包括在附加权利要求的精神和范围内的各种修改和等同配置。
Claims (20)
1、一种制造非易失性存储器件的方法，该方法包括：
在提供在半导体衬底上的隧道电介质层上形成一第一导电层；
在该第一导电层上形成一非导电层；
蚀刻该非导电层以在第一和第二沟槽之间确定一叠层结构，该叠层结构包括该第一导电层和该非导电层；
在该叠层结构上和该第一和第二沟槽内形成一第二导电层；
蚀刻该第二导电层的上面部分以暴露该叠层结构的该非导电层；
移除该叠层结构的该非导电层以形成具有一开口的三维浮置栅极，该浮置栅极包括该第一和第二导电层；以及
通过该三维浮置栅极的该开口在该三维浮置栅极内提供一第三导电层以形成一控制栅极。
2、如权利要求1的方法，其中，该第一和第二导电膜的每一个都包括多晶硅。
3、如权利要求1的方法，其中，该非导电层被形成500到6000的厚度，该非导电层是一硬掩模膜。
4、如权利要求1的方法，其中，蚀刻该非导电层的步骤包括一直蚀刻直到该第一导电层被暴露，或直到该第一导电层在厚度上不超过100，或直到该隧道电介质层被暴露。
5、如权利要求1的方法，其中，该非导电层是一硬掩模膜，该方法进一步包括：
将该硬掩模膜的拐角圆化。
6、如权利要求5的方法，其中，通过利用一湿蚀刻处理来圆化该硬掩模膜的拐角，该湿蚀刻步骤被执行直到该硬掩模膜具有200到5000之间的厚度。
7、如权利要求5的方法，其中，该圆化步骤使用在50℃到100℃的温度上的H3PO4。
8、如权利要求1的方法，其中，该蚀刻上面部分包括回蚀刻处理，该回蚀刻处理额外地蚀刻暴露在该第一和第二沟槽下面的该第一导电层以确定具有末端开口的柱体形状的一浮置栅极。
9、如权利要求1的方法，其中，通过使用Cl2、HBr、SF6等的等离子体蚀刻该第二导电层被移除。
10、如权利要求1的方法，其中，该上面部分蚀刻步骤用作为蚀刻气体的H3PO4、H2O2、H2O、HF、BOE的一种或它们的组合。
11、如权利要求1的方法，进一步包括在该提供步骤之前，于450℃到900℃温度下在该浮置栅极上形成50到200厚度的一电介质膜，因此该电介质膜被提供在该浮置栅极和该控制栅极之间。
12、如权利要求1的方法，其中，该电介质膜使用ONO膜或具有高介电常数的介电材料形成。
13、如权利要求12的方法，其中，该电介质膜包括HfO2、ZrO2、Al2O3、Al2O3-HfO2、SrTiO3、BaTiO3、SrTiO3或La2O3。
14、如权利要求12的方法，其中，该电介质膜通过原子层沉积和化学汽相淀积方法被形成。
15、如权利要求12的方法，其中，该电介质膜包括杂质，该方法进一步包括：
退火该电介质膜以清除该杂质，该退火在氮环境中被执行。
16、如权利要求12的方法，其中，该电介质膜包括杂质，其中该杂质使用在100℃到700℃温度上执行的等离子体退火处理从该电介质膜中被清除。
17、如权利要求12的方法，其中，该电介质膜包括杂质，该方法进一步包括：
退火该电介质膜以清除该杂质，该退火在450℃到1000℃温度的氮环境中被执行。
18、如权利要求13的方法，其中，该电介质膜包括杂质，该方法进一步包括：
退火该电介质膜以清除该杂质，该退火步骤包括使用包含N2O、NO或O2的气体并在450℃到1000℃温度上执行的RTP方法。
19、一种形成非易失性存储器件的方法，该方法包括：
在一衬底上形成一叠层结构，该叠层结构包括一第一导电层和一提供在该第一导电层上的牺牲层；
在该叠层结构上形成一第二导电层以确定该第二导电层围绕该叠层结构；
蚀刻该第二导电层的上面部分以确定暴露该牺牲层的一开口；
使用该第二导电层的该开口移除该牺牲层，从而该第二导电层确定具有广口瓶形状的三维浮置栅极；以及
在该广口瓶形状内提供一第三导电层以确定一控制栅极。
20、如权利要求19的方法，其中，该广口瓶形状具有一个或多个圆化的拐角。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR57764/05 | 2005-06-30 | ||
| KR1020050057764A KR100673228B1 (ko) | 2005-06-30 | 2005-06-30 | 낸드 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1893032A true CN1893032A (zh) | 2007-01-10 |
| CN100414687C CN100414687C (zh) | 2008-08-27 |
Family
ID=37590094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101101895A Expired - Fee Related CN100414687C (zh) | 2005-06-30 | 2006-06-30 | 与非型快闪存储器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070004099A1 (zh) |
| JP (1) | JP2007013171A (zh) |
| KR (1) | KR100673228B1 (zh) |
| CN (1) | CN100414687C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051544A (zh) * | 2013-03-12 | 2014-09-17 | 旺宏电子股份有限公司 | 非易失性存储器结构及其制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917816B1 (ko) * | 2007-11-22 | 2009-09-18 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조방법 |
| US8802525B2 (en) | 2011-08-08 | 2014-08-12 | Micron Technology, Inc. | Methods of forming charge storage structures including etching diffused regions to form recesses |
| US20130102143A1 (en) * | 2011-10-24 | 2013-04-25 | Da Zhang | Method of making a non-volatile memory cell having a floating gate |
| US9171625B2 (en) | 2012-06-15 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods to modify pillar potential |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2598092B2 (ja) * | 1988-07-18 | 1997-04-09 | 富士通株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH0334578A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH08236474A (ja) * | 1995-02-28 | 1996-09-13 | Nkk Corp | 半導体装置の接続部の形成方法 |
| KR100278647B1 (ko) * | 1996-10-05 | 2001-02-01 | 윤종용 | 불휘발성 메모리소자 및 그 제조방법 |
| US6211547B1 (en) * | 1997-11-24 | 2001-04-03 | Winbond Electronics Corporation | Semiconductor memory array with buried drain lines and processing methods therefor |
| KR100540477B1 (ko) * | 1998-06-30 | 2006-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
| US6589835B2 (en) * | 2001-03-22 | 2003-07-08 | Macronix International Co., Ltd. | Method of manufacturing flash memory |
| KR20020091982A (ko) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법 |
| TW483159B (en) * | 2001-06-26 | 2002-04-11 | Vanguard Int Semiconduct Corp | Manufacturing method of stacked gate-type flash memory |
| TW498503B (en) * | 2001-08-13 | 2002-08-11 | Vanguard Int Semiconduct Corp | Manufacturing method of non-volatile memory with high capacitive coupling ratio |
| US6790782B1 (en) * | 2001-12-28 | 2004-09-14 | Advanced Micro Devices, Inc. | Process for fabrication of a transistor gate including high-K gate dielectric with in-situ resist trim, gate etch, and high-K dielectric removal |
| US6720611B2 (en) * | 2002-01-28 | 2004-04-13 | Winbond Electronics Corporation | Fabrication method for flash memory |
| US6828205B2 (en) * | 2002-02-07 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Method using wet etching to trim a critical dimension |
| JP4090347B2 (ja) * | 2002-03-18 | 2008-05-28 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| JP4880867B2 (ja) * | 2002-04-10 | 2012-02-22 | セイコーインスツル株式会社 | 薄膜メモリ、アレイとその動作方法および製造方法 |
| US6906398B2 (en) * | 2003-01-02 | 2005-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor chip with gate dielectrics for high-performance and low-leakage applications |
| US6781186B1 (en) * | 2003-01-30 | 2004-08-24 | Silicon-Based Technology Corp. | Stack-gate flash cell structure having a high coupling ratio and its contactless flash memory arrays |
| JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| CN1689147A (zh) * | 2003-04-17 | 2005-10-26 | 富士通株式会社 | 高电介质膜的形成方法 |
| TW591804B (en) * | 2003-06-24 | 2004-06-11 | Nanya Technology Corp | Multi-bit stacked non-volatile memory and manufacturing method thereof |
| US7294610B2 (en) * | 2004-03-03 | 2007-11-13 | 3M Innovative Properties Company | Fluorinated sulfonamide surfactants for aqueous cleaning solutions |
-
2005
- 2005-06-30 KR KR1020050057764A patent/KR100673228B1/ko not_active IP Right Cessation
-
2006
- 2006-06-28 US US11/477,729 patent/US20070004099A1/en not_active Abandoned
- 2006-06-29 JP JP2006178906A patent/JP2007013171A/ja active Pending
- 2006-06-30 CN CNB2006101101895A patent/CN100414687C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051544A (zh) * | 2013-03-12 | 2014-09-17 | 旺宏电子股份有限公司 | 非易失性存储器结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100414687C (zh) | 2008-08-27 |
| US20070004099A1 (en) | 2007-01-04 |
| KR100673228B1 (ko) | 2007-01-22 |
| KR20070002298A (ko) | 2007-01-05 |
| JP2007013171A (ja) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102596799B1 (ko) | 3차원 메모리 장치 및 그 제조 방법 | |
| CN110121774B (zh) | 形成三维存储设备的栅极结构的方法 | |
| US9543313B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP5603688B2 (ja) | 不揮発性メモリセルのフローティングゲート形成方法 | |
| CN107611129B (zh) | 三维非易失性存储器及其制造方法 | |
| US9978767B2 (en) | Non-volatile memory device | |
| CN109643718B (zh) | 三维存储器器件及其制造方法 | |
| KR20210109016A (ko) | 3차원 메모리 디바이스 및 그 제조 방법 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| CN100414687C (zh) | 与非型快闪存储器件的制造方法 | |
| TW201030893A (en) | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same | |
| JP7439135B2 (ja) | ３次元メモリデバイスおよびその製造方法 | |
| TWI334645B (en) | Semiconductor memory device and method of manufacturing the same | |
| TWI464884B (zh) | 半導體裝置及其製造方法 | |
| US20210183884A1 (en) | Semiconductor device and method for fabricating the same | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| TWI775534B (zh) | 三維及式快閃記憶體及其形成方法 | |
| KR102668062B1 (ko) | 3차원 메모리 디바이스들 및 그 제조 방법들 | |
| JP2010272675A (ja) | 半導体記憶装置 | |
| TWI559455B (zh) | 非揮發性記憶體的製造方法 | |
| TW202221905A (zh) | 半導體裝置 | |
| TWI471936B (zh) | 半導體裝置及其製造方法 | |
| CN117425342A (zh) | 半导体装置 | |
| CN1905162A (zh) | 非挥发性记忆体的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080827 Termination date: 20100630 |