JPWO2004093179A1 - 高誘電体膜の形成方法 - Google Patents

高誘電体膜の形成方法 Download PDF

Info

Publication number
JPWO2004093179A1
JPWO2004093179A1 JP2004570901A JP2004570901A JPWO2004093179A1 JP WO2004093179 A1 JPWO2004093179 A1 JP WO2004093179A1 JP 2004570901 A JP2004570901 A JP 2004570901A JP 2004570901 A JP2004570901 A JP 2004570901A JP WO2004093179 A1 JPWO2004093179 A1 JP WO2004093179A1
Authority
JP
Japan
Prior art keywords
forming
dielectric film
substrate
raw material
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004570901A
Other languages
English (en)
Inventor
杉田 義博
義博 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004093179A1 publication Critical patent/JPWO2004093179A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

アミン系有機金属材料を使ったMOCVD法によるhigh−K誘電体膜の形成時に、膜中に残留する炭素の量を最小化できるhigh−K誘電体膜の製造方法を提供する。被処理基板表面が露出されたプロセス空間に前記アミン系有機金属分子を含む原料ガスを供給し、前記アミン系有機金属分子を前記被処理基板表面に化学吸着させる。その後、前記被処理基板表面に水素ガスを供給する工程と、前記プロセス空間に酸化ガスを導入する工程を行うことにより、前記被処理基板表面にhigh−K誘電体膜が形成される。

Description

本発明は一般的に半導体装置の製造に係り、特に高誘電体膜を有する半導体装置の製造に関する。
微細化技術の進歩に伴い、今日では0.1μmを切るゲート長を有する超微細化・超高速半導体装置の製造が可能になっている。このような超微細化半導体装置において超高速動作を実現するためには、ゲート絶縁膜の厚さをスケーリング則に従って1nmあるいはそれ以下まで減少させる必要があるが、このような非常に薄いゲート絶縁膜を使った場合、ゲート絶縁膜を通過してトンネル電流が流れ、ゲートリーク電流が増大する問題が生じる。
そこでこの問題を解決するために、ゲート絶縁膜として、従来のシリコン酸化膜の代わりに、物理的な膜厚は大きくてもシリコン酸化膜に換算した場合の電気的膜厚、すなわち酸化膜換算膜厚が小さい高誘電体膜、いわゆるhigh−K誘電体膜を使うことが提案されている。このようなhigh−K誘電体膜としては、ZrO,HfO,Alなどの、比誘電率が大きく、またバンドギャップの大きい金属酸化膜、あるいはZrSiO,HfSiOなどの金属シリケート膜、あるいは金属アルミネート膜などが有望である。
またこのようなhigh−K誘電体膜は、キャパシタ面積の小さな、超微細化メモリセルキャパシタを有するDRAMセルにおいても、トンネル電流によるキャパシタリーク電流の増大を抑制しつつメモリセルキャパシタに十分なキャパシタンスを確保するのに重要である。
従来、このようなhigh−K誘電体膜は有機金属原料を使ったALD(原子層堆積)法あるいはMOCVD法により行われている。ALD法では、有機金属原料分子が被処理基板表面に化学吸着され、このようにして化学吸着された1〜2原子層分の厚さを有する原料分子層を酸化剤により酸化させることにより、所望のhigh−K誘電体層が、1〜2原子層ずつ繰り返し成膜される。
このような有機金属原料としてはアミン系の原料、例えばテトラジメチルアミノハフニウム(Hf[N(CH),テトラジエチルアミノハフニウム(Hf[N(CHCH),テトラジメチルアルミノジルコニウム(Zr[N(CH),テトラジエチルアミノハフニウム(Zr[N(CHCH)などの使用が提案されている。
しかしながら、これらの有機金属原料は原料分子中に有機官能基を含むため、形成されたhigh−K誘電体膜中に多量の炭素が残留する問題を生じる。
理論的には、Hf−N結合はN−C結合よりも弱いため、例えば吸着したHf[N(CH分子を、HOやO,Oなどの酸化剤を使って反応
[N(CH+2HO→HfO+4H−N(CH、あるいは
[N(CH+3O→HfO+4O−N(CH
により酸化すれば、所望のHfO分子層が形成できることが予想される。
すなわち原料分子中のHf−N結合よりも酸化反応の反応性生物中に含まれるN−C結合の方が安定なため、膜中に炭素を残すことなくHfO膜が形成できると期待される。
しかしながら、先にも述べたように、このような有機金属原料を使って形成したhigh−K誘電体膜では、膜中に有機官能基に起因する炭素の残留が避けられず、膜中に残留炭素により欠陥が形成されてしまう。またこれらの残留炭素が後の処理工程で酸化されて除去された場合、膜中に空孔が形成されるなどの問題が生じる。このような空孔を含む膜は力学的にも化学的にも不安定で、high−K誘電体膜を使った半導体装置の信頼性が低下する問題が生じる。また空孔の存在はhigh−K誘電体膜の比誘電率を低下させる。
例えばHf[N(CHと酸素ガスとを原料としてシリコン基板表面にHfO膜を200〜550℃の基板温度で3〜5nmの膜厚に、約133Pa(1Torr)のプロセス圧の下で毎分数ナノメートルの成長速度で成長させた場合、膜中に含まれる残留炭素濃度は1×1020cm−3〜1×1021cm−3におよぶことが、本発明の発明者による本発明の基礎となる研究において見出されている。
一方、high−K誘電体膜を残留炭素を含まないように形成するために、有機金属原料の代わりにHfClやZrClなどの塩化物を使う方法も提案されている。しかし、このような塩化物を原料に使った場合、得られたhigh−K誘電体膜中に塩素が残留することがあり、high−K誘電体膜の近傍領域において腐食等の問題を生じる恐れがある。
一方、アミン系有機金属原料は、水素と容易に反応して金属もしくは金属窒化物を析出させる特徴を有することが公知である。
例えばHf[N(CHと水素ガスとが混合された場合、反応
Hf[N(CH+2H→Hf+4H−N(CH (1)
あるいは
2Hf[N(CH+5H→2HfN+6H−N(CH
+4CH (2)
により、金属HfあるいはHfNが析出する。
この反応では有機官能基が非常に効率的に金属元素から脱離するため、アミン系有機金属原料を使ってhigh−K誘電体膜を形成する際に、原料に水素ガスを添加することにより、被処理基板表面における金属元素析出反応の際の有機官能基の脱離を促進することが考えられる。
しかし、上記式(1),(2)の反応は制御が困難で、一般に非常に急激に進行する。このため、単純に原料ガスに水素を添加しただけでは、反応容器中における爆発的反応の結果、金属粒子が多量に生成してしまう問題が避けられない。
非特許文献1 J.H.Lee,et al.,IEDM pp.645−648,2000
非特許文献2 Y.Kim,et al.,IEDM pp.455−458,2001
非特許文献3 Y.Oshita et al.,J.Crys.Growth vol.233,p.292,2001
そこで本発明は上記の課題を解決した、新規で有用なhigh−K誘電体膜の形成方法、およびかかるhigh−K誘電体膜を使った半導体装置の製造方法を提供することを概括的目的とする。
本発明のより具体的な目的は、アミン系有機金属原料を使ったMOCVD法によるhigh−K誘電体膜の形成時に、膜中に残留する炭素の量を最小化できるhigh−K誘電体膜の成膜方法を提供することにある。
本発明の他の目的は、アミン系有機金属原料を使った誘電体膜の形成方法であって、
(A)被処理基板表面が露出されたプロセス空間に、前記アミン系有機金属分子を含む原料ガス供給する工程と、
(B)前記工程(A)の後、前記プロセス空間から前記原料ガスを排除する工程と、
(C)前記工程(B)の後、前記被処理基板表面に水素ガスを供給する工程と、
(D)前記工程(B)の後、前記プロセス空間に酸化ガスを導入する工程を含む誘電体膜の形成方法を提供することにある。
本発明によれば、前記工程(A)において前記被処理基板表面には前記アミン系有機金属原料分子が吸着され、さらに前記工程(B)において前記被処理基板表面から前記アミン系有機金属原料分子が排気された後で前記工程(C)を行うことにより、前記被処理基板表面を覆う、前記有機金属原料分子中の金属元素を含む膜から炭素が効率的に除去され、炭素を実質的に含まない膜が得られる。そこで、このようにして得られた膜を前記工程(D)において酸化処理することにより、所望の炭素濃度の低い、また塩素などのハロゲンを含まない誘電体膜、特にhigh−K誘電体膜を得ることができる。本発明では工程(C)を実行する際に、被処理基板表面のプロセス空間からは水素ガスと爆発的反応を生じるアミン系有機原料ガスが除去されているため、パーティクル発生等の問題は生じない。
本発明のその他の課題および特徴は、以下に図面を参照しながら行う本発明の詳細な説明より明らかとなろう。
図1は、本発明で使われるMOCVD装置の構成を示す図;
図2は、本発明の第1実施例による成膜方法を示すフローチャート;
図3は、図2のフローチャートに対応したプロセスシーケンスを示す図;
図4は、本発明の第2実施例による成膜方法のプロセスシーケンスを示す図;
図5は、本発明の第3実施例による成膜方法のプロセスシーケンスを示す図;
図6は、本発明の第4実施例で使われるMOCVD装置の概略を示す図;
図7は、本発明の第4実施例による成膜方法のプロセスシーケンスを示す図;
図8A〜8Dは、本発明の第5実施例による高速半導体装置の製造工程を示す図;
図9A〜9Cは、本発明の第6実施例によるMOSキャパシタの製造工程を示す図;
図10は、本発明の第10実施例によるMOCVD装置の構成を示す図である。
発明を実施するための最良の態様
[第1実施例]
図1は、本発明の第1実施例において使われるMOCVD装置10の概略的構成を示す。
図1を参照するに、MOCVD装置10はプロセス空間11Aを画成し排気ポート11Bから排気される処理容器11を備え、前記プロセス空間11A中には被処理基板Wを保持する基板保持台12が設けられている。前記基板保持台12中には、図示は省略するが抵抗ヒータあるいは加熱ランプなどの熱源が組み込まれている。前記排気ポート11Bには、排気バルブEVを含む排気ラインLVが接続されている。
さらに前記プロセス空間11A中には前記基板保持台12中の被処理基板Wに対面するように石英ガラスなどよりなるシャワーヘッド13が設けられ、前記シャワーヘッド13には、ラインLから、Hf[N(CH)(以下TDEAHと記す)などの有機金属原料ガスが、またラインLからHOなどの酸化ガスが、またラインLから水素ガスが、それぞれ窒素キャリアガスと共に供給される。
より具体的に説明すると、TEDAHは液体原料の形で原料ボトル14中に保持され、前記原料ボトル14中のTEDAHはライン15から質量流量コントローラ15aを介して供給される窒素ガスによりバブリングされる。形成されたTEDAHガスはライン16から質量流量コントローラ16aを介して供給される窒素キャリアガスと共に前記シャワーヘッド13へと、バルブ17aおよび前記ラインL1を通って供給される。
同様にHOは前記原料ボトル14中に液体原料、すなわち水の形で保持され、ライン15から質量流量コントローラ15bを介して供給される窒素ガスによりバブリングされる。その結果形成されたHOガス、すなわち水蒸気は、ライン16から質量流量コントローラ16bを介して供給される窒素キャリアガスと共に前記シャワーヘッド13へと、バルブ17bおよび前記ラインLを通って供給される。
さらに水素ガスは図示しないガスシリンダからライン15および質量流量コントローラ15c介して供給され、ライン16から質量流量コントローラ16cを介して供給される窒素キャリアガスと共に前記シャワーヘッド13へと、バルブ17cおよび前記ラインLを通って供給される。
また前記ラインL,L,LにはバルブLV,LV,LVがそれぞれ設けられており、前記バルブLVの上流側にはベントバルブVVが、前記バルブLVの上流側にはベントバルブVVが、さらに前記バルブLVの上流側にはベントバルブVVが設けられている。
本実施例においては図1のMOCVD装置10を使い、前記被処理基板Wの表面にHfO膜を133Pa(1Torr)の圧力下、200〜550℃の基板温度において、典型的には2〜5nmの厚さに形成する。
図2は、図1を使ったHfO膜の成膜工程を示すフローチャートである。
図2を参照するに、最初ステップ1においてバルブLV〜LVが閉鎖され、さらに排気バルブEVが開かれて、前記処理容器11内のプロセス空間11Aが排気される。この工程においては、前記ベントバルブVV〜VVは全て開放され、その結果、前記ラインL〜L中のガスは系外に排出される。
次にステップSにおいて前記排気バルブEVおよびベントバルブVVが閉鎖され、さらにバルブLVが開放され、前記プロセス空間11Aに前記ラインLを介してTDEAH分子を含む原料ガスが供給される。その結果、原料ガス中に含まれたTDEAH分子は被処理基板Wの表面に化学吸着され、基板表面を覆うように原料分子の層が形成される。
次にステップS3において前記排気バルブEVおよびベントバルブVV〜VVが開放され、さらに前記バルブLV〜LVが閉鎖され、前記プロセス空間11Aが排気される。
さらにステップS4において排気バルブEVおよびベントバルブVVが閉鎖され、さらにバルブLVが開かれて前記プロセス空間11Aにライン15中の水素ガスが、ライン16中の窒素キャリアガスにより、典型的には3%の濃度に希釈された状態で供給される。
このようにして供給された水素ガスは前記被処理基板Wの表面に吸着しているTDEAH分子との間で、先の式(1)で示した反応を生じ、その結果、TDEAH分子から炭素を含む有機官能基が除去され、金属Hfよりなる層が前記被処理基板Wの表面を覆うように形成される。
次にステップS5において前記排気バルブEVおよびベントバルブVV〜VVが全て開放され、さらに前記バルブLV〜LVが閉鎖されることにより、前記プロセス空間11Aが排気され、さらにステップS6において前記排気バルブEVおよびベントバルブVVが閉鎖され、バルブLVが開放される。その結果、前記プロセス空間11A中には前記ラインLよりHOガスが導入され、導入さされたHOガスは前記被処理基板Wの表面に形成されている金属Hf層を酸化させ、これをHfO膜に変換する。
さらに前記ステップS6の後、ステップS1に戻り、前記排気バルブEVおよびベントバルブVV〜VVを開放し、さらにバルブLV〜LVを閉鎖することにより、前記プロセス空間11Aを排気する。
さらに図3に示すように前記ステップS1〜S6を、段階I、段階II,・・・と繰り返し実行することにより、前記被処理基板Wの表面にHfO膜を所望の2〜5nmの厚さに形成することが可能である。ただし図3は、本発明の第1実施例によるプロセスシーケンスを示す図である。
図3を参照するに、本実施例においてはステップ2のTDEAH原料導入工程の後、必ずステップ3の排気工程をおいてステップ4の水素ガスの導入工程が行われ、これにより、水素ガスが導入された時点においては前記プロセス空間11Aからは残留TDEAH原料は実質的に完全に除去されており、水素ガスと残留TDEAH原料との爆発的反応、およびかかる反応に伴い生じるパーティクル発生の問題が、効果的に抑制される。前記ステップ3の排気工程は、1秒間程度で十分である。また前記ステップ3の排気工程の際に、前記プロセス空間11Aに窒素ガスやArガスなどのパージガスを導入し、残留TDEAH原料の排出効率を向上させることもできる。
また本発明では前記ステップ3の排気工程の後、前記ステップ4の脱離工程において、被処理基板Wの表面に吸着されているTDEAH原料分子が水素ガスと反応して有機官能基が脱離するため、ステップ6で得られるHfO膜中に炭素が残留することがなく、有機金属原料を使って、欠陥の少ない高い品質のHfO膜を得ることが可能になる。本発明の発明者が本発明の基礎となる研究において行った実験では、前記HfO膜中の炭素濃度は1×1019cm−3以下に抑制されるのが確認されている。このようにして形成されたHfO膜は塩化物を原料として使っていないため、塩素などのハロゲンは含まない。
なお本発明のプロセスは、前記ステップ2の吸着工程において前記TDEAH原料ガスの吸着時間あるいは基板温度を制御することにより、前記被処理基板Wの表面に1分子層分の厚さのTEDAH層を形成し、前記ステップ6の酸化工程において前記1分子層分のTEDEAH膜を酸化して1分子層分の厚さのHfO膜を形成した場合には、図2あるいは3のプロセスはいわゆるALD(原子層堆積)プロセスとなる。しかし、本発明はALDプロセスに限定されるものではなく、前記ステップ2の工程を、被処理基板W上に複数分子層に対応した厚さの吸着TEDAH層が形成されるように実行することもできる。
なお、本実施例においてはHfのアミノ系有機金属原料としてTDEAHを使ったが、本発明はかかる特定の有機金属原料に限定されるものではない。例えはHfの有機金属原料としては、他にテトラジエチルアミノハフニウム(Hf[N(CHCH)等を使うことができる。
また本発明はHfのアミノ系有機金属原料を使ったHfO膜の形成に限定されるものではなく、テトラジメチルアルミノジルコニウム(Zr[N(CH),テトラジエチルアミノハフニウム(Zr[N(CHCH)など、Zrのアミノ系有機金属原料を使ってZrO膜を形成する場合にも有効である。
さらに本発明は、HfO膜あるいはZrO膜の形成のみならず、HfSiO膜やZrSiO膜などのシリケート膜、さらにはHfAlやZrAlなどのアルミネート膜の形成においても有用である。例えば前記Alの有機金属原料としては、化学式がAl(CHで表されるトリメチルアルミニウムなどが公知であり、またSiの原料としては、化学式がSiClで表されるテトラクロロシランなどが公知である。
特にシリケート膜やアルミネート膜を形成する場合には、図3のプロセスシーケンスのうち段階IにおいてHfO分子層を形成した後、段階IIにおいてSiOあるいはAlの分子層を形成することにより、所望の化合物膜を得ることができる。
pチャネルMOSトランジスタの製造においては、ポリシリコンゲート電極後、ゲート電極中に含まれるボロン(B)が、後の熱処理工程においてチャネル領域に拡散することにより、閾値電圧が変動してしまう問題が知られている。この問題に対する最も典型的な対策は、ゲート酸化膜中に窒素(N)を含有させることによりBの拡散を抑制することである。アミン系原料を使う本発明では、容易にゲート酸化膜中に窒素を含有させることができる。すなわち、本発明の特徴である水素ガスの導入時に、1〜10%程度のアンモニア(NH)ガスを供給することで、膜中に1×1021cm−3以上の窒素を含有させることが可能になる。
[第2実施例]
図4は、本発明の第2実施例によるHfO膜の形成プロセスシーケンスを示す図である。
図4を参照するに、本実施例ではステップ4の工程とステップ6の工程が相互に入れ替わっており、従ってステップ3の排気工程の後、直ちにステップ6の酸化工程が行われ、さらにステップ6の酸化工程の後、ステップ5の排気工程が行われ、その後でステップ4の水素ガス導入工程が行われる。
図4の工程では、ステップ4において先の工程で形成されているHfO膜上に水素分子が吸着され、余剰の水素分子は次の段階IIのステップ1における排気工程により、プロセス空間11Aから除去される。
そこで前記段階IIのステップ2において前記プロセス空間11AにTDEAHなどのHfのアミノ系有機金属原料を導入した場合、先に形成されているHfO膜上にTEDAH分子が吸着する際に先の反応(1)が生じ、有機官能基が脱離して金属Hfが析出する。
そこで前記プロセス空間11Aからステップ3において余剰のTEDAH原料を除去した後、ステップ6において吸着した金属Hfよりなる金属Hf層を酸化させることにより、膜中に含まれる炭素濃度が低い、優れた膜質のHfO膜を得ることが可能になる。
なお、本実施例においても先の実施例と同様に、使われるアミノ系有機金属原料はTEDAHに限定されるものではなく、また作製される膜もHfO膜に限定されるものではない。
[第3実施例]
図5は、本発明の第3実施例によるHfO膜の形成プロセスシーケンスを示す図である。
図5を参照するに、本実施例では段階Iで示す最初のHfO膜の形成工程ではステップ1〜ステップ6の工程が先の図3の場合と同じ順序で実行されるが、次の段階IIでは、ステップ1の排気工程の後、直ちにステップ4の水素ガス導入工程が実行され、さらにステップ3の排気工程の後、ステップ2のTEDAH導入工程が実行される。
さらにステップ2のTEDAH導入工程の後、ステップ5の排気工程が実行され、その後でステップ4のTEDAH導入工程が実行される。
このように本実施例においてはアミン系有機金属原料導入工程の前後において水素ガス導入工程が行われるため、被処理基板上に吸着した有機金属原料分子からの有機官能基の脱離が確実に行われ、得られたHfOなどのhigh−K誘電体膜中に残留する炭素の量を確実に最小化することができる。
[第4実施例]
図6は、本実施例で使われるMOCVD装置10Aの概要を単純化して示す図、また図7は図6のMOCVD装置で実行されるHfO膜の形成工程を示す図である。
図6を参照するに、MOCVD装置10Aは図1のMOCVD装置10と略同一の構成を有しているが、ガス供給ラインLおよびLのみが使われ、ガス供給ラインL3が省略される点で相違している。その際、本実施例では前記ラインLには先の実施例と同様にTDEAHが供給されるが、前記ラインLには、HOガスの他に水素ガスが、窒素キャリアガスと共に供給される。あるいは前記ラインLには水素ガスと酸素ガスとが供給される。以下の説明は、前記ラインLにHOガスと水素ガスとを供給する場合について行う。
図7を参照するに、最初のステップ11において前記プロセス空間11Aが排気された後、ステップ12においてTDEAH原料ガスが前記プロセス空間に前記ラインLを介して導入され、さらにステップ13において前記プロセス空間11A中の余剰なTDEAH原料ガスが排気により除去される。
図7の実施例では、この後、ステップ14において前記ラインL2からHOガスと水素ガスとが窒素キャリアガスと共に前記プロセス空間11A中に導入され、その結果、前記プロセス空間11A中においては前記被処理基板Wの表面を覆うTDEAH分子層が酸化され、同時に有機官能基が脱離する。
さらに前記ステップ11〜14の工程を段階I,段階II,段階III,段階IV・・・と繰り返すことにより、本実施例によれば被処理基板W上に炭素濃度の低いHfOなどのhigh−K誘電体膜が、効率よく形成される。
[第5実施例]
図8A〜8Dは、本発明の第5実施例による超高速MOSトランジスタの製造工程を示す。
図8Aを参照するに、シリコン基板21上には素子分離領域21Bにより画成されたp型ウェルが素子領域21Aとして形成されており、前記シリコン基板21は、先に説明した図1のMOCVD装置10中に、前記被処理基板Wとして導入される。
さらに図2〜7のいずれかのプロセスを実行することにより、前記シリコン基板21上にはHfOやZrO,Alなどの金属酸化膜、あるいはシリケート膜、あるいはアルミネート膜などのhigh−K誘電体膜よりなるゲート絶縁膜22が形成される。
さらに図8Aの工程では前記ゲート絶縁膜22上にポリシリコン膜23が一様に形成される。
次に図8Bの工程において前記ポリシリコン膜23はパターニングされてポリシリコンゲート電極パターン23Gが形成され、前記素子領域21A中に前記ゲート電極パターン23GをマスクにPをイオン注入することにより、前記素子領域21A中、前記ゲート電極23Gの両側に拡散領域21aおよび21bが形成される。また図8Bの工程では前記ゲート電極パターン23Gのパターニングの結果、その下のhigh−K誘電体膜22もゲート電極23Gに対応した形状にパターニングされ、ゲート絶縁膜パターン22Gが形成される。
さらに図8Cの工程において前記ゲート電極パターン23Gの両側壁面上には側壁絶縁膜24A,24Bが形成され、さらに前記ゲート電極パターン23Gおよび側壁絶縁膜24A,24BをマスクにPを図8Bの場合よりも大きな加速エネルギおよびドーズ量でイオン注入することにより、前記素子領域21A中、前記側壁絶縁膜24A,24Bの外側にn型の拡散領域21cおよび21dが、それぞれ前記拡散領域21aおよび21bに部分的に重畳するような関係で形成される。
さらに図8Dの工程において図8Cの構造上にCoなどの金属層を堆積し、短時間の熱処理の後、これを除去することにより、前記拡散領域21cおよび21dの表面にシリサイド領域21Sが形成される。かかるシリサイド領域21Sはまた、前記ゲート電極22G上にも形成される。
このようにして形成されたMOSトランジスタは、ゲート絶縁膜22GとしてHfOなどのhigh−K誘電体膜を使っているため、ゲート長を0.1μm以下にまで微細化した場合でもゲート絶縁膜が十分な物理膜厚を有し、ゲートリーク電流が増大してしまう問題が回避される。特に本実施例では前記ゲート絶縁膜22G中の炭素濃度が減少しているため、ボイドなどの欠陥が生じることがなく、信頼性の高い膜が得られる。
[第6実施例]
図9A〜9Cは、本発明の第6実施例によるMOSキャパシタ40の製造工程を示す。
図9Aを参照するに拡散領域41Aが形成されたシリコン基板41上にはシリコン酸化膜などよりなる絶縁膜42が形成され、前記絶縁膜42中には前記拡散領域41Aを露出するようにコンタクトホールが形成される。
さらに図9Aの工程では、前記絶縁膜42上に前記コンタクトホールを介して前記拡散領域41Aとコンタクトするように、前記拡散領域41Aの導電型に対応してp型あるいはn型にドープされたポリシリコン下部電極43が形成される。
次に図9Bの工程において図9Aの構造のシリコン基板41は図1のMOCVD装置10の処理容器11中に、前記被処理基板Wとして導入され、さらに先に図2および3、あるいは図4〜7で説明した工程を行うことにより、前記ポリシリコン下部電極43の表面には、HfOなどのhigh−K誘電体膜よりなるキャパシタ絶縁膜44が、2〜3nmの膜厚に形成される。
さらに図9Cの工程において前記キャパシタ絶縁膜44上にポリシリコン上部電極45を形成することにより、MOSキャパシタ40が得られる。
本実施例では、キャパシタ絶縁膜44として使われるHfOなどのhigh−K誘電体膜中に含まれる、炭素など有機金属原料起源の不純物の濃度が抑制され、リーク電流の少ない、信頼性の高い膜が得られる。特に本実施例では炭素の酸化により膜中に生じるボイドの形成が、炭素除去工程により効果的に抑制され、その結果、かかるボイドにおける電界集中が回避される。
また本実施例ではキャパシタ絶縁膜44を有機金属原料ガスの吸着および酸化により形成しているため、前記下部電極43が複雑な形状をしていても、キャパシタ絶縁膜44は一様な膜厚で形成できる。
このようなキャパシタにより、DRAMを構成することができる。
[第7実施例]
図10は、本発明の第7実施例によるMOCVD装置60の構成を示す。ただし図10中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図10を参照するに、MOCVD装置60はバッチ処理のための装置であり、プロセス空間61A中に多数の被処理基板Wを保持する処理容器61を有している。
前記処理容器61は排気ポート61Bにおいて排気バルブEVを介して排気され、また前記処理容器61の外側にはヒータ62が設けられている。
このような構成のバッチ式装置においても、前記ラインLから供給されるTDEAHなどのアミン系有機金属原料とラインLから供給されるHOなどの酸化剤とラインLから供給される水素ガスとを、先に図2〜5、あるいは図6,7で説明したように切替ることにより、爆発的な反応を回避しつつ、残留有機金属原料から効果的に有機官能基を除去することができ、形成されるhigh−K誘電体膜中の炭素濃度を効果的に低減させることが可能になる。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載の要旨内において様々な変形・変更が可能である。
本発明によれば、被処理基板表面にアミン系有機金属原料分子を吸着させ、さらに前記被処理基板表面から前記アミン系有機金属原料分子を排気した後で前吸着しているアミン系有機金属原料分子に対して水素ガスを作用させることにより、前記被処理基板表面を覆う、前記有機金属原料分子中の金属元素を含む膜から炭素が効率的に除去され、炭素を実質的に含まない膜が得られる。そこで、このようにして得られた膜を酸化処理することにより、所望の誘電体膜を得ることができる。本発明では前記水素ガスを作用させる工程を実行する際に、被処理基板表面のプロセス空間からは水素ガスと爆発的反応を生じるアミン系有機原料ガスが除去されているため、パーティクル発生等の問題は生じない。

Claims (17)

  1. アミン系有機金属原料を使った誘電体膜の形成方法であって、
    (A)被処理基板表面が露出されたプロセス空間に、前記アミン系有機金属分子を含む原料ガス供給する工程と、
    (B)前記工程(A)の後、前記プロセス空間から前記原料ガスを排除する工程と、
    (C)前記工程(B)の後、前記被処理基板表面に水素ガスを供給する工程と、
    (D)前記工程(B)の後、前記プロセス空間に酸化ガスを導入する工程を含む誘電体膜の形成方法。
  2. 前記工程(D)は、前記工程(C)の後で実行される請求項1記載の誘電体膜の形成方法。
  3. 前記工程(D)は、前記工程(C)と同時に実行される請求項1記載の誘電体膜の形成方法。
  4. 前記工程(D)は、前記工程(C)よりも前に実行される請求項1記載の誘電体膜の形成方法。
  5. 前記工程(A)〜(D)は、繰り返し実行される請求項1記載の誘電体膜の形成方法。
  6. 前記工程(A)の前に、(A1)前記プロセス空間に水素ガスを供給する工程と、(A2)前記工程(A1)の後、前記プロセス空間から水素ガスを排除する工程を行う請求項1記載の誘電体膜の形成方法。
  7. 前記工程(A1)の前に、(A3)前記プロセス空間に酸化ガスを導入する工程を行う請求項6記載の誘電体膜の形成方法。
  8. 前記工程(A2)〜(D)は、繰り返し実行される請求項6記載の誘電体膜の形成方法。
  9. 前記工程(A)は、前記被処理基板表面を、前記有機金属原料分子により、複数分子層に対応する厚さの有機金属原料分子層が形成されるように覆う請求項1記載の誘電体膜の形成方法。
  10. 前記工程(A)は、前記被処理基板表面を、前記有機金属原料分子により、単一分子層に対応する厚さの有機金属原料分子層が形成されるように覆う請求項1記載の誘電体膜の形成方法。
  11. 前記アミン系有機金属原料は、Hf,Zr,Si,Al,Tiのいずれかを金属元素として含む請求項1記載の誘電体膜の形成方法。
  12. 前記誘電体膜はHf,ZrおよびAlのいずれかの金属元素の酸化物、またはシリケート、またはアルミネートよりなる請求項1記載の誘電体膜の形成方法。
  13. 前記誘電体膜はHfOまたはZrOよりなる請求項12記載の誘電体膜の形成方法。
  14. 前記アミン系有機金属原料は、メチルアミノ基またはエチルアミノ基またはメチルエチルアミノ基を含む請求項1記載の誘電体膜の形成方法。
  15. 前記アミン系有機金属原料は、テトラジメチルアミノハフニウムまたはテトラジメチルアミノジルコニウムよりなる請求項14記載の誘電体膜の形成方法。
  16. 基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極をマスクに、前記基板中に不純物元素を導入する工程とよりなる半導体装置の製造方法において、
    前記ゲート絶縁膜を形成する工程は、
    (A)前記基板が保持されたプロセス空間に、前記アミン系有機金属分子を含む原料ガス供給する工程と、
    (B)前記工程(A)の後、前記プロセス空間から前記原料ガスを排除する工程と、
    (C)前記工程(B)の後、前記被処理基板表面に水素ガスを供給する工程と、
    (D)前記工程(B)の後、前記プロセス空間に酸化ガスを導入する工程を含む半導体装置の製造方法。
  17. 基板上に下部電極を形成する工程と、
    前記下部電極上にキャパシタ絶縁膜を形成する工程と、
    前記キャパシタ絶縁膜上に上部電極を形成する工程とよりなるキャパシタの製造方法であって、
    前記キャパシタ絶縁膜を形成する工程は、
    (A)前記基板が保持されたプロセス空間に、前記アミン系有機金属分子を含む原料ガス供給する工程と、
    (B)前記工程(A)の後、前記プロセス空間から前記原料ガスを排除する工程と、
    (C)前記工程(B)の後、前記被処理基板表面に水素ガスを供給する工程と、
    (D)前記工程(B)の後、前記プロセス空間に酸化ガスを導入する工程を含むキャパシタの製造方法。
JP2004570901A 2003-04-17 2003-04-17 高誘電体膜の形成方法 Pending JPWO2004093179A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/004919 WO2004093179A1 (ja) 2003-04-17 2003-04-17 高誘電体膜の形成方法

Publications (1)

Publication Number Publication Date
JPWO2004093179A1 true JPWO2004093179A1 (ja) 2006-07-06

Family

ID=33193252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004570901A Pending JPWO2004093179A1 (ja) 2003-04-17 2003-04-17 高誘電体膜の形成方法

Country Status (3)

Country Link
JP (1) JPWO2004093179A1 (ja)
CN (1) CN1689147A (ja)
WO (1) WO2004093179A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060170A (ja) * 2004-08-24 2006-03-02 Nec Electronics Corp キャパシタおよび半導体装置の製造方法
KR100673228B1 (ko) * 2005-06-30 2007-01-22 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자의 제조방법
JP2007194582A (ja) * 2005-12-20 2007-08-02 Tokyo Electron Ltd 高誘電体薄膜の改質方法及び半導体装置
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP5457287B2 (ja) * 2010-06-24 2014-04-02 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP5204809B2 (ja) * 2010-07-02 2013-06-05 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP6087609B2 (ja) 2012-12-11 2017-03-01 東京エレクトロン株式会社 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
JP6528366B2 (ja) * 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチmosfetの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764472B2 (ja) * 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane

Also Published As

Publication number Publication date
CN1689147A (zh) 2005-10-26
WO2004093179A1 (ja) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100738731B1 (ko) 유전체층을 포함하는 장치 및 그 유전체층을 포함하는 장치를 형성하는 방법
US8168548B2 (en) UV-assisted dielectric formation for devices with strained germanium-containing layers
US11791181B2 (en) Methods for the treatment of workpieces
US20150194302A1 (en) Substrate processing apparatus
JP2003297822A (ja) 絶縁膜の形成方法
KR20070013337A (ko) 높은 k 유전체 물질 상에 실리콘 옥시니트라이드 층의형성
WO2002058130A1 (fr) Procede de production
TW201025513A (en) Non-volatile memory having silicon nitride charge trap layer
JP4059183B2 (ja) 絶縁体薄膜の製造方法
JPWO2004066376A1 (ja) 誘電体膜の形成方法
JP2008131050A (ja) 半導体素子への金属含有膜の集積方法
JP2004006699A (ja) 半導体装置の製造方法及び基板処理装置
JP2024508640A (ja) 双極子膜を用いたmosfetゲートエンジニアリング
JP4199072B2 (ja) 高誘電体膜の形成方法、半導体装置の製造方法並びに半導体製造装置
JPWO2004093179A1 (ja) 高誘電体膜の形成方法
WO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
US20050170665A1 (en) Method of forming a high dielectric film
KR100681384B1 (ko) 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 캐패시터의 제조 방법
JP2006016641A (ja) 金属シリコンオキサイドの製造方法、金属シリコンオキシナイトライドの製造方法、およびシリコンドープされた金属ナイトライドの製造方法
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2014112572A1 (ja) 半導体装置の製造方法および基板処理装置
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100529472B1 (ko) 유전체를 이용한 트랜지스터 형성 방법
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
JP2024520404A (ja) アモルファスシリコンベース取り除きおよびシールeot

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070911