KR101725978B1 - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR101725978B1
KR101725978B1 KR1020100096892A KR20100096892A KR101725978B1 KR 101725978 B1 KR101725978 B1 KR 101725978B1 KR 1020100096892 A KR1020100096892 A KR 1020100096892A KR 20100096892 A KR20100096892 A KR 20100096892A KR 101725978 B1 KR101725978 B1 KR 101725978B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
polysilicon
layer
mask
forming
Prior art date
Application number
KR1020100096892A
Other languages
English (en)
Other versions
KR20120035399A (ko
Inventor
현윤석
조성윤
김수영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100096892A priority Critical patent/KR101725978B1/ko
Publication of KR20120035399A publication Critical patent/KR20120035399A/ko
Application granted granted Critical
Publication of KR101725978B1 publication Critical patent/KR101725978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 반도체 소자의 형성 방법은 반도체 기판 상에 폴리실리콘과 산화막으로 이루어진 층이 다수층으로 적층된 구조물을 형성하는 단계와, 상기 반도체 기판이 노출되도록 상기 구조물을 식각하여 CD 마크를 형성하는 단계와, 상기 CD 마크로부터 이격되도록 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 폴리실리콘과 산화막으로 이루어진 제 1 층을 1차 식각하는 단계를 포함하여, 슬리밍 공정을 적용할 때 감광막 패턴을 두껍게 형성하지 않아도 되어 감광막 패턴 사이의 CD가 500nm 인 경우까지 CD 측정을 용이하게 할 수 있는 효과를 제공한다.

Description

반도체 소자의 형성 방법{Method for forming the semiconductor device}
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 보다 자세하게는 3차원 낸드 플래쉬 소자의 형성 방법에 관한 것이다.
일반적인 비휘발성 메모리 소자의 제조방법은 소자분리막이 형성된 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막, 유전막, 컨트롤 게이트용 도전막을 형성하여 플래쉬 메모리 소자를 형성하였으나, 소자의 선폭이 점점 미세해짐에따라 자기정렬 플로팅 게이트(SAFG; Self Align Floating Gate, 이하 'SAFG'라 칭함)를 사용하여 플래쉬 메모리 소자를 형성하는 방법이 개발되었다. SAFG를 이용하여 플래쉬 메모리 소자를 형성하는 방법은, 반도체 기판 상부에 터널 산화막, 제1폴리실리콘막 및 패드 질화막을 형성한 후, 패드 질화막, 제1폴리실리콘막, 터널 산화막 및 반도체 기판을 패터닝하여 트렌치를 형성한다. 트렌치를 HDP 산화막으로 매립한 후, 패드 질화막이 노출되도록 연마 공정을 실시한다. 패드 질화막 스트립 공정을 실시하여 잔류하는 패드 질화막을 제거하여 니플을 갖는 소자분리막을 형성한 후, 전체 구조 상부에 제2폴리실리콘막 및 버퍼막을 형성한다. 그런 다음, 소자분리막의 니플이 노출되도록 제2폴리실리콘막 및 버퍼막을 연마하여 플로팅 게이트 전극을 형성한 후, 전체 구조 상부에 유전체막 및 컨트롤 게이트를 형성하여 플래쉬 메모리 소자를 형성한다.
비휘발성의 플래쉬 메모리 소자는 집적도가 높아지고 셀(cell) 사이즈가 작아질수록 셀간의 커플링과 전하를 축적시킨 상태에서의 데이터 신뢰도가 더욱 중요하기 때문에 전하 손실량을 포함한 높은 전하를 플로팅 게이트에 축적시켜 데이터 신뢰도를 높이고 있다.
그러나, 데이터 신뢰도를 높이기 위해서는 유전체막의 정전 용량을 터널 산화막보다 크게 증가시켜야 한다. 유전체막의 정전 용량을 증가시키기 위해서 고유전 물질인 HfO2, ZrO2, HfAlO(HAO)등을 개발하고 있지만, 이 물질들은 고전압에서의 누설 전류가 크기 때문에 고전압을 요구하는 플래쉬 메모리 소자에서는 적용하기가 어렵다.
한편, 이러한 플래쉬 메모리 소자를 형성하기 위하여 슬리밍(slimming) 공정이 수반되는데, 일반적으로, 슬리밍 공정은 두께가 두꺼운 감광막 패턴을 형성하여 하부의 하드 마스크 층, 즉, 폴리실리콘/산화막(poly silicon/oxide)으로 이루어진 한 쌍의 층을 식각한 뒤, 슬리밍 공정을 통하여 감광막 패턴의 폭을 감소시킨다. 그 뒤 폴리실리콘/산화막 식각과 감광막 패턴의 슬리밍 공정을 반복하여 진행함으로써 최종적으로 계단형으로 식각된 폴리실리콘/산화막을 형성한다.
도 1은 종래 기술에 따른 반도체 소자의 CD 측정방법을 나타낸 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(10) 상부에 폴리실리콘/산화막(poly silicon/oxide)으로 이루어진 한 쌍의 층이 반복 적층된 구조물(12) 상부에 패턴(14)을 형성하고, 그 상부에 감광막 패턴(16)을 형성한다. 여기서, 감광막 패턴(16)은 슬리밍 공정을 위해 매우 두꺼운 두께로 형성되어 감광막 패턴(16) 사이의 CD가 10㎛ 이하인 경우에는 측정이 불가능한 문제가 있다.
본 발명은 슬리밍 공정을 적용하기 위하여 감광막 패턴을 두껍게 형성할 경우 감광막 패턴 사이의 CD가 10㎛ 인 경우에는 CD 측정이 불가능한 문제를 해결하고자 한다.
본 발명의 반도체 소자의 형성 방법은 반도체 기판 상에 폴리실리콘과 산화막으로 이루어진 층이 다수층으로 적층된 구조물을 형성하는 단계와, 상기 반도체 기판이 노출되도록 상기 구조물을 식각하여 CD 마크를 형성하는 단계와, 상기 CD 마크로부터 이격되도록 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 폴리실리콘과 산화막으로 이루어진 제 1 층을 1차 식각하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 CD 마크로부터 상기 감광막 패턴이 이격되는 거리는 500nm인 것을 특징으로 한다.
그리고, 상기 감광막 패턴을 마스크로 상기 제 1 층을 1차 식각하는 단계 이후 상기 감광막 패턴에 슬리밍 공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기 슬리밍 공정을 수행하는 단계 이후, 상기 식각된 제 1 층을 마스크로 상기 제 1 층 하부에 형성된 제 2 층을 2차 식각하는 단계와, 상기 슬리밍된 감광막 패턴을 마스크로 상기 식각된 제 1 층을 3차 식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 형성 방법은 반도체 기판 상에 폴리실리콘과 산화막으로 이루어진 한 쌍의 층이 반복 적층된 구조물을 형성하는 단계와, 상기 반도체 기판이 노출되도록 상기 폴리실리콘과 산화막으로 이루어진 한 쌍의 층이 반복 적층된 구조물을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치에 상기 폴리실리콘과 산화막 상이한 식각선택비를 갖는 물질을 매립하여 CD 마크를 형성하는 단계와, 상기 CD 마크로부터 이격되도록 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 폴리실리콘과 산화막으로 이루어진 제 1 층을 1차 식각하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 CD 마크로부터 상기 감광막 패턴이 이격되는 거리는 500nm인 것을 특징으로 한다.
그리고, 상기 감광막 패턴을 마스크로 상기 제 1 층을 1차 식각하는 단계 이후 상기 감광막 패턴에 슬리밍 공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기 슬리밍 공정을 수행하는 단계 이후, 상기 식각된 제 1 층을 마스크로 상기 제 1 층 하부에 형성된 제 2 층을 2차 식각하는 단계와, 상기 슬리밍된 감광막 패턴을 마스크로 상기 식각된 제 1 층을 3차 식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 슬리밍 공정을 적용할 때 감광막 패턴을 두껍게 형성하지 않아도 되어 감광막 패턴 사이의 CD가 500nm 인 경우까지 CD 측정을 용이하게 할 수 있는 효과를 제공한다.
도 1은 종래 기술에 따른 반도체 소자의 형성 방법을 나타낸 단면도.
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 나타낸 단면도.
도 3a 내지 도 3d 는 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 나타낸 단면도.
이하에서는 본 발명의 실시예에 따라 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(100) 상부에 폴리실리콘과 산화막(poly silicon/oxide)으로 이루어진 한 쌍의 층이 반복 적층된 구조물(102) 상부에 패턴(104)을 형성한다.
이어서, 반도체 기판(100)이 노출되도록 폴리실리콘과 산화막으로 이루어진 한 쌍의 층이 반복 적층된 구조물(102)을 식각하여 CD 마크(106)를 형성한다. CD 마크(106)는 트렌치 타입으로 형성되는 것이 바람직하다. 그 다음 감광막 패턴(108)을 형성한다. 여기서 감광막 패턴(108)의 CD 측정은 CD 마크(106)로부터 이격된 거리 'A'를 측정하는 것이 바람직하며, 여기서 CD 마크(106)로부터 감광막 패턴(108)이 이격되는 거리 'A'는 500nm인 것이 바람직하다. 이는 감광막 패턴(108)의 CD 측정이 500nm 까지 가능함을 의미한다. 이와 같이 CD 마크(106)를 형성함으로써 종래에 두꺼운 감광막 두께에 의해 CD 측정이 10㎛이하에서 어려웠던 문제를 해결할 수 있다. 이어서, 감광막 패턴(108)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하여 패터닝한다.
도 2b에 도시된 바와 같이, 감광막 패턴(108)에 슬리밍 공정을 수행하여 감광막 패턴(108a)을 형성한다. 여기서 감광막 패턴(108a)은 슬리밍 공정에 의해 CD 마크(106)로부터 'B' (B>A) 만큼 이격되는 것이 바람직하다. 이어서, 이전 공정에서 패터닝된 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 마스크로 다시 그 하부의 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하고, 슬리밍된 감광막 패턴(108a)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각한다.
도 2c에 도시된 바와 같이, 감광막 패턴(108a)에 슬리밍 공정을 수행하여 감광막 패턴(108b)을 형성한다. 여기서 감광막 패턴(108b)은 슬리밍 공정에 의해 CD 마크(106)로부터 'C' (C>B>A) 만큼 이격되는 것이 바람직하다. 이어서, 이전 공정에서 패터닝된 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 마스크로 다시 그 하부의 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하고, 슬리밍된 감광막 패턴(108b)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각한다.
도 2d에 도시된 바와 같이, 감광막 패턴(108b)에 슬리밍 공정을 수행하여 감광막 패턴(108c)을 형성한다. 여기서 감광막 패턴(108c)은 슬리밍 공정에 의해 CD 마크(106)로부터 'D' (D>C>B>A) 만큼 이격되는 것이 바람직하다. 이어서, 이전 공정에서 패터닝된 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 마스크로 다시 그 하부의 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하고, 감광막 패턴(108c)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각한다.
상술한 바와 같이, 본 발명은 CD 마크를 형성함으로써 슬리밍 공정에 적용되는 감광막 패턴의 CD 측정을 용이하게 할 수 있다. 여기서 CD 마크는 본 발명의 제 1 실시예의 트렌치 형태에 한정되는 것은 아니고, 변경 가능하다. 제 2 실시예에 따른 CD 마크의 형태는 도 3a 내지 도 3d를 참조한다.
도 3a에 도시된 바와 같이, 반도체 기판(200) 상부에 폴리실리콘과 산화막(poly silicon/oxide)로 이루어진 한 쌍의 층이 반복 적층된 구조물(202) 상부에 패턴(204)을 형성한다.
이어서, 반도체 기판(200)이 노출되도록 폴리실리콘과 산화막으로 이루어진 한 쌍의 층이 반복 적층된 구조물(202)을 식각하여 트렌치를 형성한 후, 폴리실리콘과 산화막와 상이한 식각선택비를 갖는 물질을 트렌치에 매립하여 CD 마크(206)를 형성한다. 그 다음 감광막 패턴(208)을 형성한다. 여기서 감광막 패턴(208)의 CD 측정은 CD 마크(206)로부터 이격된 거리 'A'를 측정하는 것이 바람직하며, 여기서 CD 마크(206)로부터 감광막 패턴(208)이 이격되는 거리 'A'는 500nm인 것이 바람직하다. 이는 감광막 패턴(208)의 CD 측정이 500nm 까지 가능함을 의미한다. 이와 같이 CD 마크(206)를 형성함으로써 종래에 두꺼운 감광막 두께에 의해 CD 측정이 10㎛이하에서 어려웠던 문제를 해결할 수 있다. 이어서, 감광막 패턴(208)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하여 패터닝한다.
도 3b에 도시된 바와 같이, 감광막 패턴(208)에 슬리밍 공정을 수행하여 감광막 패턴(208a)을 형성한다. 여기서 감광막 패턴(208a)은 슬리밍 공정에 의해 CD 마크(206)로부터 'B' (B>A) 만큼 이격되는 것이 바람직하다. 이어서, 이전 공정에서 패터닝된 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 마스크로 다시 그 하부의 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하고, 슬리밍된 감광막 패턴(208a)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각한다.
여기서, CD 마크(206)는 폴리실리콘과 산화막으로 이루어진 한 쌍의 층이 반복 적층된 구조물(202)과 상이한 식각선택비를 갖기 때문에 식각되지 않고 남아있는다.
도 3c에 도시된 바와 같이, 감광막 패턴(208a)에 슬리밍 공정을 수행하여 감광막 패턴(208b)을 형성한다. 여기서 감광막 패턴(208b)은 슬리밍 공정에 의해 CD 마크(206)로부터 'C' (C>B>A) 만큼 이격되는 것이 바람직하다. 이어서, 이전 공정에서 패터닝된 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 마스크로 다시 그 하부의 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하고, 슬리밍된 감광막 패턴(208b)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각한다.
도 3d에 도시된 바와 같이, 감광막 패턴(208b)에 슬리밍 공정을 수행하여 감광막 패턴(208c)을 형성한다. 여기서 감광막 패턴(208c)은 슬리밍 공정에 의해 CD 마크(206)로부터 'D' (D>C>B>A) 만큼 이격되는 것이 바람직하다. 이어서, 이전 공정에서 패터닝된 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 마스크로 다시 그 하부의 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각하고, 슬리밍된 감광막 패턴(208c)을 마스크로 폴리실리콘과 산화막으로 이루어진 한 쌍의 층을 식각한다.
상술한 바와 같이, 본 발명은 감광막 패턴을 형성하기 이전 CD 마크를 형성함으로써 감광막 패턴의 CD 측정을 용이하게 할 수 있는 효과를 제공한다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.

Claims (8)

  1. 반도체 기판 상에 폴리실리콘과 산화막으로 이루어진 층이 다수층으로 적층된 구조물을 형성하는 단계;
    상기 반도체 기판이 노출되도록 상기 구조물을 식각하여 CD 마크를 형성하는 단계;
    상기 CD 마크로부터 이격되도록 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 마스크로 상기 폴리실리콘과 산화막으로 이루어진 제 1 층을 1차 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    청구항 1에 있어서,
    상기 CD 마크로부터 상기 감광막 패턴이 이격되는 거리는 500nm인 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    청구항 1에 있어서,
    상기 감광막 패턴을 마스크로 상기 제 1 층을 1차 식각하는 단계 이후,
    상기 감광막 패턴에 슬리밍 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    청구항 3에 있어서,
    상기 슬리밍 공정을 수행하는 단계 이후,
    상기 식각된 제 1 층을 마스크로 상기 제 1 층 하부에 형성된 제 2 층을 2차 식각하는 단계; 및
    상기 슬리밍된 감광막 패턴을 마스크로 상기 식각된 제 1 층을 3차 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  5. 반도체 기판 상에 폴리실리콘과 산화막으로 이루어진 한 쌍의 층이 반복 적층된 구조물을 형성하는 단계;
    상기 반도체 기판이 노출되도록 상기 폴리실리콘과 산화막으로 이루어진 한 쌍의 층이 반복 적층된 구조물을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치에 상기 폴리실리콘 및 산화막과 상이한 식각선택비를 갖는 물질을 매립하여 CD 마크를 형성하는 단계;
    상기 CD 마크로부터 이격되도록 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 마스크로 상기 폴리실리콘과 산화막으로 이루어진 제 1 층을 1차 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    청구항 5에 있어서,
    상기 CD 마크로부터 상기 감광막 패턴이 이격되는 거리는 500nm인 것을 특징으로 하는 반도체 소자의 형성 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    청구항 5에 있어서,
    상기 감광막 패턴을 마스크로 상기 제 1 층을 1차 식각하는 단계 이후,
    상기 감광막 패턴에 슬리밍 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    청구항 7에 있어서,
    상기 슬리밍 공정을 수행하는 단계 이후,
    상기 식각된 제 1 층을 마스크로 상기 제 1 층 하부에 형성된 제 2 층을 2차 식각하는 단계; 및
    상기 슬리밍된 감광막 패턴을 마스크로 상기 식각된 제 1 층을 3차 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020100096892A 2010-10-05 2010-10-05 반도체 소자의 형성 방법 KR101725978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100096892A KR101725978B1 (ko) 2010-10-05 2010-10-05 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096892A KR101725978B1 (ko) 2010-10-05 2010-10-05 반도체 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20120035399A KR20120035399A (ko) 2012-04-16
KR101725978B1 true KR101725978B1 (ko) 2017-04-12

Family

ID=46137316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096892A KR101725978B1 (ko) 2010-10-05 2010-10-05 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR101725978B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170761B1 (ko) 2013-07-22 2020-10-27 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102270099B1 (ko) * 2014-12-08 2021-06-29 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
CN106847822B (zh) * 2017-03-08 2018-11-16 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法
CN107818983B (zh) * 2017-08-25 2020-05-12 长江存储科技有限责任公司 一种标记图形及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130242A (ja) 2007-11-27 2009-06-11 Oki Semiconductor Co Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192646A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130242A (ja) 2007-11-27 2009-06-11 Oki Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120035399A (ko) 2012-04-16

Similar Documents

Publication Publication Date Title
KR100375235B1 (ko) 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법
US7700456B2 (en) Semiconductor device and manufacturing method of the same
KR20100084164A (ko) Ｎｖｍ 회로를 논리 회로와 통합하는 방법
CN108417631B (zh) 鳍状结构旁的绝缘层和移除鳍状结构的方法
JP2007214536A (ja) フラッシュメモリ素子の製造方法
KR101725978B1 (ko) 반도체 소자의 형성 방법
KR100575339B1 (ko) 플래쉬 메모리 소자의 제조 방법
US8686492B2 (en) Non-volatile FINFET memory device and manufacturing method thereof
TWI233666B (en) Method of manufacturing non-volatile memory cell
TWI566337B (zh) 半導體元件及其製造方法
KR102078246B1 (ko) Ｎｏｒ 구조 플래시 메모리 및 그의 제조 방법
JP2000200840A (ja) 半導体装置およびその製造方法
US20080138945A1 (en) Method for fabricating trench MOSFET
WO2005124864A1 (en) 2-transistor memory cell with modified access gate
KR100624962B1 (ko) 플래쉬 메모리 소자의 제조방법
JP2010103228A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US8981459B2 (en) Structure and manufacturing method of a non-volatile memory
US7122428B2 (en) Device isolation method of semiconductor memory device and flash memory device fabricating method using the same
US9390931B1 (en) Manufacturing method of strip-shaped conductive structures and non-volatile memory cell
KR100672174B1 (ko) 반도체 소자의 정렬키 형성 방법
KR20060136128A (ko) 플래쉬 메모리 소자의 테스트 패턴 형성방법
JP3664884B2 (ja) 半導体記憶装置およびその製造方法
KR20080000855A (ko) 반도체 소자의 제조 방법
KR100943482B1 (ko) 플래시메모리 셀을 갖는 반도체소자의 제조방법
TWI515834B (zh) 非揮發性記憶體之結構及製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant