JP2007214536A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2007214536A JP2007214536A JP2006286187A JP2006286187A JP2007214536A JP 2007214536 A JP2007214536 A JP 2007214536A JP 2006286187 A JP2006286187 A JP 2006286187A JP 2006286187 A JP2006286187 A JP 2006286187A JP 2007214536 A JP2007214536 A JP 2007214536A
- Authority
- JP
- Japan
- Prior art keywords
- film
- flash memory
- memory device
- manufacturing
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 32
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- 238000001312 dry etching Methods 0.000 claims abstract description 24
- 229920000642 polymer Polymers 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】コントロールゲート及びフローティングゲート形成時に露出された領域の素子分離膜がエッチングされ、アクティブ領域の半導体基板の側面が露出されることを防止し得るフラッシュメモリ素子の製造方法を提供する。
【解決手段】素子分離膜のEFHを調節するためのエッチング工程を過量のポリマーが発生する条件の乾式エッチング工程で実施してフローティングゲートパターンの側壁に第1スペーサを形成し、第1スペーサが以後のコントロールゲート及びフローティングゲートの形成時に露出された領域の素子分離膜がエッチングされる時、エッチング障壁層として作用してアクティブ領域の半導体基板の側面に第2スペーサが形成されるようにして半導体基板の側面露出及び損傷を防止することができ、素子の信頼性を向上させるフラッシュメモリ素子の製造方法が提示される。
【選択図】なし
【解決手段】素子分離膜のEFHを調節するためのエッチング工程を過量のポリマーが発生する条件の乾式エッチング工程で実施してフローティングゲートパターンの側壁に第1スペーサを形成し、第1スペーサが以後のコントロールゲート及びフローティングゲートの形成時に露出された領域の素子分離膜がエッチングされる時、エッチング障壁層として作用してアクティブ領域の半導体基板の側面に第2スペーサが形成されるようにして半導体基板の側面露出及び損傷を防止することができ、素子の信頼性を向上させるフラッシュメモリ素子の製造方法が提示される。
【選択図】なし
Description
本発明は、フラッシュメモリ素子の製造方法に関するものであり、特にコントロールゲート及びフローティングゲートの形成時に露出された領域の半導体基板の側面の損傷を防止し得るフラッシュメモリ素子の製造方法に関するものである。
NAND型フラッシュメモリ素子は、ファウラー-ノルドハイム(Fowler-Nordheim;FN)のトンネリング現象を用いてフローティングゲートに電子を注入することにより、データプログラムを行い、大容量及び高い集積度を提供する。
NAND型フラッシュメモリ素子は多数のセルブロックで構成され、一つのセルブロックはデータを格納するための多数のセルが直列連結されて一つのストリングを構成する多数のセルストリング、セルストリングとドレイン及びセルストリングとソースの間にそれぞれ形成されたドレイン選択トランジスタ及びソース選択トランジスタで構成される。ここで、NAND型フラッシュメモリ素子のセルは、半導体基板上の所定領域に素子分離膜を形成した後、半導体基板の上部の所定領域にトンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートが積層されたゲートを形成し、ゲート両側に接合部を形成して構成される。
ところが、60nm以下のNAND型フラッシュメモリ素子では、フローティングゲートとアクティブ領域のオーバーラップマージン(overlap margin)を確保すると共にトンネル酸化膜のセニング(thinning)現象を防止するためにフローティングゲート用導電層を高く形成し、素子分離膜を形成するためのトレンチエッチング工程を導電層のエッチング工程と同時に実施する方法を用いている。この方法を用いる場合、以後の誘電体膜とフローティングゲートの接合面積を増大させるために、素子分離膜を湿式エッチング工程で所定の深さでエッチングしてEFH(Effective Field oxide Height)を調節する工程を実施した。しかし、以後のコントロールゲート及びフローティングゲートの形成時に露出された領域のフローティングゲート用導電層がエッチングされながら素子分離膜がさらに深くエッチングされる。これにより、半導体基板の表面の高さより低い深さで素子分離膜が形成される。このように素子分離膜が半導体基板の表面の高さより低く形成されることにより、半導体基板の側面が露出される。従って、以後の工程でこの部分が損傷することにより、素子に致命的な悪影響を及ぼす。
本発明の目的は、コントロールゲート及びフローティングゲート形成時に露出された領域の素子分離膜がエッチングされ、アクティブ領域の半導体基板の側面が露出されることを防止し得るフラッシュメモリ素子の製造方法を提供することにある。
本発明の他の目的は、素子分離膜エッチング工程を過量のポリマーが発生する条件の乾式エッチング工程で実施することによりスペーサを形成し、スペーサを用いてコントロールゲートにより露出された領域の素子分離膜がエッチングされる時、アクティブ領域の半導体基板の側面にスペーサが形成されるようにして半導体基板の側面が露出されることを防止し得るフラッシュメモリ素子の製造方法を提供することにある。
本発明の一実施例によるフラッシュメモリ素子の製造方法は、(a)半導体基板の第1領域にトンネル酸化膜及び第1導電層が積層されたフローティングゲートパターンを形成し、上記半導体基板の第2領域に素子分離膜を形成する段階、(b)乾式エッチング工程で上記素子分離膜を所定の厚さにエッチングして上記フローティングゲートパターンの側壁に第1スペーサを形成する段階、及び全体構造の上部に誘電体膜、第2導電層及びハードマスク膜を形成した後、パターニングしてコントロールゲートを形成し、上記コントロールゲートをマスクにして上記フローティングゲートパターンをエッチングしてフローティングゲートを形成する段階を含むが、上記フローティングゲートパターンがエッチングされて上記半導体基板が露出される間、上記素子分離膜の一部がエッチングされながら上記半導体基板の側面に第2スペーサが形成される。
上記フローティングゲートパターン及び素子分離膜は、上記半導体基板の上部に上記トンネル酸化膜、上記第1導電層、バッファ酸化膜及び窒化膜を順次形成する段階、素子分離マスクを用いた写真及びエッチング工程で上記窒化膜乃至上記トンネル酸化膜の所定領域をエッチングして上記フローティングゲートパターンを形成した後、上記半導体基板を所定の深さでエッチングしてトレンチを形成する段階、上記トレンチが埋め込まれるように全体構造の上部に絶縁膜を形成する段階、及び上記窒化膜が露出されるように上記絶縁膜を研磨して上記素子分離膜を形成する段階により形成される。
上記絶縁膜は、HDP酸化膜で形成したりHDP酸化膜とSOD膜を積層して形成する。
上記の乾式エッチング工程は、過量のポリマーが発生する条件で実施する。
上記の乾式エッチング工程は、CH2F2、C4F8、C5F8、C4F6、Ar、O2などのガスを用いて実施するが、望ましくはC2H2F2、C4F6、Ar及びO2の混合ガスを用いて実施するか、またはC2H2F2、C4F8、Ar及びO2の混合ガスを用いて実施するか、またはC2H2F2、C5F8、Ar及びO2の混合ガスを用いて実施する。
上記の乾式エッチング工程は、ICPタイプの装備またはMERIE装備を用いて実施するが、上記ICPタイプの装備を用いた乾式エッチング工程は3〜100mTorrの圧力と500〜1000Wのソース及びバイアスパワーを印加して実施し、上記MERIE装備を用いた乾式エッチング工程は、10〜200mTorrの圧力と100〜1000Wのソース及びバイアスパワーを印加して実施する。
上記誘電体膜は、ONO構造または高誘電体物質を用いて形成するが、上記高誘電体物質はAl2O3、HfO2、ZrO2、SiON、La2O3、Y2O3、TiO2、CeO2、N2O3、Ta2O5、BaTiO3、SrTiO3、BST、PZTなどの材料と混合酸化物であるHfxAlyOz、ZrxAlyOz、HfSiO4、ZrSiO4などを含む。
上記ハードマスク膜は、酸化膜またはアモルファスカーボンなどを用いて形成する。
また、本発明の他の実施例によるフラッシュメモリ素子の製造方法は、半導体基板の第1領域にトンネル酸化膜及び第1導電層を積層し、上記半導体基板の第2領域に素子分離膜を形成する段階、乾式エッチング工程で上記素子分離膜を所定の厚さエッチングして上記第1導電層の側壁に第1スペーサを形成する段階、及び上記素子分離膜と一部重畳するように上記第1導電層の上部に第2導電層を形成してフローティングゲートパターンを形成する段階、全体構造の上部に誘電体膜、第3導電層及びハードマスク膜を形成した後、パターニングしてコントロールゲートを形成し、上記コントロールゲートをマスクにして上記フローティングゲートパターンをエッチングしてフローティングゲートを形成する段階を含むが、上記フローティングゲートパターンがエッチングされて上記半導体基板が露出される間、上記素子分離膜の一部がエッチングされながら上記半導体基板の側面に第2スペーサが形成される。
上述した通り、本発明によれば素子分離膜のEFHを調節するためのエッチング工程を過量のポリマーが発生する条件の乾式エッチング工程で実施してフローティングゲートパターンの側壁に第1スペーサを形成し、第1スペーサが以後のコントロールゲート及びフローティングゲート形成時に露出された領域の素子分離膜がエッチングされる時、エッチング障壁層として作用してアクティブ領域の半導体基板の側面に第2スペーサが形成されるようにして半導体基板の側面露出及び損傷を防止することができ、素子の信頼性を向上させることができる。
以下、添付した図面を参照して本発明の実施例を詳細に説明する。
図1は、本発明の一実施例によるフラッシュメモリ素子のレイアウトであり、図2(a)〜図2(d)は、本発明の一実施例によるフラッシュメモリ素子の製造方法を順序的に説明するために図1のA-Aラインに沿って切り取った状態の断面図であり、図3は、工程が完了した後、図1のB-Bラインに沿って切り取った状態の断面図である。
図1及び図2(a)を参照すれば、半導体基板(101)の上部にトンネル酸化膜(102)、第1導電層(103)、バッファ酸化膜(104)及び窒化膜(105)を順次形成する。第1導電層(103)は、ポリシリコン膜を利用して500〜2000Åの厚さで形成するが、望ましくはアンドープトポリシリコン膜及びドープトポリシリコン膜を積層して形成する。そして、アクティブ領域(10)とフィールド領域(20)を確定するために素子分離マスクを用いた写真及びエッチング工程で窒化膜(105)をパターニングする。パターニングされた窒化膜(105)をエッチングマスクにしてバッファ酸化膜(104)、第1導電層(103)、トンネル酸化膜(102)及び半導体基板(101)を所定の深さでエッチングしてトレンチを形成する。フィールド領域(20)に形成されるトレンチによりアクティブ領域(10)とフィールド領域(20)が平行に確定し、アクティブ領域(10)には第1導電層(103)がパターニングされてフローティングゲートパターンが確定する。そして、トレンチが埋め込まれるように全体構造の上部に絶縁膜を形成した後、CMP工程を実施して素子分離膜(106)を形成する。ここで、素子分離膜(106)はHDP酸化膜を利用したり、HDP酸化膜とSOD膜を積層して形成する。
図1及び図2(b)を参照すれば、素子分離膜(106)のEFH(Effective Fieldoxide Height)を調節するために窒化膜(105)に対するエッチング選択比に優れた乾式エッチング工程で素子分離膜(106)を所定の厚さにエッチングする。乾式エッチング工程はCH2F2、C4F8、C5F8、C4F6、Ar、O2などのガスを用いて実施するが、例えば、C2H2F2、C4F6、Ar、O2の混合ガスを用いて実施し、C4F6の代わりにC4F8またはC5F8を用いて実施することができる。上記ガスを用いて素子分離膜(106)を乾式エッチングすれば、窒化膜(105)のエッチング損失を最小化することができる。また、エッチング工程中に過量のポリマーが発生するが、過量のポリマーがエッチング障壁層に作用して素子分離膜(106)のエッチングが一部妨害され、フローティングゲートパターンの側壁に第1スペーサ(40及び107)が形成される。一方、上記エッチング工程は、ICPタイプの装備またはMERIE装備を用いて実施する。ICPタイプの装備を用いる場合、3〜100mTorrの圧力と500〜1000Wのソース及びバイアスパワーを印加して実施し、MERIE装備を用いる場合、10〜200mTorrの圧力と100〜1000Wのソース及びバイアスパワーを印加して実施する。
図1及び図2(c)を参照すれば、リン酸(H3PO4)を用いた湿式エッチング工程で窒化膜(105)を除去する。この時、バッファ酸化膜(104)は窒化膜(105)の除去時に第1導電層(103)を保護する役割をする。そして、洗浄工程を実施するが、これによりバッファ酸化膜(104)が完全に除去され、素子分離膜(106)が一部エッチングされて素子分離膜(106)のEFHが最終的に調節される。しかし、フローティングゲートパターンの側壁に形成された第1スペーサ(40及び107)は、一部除去されるが、引き続き残留することになる。
図1及び図2(d)を参照すれば、全体構造の上部に誘電体膜(108)、第2導電層(109)及びハードマスク膜(110)を形成する。誘電体膜(108)は、ONO構造の膜または高誘電体物質を用いて形成する。高誘電体物質としては、Al2O3、HfO2、ZrO2、SiON、La2O3、Y2O3、TiO2、CeO2、N2O3、Ta2O5、BaTiO3、SrTiO3、BST、PZTなどの材料と混合酸化物であるHfxAlyOz、ZrxAlyOz、HfSiO4、ZrSiO4などを用いる。一方、第2導電層(109)は、ポリシリコン膜の単一層またはポリシリコン膜とタングステンシリサイド膜の積層構造を用いて形成する。また、ハードマスク膜(110)は、酸化膜またはアモルファスカーボンなどを用いて形成する。そして、コントロールゲートマスクを用いた写真及びエッチング工程でハードマスク膜(110)をパターニングした後、第2導電層(109)をエッチングして素子分離膜(106)と垂直方向にコントロールゲート(50)を形成する。続いたエッチング工程で誘電体膜(107)乃至トンネル酸化膜(102)の所定領域をエッチングしてフローティングゲート(30)を形成する。
図1及び図3を参照すれば、フローティングゲート(30)及びコントロールゲート(50)を形成するためのエッチング工程時に露出された領域で素子分離膜(106)が一部エッチングされて半導体基板(101)の表面の高さより低く素子分離膜(106)が形成される。しかし、フローティングゲートパターン側壁に形成された第1スペーサ(40及び107)がエッチング障壁層として作用して第1スペーサ(40及び107)の下部の素子分離膜(106)がエッチングされないようにする。これにより露出された半導体基板(101)の側壁に第2スペーサ(60及び111)が形成される。従って、素子分離膜(106)が半導体基板(101)の表面の高さより低くエッチングされても半導体基板(101)の側壁が第2スペーサ(60及び111)により保護される。
一方、上記実施例ではフローティングゲート用導電層を単一層で形成する工程について記述したが、これに限定されず、コントロールゲート及びフローティングゲート形成時に露出された領域の素子分離膜がエッチングされて半導体基板の側面が露出される他の工程にも用いられる。例えば、第1及び第2導電層の積層構造を用いてフローティングゲートを形成する、いわゆるSA-STI(Self Aligned ShallowTrench Isolation)工程にも用いられるが、その工程を概略的に説明すれば次の通りである。半導体基板の上部にトンネル酸化膜、第1導電層、バッファ酸化膜及び窒化膜を形成した後、これらの所定領域及び半導体基板を所定の深さでエッチングしてトレンチを形成する。トレンチを埋め込んで素子分離膜を形成した後、素子分離膜を所定の厚さエッチングする工程を過量のポリマーが発生する乾式エッチング工程で実施して第1導電層側壁に第1スペーサを形成する。そして、窒化膜及びバッファ酸化膜を除去した後、素子分離膜と重畳するように第2導電層を形成して第1及び第2導電層からなるフローティングゲートパターンを形成する。以後の工程は図面を用いて説明した工程と同一である。ここで、第1導電層は100〜1000Åの厚さで形成し、第2導電層は200〜1500Åの厚さで形成する。
10:アクティブ領域
20:フィールド領域
30:フローティングゲート
40:第1スペーサ
50:コントロールゲート
60:第2スペーサ
101:半導体基板
102:トンネル酸化膜
103:第1導電層
104:バッファ酸化膜
105:窒化膜
106:素子分離膜
107:第1スペーサ
108:誘電体膜
109:第2導電層
110:ハードマスク膜
111:第2スペーサ
20:フィールド領域
30:フローティングゲート
40:第1スペーサ
50:コントロールゲート
60:第2スペーサ
101:半導体基板
102:トンネル酸化膜
103:第1導電層
104:バッファ酸化膜
105:窒化膜
106:素子分離膜
107:第1スペーサ
108:誘電体膜
109:第2導電層
110:ハードマスク膜
111:第2スペーサ
Claims (15)
- 半導体基板の第1領域にトンネル酸化膜及び第1導電層が積層されたフローティングゲートパターンを形成し、上記半導体基板の第2領域に素子分離膜を形成する段階、
乾式エッチング工程で上記素子分離膜を所定の厚さにエッチングして上記フローティングゲートパターン側壁に第1スペーサを形成する段階、及び、
全体構造の上部に誘電体膜、第2導電層及びハードマスク膜を形成した後、パターニングしてコントロールゲートを形成し、上記コントロールゲートをマスクにして上記フローティングゲートパターンをエッチングしてフローティングゲートを形成する段階を含むが、
上記フローティングゲートパターンがエッチングされて上記半導体基板が露出される間、上記素子分離膜の一部がエッチングされながら上記半導体基板の側面に第2スペーサが形成されるフラッシュメモリ素子の製造方法。 - 上記フローティングゲートパターン及び素子分離膜は、
上記半導体基板の上部に上記トンネル酸化膜、上記第1導電層、バッファ酸化膜及び窒化膜を順次形成する段階、
素子分離マスクを用いた写真及びエッチング工程で上記窒化膜乃至上記トンネル酸化膜の所定領域をエッチングして上記フローティングゲートパターンを形成した後、上記半導体基板を所定の深さでエッチングしてトレンチを形成する段階、
上記トレンチが埋め込まれるように全体構造の上部に絶縁膜を形成する段階、及び、
上記窒化膜が露出されるように上記絶縁膜を研磨して上記素子分離膜を形成する段階により形成される請求項1に記載のフラッシュメモリ素子の製造方法。 - 上記絶縁膜は、HDP酸化膜で形成するか、またはHDP酸化膜とSOD膜を積層して形成する請求項2に記載のフラッシュメモリ素子の製造方法。
- 上記の乾式エッチング工程は、過量のポリマーが発生する条件で実施する請求項1に記載のフラッシュメモリ素子の製造方法。
- 上記の乾式エッチング工程は、CH2F2、C4F8、C5F8、C4F6、Ar、O2などのガスを用いて実施する請求項1に記載のフラッシュメモリ素子の製造方法。
- 上記の乾式エッチング工程は、C2H2F2、C4F6、Ar及びO2の混合ガスを用いて実施する請求項1に記載のフラッシュメモリ素子の製造方法。
- 上記の乾式エッチング工程は、C2H2F2、C4F8、Ar及びO2の混合ガスを用いて実施する請求項1に記載のフラッシュメモリ素子の製造方法。
- 上記の乾式エッチング工程は、C2H2F2、C5F8、Ar及びO2の混合ガスを用いて実施する請求項1に記載のフラッシュメモリ素子の製造方法。
- 上記の乾式エッチング工程は、ICPタイプの装備またはMERIE装備を用いて実施する請求項1に記載のフラッシュメモリ素子の製造方法。
- 上記ICPタイプの装備を用いた乾式エッチング工程は、3〜100mTorrの圧力と500〜1000Wのソース及びバイアスパワーを印加して実施する請求項9に記載のフラッシュメモリ素子の製造方法。
- 上記MERIE装備を用いた乾式エッチング工程は、10〜200mTorrの圧力と100〜1000Wのソース及びバイアスパワーを印加して実施する請求項9に記載のフラッシュメモリ素子の製造方法。
- 上記誘電体膜は、ONO構造または高誘電体物質を用いて形成する請求項1に記載のフラッシュメモリ素子の製造方法。
- 上記高誘電体物質は、Al2O3、HfO2、ZrO2、SiON、La2O3、Y2O3、TiO2、CeO2、N2O3、Ta2O5、BaTiO3、SrTiO3、BST、PZTなどの材料と混合酸化物であるHfxAlyOz、ZrxAlyOz、HfSiO4、ZrSiO4などを含む請求項12に記載のフラッシュメモリ素子の製造方法。
- 上記ハードマスク膜は、酸化膜またはアモルファスカーボンなどを用いて形成する請求項1に記載のフラッシュメモリ素子の製造方法。
- 半導体基板の第1領域にトンネル酸化膜及び第1導電層を積層し、上記半導体基板の第2領域に素子分離膜を形成する段階、
乾式エッチング工程で上記素子分離膜を所定の厚さエッチングして上記第1導電層側壁に第1スペーサを形成する段階、及び、
上記素子分離膜と一部重畳するように上記第1導電層の上部に第2導電層を形成してフローティングゲートパターンを形成する段階、
全体構造の上部に誘電体膜、第3導電層及びハードマスク膜を形成した後、パターニングしてコントロールゲートを形成し、上記コントロールゲートをマスクにして上記フローティングゲートパターンをエッチングしてフローティングゲートを形成する段階を含むが、
上記フローティングゲートパターンがエッチングされて上記半導体基板が露出される間、上記素子分離膜の一部がエッチングされながら上記半導体基板の側面に第2スペーサが形成されるフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060011546A KR100745957B1 (ko) | 2006-02-07 | 2006-02-07 | 플래쉬 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007214536A true JP2007214536A (ja) | 2007-08-23 |
Family
ID=38334587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006286187A Ceased JP2007214536A (ja) | 2006-02-07 | 2006-10-20 | フラッシュメモリ素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7390716B2 (ja) |
| JP (1) | JP2007214536A (ja) |
| KR (1) | KR100745957B1 (ja) |
| CN (1) | CN100547767C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790560B2 (en) * | 2007-03-12 | 2010-09-07 | Board Of Regents Of The Nevada System Of Higher Education | Construction of flash memory chips and circuits from ordered nanoparticles |
| KR101221598B1 (ko) * | 2007-12-18 | 2013-01-14 | 삼성전자주식회사 | 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법. |
| US8252653B2 (en) * | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
| US8198671B2 (en) * | 2009-04-22 | 2012-06-12 | Applied Materials, Inc. | Modification of charge trap silicon nitride with oxygen plasma |
| CN101882579B (zh) * | 2009-05-06 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | Ono介电层切断方法 |
| KR101104515B1 (ko) * | 2010-02-17 | 2012-01-12 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 패턴 및 그 형성방법 |
| CN103633031B (zh) * | 2012-08-27 | 2016-04-06 | 华邦电子股份有限公司 | 半导体装置的形成方法 |
| CN104425386A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及快闪存储器的制作方法 |
| CN105336699B (zh) * | 2014-07-22 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | Nand闪存器件的形成方法 |
| KR102486477B1 (ko) | 2016-05-31 | 2023-01-06 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012813A (ja) * | 1998-04-22 | 2000-01-14 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JP2004172488A (ja) * | 2002-11-21 | 2004-06-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005079165A (ja) * | 2003-08-28 | 2005-03-24 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076846A (ko) * | 2000-01-28 | 2001-08-16 | 윤종용 | 쉘로우 트렌치 분리(ｓｔｉ) 구조를 갖는 플래쉬 메모리소자의 제조방법 |
| US6451705B1 (en) * | 2000-08-31 | 2002-09-17 | Micron Technology, Inc. | Self-aligned PECVD etch mask |
| US7371633B2 (en) * | 2001-02-02 | 2008-05-13 | Samsung Electronics Co., Ltd. | Dielectric layer for semiconductor device and method of manufacturing the same |
| US6569735B2 (en) * | 2001-03-20 | 2003-05-27 | Macronix International Co., Ltd. | Manufacturing method for isolation on non-volatile memory |
| US6921723B1 (en) * | 2002-04-23 | 2005-07-26 | Applied Materials, Inc. | Etching method having high silicon-to-photoresist selectivity |
| DE10247913A1 (de) * | 2002-10-14 | 2004-04-22 | Robert Bosch Gmbh | Plasmaanlage und Verfahren zum anisotropen Einätzen von Strukturen in ein Substrat |
| US7091104B2 (en) * | 2003-01-23 | 2006-08-15 | Silterra Malaysia Sdn. Bhd. | Shallow trench isolation |
| US6780782B1 (en) * | 2003-02-04 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-level resist structure and fabrication method for contact holes on semiconductor substrates |
| KR100578656B1 (ko) * | 2003-06-30 | 2006-05-11 | 에스티마이크로일렉트로닉스 엔.브이. | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
| KR100552845B1 (ko) * | 2003-12-27 | 2006-02-21 | 동부아남반도체 주식회사 | 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법 |
| KR100549269B1 (ko) * | 2003-12-31 | 2006-02-03 | 동부아남반도체 주식회사 | 스플릿 게이트형 플래쉬 메모리 소자의 제조방법 |
-
2006
- 2006-02-07 KR KR1020060011546A patent/KR100745957B1/ko not_active IP Right Cessation
- 2006-10-18 US US11/583,753 patent/US7390716B2/en not_active Expired - Fee Related
- 2006-10-20 JP JP2006286187A patent/JP2007214536A/ja not_active Ceased
- 2006-10-27 CN CNB2006101498518A patent/CN100547767C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012813A (ja) * | 1998-04-22 | 2000-01-14 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JP2004172488A (ja) * | 2002-11-21 | 2004-06-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005079165A (ja) * | 2003-08-28 | 2005-03-24 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100547767C (zh) | 2009-10-07 |
| KR100745957B1 (ko) | 2007-08-02 |
| CN101017799A (zh) | 2007-08-15 |
| US20070184605A1 (en) | 2007-08-09 |
| US7390716B2 (en) | 2008-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745957B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US7745284B2 (en) | Method of manufacturing flash memory device with conductive spacers | |
| US20060128099A1 (en) | Method of fabricating flash memory device including control gate extensions | |
| JP4068286B2 (ja) | 半導体装置の製造方法 | |
| CN1992231B (zh) | 制造闪存器件的方法 | |
| CN1988117B (zh) | 快闪存储器件的制造方法 | |
| KR100854875B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JP5268979B2 (ja) | 半導体装置および半導体装置の製造方法。 | |
| JP2008010817A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
| KR100723764B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20090061581A1 (en) | Method for manufacturing trench isolation structure and non-volatile memory | |
| KR101085620B1 (ko) | 불휘발성 메모리 소자의 게이트 패턴 형성방법 | |
| KR100854876B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20070181916A1 (en) | Method of manufacturing flash memory device | |
| TW201644005A (zh) | 半導體元件及其製造方法 | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| US20080254584A1 (en) | Method of manufacturing flash memory device | |
| KR100639467B1 (ko) | 플래시 메모리 소자의 소자 분리 영역 형성 방법 | |
| JP2009252820A (ja) | 半導体装置の製造方法 | |
| JP2009252773A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100912992B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100719738B1 (ko) | 플래쉬 메모리 소자, 그 구동 방법 및 제조 방법 | |
| US9431406B1 (en) | Semiconductor device and method of forming the same | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
| KR20010064598A (ko) | 플래시 메모리 장치의 필드 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130827 |