KR20060076094A - 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 - Google Patents
저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 Download PDFInfo
- Publication number
- KR20060076094A KR20060076094A KR1020040115790A KR20040115790A KR20060076094A KR 20060076094 A KR20060076094 A KR 20060076094A KR 1020040115790 A KR1020040115790 A KR 1020040115790A KR 20040115790 A KR20040115790 A KR 20040115790A KR 20060076094 A KR20060076094 A KR 20060076094A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- wiring
- low dielectric
- dielectric constant
- constant insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000003989 dielectric material Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
저유전율(low-k) 절연막을 이용한 금속간 절연막 및 그 형성방법이 개시된다. 본 발명에 따른 금속간 절연막 형성방법은 반도체 기판에 배선막을 적층하고 선택적으로 식각하여 배선을 패터닝한다. 패터닝된 배선을 충분히 덮히도록 저유전율 절연막을 도포하며, 저유전율 절연막이 도포된 기판을 회전시켜 배선들 사이의 갭에 저유전율 절연막을 잔류시키되, 배선의 상부를 노출시킨다. 배선 상부 및 저유전율 절연막 상에 층간절연막을 적층한다. 배선들 간의 갭에는 저유전율 절연막이 존재하여 배선간의 정전 기생용량을 감소시켜 속도를 향상시킬 수 있으면서, 상하부 배선간에는 저유전율 절연막이 존재하지 않는 안정적인 층간절연막을 형성할 수 있다.
저유전율 절연막, 배선, 절연막, 스핀온
Description
도 1은 본 발명에 따른 금속간 절연막을 나타내는 단면도이다.
도 2 내지 도 5는 본 발명에 따른 금속간 절연막의 형성방법을 나타내는 단면도들이다.
<도면의 주요 부호에 대한 설명>
100: 반도체 기판 120: 금속배선
120: 제1 절연막 130, 130a: 저유전률 절연막
140: 제2 절연막 145: 제3 절연막
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 저유전율(low-k) 절연막을 이용한 금속간 절연막 및 그 형성 방법에 관한 것이다.
로직 소자의 고속화, 고집적화는 급속도로 진행되고 있는데, 이는 트랜지스터의 미세화에 따라 이루어지고 있다. 트랜지스터의 집적도 향상에 대응하여 배선은 미세화되고 있으며, 이에 따른 배선 지연의 문제가 심각해지고 있어 소자의 고 속화를 방해하는 원인으로 대두되고 있다.
이러한 상황에서 종래부터 LSI(Large Scale Integration)의 배선재료로 일반적으로 이용해 왔던 알루미늄 합금과 함께 저항이 작고, 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)를 이용한 배선이 활발히 개발되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되는 문제점으로 인하여 구리 배선 형성을 위하여는 다마신(damascene) 공정을 사용한다.
최근에는 0.13μm 이하 디바이스에서는 구리 배선과 아울러 알루미늄 배선을 이용하는 경우가 늘어나고 있다. 알루미늄 배선을 사용하여 원하는 낮은 저항을 얻기 위하여는 배선을 높게 형성하여야 하며, 이에 따라 종횡비(aspect ratio)가 늘어나게 되어 절연막을 배선 간에 채우기 어렵게 되는 문제점이 있다.
따라서, 알루미늄 배선의 단차를 낮추면서, 그에 따라 늘어난 저항을 보상하기 위하여 배선간 절연막으로 저유전률(low-k) 절연막을 사용할 수가 있다. 저유전율 절연막은 배선간 기생용량을 감소시켜 속도를 빠르게 하며, 디바이스의 상호간섭(crosstalk)을 저감시킬 수 있다.
그런데, 저유전율 절연막을 배선간 절연막으로 사용할 경우에는, 저유전율 절연막이 공정 안정도에서 문제점을 가지고 있다. 예컨대, 금속간 배선을 연결하는 비아홀을 형성할 때 비아홀이 손상을 받을 수 있으며, 저유전률 절연막이 확산하여 결함을 유발할 수가 있다.
본 발명의 목적은 금속간 절연막으로 저유전률 절연막을 사용하여 속도를 향 상시킬 수 있다.
본 발명의 다른 목적은 금속간 절연막 형성공정이 좀 더 안정적인 환경에서 진행될 수 있도록 하는 것이다.
본 발명에 따른 금속간 절연막 형성방법은 반도체 기판에 배선막을 적층하고 선택적으로 식각하여 배선을 패터닝한다. 패터닝된 배선을 충분히 덮히도록 저유전율 절연막을 도포하며, 저유전율 절연막이 도포된 기판을 회전시켜 배선들 사이의 갭에 저유전율 절연막을 잔류시키되, 배선의 상부를 노출시킨다. 배선 상부 및 저유전율 절연막 상에 층간절연막을 적층한다.
본 발명에 따른 금속간 절연막은 기판 상에 배치된 배선, 상기 배선들 사이의 갭에 충진된 저유전율 절연막, 상기 배선 및 저유전률 절연막 상에 배치된 층간 절연막으로 이루어져 있다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 1은 본 발명에 따른 금속간 절연막을 나타내는 단면도이다.
도 1을 참조하면, 기판(100) 상에 배선(120)이 배치되며, 배선(120)과 기판(100) 상에는 제1 절연막(125)이 적층되어 있다. 배선(120) 사이의 갭(127)에는 저유전률 절연막(130a)이 배치되어 있다. 저유전율 절연막(130a) 및 제1 절연막(125) 상에는 제2, 제3절연막(140, 145)이 배치되어 있다. 배선(120)은 장벽금속층(105), 알루미늄막(110) 및 반사방지막(115)으로 이루어질 수 있다.
이와 같은 구조는 배선(120) 사이에는 저유전률 절연막(130a)이 배치되어 속도를 증가시킬 수 있으며, 층간절연막(140, 145)으로는 안정적인 절연막을 사용하여 이후에 상하부 배선을 연결하는 비아홀을 안정적으로 형성할 수 있다.
도 2 내지 도 5는 본 발명에 따른 배선의 형성방법을 나타내는 단면도들이다.
도 2를 참조하면, 기판(100) 상에 장벽금속층(105, barrier metal), 알루미늄막(110), 반사방지막(115)을 차례대로 적층하고, 반사방지막, 알루미늄막, 반사방지막을 차례대로 기판이 노출될 때까지 선택적으로 패터닝하여 금속배선(120)을 형성한다.
노출된 기판(100) 및 패터닝된 금속배선(120)의 단차를 따라서 제1 절연막(125)을 형성한다. 측면에 제1 절연막이 형성된 금속배선(120)들 간에는 갭(gap, 127)이 형성되어 있다. 제1 절연막(125)은 HDP(High Density Plasma) 방식을 사용한 실리콘 리치 산화막(SRO, Silicon Rich Oxide) 일 수 있다.
도 3을 참조하면, 제1 절연막(125) 상에 저유전율 절연막(130)을 금속배선(120)간의 갭(127)이 충분히 덮히도록 도포한다. 이 때, 저유전율 절연막(130)은 유동성을 갖는 SiOC 계열이 바람직하며, 스핀 온(spin-on) 방식으로 도포한다.
도 4를 참조하면, 금속배선간의 갭(127)에만 저유전율 절연막(130a)이 잔류할 때까지 저유전율 절연막이 도포된 기판을 회전시킨다. 이어서, 기판 전면에 He/Ne 플라즈마(135)로 건식식각(dry etch)하여 금속배선(120) 상의 제1 절연막(125)이 노출되도록 한다.
도 5를 참조하면, 금속배선간의 갭(127)에는 저유전율 절연막(130a)채워지고, 금속배선 상의 절연막이 노출된 기판 전면에 층간절연막(147)을 도포한다. 층간절연막(147)은 HDP(High Density Plasma) 방식을 사용한 실리콘 리치 산화막인 제2 절연막(140)과 TEOS인 제3 절연막(145)을 순차적으로 적층할 수 있다.
제3 절연막(145)를 적층한 후에는 평탄화 공정을 진행한다. 평탄화 공정은 에치백(etchback) 또는 화학기계연마(CMP)로 할 수 있다.
도 6을 참조하면, 이와 같이 형성된 금속배선(120)은 상부의 금속배선(미도시)과 연결을 위하여 금속배선(120) 상의 절연막들(125, 140, 145)을 선택적으로 식각하여 비아홀(via hole, 150)을 형성할 때, 비아홀이 뚫리는 곳에는 저유전율 절연막이 존재하지 않으므로 비아홀을 안정적으로 형성할 수 있다.
또한, 배선(120)들 간의 갭에는 저유전율 절연막(130a)이 존재하여, 배선간의 정전 기생용량을 감소시켜 속도를 향상시킬 수 있다.
또한, 저유전율 절연막(130a)은 산화막과 같은 안정적인 절연막들(125, 140)에 의해 둘러 싸여져 저유전율 절연막(130a)의 확산(diffusion)을 방지할 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면 배선들 간의 갭에는 저유전율 절연막이 존재하여, 배선간의 정전 기생용량을 감소시켜 속도를 향상시킬 수 있으면서, 비아홀이 뚫리는 곳에는 저유전율 절연막이 존재하지 않는 안정적인 층간절연막을 형성할 수 있다
또한, 저유전율 절연막은 산화막 등의 안정적인 절연막들에 의해 둘러싸여져 저유전율 절연막의 확산(diffusion)을 방지할 수 있다.
Claims (6)
- 반도체 기판에 배선막을 적층하고 선택적으로 식각하여 배선을 패터닝하는 단계;상기 패터닝된 배선을 충분히 덮히도록 저유전율 절연막을 도포하는 단계;상기 저유전율 절연막이 도포된 기판을 회전시켜 배선들 사이의 갭에 저유전율 절연막을 잔류시키되, 상기 배선의 상부를 노출시키는 단계; 및상기 배선 상부 및 저유전율 절연막 상에 층간절연막을 적층하는 단계를 포함하는 저유전율 절연막을 이용한 금속간 절연막 형성방법.
- 제1항에서,상기 배선을 패터닝하고, 저유전율 절연막을 도포하기 전에 기판 및 배선 상에절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 저유전율 절연막을 이용한 금속간 절연막 형성방법.
- 제1항에서,상기 층간절연막은 산화막 및 TEOS를 적층한 후에 평탄화시키는 것을 특징으로 하는 저유전율 절연막을 이용한 금속간 절연막 형성방법.
- 제1항에서,상기 배선의 상부를 노출시킨 후에 건식식각하여 배선 상부에 잔류하는 저유전율 절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 저유전율 절연막을 이용한 금속간 절연막 형성방법.
- 제1항 내지 제4항 중에서 선택된 어는 한 항에서,상기 저유전율 절연막은 SiOC가 근간이 되는 스핀온 글래스 물질인 것을 특징으로 하는 저유전율 절연막을 이용한 금속간 절연막 형성방법.
- 기판 상에 배치된 배선;상기 배선들 사이의 갭에 충진된 저유전율 절연막; 및상기 배선 및 저유전률 절연막 상에 배치된 층간 절연막을 포함하는 금속간 절연막.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115790A KR100607363B1 (ko) | 2004-12-29 | 2004-12-29 | 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 |
| US11/317,365 US7632755B2 (en) | 2004-12-29 | 2005-12-23 | Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115790A KR100607363B1 (ko) | 2004-12-29 | 2004-12-29 | 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076094A true KR20060076094A (ko) | 2006-07-04 |
| KR100607363B1 KR100607363B1 (ko) | 2006-08-01 |
Family
ID=36610516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115790A KR100607363B1 (ko) | 2004-12-29 | 2004-12-29 | 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7632755B2 (ko) |
| KR (1) | KR100607363B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662712B2 (en) * | 2006-02-10 | 2010-02-16 | Macronix International Co., Ltd. | UV blocking and crack protecting passivation layer fabricating method |
| US7755197B2 (en) * | 2006-02-10 | 2010-07-13 | Macronix International Co., Ltd. | UV blocking and crack protecting passivation layer |
| DE102007030058B3 (de) * | 2007-06-29 | 2008-12-24 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist |
| KR20100071206A (ko) * | 2008-12-19 | 2010-06-29 | 주식회사 동부하이텍 | 반도체 소자의 ｍｉｍ커패시터 및 이를 형성하는 방법 |
| GB2575888B (en) | 2018-10-03 | 2020-09-23 | X Fab Sarawak Sdn Bhd | Improvements relating to passivation layers |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100221583B1 (ko) | 1996-06-28 | 1999-09-15 | 김영환 | 반도체 소자의 금속 층간 절연막 형성 방법 |
| JPH1079427A (ja) | 1996-08-02 | 1998-03-24 | Taiwan Moseki Denshi Kofun Yugenkoshi | 半導体回路の誘電体層製造方法 |
| KR100248621B1 (ko) * | 1997-09-10 | 2000-03-15 | 김영환 | 반도체소자의 제조방법 |
| KR100292403B1 (ko) * | 1997-12-30 | 2001-07-12 | 윤종용 | 반도체소자의층간절연막및그제조방법 |
| US6136665A (en) * | 1998-06-03 | 2000-10-24 | United Microelectronics Corp. | Method for forming a recess-free buffer layer |
| KR20020002814A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 층간 절연막 형성방법 |
| US7098116B2 (en) * | 2004-01-08 | 2006-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation method for reducing oxide thickness variations at different pattern densities |
| US7052932B2 (en) * | 2004-02-24 | 2006-05-30 | Chartered Semiconductor Manufacturing Ltd. | Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication |
-
2004
- 2004-12-29 KR KR1020040115790A patent/KR100607363B1/ko not_active IP Right Cessation
-
2005
- 2005-12-23 US US11/317,365 patent/US7632755B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100607363B1 (ko) | 2006-08-01 |
| US20060138666A1 (en) | 2006-06-29 |
| US7632755B2 (en) | 2009-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
| US7517792B2 (en) | Semiconductor device having a multilayer interconnection structure, fabrication method thereof, and designing method thereof | |
| KR100388830B1 (ko) | 백 엔드 오브 라인 구조물의 강성도 향상을 위한하이브리드 유전체 구조물 | |
| JPH10189716A (ja) | 半導体装置およびその製造方法 | |
| JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6372635B1 (en) | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer | |
| US6521524B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| US6265307B1 (en) | Fabrication method for a dual damascene structure | |
| US8487442B2 (en) | Semiconductor device having dual damascene structure | |
| US7632755B2 (en) | Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| US6465340B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| JP2012134422A (ja) | 半導体装置及びその製造方法 | |
| US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
| KR100772250B1 (ko) | 반도체 다마신 공정에서의 금속배선 형성 방법 | |
| KR100664807B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| JP2008021862A (ja) | 半導体装置およびその製造方法 | |
| US6365505B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| KR100835423B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| US6391766B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| KR100853800B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20020071349A (ko) | 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140612 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150609 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160531 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170605 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |