KR100552821B1 - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR100552821B1
KR100552821B1 KR1020040090865A KR20040090865A KR100552821B1 KR 100552821 B1 KR100552821 B1 KR 100552821B1 KR 1020040090865 A KR1020040090865 A KR 1020040090865A KR 20040090865 A KR20040090865 A KR 20040090865A KR 100552821 B1 KR100552821 B1 KR 100552821B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
film
forming
via hole
Prior art date
Application number
KR1020040090865A
Other languages
English (en)
Inventor
최용준
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040090865A priority Critical patent/KR100552821B1/ko
Application granted granted Critical
Publication of KR100552821B1 publication Critical patent/KR100552821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 목적은 다마신 공정을 적용한 반도체 소자의 배선 형성 시 포토레지스트 풋팅 현상으로 인한 트렌치 패턴의 불량을 방지하여 배선의 신뢰성을 향상시키는 것이다.
본 발명의 목적은 상부에 하부 배선이 형성되어 있는 반도체 기판을 준비하는 단계; 기판 전면 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 기판을 일부 노출시키는 비아홀을 형성하는 단계; 비아홀을 매립하면서 상부에 리세스를 가지는 산성의 희생막을 형성하는 단계; 층간절연막 상에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 마스크로하여 층간절연막을 식각하여 비아홀 상부에 트렌치를 형성하는 단계; 및 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다. 여기서, 층간절연막은 3.0 이하의 저유전율(low-k)의 절연막으로 이루어지고, 희생막은 염산, 황산, 아세트산, 토실산, 알킬산, 불산 중 선택되는 어느 하나 또는 둘 이상이 첨가된 포토레지스트막 또는 노볼락 계열의 수지막으로 이루어진다.
다마신, 트렌치, 비아홀, 배선, 희생막, 절연막

Description

반도체 소자의 배선 형성방법{Method of forming interconnection line in semiconductor device}
도 1a 내지 도 1c는 종래 반도체 소자의 배선 형성방법을 설명하기 위한 순차적 공정 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 순차적 공정 단면도.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 다마신 공정을 적용한 반도체 소자의 배선 형성방법에 관한 것이다.
반도체 소자의 고집적화 및 고속화에 대응하기 위하여, 최근에는 다마신 공정에 의해 다층으로 배선을 형성하고 배선 사이의 기생 캐패시턴스를 감소시키도록 배선간 절연물질로서 3.0 이하의 저유전율(low-k)을 가지는 절연막을 적용하고 있다.
다마신(damascene) 공정은 포토리소그라피 및 식각 공정을 이용하여 절연막에 콘택 및 배선 형상의 홈을 형성하고, 홈에 텅스텐(W) 또는 구리(Cu) 등의 도전 물질을 채운 후 에치백(Etchback)이나 화학기계적연마(Chemical Mechanical Polishing; CMP)에 의해 불필요한 부분의 도전물질을 제거하여 배선을 형성하는 기술이다.
이러한 다마신 공정은 크게 비아 퍼스트(via first)법과 트렌치 퍼스트(trench first)법으로 구분된다. 비아 퍼스트법에서는 절연막을 식각하여 비아홀을 먼저 형성하고 다시 절연막을 식각하여 비아홀 상부에 트렌치(Trench)를 형성하는 반면, 트렌치 퍼스트법에서는 절연막에 트렌치를 먼저 형성하고 비아홀을 형성한다.
도 1a 내지 도 1c를 참조하여 종래 반도체 소자의 배선 형성방법을 설명한다.
도 1a에 도시된 바와 같이, 상부에 하부 구리배선(11)이 형성된 반도체 기판(10) 상에 구리의 확산을 방지하기 위한 배리어층(12)을 형성한다. 배리어층(12)은 실리콘질화물(SiN)과 같은 질화막(12)으로 이루어진다.
그 다음, 3.0 이하의 저유전율(low-k)을 가지는 절연막으로 층간절연막(13)을 형성하고, 층간절연막(13) 상에 층간절연막(13) 표면에 발생되는 아민기(NH-)의 확산을 방지하기 위한 블록킹(block) 절연막(14)을 형성한다. 여기서, 블록킹 절연막(14)은 MSQ(Methyl Silsesquioxane)형 및 HSQ(Hydrogen Silsesquioxane)형과 같은 SQ형 SOG막으로 이루어진다.
그 후, 블록킹 절연막(14) 상에 포토리소그라피에 의해 제 1 포토레지스트 패턴(미도시)을 형성하고, 이 제 1 포토레지스트 패턴을 마스크로하여 하부 구리배 선(11) 상의 배리어층(12)이 노출되도록 블록킹 절연막(14)과 층간절연막(13)을 식각하여 비아홀을 형성한다.
그 다음, 공지된 방법에 의해 제 1 포토레지스트 패턴을 제거하고, 비아홀을 매립하도록 기판 전면 상에 희생막으로서 포토레지스트막(15)을 형성한다.
도 1b에 도시된 바와 같이, 비아홀 내부의 포토레지스트막(15) 상에 리세스(recess; 16)가 형성되도록 블록킹 절연막(14) 상의 포토레지스트막(15)을 제거한다.
도 1c에 도시된 바와 같이, 리세스(16)를 매립하도록 블록킹 절연막(14) 상에 저부난반사(Bottom Anti Reflective Coating; BARC)막(17)을 형성하고, 포토리소그라피에 의해 BARC막(17) 상에 트렌치 형성을 위한 제 2 포토레지스트 패턴(18)을 형성한다.
이때, 비아홀 상의 BARC막(17) 상에 포토레지스트 풋팅 현상(footing; 100)이 발생한다. 풋팅 현상(100)이 발생되는 이유는, 비아홀 형성을 위한 식각 시 저유전율의 절연막으로 이루어진 층간절연막(13)의 측부 표면이 노출되면서 표면이 아민기(NH-; N)에 의해 오염(contamination)되고, 이 아민기(N)가 비아홀 내부의 중성인 포토레지스트막(15)을 따라 상부로 확산하여 제 2 포토레지스트 패턴(18)과 반응하기 때문이다.
이러한 포토레지스트 풋팅 현상(100)은 후속 트렌치 형성 시 패턴 불량을 야기시킴으로써, 결국 배선의 신뢰성을 저하시키게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 다마신 공정을 적용한 반도체 소자의 배선 형성 시 포토레지스트 풋팅 현상으로 인한 트렌치 패턴의 불량을 방지하여 배선의 신뢰성을 향상시키는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적은 상부에 하부 배선이 형성되어 있는 반도체 기판을 준비하는 단계; 기판 전면 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 기판을 일부 노출시키는 비아홀을 형성하는 단계; 비아홀을 매립하면서 상부에 리세스를 가지는 산성의 희생막을 형성하는 단계; 층간절연막 상에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 마스크로하여 층간절연막을 식각하여 비아홀 상부에 트렌치를 형성하는 단계; 및 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다.
여기서, 층간절연막은 3.0 이하의 저유전율(low-k)의 절연막으로 이루어지고, 희생막은 염산, 황산, 아세트산, 토실산, 알킬산, 불산 중 선택되는 어느 하나 또는 둘 이상이 첨가된 포토레지스트막 또는 노볼락 계열의 수지막으로 이루어진다.
또한, 층간절연막을 형성한 후 비아홀을 형성하기 전에, 층간절연막 상에 블록킹 절연막을 형성할 수도 있고, 층간절연막을 형성하기 전에, 기판 전면에 배리어층을 형성할 수도 있다.
또한, 포토레지스트 패턴의 제거 시, 희생막도 동시에 제거한다.
이하, 첨부한 도면을 차조하여 본 발명의 바람직한 실시예를 설명한다.
도 2a 내지 도 2c를 참조하여 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명한다.
도 2a에 도시된 바와 같이, 상부에 하부 구리배선(21)이 형성된 반도체 기판(20) 상에 구리의 확산을 방지하기 위한 배리어층(22)을 형성한다. 여기서, 배리어층(22)은 실리콘질화물(SiN)과 같은 질화막(22)으로 이루어진다.
그 다음, 3.0 이하의 저유전율(low-k)을 가지는 절연막으로 층간절연막(23)을 형성하고, 층간절연막(23) 상에 층간절연막(23) 표면에 발생되는 아민기(NH-)의 확산을 방지하기 위한 블록킹 절연막(24)을 형성한다. 여기서, 블록킹 절연막(24)은 MSQ형 및 HSQ형과 같은 SQ형 SOG막으로 이루어진다.
그 후, 포토리소그라피에 의해 블록킹 절연막(24) 상에 제 1 포토레지스트 패턴(미도시)을 형성하고, 이 제 1 포토레지스트 패턴을 마스크로하여 하부 구리배선(21) 상의 배리어층(22)이 노출되도록 블록킹 절연막(24)과 층간절연막(23)을 식각하여 비아홀을 형성한다.
그 다음, 공지된 방법에 의해 제 1 포토레지스트 패턴을 제거하고, 비아홀을 매립하도록 기판 전면 상에 희생막(25)을 형성한다.
바람직하게, 희생막(25)은 염산, 황산, 아세트산, 토실산, 알킬산, 불산 중 선택되는 어느 하나 또는 둘 이상이 첨가되어 높은 산도를 가지는 산성의 I-라인 포토레지스트막 또는 노볼락(novolac) 계열의 수지막으로 이루어진다.
도 2b에 도시된 바와 같이, 비아홀 내부의 희생막(25) 상에 리세스(26)가 형성되도록 블록킹 절연막(24) 상의 희생막(25)을 제거한다.
도 2c에 도시된 바와 같이, 리세스(26)를 매립하도록 블록킹 절연막(24) 상에 BARC막(27)을 형성하고, BARC막(27) 상에 포토리소그라피에 의해 트렌치 형성을 위한 제 2 포토레지스트 패턴(28)을 형성한다.
이때, 비아홀 형성을 위한 식각 시 저유전율의 절연막으로 이루어진 층간절연막(23)의 측부 노출로 인해 표면이 아민기(NH-; N)에 의해 오염되었더라도, 희생막(25)의 산성분(A)에 의해 아민기(N)가 포획되어 비아홀 내부의 희생막(25)을 따라 아민기(N)가 확산하는 것이 방지됨으로써, 종래와 같은 포토레지스트 풋팅 현상(100; 도 1c 참조)이 발생되지 않는다.
그 후, 도시되지는 않았지만, 제 2 포토레지스트 패턴(28)을 마스크로 하여 블록킹 절연막(24)과 층간절연막(23)을 식각하여 비아홀 상부에 비아홀을 포함하는 트렌치를 형성한다. 이때, 종래와 같은 트렌치 패턴의 불량이 발생되지 않는다. 그 다음, 공지된 방법에 의해 제 2 포토레지스트 패턴(28)을 제거한다. 이때, 희생막(15)도 동시에 제거된다.
그 후, 비아홀 저부의 배리어층(22)을 제거하여 하부 구리배선(21)을 노출시킨 후, 비아홀 및 트렌치를 매립하도록 구리막을 증착하고, 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 평탄화 공정을 수행하여, 하부 구리배선(21)과 전기적으로 연결되는 상부 구리배선을 형성한다.
상술한 바와 같이, 본 발명은 다마신 공정을 적용한 반도체 소자의 배선 형성 시 비아홀을 매립하는 희생막이 높은 산도를 갖도록 하여 저유전율의 층간절연 막 적용에 의해 발생되는 포토레지스트 풋팅 현상을 방지한다.
이에 따라, 트렌치 패턴의 불량을 효과적으로 방지할 수 있으므로, 배선의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (7)

  1. 상부에 하부 배선이 형성되어 있는 반도체 기판을 준비하는 단계;
    상기 기판 전면 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 기판을 일부 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀을 매립하면서 상부에 리세스를 가지는 산성의 희생막을 형성하는 단계;
    상기 층간절연막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로하여 상기 층간절연막을 식각하여 상기 비아홀 상부에 트렌치를 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자의 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 3.0 이하의 저유전율(low-k)을 가지는 절연막으로 이루어지는 반도체 소자의 배선 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 희생막은 염산, 황산, 아세트산, 토실산, 알킬산, 불산 중 선택되는 어 느 하나 또는 둘 이상이 첨가된 포토레지스트막 또는 노볼락 계열의 수지막으로 이루어지는 반도체 소자의 배선 형성방법.
  4. 제 2 항에 있어서,
    상기 층간절연막을 형성한 후 상기 비아홀을 형성하기 전에,
    상기 층간절연막 상에 블록킹 절연막을 형성하는 반도체 소자의 배선 형성방법.
  5. 제 4 항에 있어서,
    상기 블록킹 절연막은 SOG막으로 이루어지는 반도체 소자의 배선 형성방법.
  6. 제 1 항에 있어서,
    상기 층간절연막을 형성하기 전에,
    상기 기판 전면에 배리어층을 형성하는 반도체 소자의 배선 형성방법.
  7. 제 3 항에 있어서,
    상기 포토레지스트 패턴의 제거 시, 상기 희생막도 동시에 제거하는 반도체 소자의 배선 형성방법.
KR1020040090865A 2004-11-09 2004-11-09 반도체 소자의 배선 형성방법 KR100552821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090865A KR100552821B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090865A KR100552821B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 배선 형성방법

Publications (1)

Publication Number Publication Date
KR100552821B1 true KR100552821B1 (ko) 2006-02-22

Family

ID=37178917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090865A KR100552821B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100552821B1 (ko)

Similar Documents

Publication Publication Date Title
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
US5877076A (en) Opposed two-layered photoresist process for dual damascene patterning
EP0667036B1 (en) Chip interconnection having a breathable etch stop layer
JP2003133415A (ja) 半導体素子の導電配線形成方法
US7238619B2 (en) Method for eliminating bridging defect in via first dual damascene process
US7049221B2 (en) Method for manufacturing a semiconductor device having a multilayer interconnection structure
US20090087992A1 (en) Method of minimizing via sidewall damages during dual damascene trench reactive ion etching in a via first scheme
US6265307B1 (en) Fabrication method for a dual damascene structure
KR100546099B1 (ko) 반도체소자의 금속배선 형성방법
US7183202B2 (en) Method of forming metal wiring in a semiconductor device
US6716741B2 (en) Method of patterning dielectric layer with low dielectric constant
US11967573B2 (en) Redistribution layers and methods of fabricating the same in semiconductor devices
KR100552821B1 (ko) 반도체 소자의 배선 형성방법
US9018097B2 (en) Semiconductor device processing with reduced wiring puddle formation
KR100818046B1 (ko) 금속 배선 형성 방법
KR100807026B1 (ko) 반도체 장치 제조 방법
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100596874B1 (ko) 반도체소자의 금속배선 형성방법
KR100640950B1 (ko) 반도체 소자의 금속배선 형성방법
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100710183B1 (ko) 반도체 소자의 비아홀 형성방법
KR101175225B1 (ko) 반도체 소자의 패턴 형성방법 및 이를 이용한 금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee