JPH04129223A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04129223A
JPH04129223A JP25057090A JP25057090A JPH04129223A JP H04129223 A JPH04129223 A JP H04129223A JP 25057090 A JP25057090 A JP 25057090A JP 25057090 A JP25057090 A JP 25057090A JP H04129223 A JPH04129223 A JP H04129223A
Authority
JP
Japan
Prior art keywords
silicon oxide
film
substrate
semiconductor substrate
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25057090A
Other languages
English (en)
Inventor
Kenji Okamura
健司 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25057090A priority Critical patent/JPH04129223A/ja
Publication of JPH04129223A publication Critical patent/JPH04129223A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にリン及びホ
ウ素を含むシリコン酸化膜の平坦化方法に関する。
〔従来の技術〕
半導体装置はシリコン等の半導体基板上に、トランジス
タ、容量体、抵抗体等の素子が形成され、しかる後アル
ミ配線で相互接続され、次でその上にパッシベーション
膜が堆積されて完成する。これらの素子の形成は、シリ
コン酸化膜シリコン窒化膜、ポリシリコン膜等の薄膜を
形成し、各素子の特性を反映した寸法にこれらの薄膜を
写真蝕刻して完成される。これらの素子の完成後、相互
配線工程に進むが、各素子の表面の凹凸が大きい為、例
えばアルミ配線を行う前に、通常表面が平滑化された絶
縁膜の形成が行なわれるにの平滑化された絶縁膜の形成
方法としては、通常、リン及びホウ素を含むシリコン酸
化膜(以下BPSG膜と記す)を堆積し、熱処理を行な
って流動させ、表面を平滑化させる方法をとっている。
以下第3図を用いて、従来のBPSG[の平滑化技術を
説明する。
まず第3図(a)に示すように、半導体基板11上にゲ
ート酸化膜12を形成したのちポリシリコン膜からなる
ゲート電極13を形成する。次で常圧化学気相成長法に
より、シラン(SiH4)。
ホスフィン(PH3)、ジボラン(B2 B5 )及び
酸素(02)を用いて全面にBPSG膜14全14する
。この時のリン濃度は5重量%、ボロン濃度は4重量%
を用いている。
BPSG膜14全14後、第3図(b)に示すように、
熱処理してBPSG膜14全14化する。熱処理は第4
図に示す熱処理炉を用いる。
第4図において、31は炉芯管、32はヒーター、33
は半導体基板支持ボート、29はガス導入管である。半
導体基板11は炉芯管31内でガス導入管29を通して
導入された窒素の雰囲気中で、例えば900℃の温度下
で平滑化される。
〔発明が解決しようとする課題〕
しかしながら上述した従来技術におけるBPSG膜14
全14化方法では、900℃の熱処理終了後、半導体基
板11を炉芯管31から引き出す際に、BPSG膜14
全14の雰囲気において、リン及びホウ素の蒸気圧が過
飽和となり、第3図(b)に示したようにBPSG膜1
4全14に析出物16が形成されるという現象を生じる
。このような析出物16は、次工程のアルミ配線工程に
おいてアルミ配線の断線或は短絡を引き起し、半導体装
置の製造歩留及び信頼性を低下させるという大きな問題
点があった。
従来この問題を回避する手段として、より低いリン濃度
及びホウ素濃度のBPSG膜を堆積させ、950℃の温
度下で平滑化を行なう方法も実施されているが、最近の
微細構造を有する半導体装置においては、900℃を超
える熱処理は装置の性能劣化を引き起こす為、低い濃度
のBPSG膜を用いることは好ましくない。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板の一生面
上に化学気相成長法によりリン及びホウ素を含むシリコ
ン酸化膜を堆積する工程と、このシリコン酸化膜を減圧
化学気相成長装置を用いて熱処理を行なったのち、同一
装置内にて全面にシリコン酸化膜或はシリコン窒化膜を
堆積する工程とを含んで構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)、(b)は本発明の一実施例を説明するた
めの半導体チップの断面図である。
まず第1図(a)に示すように、半導体基板11上にゲ
ート酸化膜12及びポリシリコンからなるゲート電極1
3を形成する。次で全面に常圧化学気相成長法によりB
PSG膜14全14する。
次に第1図(b)に示すように、第2図に示す減圧化学
気相成長装置を用いて熱処理を行なう。
第2図において、21は炉芯管、22はヒーターである
。BPSG膜14全14した半導体基板11は半導体基
板支持ボート23に格納され、炉芯管21内に挿入され
る。続いてバルブ25を開いて炉芯管21内をポンプ2
6により排気する。
そしてガス導入管27より窒化ガスを2SLM導入し、
真空度Q、 3Torr、温度960℃の条件下で30
分間熱処理を行なう。この結果B P’ S G膜14
は十分に流動して表面は平滑化される。
引き続いて、ガス導入管27から導入していた窒化ガス
を停止し、亜酸化窒素(N20)ガスを26LM導入し
、同時にガス導入口28よりシラン(S I H4) 
/ガスを503CCM導入することにより、BPSG膜
14全14シリコン酸化膜15を堆積させる。温度80
0℃、60分間の堆積により厚さ約100OAのシリコ
ン酸化膜が形成される。しかる後ガス導入管27.28
より導入されているシラン及び亜酸化窒素を停止し、そ
れぞれのガス導入管より窒素を導入し、次でバルブ25
を閉めて炉芯管21内を大気圧に戻した後半導体基板1
1を炉外に取り出す。
このように本実施例においては半導体基板11を炉外に
取り出す際に、BPSG膜14全14はシリコン酸化膜
15で覆われている為、半導体基板11近傍でのリン或
はホウ素の蒸気は無視できる程度にまで減少する。従っ
て従来技術において見られた析出物が発生することは無
い。この為、次工程のアルミ配線工程においても、アル
ミ配線の短絡や断線が無くなり、半導体装置の歩留りが
著しく向上する。
上記実施例においては、BPSG膜14からリン或はホ
ウ素が蒸発するのを防ぐ膜としてシリコン酸化膜15を
用いたが、シリコン窒化膜を用いてもよい。この場合は
減圧下でBPSG膜]4の平滑化を行なった後、引き続
いてジクロルシラン(SiH2C,&2 )とアンモニ
ア(NH4)を用い、800℃においてシリコン窒化膜
を20OAの厚さに堆積させる。シリコン窒化膜はシリ
コン酸化膜に比較して膜質が緻密である為、より薄い膜
厚で効果がある。また堆積速度も大きいのでプロセス時
間の短縮が可能である。
〔発明の効果〕
以上説明したように本発明は、半導体基板上のBPSG
Iを減圧下で熱処理を行なって平滑化し、引続いて同一
装置内で全面にシリコン酸化膜或はシリコン窒化膜を形
成することにより、BPSG膜表面に析出物を発生させ
ること無くBPSG膜の平滑化を行うことができる。そ
の結果、次工程のアルミ配線工程において短絡や断線が
大幅に減少するため、半導体装置の歩留り及び信頼性が
向上するという効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図、第2図は実施例で使用されるCVD装置の
断面図、第3図は従来例を説明するための半導体チップ
の断面図、第4図は従来例で使用される熱処理装置の断
面図である。 11・・・半導体基板、12・・・ゲート酸化膜、13
・・・ゲート電極、14・・・BPSG膜、15・・・
シリコン酸化膜、16・・・析出物、21.31・・・
炉芯管、22.32・・・ヒーター 23.33・・・
半導体基板支持ボート、25・・・バルブ、26・・・
ポンプ、27.28.29・・・ガス導入管。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一主面上に化学気相成長法によりリン及び
    ホウ素を含むシリコン酸化膜を堆積する工程と、このシ
    リコン酸化膜を減圧化学気相成長装置を用いて熱処理を
    行なったのち、同一装置内にて全面にシリコン酸化膜或
    はシリコン窒化膜を堆積する工程とを含むことを特徴と
    する半導体装置の製造方法。
JP25057090A 1990-09-20 1990-09-20 半導体装置の製造方法 Pending JPH04129223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25057090A JPH04129223A (ja) 1990-09-20 1990-09-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25057090A JPH04129223A (ja) 1990-09-20 1990-09-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04129223A true JPH04129223A (ja) 1992-04-30

Family

ID=17209857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25057090A Pending JPH04129223A (ja) 1990-09-20 1990-09-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04129223A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633202A (en) * 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
US6228777B1 (en) 1999-06-08 2001-05-08 Intel Corporation Integrated circuit with borderless contacts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633202A (en) * 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
US6228777B1 (en) 1999-06-08 2001-05-08 Intel Corporation Integrated circuit with borderless contacts
US6515351B2 (en) 1999-06-08 2003-02-04 Intel Corporation Integrated circuit with borderless contacts

Similar Documents

Publication Publication Date Title
JP2776726B2 (ja) 半導体装置の製造方法
JP3315116B2 (ja) 低比抵抗窒化チタン膜の製造方法
JP2859864B2 (ja) Bpsg膜の表面平坦化方法
JP2636817B2 (ja) 枚葉式薄膜形成法および薄膜形成装置
JPS62156822A (ja) 絶縁薄膜とその形成方法及び形成装置
JPH04129223A (ja) 半導体装置の製造方法
JP2001110750A5 (ja)
JPH0629222A (ja) 半導体装置の製造方法
JPH04184932A (ja) パッシベーション膜の形成方法
JPH07161996A (ja) 絶縁ゲート型電界効果半導体装置及びその製造方法
JPS6234139B2 (ja)
JPH0239593B2 (ja)
JPH0547744A (ja) 半導体装置の製造方法
JPH07161709A (ja) 半導体装置およびその製造方法
JPS63204617A (ja) 半導体装置の製造方法
JPH0629413A (ja) 半導体装置の製造方法および製造装置
JPH06181205A (ja) 半導体装置の製造方法
JPH01238126A (ja) 半導体装置の製造方法
JPH0963955A (ja) 成膜装置、成膜方法および単結晶膜の製造方法
JPS61256735A (ja) 半導体装置及びその製造方法
JPH01151249A (ja) 半導体装置の製造方法
JPH03276723A (ja) 絶縁薄膜およびその形成方法
KR940009596B1 (ko) 다층의 게이트 산화막 제조방법
JPH11168093A (ja) 半導体製造装置および半導体装置の製造方法
JPH05251347A (ja) 成膜方法