CN107946315A - 一种阵列基板、显示面板及电子设备 - Google Patents
一种阵列基板、显示面板及电子设备 Download PDFInfo
- Publication number
- CN107946315A CN107946315A CN201711130338.9A CN201711130338A CN107946315A CN 107946315 A CN107946315 A CN 107946315A CN 201711130338 A CN201711130338 A CN 201711130338A CN 107946315 A CN107946315 A CN 107946315A
- Authority
- CN
- China
- Prior art keywords
- groove
- active area
- array base
- substrate
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000010408 film Substances 0.000 claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000012212 insulator Substances 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 21
- 238000002360 preparation method Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 12
- 230000027756 respiratory electron transport chain Effects 0.000 abstract description 10
- 238000005265 energy consumption Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 119
- 238000000034 method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002346 layers by function Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- -1 IGZO Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 210000000697 sensory organ Anatomy 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种阵列基板，含有其的显示面板与电子设备，具有基底以及设置于其上的第一薄膜晶体管，第一薄膜晶体管包括：栅极，栅极绝缘层，有源层，阻挡层，源极，漏极，以及第一凹槽，位于第二有源区靠近第一有源区的一侧。通过上述设计，可以很大程度地减小薄膜晶体管在截止状态时的电子迁移路径，提升TFT器件和显示面板的性能，节约能耗，并能够有效增加电子设备的使用寿命。
Description
技术领域
本发明涉及半导体显示领域，特别是涉及一种阵列基板，含有其的显示面板与电子设备。
背景技术
人的感觉器官中接受信息最多的是视觉器官(眼睛)，在生产和生活中，人们需要越来越多地利用丰富的视觉信息，因而显示技术在当今人类社会中扮演着非常重要的角色。显示技术自出现至今，技术发展也非常迅猛，先后出现了阴极射线管技术(CRT)、等离子体显示(PDP)、液晶显示(LCD)，乃至最新的OLED显示、micro LED显示技术。随着社会的发展和人类对物质生活需求的不断提高，当今显示技术正在朝着高对比度、高分辨力、全彩色显示、低功耗、可靠性高、长寿命以及薄而轻的方向快速迈进。
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在显示面板中成为可能。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高。现有技术中，如何在TFT截止状态有效地减小漏电流，是业内面临的重要难题。
发明内容
有鉴于此，本发明提供一种阵列基板，含有其的显示面板与电子设备。
本发明的第一方面提供了一种阵列基板，包括基底以及设置于其上的第一薄膜晶体管，在平行于所述基底的平面内具有第一方向和第二方向，第一方向垂直于第二方向，其中第一薄膜晶体管包括：
栅极，位于基底的一侧；
栅极绝缘层，位于栅极远离基底的一侧；
有源层，位于栅极绝缘层远离基底的一侧，在第一方向上，有源层依次分为第一有源区，第二有源区和第三有源区；
阻挡层，位于有源层远离基底的一侧，阻挡层在有源层上的垂直投影覆盖第二有源区；
源极，至少覆盖第一有源区，且与第一有源区电连接；
漏极，至少覆盖第三有源区，且与第三有源区电连接；
第一凹槽，位于第二有源区靠近第一有源区的一侧。
本发明第二方面提供了一种包含上述阵列基板的显示面板。
本发明第三方面还提供了一种包含上述的显示面板的电子设备。
本发明提供的阵列基板，含有其的显示面板与电子设备，具有基底以及设置于其上的第一薄膜晶体管，在平行于所述基底的平面内具有第一方向和第二方向，第一方向垂直于第二方向，其中第一薄膜晶体管包括：栅极，位于基底的一侧；栅极绝缘层，位于栅极远离基底的一侧；有源层，位于栅极绝缘层远离基底的一侧，在第一方向上，有源层依次分为第一有源区，第二有源区和第三有源区；阻挡层，位于有源层远离基底的一侧，阻挡层在有源层上的垂直投影覆盖第二有源区；源极，至少覆盖第一有源区，且与第一有源区电连接；漏极，至少覆盖第三有源区，且与第三有源区电连接；第一凹槽，位于第二有源区靠近第一有源区的一侧。通过上述设计，可以很大程度地减小薄膜晶体管在截止状态时的电子迁移路径，使得有源层中泄漏电流的情况得到很好地抑制，从而极大地降低TFT中的漏电流，提升TFT器件和显示面板的性能，节约能耗，并能够有效增加电子设备的使用寿命。
附图说明
图1是本申请一个实施例所提供的阵列基板示意图；
图2是沿图1中AA’方向的截面图；
图3是本申请另一个实施例所提供的阵列基板中第一薄膜晶体管的示意图；
图4是沿图3中BB’方向的截面图；
图5是本申请一个实施例所提供的阵列基板中第一薄膜晶体管有源层结构的俯视图；
图6是本申请又一个实施例所提供的阵列基板中第一薄膜晶体管的示意图；
图7是沿图6中CC’方向的截面图；
图8是本申请再一个实施例所提供的阵列基板中第一薄膜晶体管的示意图；
图9是本申请又一个实施例所提供的阵列基板中第一薄膜晶体管的示意图；
图10是本申请一个实施例提供的显示面板的示意图；
图11是本申请一个实施例提供的电子设备的示意图；
图12是本申请一个实施例提供的制备方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
同时，附图和实施例的描述是说明性的而不是限制性的。贯穿说明书的同样的附图标记表示同样的元件。另外，出于理解和易于描述，附图中可能夸大了一些层、膜、面板、区域等的厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其它元件上或者也可以存在中间元件。另外，“在……上”是指将元件定位在另一元件上或者在另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。为了便于理解，本发明附图中都是将元件画在另一元件的上侧。
另外，除非明确地描述为相反，否则词语“包括”和诸如“包含”或“具有”的变形将被理解为暗示包含该元件，但不排除任意其它元件。
还需要说明的是，本发明实施例中提到的“和/或”是指”包括一个或更多个相关所列项目的任何和所有组合。本发明实施例中用“第一”、“第二”等来描述各种组件，但是这些组件不应该受这些术语限制。这些术语仅用来将一个组件与另一组件区分开。并且，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。
当可以不同地实施某个实施例时，具体的工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上在同一时间执行或者按与所描述顺序相反的顺序来执行。
首先请参考图1和图2，本申请一个实施例提供的阵列基板100，具有基底01以及设置于其上的第一薄膜晶体管，在平行于所述基底的平面内具有第一方向X和第二方向Y，第一方向X垂直于第二方向Y，其中第一薄膜晶体管包括：栅极02，位于基底01的一侧；栅极绝缘层03，位于栅极02远离基底01的一侧；有源层04，位于栅极绝缘层03远离基底01的一侧，在第一方向X上，有源层04依次分为第一有源区041，第二有源区042和第三有源区043；阻挡层05，位于有源层04远离基底01的一侧，阻挡层05在有源层04上的垂直投影覆盖第二有源区042；源极06，至少覆盖第一有源区041，且与第一有源区041电连接；漏极07，至少覆盖第三有源区043，且与第三有源区043电连接；第一凹槽11，位于第二有源区042靠近第一有源区041的一侧。
需要说明的是，本申请上述实施例的基底01可以是柔性基底，也可以是刚性基底。有源层04指的是薄膜晶体管的半导体层，其组成材料可以是非晶硅，低温多晶硅(LTPS)，氧化物半导体(如IGZO、ZnO等)或者有机半导体等可作为薄膜晶体管活性层的半导体材料。阻挡层至少覆盖于有源层的沟道区，并位于有源层和源漏极金属层之间，可以在后续源漏极金属层的刻蚀过程中对半导体层起到保护作用，防止刻蚀液对半导体层的损伤。阻挡层的材料可以是氧化硅，氮化硅，或氮氧化硅等无机材料。在本申请实施例中，有源层04为氧化物半导体层，阻挡层05为刻蚀阻挡层，其至少覆盖氧化物半导体层的沟道区，防止后续金属层的刻蚀对半导体沟道产生破坏。
此外，如图1和图2中所示，本申请中有源层04分为第一有源区041，第二有源区042和第三有源区043，本申请所指的第一有源区041，第二有源区042和第三有源区043可以是各自指代有源层04的相应区域，各自代表的是有源层04的一部分。还需指出，阻挡层05在有源层04上的垂直投影覆盖第二有源区042，可选的，阻挡层05在有源层04上的垂直投影还可覆盖与第二有源区042相邻的部分第一有源区041或部分第三有缘区043，本申请中以阻挡层05在有源层04上的垂直投影仅完全覆盖第二有源区042为例，但本申请不以此为限。
本申请上述实施例提供的阵列基板，具有基底以及设置于其上的第一薄膜晶体管，在平行于所述基底的平面内具有第一方向和第二方向，第一方向垂直于第二方向，其中第一薄膜晶体管包括：栅极，位于基底的一侧；栅极绝缘层，位于栅极远离基底的一侧；有源层，位于栅极绝缘层远离基底的一侧，在第一方向上，有源层依次分为第一有源区，第二有源区和第三有源区；阻挡层，位于有源层远离基底的一侧，阻挡层在有源层上的垂直投影覆盖第二有源区；源极，至少覆盖第一有源区，且与第一有源区电连接；漏极，至少覆盖第三有源区，且与第三有源区电连接；第一凹槽，位于第二有源区靠近第一有源区的一侧。通过上述设计，可以很大程度地减小薄膜晶体管在截止状态时的电子迁移路径，使得有源层中泄漏电流的情况得到很好地抑制，从而极大地降低TFT中的漏电流，提升TFT器件和显示面板的性能，节约能耗，并能够有效增加电子设备的使用寿命。
此外，本申请实施例提供的阵列基板，在半导体有源层刻蚀成岛的过程中，同时将半导体层刻出凹槽。阻挡层成膜并图形化后，将TFT沟道区域的半导体层，以及凹槽靠近沟道中心一侧的部分覆盖住。然后进行源漏电极成膜和图形化，将未被阻挡层覆盖住的半导体层(第一有源区)全部盖住。这样，既保持了在TFT截止状态时阻挡半导体中的电子迁移路径，漏电流更小的优点，又完全避免凹槽的形成工艺位于源漏电极刻蚀过程之后，造成源漏电极刻蚀过程刻蚀到半导体层，半导体层由于刻蚀液的影响导致cd-loss(CriticalDimension Loss，临界尺寸损失)过大的问题，保证了源漏电极和有源层具有足够的欧姆接触区域，使得TFT能够获得足够大的开态电流，进一步提升TFT器件和显示面板的性能。
在一些实现方式中，在垂直于基底01的方向上，第一凹槽11贯穿有源层04。第一凹槽11设置为贯穿有源层04，有利于在同等开口面积的情况下，更为彻底地阻断开口区的有源层的电子迁移路径，从而更为有效地降低漏电流现象。此外，第一凹槽11设置为贯穿有源层04，也可以在达到同等降低漏电流效果的同时，减小开口面积，从而也使得晶体管的尺寸可以做的更小，有利于提升显示面板的分辨率。需要说明的是，第一凹槽也可以设置为未贯穿有源层，而是只刻蚀掉一部分的有源层，这样的设计使得TFT的设计变得更为灵活，TFT的性能也更易于调控。
请参考图3和图4，图3是本申请另一个实施例所提供的阵列基板中第一薄膜晶体管的示意图；图4是沿图3中BB’方向的截面图。第一凹槽11可以具有延伸至第一有源区041的部分，这样的设计可以降低TFT器件的设计和制作工艺难度。随着面板分辨率越来越高，TFT器件尤其是沟道区的尺寸也变得越来越小，这种情况下，如果仅仅将第一凹槽设置于第二有源区，对半导体刻蚀工艺精度要求较高，由于工艺对位以及工艺误差，很难保证第一凹槽的刻蚀精度，相反，可能会由于刻蚀偏差对沟道区域产生严重的影响，极大降低TFT工艺良率。对第一凹槽11刻蚀出具有延伸至第一有源区041的部分，可以有效降低对半导体刻蚀工艺的精度要求，减小对位误差，显著提升阵列基板制造良率。
接下来请参考图6-图9所示，在本申请的其他实现方式中，第一薄膜晶体管还可以包括第二凹槽12，第二凹槽12位于至少第二有源区042靠近第三有源区043的一侧。可选的，如图6所示，有源层04具有沿所述第二方向Y延伸的中轴线L，第一凹槽11和第二凹槽12关于中轴线L对称。通过在第二有源区042靠近第三有源区043的一侧设置第二凹槽12，可以进一步地阻断薄膜晶体管在截止状态时的电子迁移路径，使得有源层中靠近漏极区域的泄漏电流的情况得到很好地抑制，从而可以进一步地降低TFT中的漏电流，提升TFT器件和显示面板的性能，同时，降低局部刻蚀对沟道区域的影响，使得TFT的性能更为均一；此外，可以在达到同等降低漏电流效果的同时，减小单个开口面积，从而也使得晶体管的尺寸可以做的更小，便于TFT的灵活设计和TFT性能的调控。
在一些实现方式中，第二凹槽12可以具有延伸至第三有源区043的部分，这样的设计可以降低TFT器件的设计和制作工艺难度。随着面板分辨率越来越高，TFT器件尤其是沟道区的尺寸也变得越来越小，这种情况下，如果仅仅将第一凹槽设置于第二有源区，对半导体刻蚀工艺精度要求较高，由于工艺对位以及工艺误差，很难保证第一凹槽的刻蚀精度，相反，可能会由于刻蚀偏差对沟道区域产生严重的影响，极大降低TFT工艺良率。对第二凹槽刻蚀出具有延伸至第三有源区的部分，可以有效降低对半导体刻蚀工艺的精度要求，减小对位误差，显著提升阵列基板制造良率。
在一些实现方式中，在垂直于基底01的方向上，第二凹槽12贯穿有源层04。第二凹槽设置为贯穿有源层，有利于在同等开口面积的情况下，更为彻底地阻断开口区的有源层的电子迁移路径，从而更为有效地降低漏电流现象。此外，第二凹槽设置为贯穿有源层，也可以在达到同等降低漏电流效果的同时，减小开口面积，从而也使得晶体管的尺寸可以做的更小，有利于提升显示面板的分辨率。需要说明的是，第一凹槽也可以设置为未贯穿有源层，而是只刻蚀掉一部分的有源层，这样的设计使得TFT的设计变得更为灵活，TFT的性能也更易于调控。
具体地，可以如图6和图7所示的方式，第一凹槽11具有延伸至第一有源区041的部分，第二凹槽12具有延伸至第三有源区043的部分，且自阻挡层05向有源层04的方向观察，第一凹槽11和第二凹槽12均位于有源层04的内部；或者如图8所示的情况，第一凹槽11具有延伸至第一有源区041的部分，第二凹槽12具有延伸至第三有源区043的部分，且自阻挡层05向有源层04的方向观察，第一凹槽11和第二凹槽12在第二方向Y贯穿有源层04的一侧边；也可以如图9所示，在第一方向X上，第一凹槽11与第二凹槽12相互连通，也即自阻挡层05向有源层04的方向观察，有源层04可以具有横跨第一有源区041、第二有源区042和第三有源区043的凹槽，从而进一步地阻断薄膜晶体管在截止状态时的电子迁移路径，降低漏电流。需要说明的是，在其他实现方式中，有源层中的凹槽形状、分布、数量、位置还可以有其他的实现形式，具体可以根据实际需要进行设计，本申请对此不做限定。
下面将结合图5对本申请的第一凹槽的结构和位置关系做进一步的介绍。图5所示是本申请一个实施例所提供的阵列基板中第一薄膜晶体管有源层结构的俯视图，其中第一凹槽沿第一方向X的最大宽度为a，第一凹槽沿第二方向的最大宽度为b，第一有源区在远离所述第二有源区的方向具有第一边界，第一凹槽与第一边界之间的最大宽度为c。发明人经过深入仔细的研究分
表1
| a(μm) | TFT性能 |
| 0 | 3 |
| 2 | 3 |
| 4 | 2 |
| 6 | 2 |
| 8 | 1 |
| 10 | 1 |
| 12 | 1 |
| 14 | 1 |
| 16 | 2 |
| 18 | 2 |
| 20 | 2 |
| 22 | 3 |
| 25 | 3 |
| 30 | 3 |
析，发现TFT的总体性能与有源层中凹槽的尺寸和位置有关，具体地，TFT器件的性能与第一凹槽沿第一方向X的最大宽度为a，第一凹槽沿第二方向的最大宽度为b，以及第一凹槽与第一边界之间的最大宽度为c之间具有密切的关联。进一步地，发明人经过研究发现，当4μm≤a≤20μm时，TFT器件具有较为优良的综合性能。具体地，下面将结合如下表1的具体案例进行介绍。表1给出的是在5.7吋超高清(FHD，Full High Definition)IGZO面板中，位于扫描电路区域的TFT器件性能与第一凹槽的尺寸参数a的对应关系表，其中控制b＝5μm，c＝5μm。
表2
| b(μm) | TFT性能 |
| 0 | 3 |
| 1 | 3 |
| 2 | 2 |
| 3 | 1 |
| 5 | 1 |
| 7 | 1 |
| 8 | 1 |
| 10 | 2 |
| 12 | 3 |
| 15 | 3 |
需要指出，TFT器件的性能指标1、2、3分别指的是TFT器件综合性能的优、中、差三个级别，而TFT器件的综合性能是在综合考量了TFT的漏电流、开态电流、稳定性以及工艺良率等方面的参考维度基础上对TFT器件的综合评价标准。由表1可以得出，在5.7吋超高清IGZO面板中，对于位于扫描电路区域的TFT器件，当4μm≤a≤20μm时，TFT器件具有较低的漏电流，开态电流比较大，器件稳定性以及工艺良率较高，器件总体性能较为优良。
需要说明的是，上述表1是申请人为了便于更好地解释本发明而列举的具体实例。事实上，发明人经研究发现，4μm≤a≤20μm除了适用于上述具体的TFT器件实例外，也普遍适用于其他类型阵列基板的TFT。也即，随着面板种类、分辨率、TFT位置与功能、有源层尺寸及位置的改变，第一凹槽沿第一方向X的最大宽度a的最佳取值范围始终在4μm≤a≤20μm。
此外，发明人经过研究还发现，当2μm≤b≤10μm时，TFT器件具有较为优良的综合性能。具体地，下面将结合表2给出的具体实例进行介绍。表2给出的是在5.7吋超高清IGZO面板中，位于像素驱动电路中的TFT性能与第一凹槽的尺寸参数b的对应关系表，其中控制a＝10μm，c＝5μm。
由表2可以得出，在5.7吋超高清IGZO面板中，对于位于像素电路区域的TFT器件，当2μm≤b≤10μm时，TFT器件具有较低的漏电流，开态电流比较大，器件稳定性以及工艺良率较高，器件总体性能较为优良。
需要指出的是，上述表2是申请人为了便于更好地解释本发明而列举的具体实例。事实上，发明人经研究发现，2μm≤b≤10μm除了适用于上述具体的TFT器件实例外，也普遍适用于其他类型阵列基板的TFT。也即，随着面板种类、分辨率、TFT位置与功能、有源层尺寸及位置的改变，第一凹槽沿第二方向的最大宽度为b的最佳取值范围始终在2μm≤b≤10μm。
表3
| c(μm) | TFT性能 |
| 0 | 3 |
| 1 | 3 |
| 2 | 2 |
| 3 | 1 |
| 5 | 1 |
| 7 | 1 |
| 8 | 1 |
| 10 | 2 |
| 12 | 3 |
| 15 | 3 |
此外，发明人经过研究还发现，当2μm≤c≤10μm时，TFT器件具有较为优良的综合性能。具体地，下面将结合表3所示的具体实例进行介绍。表3给出的是在55吋2K分辨率的IGZO面板中，位于像素驱动电路中的TFT性能与第一凹槽的位置参数c的对应关系表，其中控制a＝10μm，b＝5μm。由表3可以得出，在55吋2K分辨率IGZO面板中，对于位于像素电路区域的TFT器件，当2μm≤c≤10μm时，TFT器件具有较低的漏电流，开态电流比较大，器件稳定性以及工艺良率较高，器件总体性能较为优良。
需要指出的是，上述表3是申请人为了便于更好地解释本发明而列举的具体实例。事实上，发明人经研究发现，2μm≤c≤10μm除了适用于上述具体的TFT器件实例外，也普遍适用于其他类型阵列基板的TFT。也即，随着面板种类、分辨率、TFT位置与功能、有源层尺寸及位置的改变，c的最佳取值范围始终在2μm≤c≤10μm。
仍需指出的是，本领域内技术人员应该理解，在第一薄膜晶体管中也存在第二凹槽的情况下，第二凹槽的尺寸及位置的设置对于TFT器件的性能的影响与第一凹槽类似。此外，在一些实现方式中，第一薄膜晶体管中的第一凹槽和第二凹槽可以关于有源层沿所述第二方向延伸的中轴线对称地进行设置。因此，关于第二凹槽的尺寸及位置选择可以参照第一凹槽同样的方式进行，本申请对此不再作赘述。
基于上述各实施例的阵列基板，本申请的另一个实施例还提供了一种阵列基板的制备方法，用于制备上述的任意一种阵列基板。如图12所示，制备方法包括：
S1：提供基底；
S2：在基底的一侧形成栅极；
S3：在栅极远离基底的一侧形成栅极绝缘层；
S4：在栅极绝缘层远离所述基底的一侧沉积半导体层；
S5：对上述的半导体层执行图案化刻蚀工艺，形成第一薄膜晶体管的具有至少第一凹槽的有源层；
S6：沉积阻挡膜层并图案化，形成位于有源层远离基底的一侧的阻挡层；
S7：沉积源漏极金属层，并图案化，形成源极和漏极。
其中，在一些实现方式中，在执行步骤S5的半导体层图案化刻蚀工艺时，还包括同时刻蚀出位于至少第二有源区靠近第三有源区的一侧的第二凹槽的步骤，也即第一薄膜晶体管可以同时具有位于至少第二有源区靠近第一有源区的一侧的第一凹槽和位于至少第二有源区靠近第三有源区的一侧的第二凹槽，以进一步地降低TFT中的漏电流，提升TFT器件和显示面板的性能。可选的，第一薄膜晶体管中的第一凹槽和第二凹槽关于有源层沿所述第二方向延伸的中轴线对称地设置。
本申请实施例提供的上述阵列基板及阵列基板的制备方法，在半导体有源层刻蚀成岛的过程中，同时将半导体层刻出凹槽。阻挡层成膜并图形化后，将TFT沟道区域的半导体层，以及凹槽靠近沟道中心一侧的部分覆盖住。然后进行源漏电极成膜和图形化，将未被阻挡层覆盖住的半导体层(第一有源区)全部盖住。这样，既保持了在TFT截止状态时阻挡半导体中的电子迁移路径，漏电流更小的优点，又完全避免凹槽的形成工艺位于源漏电极刻蚀过程之后，造成源漏电极刻蚀过程刻蚀到半导体层，半导体层由于刻蚀液的影响导致cd-loss过大的问题，保证了源漏电极和有源层具有足够的欧姆接触区域，使得TFT能够获得足够大的开态电流，进一步提升TFT器件和显示面板的性能。
本申请实施例的另一方面还提供了一种显示面板，包含前述实施例任一项所述的阵列基板。具体的，以图10为例，对本申请提供的显示面板进行说明。显示面板001包含阵列基板100，对向基板200以及位于阵列基板100和对向基板200之间的发光功能层300，其中阵列基板100为本申请任一实施例提供的阵列基板。示例性的，对向基板200为彩膜基板，发光功能层300为液晶层。但本申请不以此为限，在其他实现方式中，发光功能层300还可以是OLED等其他发光功能层，对向基板200为封装基板，或盖板等。此外，显示面板001可以是液晶显示面板，也可以是OLED面板、电子纸、QLED(Quantum Dot Light Emitting Diodes，量子点发光)显示面板或者micro LED(微发光二极管，μLED)面板等各种类型的显示面板。在一些实现方式中，对向基板也可以是非必须的，具体视情况而定。
此外，如图11所示，本申请实施例还提供一种电子设备002，包含上述的显示面板001。需要说明的是，电子设备002可以是任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、手机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端、电泳显示设备、电子纸等。电子设备002可以是刚性显示终端，也可以是柔性显示设备，本申请对此不做限定。
本发明提供的阵列基板，含有其的显示面板与电子设备，具有基底以及设置于其上的第一薄膜晶体管，在平行于所述基底的平面内具有第一方向和第二方向，第一方向垂直于第二方向，其中第一薄膜晶体管包括：栅极，位于基底的一侧；栅极绝缘层，位于栅极远离基底的一侧；有源层，位于栅极绝缘层远离基底的一侧，在第一方向上，有源层依次分为第一有源区，第二有源区和第三有源区；阻挡层，位于有源层远离基底的一侧，阻挡层在有源层上的垂直投影覆盖第二有源区；源极，至少覆盖第一有源区，且与第一有源区电连接；漏极，至少覆盖第三有源区，且与第三有源区电连接；第一凹槽，位于第二有源区靠近第一有源区的一侧。通过上述设计，可以很大程度地减小薄膜晶体管在截止状态时的电子迁移路径，使得有源层中泄漏电流的情况得到很好地抑制，从而极大地降低TFT中的漏电流，提升TFT器件和显示面板的性能，节约能耗，并能够有效增加电子设备的使用寿命。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (14)
1.一种阵列基板，包括基底以及设置于其上的第一薄膜晶体管，在平行于所述基底的平面内具有第一方向和第二方向，所述第一方向垂直于所述第二方向，其特征在于，所述第一薄膜晶体管包括：
栅极，位于所述基底的一侧；
栅极绝缘层，位于所述栅极远离所述基底的一侧；
有源层，位于所述栅极绝缘层远离所述基底的一侧，在第一方向上，所述有源层依次分为第一有源区，第二有源区和第三有源区；
阻挡层，位于所述有源层远离所述基底的一侧，所述阻挡层在所述有源层上的垂直投影覆盖所述第二有源区；
源极，至少覆盖所述第一有源区，且与所述第一有源区电连接；
漏极，至少覆盖所述第三有源区，且与所述第三有源区电连接；
第一凹槽，位于所述第二有源区靠近所述第一有源区的一侧。
2.如权利要求1所述的阵列基板，其特征在于，在垂直于所述基底的方向上，所述第一凹槽贯穿所述有源层。
3.如权利要求1所述的阵列基板，其特征在于，所述第一凹槽具有延伸至所述第一有源区的部分。
4.如权利要求1所述的阵列基板，其特征在于，所述第一凹槽沿第一方向的最大宽度为a，其中4μm≤a≤20μm。
5.如权利要求1所述的阵列基板，其特征在于，所述第一凹槽沿第二方向的最大宽度为b，其中2μm≤b≤10μm。
6.如权利要求1所述的阵列基板，其特征在于，所述第一有源区在远离所述第二有源区的方向具有第一边界，所述第一凹槽与所述第一边界之间的最大宽度为c，其中2μm≤c≤10μm。
7.如权利要求1所述的阵列基板，其特征在于，还包括第二凹槽，所述第二凹槽位于至少所述第二有源区靠近所述第三有源区的一侧。
8.如权利要求7所述的阵列基板，其特征在于，所述有源层具有沿所述第二方向延伸的中轴线，所述第一凹槽和所述第二凹槽关于所述中轴线对称。
9.如权利要求7所述的阵列基板，其特征在于，在所述第一方向上，所述第一凹槽与所述第二凹槽相互连通。
10.如权利要求1所述的阵列基板，其特征在于，所述有源层为氧化物半导体层。
11.一种显示面板，其特征在于，包含如权利要求1-10任一项所述的阵列基板。
12.一种电子设备，其特征在于，包含如权利要求11所述的显示面板。
13.一种阵列基板的制备方法，用于制备如权利要求1-10任一项所述的阵列基板，包括：
提供基底；
在基底的一侧形成栅极；
在栅极远离基底的一侧形成栅极绝缘层；
在栅极绝缘层远离所述基底的一侧沉积半导体层；
对上述的半导体层执行图案化刻蚀工艺，形成第一薄膜晶体管的具有至少第一凹槽的有源层；
沉积阻挡膜层并图案化，形成位于有源层远离基底的一侧的阻挡层；
沉积源漏极金属层，并图案化，形成源极和漏极。
14.如权利要求13所述的制备方法，其特征在于，所述阵列基板还包括第二凹槽，所述第二凹槽位于至少所述第二有源区靠近所述第三有源区的一侧；
在所述对上述的半导体层执行图案化刻蚀工艺，形成第一薄膜晶体管的具有至少第一凹槽的有源层的同时，还包括：刻蚀出所述第二凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711130338.9A CN107946315A (zh) | 2017-11-15 | 2017-11-15 | 一种阵列基板、显示面板及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711130338.9A CN107946315A (zh) | 2017-11-15 | 2017-11-15 | 一种阵列基板、显示面板及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107946315A true CN107946315A (zh) | 2018-04-20 |
Family
ID=61931204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711130338.9A Pending CN107946315A (zh) | 2017-11-15 | 2017-11-15 | 一种阵列基板、显示面板及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946315A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742031A (zh) * | 2019-01-10 | 2019-05-10 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN110752295A (zh) * | 2019-11-29 | 2020-02-04 | 武汉天马微电子有限公司 | 柔性显示面板及其制作方法和显示装置 |
| WO2021068688A1 (zh) * | 2019-10-12 | 2021-04-15 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其驱动方法、显示装置 |
| WO2023184622A1 (zh) * | 2022-04-02 | 2023-10-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157695A (zh) * | 2014-07-14 | 2014-11-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN104409513A (zh) * | 2014-11-05 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种金属氧化物薄膜晶体管及其制备方法、阵列基板 |
| CN106409844A (zh) * | 2016-11-29 | 2017-02-15 | 深圳市华星光电技术有限公司 | 底栅型多晶硅tft基板及其制作方法 |
| CN205985002U (zh) * | 2016-09-08 | 2017-02-22 | 昆山工研院新型平板显示技术中心有限公司 | 一种低温多晶硅薄膜晶体管及显示面板 |
-
2017
- 2017-11-15 CN CN201711130338.9A patent/CN107946315A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157695A (zh) * | 2014-07-14 | 2014-11-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN104409513A (zh) * | 2014-11-05 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种金属氧化物薄膜晶体管及其制备方法、阵列基板 |
| CN205985002U (zh) * | 2016-09-08 | 2017-02-22 | 昆山工研院新型平板显示技术中心有限公司 | 一种低温多晶硅薄膜晶体管及显示面板 |
| CN106409844A (zh) * | 2016-11-29 | 2017-02-15 | 深圳市华星光电技术有限公司 | 底栅型多晶硅tft基板及其制作方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742031A (zh) * | 2019-01-10 | 2019-05-10 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN113782616A (zh) * | 2019-01-10 | 2021-12-10 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN113782616B (zh) * | 2019-01-10 | 2024-01-16 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| WO2021068688A1 (zh) * | 2019-10-12 | 2021-04-15 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其驱动方法、显示装置 |
| CN110752295A (zh) * | 2019-11-29 | 2020-02-04 | 武汉天马微电子有限公司 | 柔性显示面板及其制作方法和显示装置 |
| CN110752295B (zh) * | 2019-11-29 | 2023-04-28 | 武汉天马微电子有限公司 | 柔性显示面板及其制作方法和显示装置 |
| WO2023184622A1 (zh) * | 2022-04-02 | 2023-10-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107293593B (zh) | 一种显示面板和显示装置 | |
| CN104319279B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN107946315A (zh) | 一种阵列基板、显示面板及电子设备 | |
| CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104681629B (zh) | 薄膜晶体管、阵列基板及其各自的制备方法、显示装置 | |
| CN103247692B (zh) | 薄膜晶体管、显示单元和电子设备 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106981520A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN107170764A (zh) | 阵列基板、阵列基板的制造方法、显示面板和显示装置 | |
| CN103869559B (zh) | 像素结构 | |
| WO2019105086A1 (zh) | 显示基板及其制作方法、显示面板、显示装置 | |
| JP2021502579A (ja) | 表示パネル及びその製造方法、並びに表示モジュール | |
| CN107565049A (zh) | Amoled显示面板及其制备方法 | |
| CN108417580A (zh) | 阵列基板及其制作方法和显示面板 | |
| CN107591480A (zh) | 像素结构垂直沟道有机薄膜晶体管及其制作方法 | |
| US11183585B2 (en) | Amorphous metal thin film transistors | |
| CN108598089A (zh) | Tft基板的制作方法及tft基板 | |
| CN108550581A (zh) | 一种低温多晶硅阵列基板及其制备方法 | |
| CN103474439B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN110534577A (zh) | 一种薄膜晶体管及制备方法 | |
| CN111755464A (zh) | 一种阵列基板以及显示面板 | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108010850A (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| CN108922980A (zh) | 触控显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180420 |
|
| RJ01 | Rejection of invention patent application after publication |