JP2013077816A - 保護回路、及び半導体装置 - Google Patents

保護回路、及び半導体装置 Download PDF

Info

Publication number
JP2013077816A
JP2013077816A JP2012199566A JP2012199566A JP2013077816A JP 2013077816 A JP2013077816 A JP 2013077816A JP 2012199566 A JP2012199566 A JP 2012199566A JP 2012199566 A JP2012199566 A JP 2012199566A JP 2013077816 A JP2013077816 A JP 2013077816A
Authority
JP
Japan
Prior art keywords
electrode
gate
transistor
layer
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012199566A
Other languages
English (en)
Other versions
JP2013077816A5 (ja
JP6049964B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012199566A priority Critical patent/JP6049964B2/ja
Publication of JP2013077816A publication Critical patent/JP2013077816A/ja
Publication of JP2013077816A5 publication Critical patent/JP2013077816A5/ja
Application granted granted Critical
Publication of JP6049964B2 publication Critical patent/JP6049964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ESDの影響を効果的に抑制する保護回路を提供すること。またESDの影響が効果的に抑制された半導体装置を提供すること。
【解決手段】保護回路は、少なくとも2つの保護ダイオードを有し、当該保護ダイオードを、チャネルを形成する半導体層を挟んで対向する2つのゲートを有するトランジスタで構成する。さらに当該トランジスタのゲートの一方に、固定電位が入力される構成とすればよい。
【選択図】図1

Description

本発明は静電気放電(ESD:Electro Static Discharge)に対する保護回路に関する。また本発明は半導体装置に関する。
半導体技術を応用した半導体装置の一つに表示装置が知られている。このような表示装置としては、例えば液晶表示装置や有機EL(エレクトロルミネセンス)表示装置などが挙げられる。
液晶表示装置は、画素内の一対の電極間に液晶を挟み、液晶による光の偏光を利用して背面に設けられたバックライトからの光が画素を透過する量を制御することにより、画像を表示するものである。液晶表示装置の方式としては、単純マトリクス方式や、薄膜トランジスタ(TFTともいう)を組み合わせたアクティブマトリクス方式などがある。
また、有機EL素子の研究開発が盛んに行われている。有機EL素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟んだものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。
有機EL素子が適用された表示装置の方式としては、液晶表示装置と同様に単純マトリクス方式やアクティブマトリクス方式などが用いられる。有機EL素子は膜状に形成可能な自発光の素子であり、液晶表示装置等で必要であったバックライトを必要としないため、薄型、軽量、高コントラストで、且つ低消費電力な表示装置を実現できる。例えば、有機EL素子を用いた表示装置の一例が特許文献1に記載されている。
一方、このような表示装置において、外部からのESDによるパルス電位が外部入力端子を介して表示装置に入力されると、ノイズによる表示品位の低下や、内部回路の誤動作が生じてしまう。また、ESDによる極めて高い電位が入力されると、内部回路を構成する機能素子が破壊されてしまう場合もある。このようなESDによる電位は外部入力端子だけでなく、直接入力線、又は画素等に設けられる配線に入力される場合もある。
上記問題を解決するデバイスとして、ESDによるパルス電位から内部回路を保護する保護回路が知られている。特許文献2には、薄膜トランジスタ技術を用いて保護回路を構成する技術が開示されている。
特開2002−324673号公報 特開2006−60191号公報
しかしながら、特許文献2に記載された技術は、PINダイオードが破壊された後も回路を正常に動作させるための技術であって、半導体膜でなるダイオードが適用された保護回路の性能は十分でないことを示している。
したがって本発明は、ESDの影響を効果的に抑制する保護回路を提供することを課題の一とする。またESDの影響が効果的に抑制された半導体装置を提供することを課題の一とする。
本発明の一態様は、上記課題の少なくとも一を解決するものである。
本発明の一態様の保護回路は、少なくとも2つの保護ダイオードを有する。当該保護ダイオードは、トランジスタで構成され、チャネルを形成する半導体層を挟んで対向する2つのゲートを有する。さらにゲートの一方に、固定電位が入力されることを特徴とする。
保護回路を構成する2つのトランジスタの一方のゲートには、定常状態(ESDによる電位が入力されない状態)において当該トランジスタをオンさせない固定電位を入力する。このような構成とすることにより、トランジスタのチャネル部と固定電位が入力されたゲートとの間に容量成分を付加することができる。ここで保護回路が電気的に接続された配線(被保護配線ともよぶ)にESDによるパルス電位が入力されると、当該容量によって被保護配線における電位の変動に遅延が生じる。その結果ESDによる入力電位の波形の立ち上がりの傾きが緩やかになることで、被保護配線に入力される電位の最大値(到達電位)を低減でき、ESDの影響を効果的に抑制することができる。
また、容量素子を別途形成するのではなく、トランジスタの一方のゲートを用いて容量成分を付加する構成とすることにより、回路の占有面積を増大させることなく、ESDの影響を効果的に抑制することができる。
すなわち、本発明の一態様の保護回路は、第1のダイオードと、第2のダイオードを有し、第1のダイオードは第1のトランジスタで構成され、第2のダイオードは第2のトランジスタで構成される。また、第1のトランジスタは、チャネルを形成する半導体層を挟んで対向する第1のゲートと第2のゲートと、を有し、第2のトランジスタは、チャネルを形成する半導体層を挟んで対向する第3のゲートと第4のゲートと、を有する。さらに、第2のゲートと第4のゲートは、固定電位が入力される配線と電気的に接続されることを特徴とする。
また、本発明の他の一態様の保護回路は、入力部と、第1のトランジスタと、第2のトランジスタと、を有し、第1のトランジスタは、第1の電極と、第2の電極と、チャネルを形成する第1の半導体層を挟んで対向する第1のゲートと第2のゲートと、を有し、第2のトランジスタは、第3の電極と、第4の電極と、チャネルを形成する第2の半導体層を挟んで対向する第3のゲートと第4のゲートと、を有する。また第1の電極は第1の配線と電気的に接続し、第2の電極と、第3の電極と、第1のゲートは、入力部と電気的に接続し、第4の電極と第3のゲートは、第2の配線と電気的に接続し、第2のゲートと第4のゲートは、第3の配線と電気的に接続する。さらに、第1の配線には第1の電位が入力され、第2の配線には第1の電位よりも低い第2の電位が入力され、第3の配線には第1の電位よりも低い第3の電位が入力されることを特徴とする。
このような構成とすることにより、より電界効果移動度の高いnチャネル型のトランジスタのみで保護回路を構成することができる。したがって、単一のトランジスタの作製工程で回路を形成することができるとともに、回路動作をより高速化できるため好ましい。
さらに、保護回路を構成する2つのトランジスタは、定常状態において常に一方のゲートに固定電位が入力されている。当該固定電位により定常状態において当該トランジスタを確実にオフ状態としておくことができるため、保護回路の動作が安定すると共に消費電力を低減することができる。
また、本発明の一態様の半導体装置は、上記いずれかの保護回路と、複数の画素を備える表示部と、複数の画素を駆動する駆動回路と、外部からの信号が入力され、駆動回路と電気的に接続する外部入力端子と、を有する。
上述した保護回路を複数の画素と当該画素を駆動する駆動回路を有する表示装置に適用することにより、ESDの影響が効果的に抑制された表示装置とすることができる。
また、上記本発明の一態様の半導体装置において、駆動回路と上記外部入力端子の間に、保護回路が接続されることが好ましい。
このような構成とすることにより、電源電位や共通電位、駆動信号などの信号が入力される外部入力端子を介してESDによるパルス電位が入力された場合に、半導体装置の駆動回路が破壊されることなく、ESDの影響が効果的に抑制され、信頼性の高い半導体装置とすることができる。
また、上記いずれかの本発明の一態様の半導体装置において、表示部が複数の走査線及び複数の信号線を備え、複数の走査線の各々、または複数の信号線の各々、または複数の走査線及び複数の信号線の各々に、電気的に接続される複数の保護回路を有することが好ましい。
このような構成とすることにより、外部入力端子を介してだけではなく、表示部内の走査線、または信号線に直接ESDによるパルス電位が入力された場合であっても、画素を構成するトランジスタなどの機能素子や、画素に電気的に接続される駆動回路などが破壊されることなく、信頼性の高い半導体装置とすることができる。
また、上記いずれかの本発明の一態様の半導体装置において、上記保護回路内の第2のゲート及び第4のゲートと電気的に接続する第3の配線が、表示部の少なくとも一部に沿って設けられていることが好ましく、さらには表示部を囲って閉曲線を成して設けられることが好ましい。
保護回路内のトランジスタの一方のゲートに電気的に接続される配線を、画素または駆動回路の一方または両方を囲い、閉曲線を成すようにして配置する。このような構成とすることにより、外部からの電気的なノイズを抑制することができる。さらに、半導体装置の作製工程中や、半導体装置を使用する際に発生するESDによって入力される電位に対し、当該配線が電流経路として作用するため、画素や駆動回路へ高電位が入力されてしまうことを抑制することができる。
また、上述のトランジスタの一方のゲートに電気的に接続される配線に直接ESDによるパルス電位が入力された場合でも、保護回路内のトランジスタに付加された容量成分によって、当該配線に入力されるパルス電位に遅延を生じさせ、電位を低減することができる。
また、上記いずれかの本発明の一態様の半導体装置において、上述した画素が、画素電極と共通電極の間に発光性の有機化合物を含む層が挟持された発光素子を備え、保護回路内の第2のゲート及び第4のゲートは、上記画素電極と同一の導電膜から形成されることを特徴とする。
また、上記いずれかの本発明の一態様の半導体装置において、上述した画素が、画素電極と共通電極と液晶を備える表示素子を有し、保護回路内の第2のゲート及び第4のゲートは、上記画素電極と同一の導電膜から形成されることを特徴とする。
このように、保護回路を構成するトランジスタの一方のゲート電極を、画素を構成する画素電極と同一の導電膜で形成することにより、作製工程を増やすことなくESDの影響が抑制され、信頼性の高いEL表示装置または液晶表示装置とすることができる。
なお、本明細書等において、閉曲線とは、両端が一致している連続曲線のことを言う。また、ここでいう曲線には、広義に直線や線分の概念を含むものとする。したがって、例えば四辺形の外周のように、複数の線分で構成され、且つ各々の線分の両端がそれぞれ他の線分の一端と一致している場合も、閉曲線の一態様である。また、多角形、円や楕円、曲率の異なる複数の曲線部が連続して構成された形状や、直線部と曲線部とが混在して構成された形状なども閉曲線の一態様である。
なお、本明細書において、EL層とは発光素子の一対の電極間に設けられた層を示すものとする。従って、電極間に挟まれた発光物質である有機化合物を含む発光層はEL層の一態様である。
なお、本明細書中において、半導体技術を応用して作製された表示装置は半導体装置の一態様である。また、表示装置にコネクター、例えばFPC(Flexible printed circuit)もしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または表示素子が形成された基板にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
本発明によれば、ESDの影響を効果的に抑制する保護回路を提供できる。またESDの影響が効果的に抑制された半導体装置を提供できる。
本発明の一態様の、保護回路を説明する図。 本発明の一態様の、保護回路の接続例を説明する図。 本発明の一態様の、保護回路の適用例を説明する図。 本発明の一態様の、保護回路の構成例を説明する図。 本発明の一態様の、保護回路の構成例を説明する図。 本発明の一態様の、表示装置を説明する図。 本発明の一態様の、表示装置を説明する図。 本発明の一態様の、EL素子を説明する図。 本発明の一態様の、液晶素子を説明する図。 本発明の一態様の、電子機器を説明する図。 本発明の一態様の、電子機器を説明する図。 本発明の一態様の、保護回路を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第1、第2として付される序数詞は構成要素の混同を避けるために便宜上用いるものであり、数的に限定するものではなく、また発明を特定するための事項として固有の名称を示すものでもない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、IGFET(Insulated Gate Field Effect Transistor)や薄膜トランジスタ(TFT:Thin Film Transistor)を含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第1電極」と呼び、ソース、又はドレインの他方を「第2電極」とも呼ぶことがある。なお、この際、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
(実施の形態1)
本実施の形態では、本発明の一態様の保護回路について、図面を参照して説明する。
[構成例]
図1に、本構成例で例示する、本発明の一態様の保護回路100を示す。
保護回路100には、高電位線VH、低電位線VL、共通電位線VCが電気的に接続される。また、保護回路100の入力部105には被保護配線110が電気的に接続されている。
保護回路100は、トランジスタ101とトランジスタ103を有する。本構成例では、トランジスタ101とトランジスタ103にいずれもnチャネル型のトランジスタを用いた場合について説明する。
トランジスタ101とトランジスタ103はそれぞれ、ソース又はドレインの一方である第1の電極、ソース又はドレインの他方である第2の電極、並びに第1のゲート及び第2のゲートを有する。
トランジスタ101は、第1の電極が高電位線VHと電気的に接続し、第1のゲート及び第2の電極がトランジスタ103の第1の電極と電気的に接続する。トランジスタ103は、第1のゲート及び第2の電極が低電位線VLと電気的に接続する。したがって、トランジスタ101及びトランジスタ103は、それぞれのゲートとソース又はドレインの一方とが電気的に接続され、ダイオード素子として機能する。
また、トランジスタ101とトランジスタ103のそれぞれの第2のゲートは、共通電位線VCに電気的に接続される。
ここで、高電位線VHには、低電位線VLに入力される電位よりも高い電位が入力される。また、共通電位線VCに入力される固定電位は、定常状態(ESDによる電位が入力されない状態)において少なくともトランジスタ101及びトランジスタ103をオフ状態に保持する電位であればよい。共通電位線VCに入力される電位は、トランジスタの第2のゲートに入力される電位に対するトランジスタのしきい値電圧に応じて決定されるが、例えば高電位線VHに入力される電位以下の電位を入力すればよい。また、共通電位線VCに入力される電位として、低電位線VLに入力される電位や、基準電位または接地電位などを共有して用いることが好ましい。以降、高電位線VHに入力される電位をVh、低電位線VLに入力される電位をVl、共通電位線VCに入力される電位をVcと呼ぶこととする。
ここで、トランジスタ101の第2の電極とトランジスタ103の第1の電極との間のノードが、保護回路100の入力部105に相当する。本構成例では、被保護配線110が入力部105を介して保護回路100に電気的に接続されている。
また、本構成例では、トランジスタ101とトランジスタ103に、電気特性が等しい2つのトランジスタを適用することとする。また、各々のトランジスタの第2のゲートに固定電位が入力された定常状態における、トランジスタ101及びトランジスタ103の第1のゲートに入力される電位に対するしきい値電圧をVthと呼ぶこととする。
なお、本構成例では、トランジスタ101及びトランジスタ103に、いずれもnチャネル型のトランジスタを用いるが、これらの一方または両方にpチャネル型のトランジスタを用いることもできる。pチャネル型のトランジスタを用いる場合には、第1のゲートの接続を適宜変更する。また、2つのトランジスタの両方にpチャネル型のトランジスタを用いる場合には、共通電位線VCに入力される電位Vcとして、高電位線VHに入力される電位Vh以上の電位を用いる。また、いずれか一方にnチャネル型のトランジスタを用い、他方にpチャネル型のトランジスタを用いる場合には、VcとしてVlより大きく、かつVhより小さい電位を入力する。
[回路動作例]
続いて、保護回路100の動作について説明する。
まず、定常状態において、ダイオードとして機能するトランジスタ101及びトランジスタ103には逆バイアス電圧が印加された状態となっている。したがってトランジスタ101及びトランジスタ103はいずれも極めて入力インピーダンスの高いオフ状態である。したがって、入力部105は高電位線VH、低電位線VLとは電気的に絶縁された状態であり、これらの電位は被保護配線110の電位にほとんど影響を与えない。
したがって、定常状態において、被保護配線110にVl以上Vh以下の電位を有する信号が入力されても、これらの信号にほとんど影響を及ぼすことがない。
次に、ESDによって被保護配線110に極めて高いパルス電位、具体的には、高電位線VHに入力される電位Vhに、トランジスタ101のしきい値電圧を足した電位(Vh+Vth)以上の電位が入力されたとする。
被保護配線110に電気的に接続された入力部105にパルス電位が入力されると、その瞬間にトランジスタ101がオン状態となるため、入力部105から高電位線VHに向かう電流が流れる。したがってESDによる被保護配線110の急激な電位の変動を抑制することができる。
ここで、トランジスタ101の第2のゲートには、共通電位線VCによって固定電位Vcが入力されている。したがって、トランジスタ101のチャネル部と第2のゲートの間に容量成分が付加されている状態である。この容量成分が寄生容量として働き、入力部105に入力されるESDによるパルス電位には遅延が生じ、パルス電位の波形の立ち上がりの傾きが緩やかになるとともに、到達電位の値を効果的に低減することができる。
またこのとき、トランジスタ103の第2のゲートにも電位Vcが入力されているため、トランジスタ103の第1の電極と第2のゲートの間にも容量成分が付加される。したがって、より効果的にESDによるパルス波形の立ち上がりの傾きが緩やかになり、電位を低減することができる。
したがって、ESDによって入力されるパルス電位が極めて瞬間的且つ高電位であったとしても、効果的にその電位を低減することができるため、被保護配線110に電気的に接続する回路素子だけでなく、保護回路内のトランジスタを保護することができる。
一方、被保護配線110に極めて低いパルス電位、具体的にはVl―Vthよりも低い電位が入力された場合では、トランジスタ103がオン状態となり、低電位線VLから被保護配線110に向かう電流が流れ、被保護配線110の電位を上昇させる。したがってESDによる被保護配線110の急激な電位の変動を抑制することができる。
このときも上記と同様に、トランジスタ103の第2のゲートにはVcが入力されているため、トランジスタ103のチャネル部と第2のゲートの間に付加された容量成分によりESDによって入力されるパルス波形の立ち上がりの傾きが緩やかになり、到達電位を効果的に低減することができる。また、このときトランジスタ101の第2の電極と第2のゲートとの間の容量成分も同様に、パルス波形の立ち上がりの傾きが緩やかにする効果を奏する。
このように、本発明の一態様の保護回路は、保護回路を構成するトランジスタの第2のゲートに固定電位が入力される配線に電気的に接続されることにより、トランジスタのチャネル部と第2のゲートとの間の容量成分によって入力されるパルス電位の波形の立ち上がりの傾きが効果的に緩やかになり、到達電位を低下させることができる。したがって、被保護配線に電気的に接続される回路素子だけでなく、保護回路内のトランジスタも効果的に保護することができる。
また、保護回路を構成するトランジスタの第2のゲートに入力される固定電位により、定常状態において各トランジスタを確実にオフ状態としておくことができるため、安定した回路動作が実現できる。さらに、定常状態におけるトランジスタのリーク電流が抑制されるため、保護回路の消費電力の増加を抑制でき、低消費電力な保護回路とすることができる。
なお、本実施の形態では、保護回路100をダイオード素子として機能するトランジスタを2つ有する構成を示したが、3つ以上のトランジスタで構成してもよい。例えば入力部105と高電位線VHの間にトランジスタ101と同じ構成のトランジスタを直列に接続することにより、保護回路100が動作する電位がVth分だけ上昇する。また、直列に接続されたトランジスタのチャネル部と第2のゲート電極との間の容量成分が追加されるため、より効果的に入力されるパルス電位の波形の立ち上がりの傾きを緩やかにすることができる。
[適用例]
続いて、複数の入力配線に上記保護回路を電気的に接続する例について、図2を用いて説明する。
図2(A)には、複数の被保護配線110のそれぞれに、保護回路100を電気的に接続する一例を示している。
それぞれの被保護配線110は外部入力端子111を有し、当該外部入力端子111を介して外部からの信号を伝達することができる。また各々の被保護配線110には保護回路100が電気的に接続されている。
また、被保護配線110と交差するように高電位線VH、低電位線VL、及び共通電位線VCが配置され、各々の被保護配線110に電気的に接続された複数の保護回路100が、これら配線と電気的に接続されている。
このように、複数の保護回路100を配置する場合、それぞれに電気的に接続される高電位線VH、低電位線VL、及び共通電位線VCを共通して用いることができる。
図2(B)に示す構成では、一対の被保護配線110の間に、各々に電気的に接続される2つの保護回路100が、被保護配線110に沿った方向に縦列するように、対称的に配置されている。このような配置とすることにより、被保護配線110間を高密度に配置することができるため、例えば極めて高精細な表示装置や、複雑な駆動方法が適用されるなどにより多数の入力信号を要する表示装置など、被保護配線を高密度に配置する必要がある半導体装置に適している。
[表示装置の構成例]
以下では、本発明の一態様の保護回路を表示装置に適用した場合の構成例について図3を用いて説明する。
図3(A)は、保護回路100が適用された表示装置200の概略図である。表示装置200は基板210上に複数の画素202を有する表示部201、走査線駆動回路203、及び信号線駆動回路205を有する。
表示部201には、走査線駆動回路203と電気的に接続する複数の走査線204と、信号線駆動回路205と電気的に接続する複数の信号線206が交差するように設けられている。ここで、走査線204と信号線206とが交差する領域に1つの画素が設けられ、複数の画素がマトリクス状に配置されている。
画素202は、少なくとも一つの選択トランジスタと表示素子を有し、当該選択トランジスタのゲートに走査線204が、またソース又はドレインの一方に信号線206が電気的に接続される。走査線204及び信号線206に入力される信号によって、選択トランジスタのオン、オフ状態が制御され、画素202を駆動することができる。画素202に設けられる表示素子としては、液晶素子、有機EL素子、無機EL素子、電気泳動素子、ツイストボールが適用された表示素子、電子放出素子などを適用することができる。表示素子として有機EL素子または液晶素子が適用された表示装置の構成例については、後の実施の形態で詳細に説明する。
また表示装置200には、外部から電源電位や基準電位などの電位信号、画素202を駆動させるための駆動信号などの信号が入力される複数の外部入力端子211が設けられる。各外部入力端子211は、走査線駆動回路203や信号線駆動回路205などに電気的に接続される。
さらに、外部入力端子211と、走査線駆動回路203または信号線駆動回路205を電気的に接続する配線に、それぞれ保護回路100が電気的に接続される。したがって、外部入力端子211を介してESDによるパルス電位が入力された場合においても、当該パルス電位が走査線駆動回路203、及び信号線駆動回路205に入力されることが効果的に抑制される。
また、図3(A)に示すように、保護回路100内のトランジスタの第2のゲートに電気的に接続される共通電位線207を、表示部201、走査線駆動回路203、及び信号線駆動回路205などの表示装置200を構成する回路を囲うように閉曲線を成して設けることが好ましい。このように共通電位線207を、表示装置200を構成する回路を囲うように設けることにより、例えば外部から基板210の表面を伝って表示部201、走査線駆動回路203、信号線駆動回路205、またはこれらを電気的に接続する配線などに入力される電気的なノイズを低減できるため、表示品位の劣化を抑制することができる。また、表示装置200の作製工程におけるESDの影響が回路内部に及ぶことを効果的に抑制することができる。
なお、ここでいう閉曲線とは、両端が一致している連続曲線のことを言う。また、ここでいう曲線には、広義に直線や線分の概念を含むものとする。したがって、例えば四辺形の外周のように、複数の線分で構成され、且つ各々の線分の両端のそれぞれが他の線分の一端と一致している場合も、閉曲線の一態様である。また、多角形、円や楕円、曲率の異なる複数の曲線部が連続して構成された形状や、直線部と曲線部とが混在して構成された形状なども閉曲線の一態様である。なお、上記の形態では、共通電位線207を、表示部201、走査線駆動回路203及び信号線駆動回路205を囲うように設けているが、本発明はこの形態に限定されない。共通電位線207は、表示装置200を構成する回路の少なくとも一部分に沿って設けることにより、電気的なノイズを低減の効果を得ることができる。例えば、共通電位線207を、表示部201の一辺に沿って設ければよい。また、例えば、共通電位線207を走査線駆動回路203と信号線駆動回路205の少なくとも一方の一辺に沿って設ければよい。
ここで、図3(B)に示すように、保護回路100を外部入力端子211に電気的に接続される配線だけでなく、走査線204や信号線206にも電気的に接続することができる。このように、表示部201よりも外側の領域で保護回路100が走査線204または信号線206に電気的に接続する構成とすることにより、外部から走査線204または信号線206に、直接ESDによるパルス電位が入力された場合においても、画素202を構成する素子や、走査線駆動回路203及び信号線駆動回路205に対してもESDの影響を効果的に抑制することができるため好ましい。また、図示しないが、走査線駆動回路203と表示部201の間、信号線駆動回路205と表示部201の間に、走査線204または信号線206と電気的に接続する保護回路100を設けてもよい。
このように、本発明の一態様の保護回路が適用された表示装置は、ESDの影響が効果的に抑制され、信頼性の高い表示装置とすることができる。また、各保護回路に共通して設けられる共通電位線を、表示装置を構成する回路を囲うようにして設けることにより、外部からのノイズやESDの影響が抑制され、高い表示品位と信頼性を兼ね備えた表示装置とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では実施の形態1で例示した保護回路の具体的な構成例について図4及び図5を用いて説明する。ここでは、薄膜トランジスタを用いて構成された保護回路について説明する。
図4(A)は、基板120上に形成された保護回路100の上面概略図であり、図4(B)は、図4(A)中の切断線A−A’における断面概略図である。
保護回路100は、トランジスタ101及びトランジスタ103を有する。
トランジスタ101は、基板120上に順に積層された第1のゲート電極121、絶縁層137、半導体層131、絶縁層139、及び第2のゲート電極125、並びに半導体層131と接する電極141及び電極143を有する。
また電極141は、絶縁層137の一部に設けられた開口部を介して、第1のゲート電極121と電気的に接続されている。
トランジスタ103は、基板120上に順に積層された第1のゲート電極123、絶縁層137、半導体層133、絶縁層139、及び第2のゲート電極127、並びに半導体層133と接する電極143及び電極145を有する。
電極143は、絶縁層137の一部に設けられた開口部を介して、第1のゲート電極123と電気的に接続されている。
ここで、電極141の一部は低電位線VLを構成し、電極145の一部は高電位線VHを構成する。また電極143は保護回路100の入力部(INPUT)に相当し、被保護配線(図示しない)に電気的に接続する。また、第2のゲート電極125と第2のゲート電極127とは同一の導電膜から形成され、その一部が共通電位線VCを構成する。
ここで図4(B)には、基板120上に絶縁層135を有する構成を示している。絶縁層135は、基板120からの不純物の拡散を抑制するために設けられる。なお、絶縁層135は不要であれば設けなくてもよい。
基板120は少なくとも絶縁表面を有していればよく、ガラス、石英や、表面が絶縁処理された金属、半導体などの基板を用いることができる。また、トランジスタの作製工程にかかる温度に耐えうるのであれば、有機樹脂を用いることもできる。
半導体層131及び半導体層133を構成する半導体材料としては、シリコンやゲルマニウムなどの半導体材料を用いてもよいし、インジウム、ガリウム、及び亜鉛の少なくともひとつを含む酸化物半導体を用いてもよい。またトランジスタに用いる半導体の結晶性についても特に限定されず、非晶質半導体、結晶性半導体のどちらも用いることができる。
第1のゲート電極、第2のゲート電極、及び電極などを構成する導電材料としては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料を用い、単層でまたは積層して電極として用いることができる。
絶縁層135、絶縁層137に用いる絶縁材料としては、例えばシリコン、アルミニウム、ハフニウム、ランタンまたはガリウムなどの半導体または金属の酸化物、窒化物もしくは酸化窒化物または窒化酸化物を用いることができる。また、絶縁層139に用いる絶縁材料としては、上記に加え、シロキサン系材料や、アクリル、ポリイミドなどの有機絶縁物を用いてもよい。
また、トランジスタ101及びトランジスタ103には、半導体層131と半導体層133上にそれぞれ絶縁層138が設けられている。絶縁層138は電極141、電極143、及び電極145の形成時に導電膜をエッチングにより加工する際に、半導体層131及び半導体層133をエッチングのダメージから保護する効果を奏する。また、絶縁層138を半導体層131及び半導体層133と接して設けることにより、半導体層131及び半導体層133の第2のゲート電極と対向する表面が汚染されることが抑制でき、電気的特性が安定した信頼性の高いトランジスタとすることができる。なお、絶縁層138は不要であれば設けなくてもよく、その場合は工程を簡略化できる。
このような構成とすることにより、基板120上に保護回路100を形成することができる。
ここで、保護回路100の入力部に相当する電極143にESDによるパルス電位が入力された場合、トランジスタ101のチャネルを形成する半導体層131と第2のゲート電極125との間に形成された容量成分、及びトランジスタ103のチャネルを形成する半導体層133と第2のゲート電極127との間に形成された容量成分によって、入力されるパルス電位の波形の立ち上がりの傾きが効果的に緩やかになり、到達電位を低減させることができる。
また、図4(A)及び図4(B)に示すように、第2のゲート電極125及び第2のゲート電極127を、電極141、電極143及び電極145の一部と重畳させるように設けることにより、当該電極間にも容量成分を持たせることができ、その結果入力されるパルス電位の波形の立ち上がりの傾きが効果的に緩やかになるため好ましい。
また、上記で示した保護回路を構成する各トランジスタは、第1のゲート電極と第2のゲート電極の機能を入れ替えて構成することもできる。
図5(A)及び図5(B)には、図4で示した保護回路100の構成に対して、第1のゲート電極と第2のゲート電極の機能を入れ替えた構成である保護回路150の上面概略図及び断面概略図を示している。
保護回路150は、トランジスタ101の第1のゲート電極121とトランジスタ103の第1のゲート電極123が同一の導電膜から形成され、その一部が共通電位線VCを構成する点で保護回路100と異なる。
また、絶縁層139に設けられた開口部を介して、第2のゲート電極125が電極141と、また第2のゲート電極127が電極143とそれぞれ電気的に接続されている。
ここで、トランジスタ101のチャネルを形成する半導体層131と第1のゲート電極121との間の容量成分、及びトランジスタ103のチャネルを形成する半導体層133と第1のゲート電極123との間の容量成分によって、入力されるESDによるパルス電位の波形の立ち上がりの傾きを効果的に緩やかにすることができる。
なお、保護回路100を構成するトランジスタの形状は、上記に限られることなく、少なくとも半導体層を挟んで対向して設けられる2つのゲート電極を有する構成を用いることができる。例えばSOI基板や単結晶半導体基板などを用いる場合には、トランジスタが設けられる領域下のボディ電極を共通電位線と電気的に接続すればよい。
本実施の形態は、本明細書等に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、本発明の一態様の保護回路を適用可能な、有機EL素子を有する表示装置について図6を用いて説明する。なお、以下では、上記実施の形態で説明した内容と重複する部分については説明を省略するか、または簡略化して説明する場合がある。
図6は、本発明の一態様の表示装置300の断面概略図である。ここでは実施の形態1で例示した図3(A)に示す表示装置の構成を例に挙げて、図6には外部入力端子211、保護回路100、走査線駆動回路203、及び画素202を含む領域における断面概略図を示す。
表示装置300は、第1の基板301上に保護回路100、走査線駆動回路203、画素202を有し、これらと重なる第2の基板310が第1の基板301と対向して設けられ、その周囲がシール材303によって封止されている。また、封止された領域(以下、封止領域ともいう。)よりも外側の領域に外部入力端子211が設けられ、当該外部入力端子211を介して電源電位や駆動信号などの信号を入力することができる。
外部入力端子211は、表示装置300内のトランジスタを構成する導電層と同一の導電膜で形成される。本構成例では、トランジスタの第1のゲートと同一の導電膜からなる導電層及び電極と同一の導電膜からなる導電層を積層して用いる。このように、導電層を積層して外部入力端子211を構成することにより、FPC305の圧着工程に対する機械的強度を高めることができるため好ましい。また外部入力端子211に接して接続体307が設けられ、当該接続体307を介してFPC305と外部入力端子211とが電気的に接続している。接続体307としては、熱硬化性の樹脂に金属粒子を混ぜ合わせたペースト状又はシート状の材料を用い、熱圧着によって異方性の導電性を示す材料を用いることができる。金属粒子としては、例えばNi粒子をAuで被覆したものなど、2種類以上の金属が層状となった粒子を用いることが好ましい。
走査線駆動回路203は、いずれもnチャネル型のトランジスタであるトランジスタ311とトランジスタ312とを組み合わせたNMOS回路を有する例を示している。なお、走査線駆動回路203は、NMOS回路に限られず、nチャネル型のトランジスタとpチャネル型のトランジスタを組み合わせた種々のCMOS回路や、pチャネル型のトランジスタで構成される種々のPMOS回路などでも形成することができる。なお、信号線駆動回路205についても同様である。また、本実施の形態では、表示部が形成される基板上に走査線駆動回路203及び信号線駆動回路205が形成されたドライバー一体型の構成を示すが、表示部が形成される基板とは別に走査線駆動回路203、信号線駆動回路205の一方または両方を設けてもよい。
図6には、表示部の一例として画素202の一画素分の断面構造を示している。画素202は、スイッチング用のトランジスタ313と、電流制御用のトランジスタ314と、電流制御用のトランジスタ314の電極(ソース電極またはドレイン電極)に電気的に接続された画素電極323とを含む。また、画素電極323の端部を覆う絶縁層321が設けられている。
なお、走査線駆動回路203、信号線駆動回路205、及び画素202を構成するトランジスタは、保護回路100を構成するトランジスタと同様の構成を用いることができる。また、当該トランジスタは単一のゲート電極を有する構成としてもよいし、対向する2つのゲート電極を有する構成としてもよい。2つのゲート電極を有する構成とする場合には、一方に電位を入力することでトランジスタのしきい値電圧を制御することができる。
発光素子320は、画素電極323、EL層325、及び共通電極327によって構成されている。発光素子の構造、材料等については後の実施の形態で詳細に説明する。
画素電極323及び共通電極327に用いる導電層として、光射出側に設ける電極には、EL層325からの発光に対して透光性を有する材料を用い、光射出側とは反対側に設ける電極には、当該発光に対して反射性を有する材料を用いる。
光射出側の導電層に用いることのできる透光性を有する材料としては、酸化インジウム、インジウムスズ酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、グラフェンなどを用いることができる。また、上記導電層として、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、これらの合金を用いることができる。または、これら金属材料の窒化物(例えば、窒化チタン)などを用いてもよい。なお、金属材料(またはその窒化物)を用いる場合、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物との積層膜などを用いると、導電性を高めることができるため好ましい。
光射出側とは反対側の電極に用いることのできる反射性を有する材料としては、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料を用いることができる。またこれらの金属材料を含む金属、または合金にランタンやネオジム、ゲルマニウムなどを添加してもよい。そのほか、アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金などのアルミニウムを含む合金(アルミニウム合金)や銀と銅の合金、銀とマグネシウムの合金などの銀を含む合金を用いることもできる。銀と銅の合金は、耐熱性が高いため好ましい。さらに、アルミニウム合金膜に接する金属膜、又は金属酸化物膜を積層することでアルミニウム合金膜の酸化を抑制することができる。該金属膜、金属酸化物膜の材料としては、チタン、酸化チタンなどが挙げられる。また、上記透光性を有する材料からなる膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウムスズ酸化物の積層膜、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いることができる。
絶縁層321は、画素電極323の端部を覆って設けられている。そして、絶縁層321の上層に形成される共通電極327の被覆性を良好なものとするため、絶縁層321の上端部又は下端部に曲率を有する曲面が形成されるようにするのが好ましい。例えば、絶縁層321の上端部又は下端部に曲率半径(0.2μm〜3μm)を有する曲面を持たせるのが好ましい。また、絶縁層321の材料としては、ネガ型の感光性樹脂、あるいはポジ型の感光性樹脂などの有機化合物や、酸化シリコン、酸窒化シリコン等の無機化合物を用いることができる。
なお、第1の基板301の表面には、絶縁層135が形成されている。絶縁層135は、第1の基板301に含まれる不純物が拡散することを抑制する。また、トランジスタの半導体層、ソース電極又はドレイン電極を構成する導電層上に接する絶縁層139はトランジスタを構成する半導体への不純物の拡散を抑制することが好ましい。絶縁層135及び絶縁層139には、不純物の拡散を抑制する無機絶縁膜を用いればよく、例えば酸化シリコンや酸化アルミニウムなどの半導体酸化物又は金属酸化物を用いることができる。またこのような無機絶縁材料と有機絶縁材料の積層膜を用いてもよい。なお、絶縁層135は、不要であれば設けなくてもよい。
第2の基板310には、発光素子320と重なる位置にカラーフィルタ329が設けられている。カラーフィルタ329は、発光素子320からの発光色を調色する目的で設けられる。例えば、白色発光の発光素子を用いてフルカラーの表示装置とする場合には、異なる色のカラーフィルタを設けた複数の画素を用いる。その場合、赤色(R)、緑色(G)、青色(B)の3色を用いてもよいし、これに黄色(Y)を加えた4色とすることもできる。
また、隣接するカラーフィルタ329の間にはブラックマトリクス331が設けられている。ブラックマトリクス331は隣接する画素の発光素子320からの光を遮光し、隣接画素間における混色を抑制する。ここで、カラーフィルタ329の端部を、ブラックマトリクス331と重なるように設けることにより、光漏れを抑制することができる。ブラックマトリクス331は、発光素子320からの発光を遮光する材料を用いることができ、金属や、有機樹脂などの材料を用いて形成することができる。なお、ブラックマトリクス331は、保護回路100や、走査線駆動回路203などの表示部201以外の領域に設けてもよい。
また、カラーフィルタ329及びブラックマトリクス331を覆うオーバーコート333が形成されている。オーバーコート333は、発光素子320からの発光を透過する材料から構成され、例えば無機絶縁膜や有機絶縁膜を用いることができる。なお、オーバーコート333は不要なら設けなくてもよい。
また、図6に示す断面図では発光素子320を1つのみ図示しているが、表示部201においては、複数の発光素子がマトリクス状に配置されている。例えば、表示部201に3種類(R、G、B)の発光が得られる発光素子をそれぞれ選択的に形成し、フルカラー表示可能な表示装置を形成することができる。後の実施の形態で例示する白色発光のEL層を有する発光素子とカラーフィルタを組み合わせることによってフルカラー表示可能な表示装置とすることができる。また、当該発光素子は、上面射出方式(トップエミッション方式とも言う。)、下面射出方式(ボトムエミッション方式とも言う。)、又は両面射出方式のいずれも採ることができる。下面射出方式でカラーフィルタを用いる場合には、光射出側にカラーフィルタを設ければよい。
第1の基板301と第2の基板310とは第2の基板310の外周部においてシール材303によって接着されている。シール材303としては、熱硬化樹脂、又は光硬化樹脂などの有機樹脂や、低融点ガラス(フリットガラスともいう)などを用いることができる。また、シール材303に乾燥剤が含まれていてもよい。例えば、アルカリ土類金属の酸化物(酸化カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸収する物質を用いることができる。その他の乾燥剤として、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、封止領域内の水分などの不純物を低減し、発光素子320の信頼性が向上するため好ましい。
また、発光素子320は、第1の基板301、第2の基板310、及びシール材303で囲まれた封止領域内に設けられている。当該封止領域は、希ガス又は窒素ガスなどの不活性ガス、又は有機樹脂などの固体、またはゲルなどの粘性体で充填されていてもよく、減圧雰囲気となっていてもよい。封止領域をガスや固体、ゲルなどで充填する場合や、減圧雰囲気とする場合でも、封止領域内を水や酸素などの不純物が低減されている状態とすると発光素子の信頼性が向上するため好ましい。
保護回路100は、実施の形態2で例示した構成を用いることができる。
また、図6に示すように保護回路100を構成する第2のゲート電極(第2のゲート電極125及び127)を、発光素子320の画素電極323と同一の導電膜で形成することが好ましい。これらの電極を同一の導電膜から形成することにより、表示装置300の作製時に同時に形成することができ、工程を簡略化できる。
ここで、画素電極323と上記第2のゲート電極を同一の導電膜から形成された場合、当該導電膜に用いる導電性材料によっては、図12に示すように、共通電位線VCに無視できない抵抗成分Rが付加される場合がある。その場合、当該抵抗成分Rは共通電位線VCに直接入力されるESDによる電位に対しての保護抵抗として機能し、別途保護抵抗素子を設けることなく効果的に保護効果を得ることができる。このような保護効果は、例えば、画素電極323を構成する導電膜としてインジウムスズ酸化物などの透光性を有する導電膜を用いた場合に特に顕著な効果を得ることができる。
このように、本実施の形態で例示した表示装置に本発明の一態様の保護回路を適用することにより、ESDの影響が効果的に低減され、極めて信頼性の高い表示装置とすることができる。
本実施の形態は、本明細書等に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
本実施の形態では、本発明の一態様の保護回路が適用された、液晶素子を備える表示装置の構成例について、図7を参照して説明する。なお、以下では、上記実施の形態で説明した内容と重複する部分については説明を省略するか、または簡略化して説明する場合がある。
図7(A)は、基板面に対して横方向に電界を発生させる方式の液晶素子が適用された表示装置350の断面概略図である。図7(A)に示す表示装置350は主に、1つの画素202に1つのトランジスタが適用されている点、また表示素子として液晶素子が適用されている点で、実施の形態3で例示した表示装置と異なる。
画素202には少なくとも1つのスイッチング用のトランジスタ351を有する。トランジスタ351の電極(ソース電極またはドレイン電極)には、絶縁層139上に設けられたくし状の画素電極353が電気的に接続されている。また、画素電極353と同一平面上に、くし状の共通電極355が配置されている。
画素電極353または共通電極355には、透光性の導電性材料を用いると、開口率が向上するため好ましい。
なお、図7(A)では、明瞭化のため画素電極353と共通電極355とで異なるハッチングパターンを用いて明示しているが、これらは同一の導電膜により形成されていてもよい。また、本実施の形態において、画素電極353と共通電極355を同一平面上に設ける構成としたが、それぞれの電極を、絶縁層を介して異なる平面上に設けてもよい。その場合は、下層に配置される電極と上層に配置される電極とが重ならない領域を設ける。また、これらを異なる平面上に設ける構成とする場合、下層に配置される電極の形状をくし状ではなく面状の形状としてもよい。
また、封止領域下において、少なくとも画素電極353及び共通電極355と第2の基板310との間には液晶357が封入されている。ここで、画素電極353、共通電極355、及び液晶357により液晶素子360が構成されている。
表示装置350は、画素電極353と共通電極355との間に電圧を印加することにより、基板面に対して横方向に電界が生じ、当該電界によって液晶357の配向が制御され、表示装置350の外部に配置されたバックライトからの光の偏光を画素単位で制御することにより画像を表示するものである。
液晶357と接する面には、液晶357の配向を制御するための配向膜を設けてもよい。配向膜には透光性の材料を用いる。また、第1の基板301及び第2の基板310のいずれかの面に偏光板を設けてもよい。また導光板を用いてバックライトからの光を表示装置350の側面から入射する構成としてもよい。
第2の基板310の液晶素子360と重なる位置には、カラーフィルタ329が形成されている。カラーフィルタ329を用いることにより、白色発光のバックライトを用いてフルカラーの画像表示を実現できる。また、バックライトとして複数の発光ダイオード(LED)を用いて、時間分割表示方式(フィールドシーケンシャル駆動方式)を行うこともできる。時間分割表示方式を用いた場合、カラーフィルタを設ける必要がなく、また例えばR(赤色)、G(緑色)、B(青色)のそれぞれの発光を呈する副画素を備える必要がないため、開口率の向上や、単位面積あたりの画素数を増加できる利点を有する。
液晶357としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶などを用いることができる。また、ブルー相を示す液晶を使用すると、配向膜が不要であり、且つ広い視野角が得られるため好ましい。
ここで、表示装置350に設けられる保護回路100内のトランジスタの第2のゲート電極(第2のゲート電極125及び127)は、液晶素子360を構成する画素電極353または共通電極355と同一の導電膜から形成されていることが好ましい。このように同一の導電膜を用いてこれを同時に作製することにより、作製工程を煩雑化することなく従来の作製方法によって画素などと同時に保護回路100を形成することができる。
図7(B)は、基板面に対して垂直方向に電界を発生させる方式の液晶素子が適用された表示装置370の断面概略図である。表示装置370は、主に画素電極373と共通電極375とが対向して設けられている点で、上記表示装置350と異なる。
画素202において、スイッチング用のトランジスタ351の電極には、絶縁層139上に設けられた画素電極373が電気的に接続されている。また、画素電極373と対向して共通電極375が第2の基板310上に設けられている。
また、封止領域内において、少なくとも画素電極373と共通電極375との間には液晶377が封入されている。ここで、画素電極373、共通電極375、及び液晶377により液晶素子380が構成されている。なお、液晶377が封入されている領域には、第1の基板301と第2の基板310とのギャップを調整するためのスペーサが封入されていてもよい。
表示装置370は、画素電極373と共通電極375との間に電圧を印加することにより基板に対して垂直方向に電界が生じ、当該電界によって液晶377の配向が制御され、表示装置370の外部に配置されたバックライトからの光の偏光を画素単位で制御することにより画像を表示するものである。
封止領域内において、共通電極375は、接続体379を介して第1の基板301上に形成された接続配線と電気的に接続されている。
接続体379には、例えば導電膜が被膜された樹脂材料でなる球体が分散された有機樹脂を用いることができる。接続体379は、異方性の導電物として機能し、共通電極375と接続配線とを電気的に接続することができる。球体に被膜する導電物としては金属を用いることが好ましく、特に金(Au)などの化学的に安定で且つ低抵抗な金属材料を用いると、信頼性が向上するとともに抵抗率や接触抵抗が低減できるため好ましい。
ここで、表示装置370に設けられる保護回路100内のトランジスタの第2のゲート電極(第2のゲート電極125及び127)は、液晶素子380を構成する画素電極373と同一の導電層から形成されていることが好ましい。
本実施の形態で例示した液晶素子を備える表示装置は、本発明の一態様の保護回路を備えている。したがってESDの影響が効果的に低減され、極めて信頼性の高い表示装置とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態5)
本実施の形態では、本発明の一態様の表示装置に適用できるEL層について図8を用いて説明する。
図8(A)に示すEL層711は、第1の電極712と第2の電極713の間に設けられている。第1の電極712及び第2の電極713は、上記実施の形態で例示した共通電極又は画素電極と同様の構成を適用することができる。
本実施の形態で例示するEL層711を有する発光素子は、上記実施の形態で例示した表示装置に適用可能である。
EL層711は、少なくとも発光性の有機化合物を含む発光層が含まれていればよい。そのほか、電子輸送性の高い物質を含む層、正孔輸送性の高い物質を含む層、電子注入性の高い物質を含む層、正孔注入性の高い物質を含む層、バイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)を含む層等を適宜組み合わせた積層構造を構成することができる。本実施の形態において、EL層711は、第1の電極712側から、正孔注入層701、正孔輸送層702、発光性の有機化合物を含む層703、電子輸送層704、及び電子注入層705の順で積層されている。なお、これらを反転させた積層構造としてもよい。
図8(A)に示す発光素子の作製方法について説明する。
正孔注入層701は、正孔注入性の高い物質を含む層である。正孔注入性の高い物質としては、例えば、モリブデン酸化物、チタン酸化物、バナジウム酸化物、レニウム酸化物、ルテニウム酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物、銀酸化物、タングステン酸化物、マンガン酸化物等の金属酸化物を用いることができる。また、フタロシアニン(略称:HPc)、銅(II)フタロシアニン(略称:CuPc)等のフタロシアニン系の化合物を用いることができる。
また、低分子の有機化合物である芳香族アミン化合物等を用いることができる。
さらに、高分子化合物(オリゴマー、デンドリマー、ポリマー等)を用いることもできる。また、酸を添加した高分子化合物を用いることができる。
特に、正孔注入層701として、正孔輸送性の高い有機化合物にアクセプター性物質を含有させた複合材料を用いることが好ましい。正孔輸送性の高い物質にアクセプター性物質を含有させた複合材料を用いることにより、第1の電極712からの正孔注入性を良好にし、発光素子の駆動電圧を低減することができる。これらの複合材料は、正孔輸送性の高い物質とアクセプター性物質(電子受容体)とを共蒸着することにより形成することができる。該複合材料を用いて正孔注入層701を形成することにより、第1の電極712からEL層711への正孔注入が容易となる。
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物(オリゴマー、デンドリマー、ポリマー等)など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、10−6cm/Vs以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。
複合材料に用いることのできる有機化合物としては、芳香族アミン化合物や、カルバゾール誘導体、そのほか正孔移動度の高い芳香族炭化水素化合物を用いることができる。
また、アクセプター性物質としては、有機化合物や、遷移金属酸化物を挙げることができる。また、元素周期表における第4族乃至第8族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
なお、高分子化合物と、上述した電子受容体を用いて複合材料を形成し、正孔注入層701に用いてもよい。
正孔輸送層702は、正孔輸送性の高い物質を含む層である。正孔輸送性の高い物質としては、例えば、芳香族アミン化合物を用いることができる。これは主に10−6cm/Vs以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送性の高い物質を含む層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
また、正孔輸送層702には、カルバゾール誘導体や、アントラセン誘導体や、そのほか正孔輸送性の高い高分子化合物を用いてもよい。
発光性の有機化合物を含む層703は、蛍光を発光する蛍光性化合物や燐光を発光する燐光性化合物を用いることができる。
なお、発光性の有機化合物を含む層703としては、発光性の有機化合物(ゲスト材料)を他の物質(ホスト材料)に分散させた構成としてもよい。ホスト材料としては、各種のものを用いることができ、発光性の物質よりも最低空軌道準位(LUMO準位)が高く、最高被占有軌道準位(HOMO準位)が低い物質を用いることが好ましい。
また、ホスト材料は複数種用いることができる。例えば、結晶化を抑制するために結晶化を抑制する物質をさらに添加してもよい。また、ゲスト材料へのエネルギー移動をより効率良く行うために、さらに異なる物質を添加してもよい。
ゲスト材料をホスト材料に分散させた構成とすることにより、発光性の有機化合物を含む層703の結晶化を抑制することができる。また、ゲスト材料の濃度が高いことによる濃度消光を抑制することができる。
また、発光性の有機化合物を含む層703として高分子化合物を用いることができる。
また、発光性の有機化合物を含む層を複数設け、それぞれの層の発光色を異なるものにすることで、発光素子全体として、所望の色の発光を得ることができる。例えば、発光性の有機化合物を含む層を2つ有する発光素子において、第1の発光性の有機化合物を含む層の発光色と第2の発光性の有機化合物を含む層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることも可能である。なお、補色とは、混合すると無彩色になる色同士の関係をいう。つまり、補色の関係にある色を発光する物質から得られた光を混合すると、白色発光を得ることができる。また、発光性の有機化合物を含む層を3つ以上有する発光素子の場合でも同様である。
電子輸送層704は、電子輸送性の高い物質を含む層である。電子輸送性の高い物質としては、主に10−6cm/Vs以上の電子移動度を有する物質である。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
電子注入層705は、電子注入性の高い物質を含む層である。電子注入層705には、リチウム、セシウム、カルシウム、フッ化リチウム、フッ化セシウム、フッ化カルシウム、リチウム酸化物等のようなアルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。また、フッ化エルビウムのような希土類金属化合物を用いることができる。また、上述した電子輸送層704を構成する物質を用いることもできる。
なお、上述した正孔注入層701、正孔輸送層702、発光性の有機化合物を含む層703、電子輸送層704、電子注入層705は、それぞれ、蒸着法(真空蒸着法を含む)、インクジェット法、塗布法等の方法で形成することができる。
EL層は、図8(B)に示すように、第1の電極712と第2の電極713との間に複数積層されていてもよい。この場合、積層された第1のEL層800と第2のEL層801との間には、電荷発生層803を設けることが好ましい。電荷発生層803は上述の複合材料で形成することができる。また、電荷発生層803は複合材料からなる層と他の材料からなる層との積層構造でもよい。この場合、他の材料からなる層としては、電子供与性物質(ドナー性物質)と電子輸送性の高い物質とを含む層や、透明導電膜からなる層などを用いることができる。このような構成を有する発光素子は、エネルギーの移動や消光などの問題が起こり難く、材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易である。また、一方のEL層で燐光発光、他方で蛍光発光を呈する発光素子を得ることも容易である。この構造は上述のEL層の構造と組み合わせて用いることができる。
また、それぞれのEL層の発光色を異なるものにすることで、発光素子全体として、所望の色の発光を得ることができる。例えば、2つのEL層を有する発光素子において、第1のEL層の発光色と第2のEL層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることも可能である。また、3つ以上のEL層を有する発光素子の場合でも同様である。
また、演色性の良い白色発光を得る場合、発光スペクトルが可視光全域に広がるものとする必要があり、3つ以上のEL層が積層された発光素子とすることが好ましい。例えばそれぞれ赤色、青色、緑色の発光色のEL層を積層して発光素子を形成することができる。このように異なる3色以上のEL層が積層された発光素子とすることにより演色性を高めることが出来る。
第1の電極712と第2の電極713との間に光学調整層を形成してもよい。光学調整層は、反射性を有する電極と透過性を有する電極との間の光学距離を調整する層である。光学調整層を設けることにより、特定の範囲の波長の光を強調することができるため、色調を調整することができる。
EL層711は、図8(C)に示すように、第1の電極712と第2の電極713との間に、正孔注入層701、正孔輸送層702、発光性の有機化合物を含む層703、電子輸送層704、電子注入バッファー層706、電子リレー層707、及び第2の電極713と接する複合材料層708を有していてもよい。
第2の電極713と接する複合材料層708を設けることで、特にスパッタリング法を用いて第2の電極713を形成する際に、EL層711が受けるダメージを低減することができるため、好ましい。複合材料層708は、前述の、正孔輸送性の高い有機化合物にアクセプター性物質を含有させた複合材料を用いることができる。
さらに、電子注入バッファー層706を設けることで、複合材料層708と電子輸送層704との間の注入障壁を緩和することができるため、複合材料層708で生じた電子を電子輸送層704に容易に注入することができる。
電子注入バッファー層706には、アルカリ金属、アルカリ土類金属、希土類金属、及びこれらの化合物(アルカリ金属化合物(酸化リチウム等の酸化物、ハロゲン化物、炭酸リチウムや炭酸セシウム等の炭酸塩を含む)、アルカリ土類金属化合物(酸化物、ハロゲン化物、炭酸塩を含む)、又は希土類金属の化合物(酸化物、ハロゲン化物、炭酸塩を含む))等の電子注入性の高い物質を用いることが可能である。
また、電子注入バッファー層706が、電子輸送性の高い物質とドナー性物質を含んで形成される場合には、電子輸送性の高い物質に対して質量比で、0.001以上0.1以下の比率でドナー性物質を添加することが好ましい。なお、ドナー性物質としては、アルカリ金属、アルカリ土類金属、希土類金属、及びこれらの化合物(アルカリ金属化合物(酸化リチウム等の酸化物、ハロゲン化物、炭酸リチウムや炭酸セシウム等の炭酸塩を含む)、アルカリ土類金属化合物(酸化物、ハロゲン化物、炭酸塩を含む)、又は希土類金属の化合物(酸化物、ハロゲン化物、炭酸塩を含む))の他、テトラチアナフタセン(略称:TTN)、ニッケロセン、デカメチルニッケロセン等の有機化合物を用いることもできる。なお、電子輸送性の高い物質としては、先に説明した電子輸送層704の材料と同様の材料を用いて形成することができる。
さらに、電子注入バッファー層706と複合材料層708との間に、電子リレー層707を形成することが好ましい。電子リレー層707は、必ずしも設ける必要は無いが、電子輸送性の高い電子リレー層707を設けることで、電子注入バッファー層706へ電子を速やかに送ることが可能となる。
複合材料層708と電子注入バッファー層706との間に電子リレー層707が挟まれた構造は、複合材料層708に含まれるアクセプター性物質と、電子注入バッファー層706に含まれるドナー性物質とが相互作用を受けにくく、互いの機能を阻害しにくい構造である。したがって、駆動電圧の上昇を防ぐことができる。
電子リレー層707は、電子輸送性の高い物質を含み、該電子輸送性の高い物質のLUMO準位は、複合材料層708に含まれるアクセプター性物質のLUMO準位と、電子輸送層704に含まれる電子輸送性の高い物質のLUMO準位との間となるように形成する。また、電子リレー層707がドナー性物質を含む場合には、当該ドナー性物質のドナー準位も複合材料層708におけるアクセプター性物質のLUMO準位と、電子輸送層704に含まれる電子輸送性の高い物質のLUMO準位との間となるようにする。具体的なエネルギー準位の数値としては、電子リレー層707に含まれる電子輸送性の高い物質のLUMO準位は−5.0eV以上、好ましくは−5.0eV以上−3.0eV以下とするとよい。
電子リレー層707に含まれる電子輸送性の高い物質としてはフタロシアニン系の材料又は金属−酸素結合と芳香族配位子を有する金属錯体を用いることが好ましい。
電子リレー層707に含まれる金属−酸素結合と芳香族配位子を有する金属錯体としては、金属−酸素の二重結合を有する金属錯体を用いることが好ましい。金属−酸素の二重結合はアクセプター性(電子を受容しやすい性質)を有するため、電子の移動(授受)がより容易になる。また、金属−酸素の二重結合を有する金属錯体は安定であると考えられる。したがって、金属−酸素の二重結合を有する金属錯体を用いることにより発光素子を低電圧でより安定に駆動することが可能になる。
金属−酸素結合と芳香族配位子を有する金属錯体としてはフタロシアニン系材料が好ましい。特に、分子構造的に金属−酸素の二重結合が他の分子に対して作用しやすい材料は、アクセプター性が高いため好ましい。
なお、上述したフタロシアニン系材料としては、フェノキシ基を有するものが好ましい。具体的にはPhO−VOPcのような、フェノキシ基を有するフタロシアニン誘導体が好ましい。フェノキシ基を有するフタロシアニン誘導体は、溶媒に可溶である。そのため、発光素子を形成する上で扱いやすいという利点を有する。また、溶媒に可溶であるため、成膜に用いる装置のメンテナンスが容易になるという利点を有する。
電子リレー層707はさらにドナー性物質を含んでいてもよい。ドナー性物質としては、アルカリ金属、アルカリ土類金属、希土類金属及びこれらの化合物(アルカリ金属化合物(酸化リチウムなどの酸化物、ハロゲン化物、炭酸リチウムや炭酸セシウムなどの炭酸塩を含む)、アルカリ土類金属化合物(酸化物、ハロゲン化物、炭酸塩を含む)、又は希土類金属の化合物(酸化物、ハロゲン化物、炭酸塩を含む))の他、テトラチアナフタセン(略称:TTN)、ニッケロセン、デカメチルニッケロセンなどの有機化合物を用いることができる。電子リレー層707にこれらドナー性物質を含ませることによって、電子の移動が容易となり、発光素子をより低電圧で駆動することが可能になる。
電子リレー層707にドナー性物質を含ませる場合、電子輸送性の高い物質としては上記した材料の他、複合材料層708に含まれるアクセプター性物質のアクセプター準位より高いLUMO準位を有する物質を用いることができる。具体的なエネルギー準位としては、−5.0eV以上、好ましくは−5.0eV以上−3.0eV以下の範囲にLUMO準位を有する物質を用いることが好ましい。このような物質としては例えば、ペリレン誘導体や、含窒素縮合芳香族化合物などが挙げられる。なお、含窒素縮合芳香族化合物は、安定であるため、電子リレー層707を形成する為に用いる材料として、好ましい材料である。
なお、電子リレー層707にドナー性物質を含ませる場合、電子輸送性の高い物質とドナー性物質との共蒸着などの方法によって電子リレー層707を形成すればよい。
正孔注入層701、正孔輸送層702、発光性の有機化合物を含む層703、及び電子輸送層704は前述の材料を用いてそれぞれ形成すればよい。
以上により、本実施の形態のEL層711を作製することができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態6)
本実施の形態では、本発明の一態様の表示装置に適用可能な液晶素子について、図9を用いて説明する。
図9に示す液晶素子901は、第1の電極903と第2の電極905の間に液晶907が挟持されて構成されている。また、液晶907に接して、第1の電極903側に配向膜909aを、また第2の電極905側には配向膜909bを有する。
第1の電極903と第2の電極905には、それぞれ透光性の導電性材料を用いることができる。透光性を有する導電性材料としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等がある。また、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することもできる。
なお、透過型の液晶素子とする場合には、上述のように第1の電極903及び第2の電極905に透光性の導電性材料を用いるが、反射型の液晶素子とする場合には、視認側とは反対側の電極を反射性の導電性材料を用いる。例えば、チタン、モリブデン、アルミニウム、銅、タングステンもしくはタンタルなどの金属膜、または該金属からなる合金膜を単層で、または積層して用いることができる。
配向膜909a及び配向膜909bは、液晶907の配向を制御するために設けられる。配向膜909a及び配向膜909bは、ポリイミド、ポリビニルアルコールなどの有機樹脂や、酸化珪素などの無機材料を用いることができる。また、配向膜909a及び配向膜909bに接する液晶分子がある一定のプレチルト角を持って配向するように、配向膜909a及び配向膜909bにラビング処理などの配向処理を施す。ただし、配向膜909a及び配向膜909bとして、酸化珪素などの無機材料を用いた場合、配向処理を施すことなく、蒸着法で配向特性を有する配向膜909a及び配向膜909bを形成することも可能である。
また、配向膜909a及び配向膜909bとして紫外線を照射することで液晶を配向させる配向膜を用いてもよい。このような配向膜としては、感光性樹脂であるポリビニルシンナメート(PVCi)などを用いればよい。このような配向膜を設けることにより、ラビング処理が不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
液晶907としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶などの公知の液晶材料を用いることができる。
また、配向膜が不要なブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶907に用いるとよい。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に、トランジスタと組み合わせて液晶表示装置を構成する場合、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よってトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
続いて、液晶素子901の動作モードについて説明する。ここでは一例として、TN(Twisted Nematic)方式について説明する。
TN方式の液晶素子901では、無電界状態における液晶907内の液晶分子の配向が、一対の電極間で90°ねじれるように配向している。したがって、無電界状態の液晶素子901に直線偏光の光を入射すると、光の偏光成分が90°ずれて射出される。
また、一対の電極間に正しい電圧が印加されると、液晶907内の液晶分子が電界方向に揃う。したがって、電圧を印加した状態で液晶素子901に入射された光は、偏光成分が変化することなく射出される。
液晶素子901の光入射側と光射出側にはそれぞれ偏光板が設けられる。これら2枚の偏光板の配置を、それぞれの偏光軸が直交するように配置されたクロスニコル配置とすると、無電界状態で光が透過する、いわゆるノーマリーホワイトモードとなる。一方、偏光軸が平行に配置されたパラレルニコル配置とすると、無電界状態で光が遮断される、いわゆるノーマリーブラックモードとなる。
液晶素子901の一対の電極間に印加する電圧を調整することにより、偏光板を介して射出する光の光量を調整することができる。
なお、本実施の形態では、TN方式について説明したが、他の液晶素子の動作モードとして、VA(Vertical Alignment)方式、MVA(Multi−domain Vertical Alignment)方式、IPS(In−Plane Switching)方式、CPA(Continuous Pinwheel Alignment)方式、PVA(Patterned Vertical Alignment)方式などを適用することもできる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態7)
本実施の形態では、本発明の一態様の保護回路及びこれを備えた表示装置を適用可能な電子機器について、図10を参照して説明する。
表示装置を適用した電子機器として、例えば、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。これらの電子機器の具体例を図10に示す。
図10(A)は、テレビジョン装置の一例を示している。テレビジョン装置7100は、筐体7101に表示部7103が組み込まれている。表示部7103により、映像を表示することが可能であり、表示装置を表示部7103に用いることができる。また、ここでは、スタンド7105により筐体7101を支持した構成を示している。
テレビジョン装置7100の操作は、筐体7101が備える操作スイッチや、別体のリモコン操作機7110により行うことができる。リモコン操作機7110が備える操作キー7109により、チャンネルや音量の操作を行うことができ、表示部7103に表示される映像を操作することができる。また、リモコン操作機7110に、当該リモコン操作機7110から出力する情報を表示する表示部7107を設ける構成としてもよい。
なお、テレビジョン装置7100は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図10(B)はコンピュータであり、本体7201は筐体7202、表示部7203、キーボード7204、外部接続ポート7205、ポインティングデバイス7206等を含む。なお、コンピュータは、表示装置をその表示部7203に用いることにより作製される。
図10(C)は携帯型遊技機であり、筐体7301と筐体7302の2つの筐体で構成されており、連結部7303により、開閉可能に連結されている。筐体7301には表示部7304が組み込まれ、筐体7302には表示部7305が組み込まれている。また、図10(C)に示す携帯型遊技機は、その他、スピーカ部7306、記録媒体挿入部7307、LEDランプ7308、入力手段(操作キー7309、接続端子7310、センサ7311(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン7312)等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示部7304及び表示部7305の両方、又は一方に表示装置を用いていればよく、その他付属設備が適宜設けられた構成とすることができる。図10(C)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図10(C)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図10(D)は、携帯電話機の一例を示している。携帯電話機7400は、筐体7401に組み込まれた表示部7402の他、操作ボタン7403、外部接続ポート7404、スピーカ7405、マイク7406などを備えている。なお、携帯電話機7400は、表示装置を表示部7402に用いることにより作製される。
図10(D)に示す携帯電話機7400は、表示部7402を指などで触れることで、情報を入力することができる。また、電話を掛ける、あるいはメールを作成するなどの操作は、表示部7402を指などで触れることにより行うことができる。
表示部7402の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、あるいはメールを作成する場合は、表示部7402を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部7402の画面のほとんどにキーボード又は番号ボタンを表示させることが好ましい。
また、携帯電話機7400内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機7400の向き(縦か横か)を判断して、表示部7402の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部7402を触れること、又は筐体7401の操作ボタン7403の操作により行われる。また、表示部7402に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部7402の光センサで検出される信号を検知し、表示部7402のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部7402は、イメージセンサとして機能させることもできる。例えば、表示部7402に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図11(A)及び図11(B)は2つ折り可能なタブレット型端末である。図11(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。なお、当該タブレット端末は、表示装置を表示部9631a、表示部9631bの一方又は両方に用いることにより作製される。
表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示された操作キー9637にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としてもよい。例えば、表示部9631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタン表示することができる。
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ9034は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図11(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図11(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634、バッテリー9635、DCDCコンバータ9636を有する。なお、図11(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。
なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図11(A)及び図11(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の一面または二面に設けると、効率的なバッテリー9635の充電を行う構成とすることができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図11(B)に示す充放電制御回路9634の構成、及び動作について図11(C)にブロック図を示し説明する。図11(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9638、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9638、スイッチSW1乃至SW3が、図11(B)に示す充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池9633で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9638で表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
また、上記実施の形態で説明した保護回路を具備していれば、図11に示した電子機器に特に限定されないことは言うまでもない。
上述した電子機器には、本発明の一態様の保護回路を備えている。したがってこのような電子機器は、ESDの影響が効果的に低減され、極めて信頼性の高い電子機器とすることができる。
なお、本発明の一態様の保護回路は、上述した表示装置だけでなく少なくとも外部入力端子を有する電子部品などに適用することができる。保護回路が適用された電子部品は、ESDによる影響を効果的に抑制し、その信頼性を向上させることができる。例えば、フラッシュメモリなどの不揮発性記憶装置、DRAM、SRAMなどの揮発性記憶装置、CPUを含む各種ICなどの電子部品に直接適用することができる。また、このような電子部品を具備する電子機器についてもその信頼性を向上させることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
100 保護回路
101 トランジスタ
103 トランジスタ
105 入力部
110 被保護配線
111 外部入力端子
120 基板
121 第1のゲート電極
123 第1のゲート電極
125 第2のゲート電極
127 第2のゲート電極
131 半導体層
133 半導体層
135 絶縁層
137 絶縁層
138 絶縁層
139 絶縁層
141 電極
143 電極
145 電極
150 保護回路
200 表示装置
201 表示部
202 画素
203 走査線駆動回路
204 走査線
205 信号線駆動回路
206 信号線
207 共通電位線
210 基板
211 外部入力端子
300 表示装置
301 第1の基板
303 シール材
305 FPC
307 接続体
310 第2の基板
311 トランジスタ
312 トランジスタ
313 トランジスタ
314 トランジスタ
320 発光素子
321 絶縁層
323 画素電極
325 EL層
327 共通電極
329 カラーフィルタ
331 ブラックマトリクス
333 オーバーコート
350 表示装置
351 トランジスタ
353 画素電極
355 共通電極
357 液晶
360 液晶素子
370 表示装置
373 画素電極
375 共通電極
377 液晶
379 接続体
380 液晶素子
701 正孔注入層
702 正孔輸送層
703 発光性の有機化合物を含む層
704 電子輸送層
705 電子注入層
706 電子注入バッファー層
707 電子リレー層
708 複合材料層
711 EL層
712 第1の電極
713 第2の電極
800 第1のEL層
801 第2のEL層
803 電荷発生層
901 液晶素子
903 第1の電極
905 第2の電極
907 液晶
909a 配向膜
909b 配向膜
7100 テレビジョン装置
7101 筐体
7103 表示部
7105 スタンド
7107 表示部
7109 操作キー
7110 リモコン操作機
7201 本体
7202 筐体
7203 表示部
7204 キーボード
7205 外部接続ポート
7206 ポインティングデバイス
7301 筐体
7302 筐体
7303 連結部
7304 表示部
7305 表示部
7306 スピーカ部
7307 記録媒体挿入部
7308 LEDランプ
7309 操作キー
7310 接続端子
7311 センサ
7312 マイクロフォン
7400 携帯電話機
7401 筐体
7402 表示部
7403 操作ボタン
7404 外部接続ポート
7405 スピーカ
7406 マイク
9630 筐体
9631 表示部
9631a 表示部
9631b 表示部
9632a 領域
9632b 領域
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 DCDCコンバータ
9637 操作キー
9638 コンバータ
9639 キーボード表示切り替えボタン
9033 留め具
9034 表示モード切り替えスイッチ
9035 電源スイッチ
9036 省電力モード切り替えスイッチ
9038 操作スイッチ

Claims (8)

  1. 第1のダイオードと、第2のダイオードを有し、
    前記第1のダイオードは第1のトランジスタで構成され、
    前記第2のダイオードは第2のトランジスタで構成され、
    前記第1のトランジスタは、チャネルを形成する半導体層を挟んで対向する第1のゲートと第2のゲートと、を有し、
    前記第2のトランジスタは、チャネルを形成する半導体層を挟んで対向する第3のゲートと第4のゲートと、を有し、
    前記第2のゲートと前記第4のゲートは、固定電位が入力される配線と電気的に接続される、保護回路。
  2. 入力部と、第1のトランジスタと、第2のトランジスタと、を有し、
    前記第1のトランジスタは、第1の電極と、第2の電極と、チャネルを形成する第1の半導体層を挟んで対向する第1のゲートと第2のゲートと、を有し、
    前記第2のトランジスタは、第3の電極と、第4の電極と、チャネルを形成する第2の半導体層を挟んで対向する第3のゲートと第4のゲートと、を有し、
    前記第1の電極は、第1の配線と電気的に接続し、
    前記第2の電極と、前記第3の電極と、前記第1のゲートは、前記入力部と電気的に接続し、
    前記第4の電極と前記第3のゲートは、第2の配線と電気的に接続し、
    前記第2のゲートと前記第4のゲートは、第3の配線と電気的に接続し、
    前記第1の配線には第1の電位が入力され、
    前記第2の配線には前記第1の電位よりも低い第2の電位が入力され、
    前記第3の配線には前記第1の電位よりも低い第3の電位が入力される、保護回路。
  3. 請求項1または請求項2に記載の保護回路と、
    複数の画素を備える表示部と、
    前記複数の画素を駆動する駆動回路と、
    外部からの信号が入力され、前記駆動回路と電気的に接続する外部入力端子と、を有する、半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記駆動回路と前記外部入力端子の間に、前記保護回路が電気的に接続された、半導体装置。
  5. 請求項3または請求項4に記載の半導体装置において、
    前記表示部は、複数の走査線及び複数の信号線を備え、
    前記複数の走査線の各々、または前記複数の信号線の各々、または前記複数の走査線及び前記複数の信号線の各々に、電気的に接続される複数の前記保護回路を有する、半導体装置。
  6. 請求項3乃至請求項5のいずれか一に記載の半導体装置において、
    前記保護回路内の前記第2のゲート及び前記第4のゲートと電気的に接続する前記第3の配線が、前記表示部を囲って閉曲線を成して設けられた、半導体装置。
  7. 請求項3乃至請求項6のいずれか一に記載の半導体装置において、
    前記画素は、画素電極と共通電極の間に発光性の有機化合物を含む層が挟持された発光素子を備え、
    前記保護回路内の前記第2のゲート及び前記第4のゲートは、前記画素電極と同一の導電膜から形成される、半導体装置。
  8. 請求項3乃至請求項6のいずれか一に記載の半導体装置において、
    前記画素は、画素電極と共通電極と液晶を備える表示素子を有し、
    前記保護回路内の前記第2のゲート及び前記第4のゲートは、前記画素電極と同一の導電膜から形成される、半導体装置。
JP2012199566A 2011-09-14 2012-09-11 保護回路、及び半導体装置 Active JP6049964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012199566A JP6049964B2 (ja) 2011-09-14 2012-09-11 保護回路、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011200896 2011-09-14
JP2011200896 2011-09-14
JP2012199566A JP6049964B2 (ja) 2011-09-14 2012-09-11 保護回路、及び半導体装置

Publications (3)

Publication Number Publication Date
JP2013077816A true JP2013077816A (ja) 2013-04-25
JP2013077816A5 JP2013077816A5 (ja) 2015-08-20
JP6049964B2 JP6049964B2 (ja) 2016-12-21

Family

ID=47829018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012199566A Active JP6049964B2 (ja) 2011-09-14 2012-09-11 保護回路、及び半導体装置

Country Status (3)

Country Link
US (1) US8698137B2 (ja)
JP (1) JP6049964B2 (ja)
KR (1) KR101940978B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084868A (ja) * 2015-10-23 2017-05-18 Nltテクノロジー株式会社 保護回路および電子機器
JP2017147385A (ja) * 2016-02-19 2017-08-24 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
JP2021504952A (ja) * 2017-11-27 2021-02-15 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドShenzhen Royole Technologies Co., Ltd. Tft基板、esd保護回路およびtft基板の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
KR20140052730A (ko) * 2012-10-25 2014-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 이용한 인증 방법 및 유기 발광 표시 장치를 포함한 신분증
KR102061764B1 (ko) * 2013-07-31 2020-01-03 엘지디스플레이 주식회사 정전기 방전 회로 및 이를 구비한 디스플레이 장치
KR102105369B1 (ko) 2013-09-25 2020-04-29 삼성디스플레이 주식회사 표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판
KR102203388B1 (ko) * 2014-03-24 2021-01-19 삼성디스플레이 주식회사 표시 장치
CN104112758B (zh) * 2014-07-01 2017-02-22 京东方科技集团股份有限公司 发光二极管显示面板及其制作方法、显示装置
KR102317600B1 (ko) * 2014-07-21 2021-10-27 삼성디스플레이 주식회사 표시 장치
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105632958B (zh) * 2015-12-31 2019-01-04 京东方科技集团股份有限公司 阵列基板母板、阵列基板及其制作方法和显示装置
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
CN205452280U (zh) * 2016-03-30 2016-08-10 京东方科技集团股份有限公司 静电防护结构、阵列基板及显示装置
CN210575951U (zh) * 2019-11-06 2020-05-19 北京京东方技术开发有限公司 静电保护单元及阵列基板
KR20210128544A (ko) 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치
WO2021212421A1 (zh) * 2020-04-23 2021-10-28 京东方科技集团股份有限公司 防腐蚀电路、阵列基板和电子装置
KR20220067623A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR20230102030A (ko) 2021-12-29 2023-07-07 삼성디스플레이 주식회사 정전기 방전 회로 및 이를 포함하는 표시 장치
WO2023155087A1 (en) * 2022-02-17 2023-08-24 Jade Bird Display (shanghai) Limited Electrostatic discharge protection system of micro device
US20240120345A1 (en) * 2022-10-11 2024-04-11 Samsung Display Co., Ltd. Display device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142568A (ja) * 1991-11-20 1993-06-11 Toshiba Corp 液晶表示装置
JPH07235604A (ja) * 1994-02-25 1995-09-05 Matsushita Electron Corp 半導体装置
JPH10340996A (ja) * 1997-06-09 1998-12-22 Nec Corp 保護回路
JP2002324842A (ja) * 2001-04-25 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> 半導体保護回路
JP2003298057A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 液晶表示装置の入出力保護回路
JP2005070971A (ja) * 2003-08-21 2005-03-17 National Institute Of Advanced Industrial & Technology 論理回路の制御方法
JP2005136028A (ja) * 2003-10-29 2005-05-26 Casio Comput Co Ltd 静電気保護回路およびそれを備えた電子回路
JP2005302707A (ja) * 2004-03-16 2005-10-27 Semiconductor Energy Lab Co Ltd 発光装置
JP2009054614A (ja) * 2007-08-23 2009-03-12 Fujifilm Corp 画像検出装置
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2010109342A (ja) * 2008-09-30 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
JP2006060191A (ja) 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
US8363365B2 (en) 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5448584B2 (ja) 2008-06-25 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102437444B1 (ko) 2008-11-21 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8749930B2 (en) 2009-02-09 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Protection circuit, semiconductor device, photoelectric conversion device, and electronic device
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5455753B2 (ja) 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Icカード
JP5728171B2 (ja) 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101772150B1 (ko) 2009-12-28 2017-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101817054B1 (ko) 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
CN104617105B (zh) 2010-02-19 2018-01-26 株式会社半导体能源研究所 半导体装置
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8928466B2 (en) 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103201831B (zh) 2010-11-05 2015-08-05 株式会社半导体能源研究所 半导体装置
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
KR101917753B1 (ko) * 2011-06-24 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142568A (ja) * 1991-11-20 1993-06-11 Toshiba Corp 液晶表示装置
JPH07235604A (ja) * 1994-02-25 1995-09-05 Matsushita Electron Corp 半導体装置
JPH10340996A (ja) * 1997-06-09 1998-12-22 Nec Corp 保護回路
JP2002324842A (ja) * 2001-04-25 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> 半導体保護回路
JP2003298057A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 液晶表示装置の入出力保護回路
JP2005070971A (ja) * 2003-08-21 2005-03-17 National Institute Of Advanced Industrial & Technology 論理回路の制御方法
JP2005136028A (ja) * 2003-10-29 2005-05-26 Casio Comput Co Ltd 静電気保護回路およびそれを備えた電子回路
JP2005302707A (ja) * 2004-03-16 2005-10-27 Semiconductor Energy Lab Co Ltd 発光装置
JP2009054614A (ja) * 2007-08-23 2009-03-12 Fujifilm Corp 画像検出装置
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2010109342A (ja) * 2008-09-30 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084868A (ja) * 2015-10-23 2017-05-18 Nltテクノロジー株式会社 保護回路および電子機器
JP2017147385A (ja) * 2016-02-19 2017-08-24 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
JP2021504952A (ja) * 2017-11-27 2021-02-15 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドShenzhen Royole Technologies Co., Ltd. Tft基板、esd保護回路およびtft基板の製造方法

Also Published As

Publication number Publication date
US20130062607A1 (en) 2013-03-14
KR20130029342A (ko) 2013-03-22
KR101940978B1 (ko) 2019-01-23
JP6049964B2 (ja) 2016-12-21
US8698137B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
JP6049964B2 (ja) 保護回路、及び半導体装置
JP6091094B2 (ja) 表示装置
JP6611881B2 (ja) 発光装置
JP6496365B2 (ja) 発光装置
JP6676140B2 (ja) 表示装置
JP5816029B2 (ja) 発光装置
US8736790B2 (en) Organic light emitting diode display with liquid crystal layer
US20180102498A1 (en) Organic light-emitting display device and driving method thereof
KR20130064486A (ko) 광투과율 제어가 가능한 표시장치
JP2014209480A (ja) 発光装置
JP2005037413A (ja) 発光装置及び該発光装置を用いた電子機器
JP6247446B2 (ja) 発光装置の駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161123

R150 Certificate of patent or registration of utility model

Ref document number: 6049964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250