CN103165525A - Tft阵列基板及其上esd保护电路的制备方法 - Google Patents

Abstract

本发明提供一种TFT阵列基板及其上ESD保护电路的制备方法。该方法包括：采用多灰阶掩模板对光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案；进行干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出第一金属图案而形成接触过孔；刻蚀部分保留区对应的光刻胶和有源层薄膜，露出绝缘层薄膜而形成TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；形成第二金属图案和跨接线，跨接线通过接触过孔连接第一金属图案和第二金属图案。本发明将TFT有源层的硅岛图案和接触过孔共用一张多灰阶掩膜板来形成，减少了一次掩膜构图工艺，能降低成本。

Description

TFT阵列基板及其上ESD保护电路的制备方法

技术领域

本发明涉及液晶显示技术，尤其涉及一种TFT阵列基板及其上ESD保护电路的制备方法。

背景技术

由于薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display，简称TFT-LCD）具有轻、薄、耗电小等优点，被广泛应用于电视、笔记本电脑、移动电话、个人数字助理等现代信息设备。目前，液晶显示面板在市场上的应用越来越重要。

作为一种平板显示器件，液晶显示器的液晶面板通常是由两片玻璃基板及玻璃基板之间的液晶层组成。下玻璃基板上集成有若干数据线和若干扫描线，它们垂直交错形成若干单元区域，这些单元区域被定义为像素单元。每个像素单元主要包括像素电极、存储电容和薄膜晶体管等部件。扫描线上的驱动信号，可以控制薄膜晶体管的工作状态，从而适时地将数据线上的驱动信号写入像素电极。形成上述驱动阵列的玻璃基板一般称为TFT阵列基板。阵列基板上除了像素单元构成的显示区域之外，在显示区域周边还设置有非显示区域，一般用于布设与驱动电路连接的走线。上玻璃基板上集成有黑色矩阵（Black Matrix，简称BM）、彩色滤光膜层及共用电极层。黑色矩阵用来遮挡从阵列基板内的非像素电极区透射出来的光线。彩色滤光膜层与阵列基板的像素电极图案对应，用以形成红、绿、蓝等单色光。共用电极层与像素电极及液晶层形成液晶电容，用于产生驱动液晶扭转的电磁场。上玻璃基板由于设置有彩色滤光膜层，所以通常又称为彩膜基板。TFT阵列基板和彩膜基板可统称为液晶显示基板，各基板上形成的具体图案结构并不限于上述内容。

然而，在液晶显示基板的制造过程中，如显影、刻蚀、液晶配向成盒以及搬运等多个工序都可能导致静电释放（Electro-Static Discharge，简称ESD）现象产生。静电产生的电荷会使薄膜晶体管器件及绝缘层受到损伤，从而导致液晶面板等级降低和影响生产良率。出于上述原因，一方面，目前在液晶面板生产线的建设时就会从设备的选购、生产线布局作相应规划，以减少生产过程中静电荷的累积；另一方面，在液晶面板的设计中，也会在面板上设计出用于释放静电荷的专用路径及元件。这样的设计可称作ESD保护电路。

传统ESD保护电路包括第一金属图案、第二金属图案和跨接线。第一金属图案上覆盖第一绝缘层，第二金属图案上覆盖钝化层来保持绝缘，钝化层上以铟锡氧化物（ITO）材质形成像素电极的图案。为将第一金属图案与第二金属图案相连，可采用两种方式：

图1为现有技术一种ESD保护电路的结构示意图，第一金属图案101上覆盖第一绝缘层103，第二金属图案102上覆盖钝化层104来保持绝缘，钝化层104上以ITO材质形成像素电极105的图案。第一金属图案101和第二金属图案102上各自形成有接触过孔106，以ITO材质形成跨接线107来连接第一金属图案101和第二金属图案102。然而，上述现有技术存在的缺陷在于：当在形成像素电极图案时以ITO材质形成跨接线来连接两金属图案时，其工艺复杂，且ITO的跨接线由于位于外围的非显示区域中，所以暴露在外易腐蚀。另外，这一技术在像素电极105形成之前，没有形成ESD保护电路，那么像素电极105形成之前TFT阵列基板上已经形成的器件就会有静电损伤的危险。

为了克服上述缺陷，现有技术中具有图2所示另一种ESD保护电路的结构，在第一金属图案201之上形成接触过孔206，而后在形成第二金属图案202的同时以第二金属的材质形成跨接线207，通过接触过孔206分别与第一金属图案201和第二金属图案202接触而连通。这样，第一金属图案201和第二金属图案202的互联并不是通过ITO连接在一起的，而是通过以第二金属的材质形成跨接线207连接在一起的，没有ITO腐蚀的问题。然而，上述现有技术存在的缺陷在于：传统ESD保护电路一般设置在TFT阵列基板上，第一金属图案是TFT阵列基板上的栅极，第二金属图案是TFT阵列基板上的源极或漏极，在源极和漏极之下还需要形成有源层硅岛图案。因此在形成ESD保护电路时，需要以四次掩膜工艺分别形成第一金属图案、有源层硅岛、接触过孔和第二金属图案，即需要一张掩模板来单独形成接触过孔，导致制备工艺复杂，成本高。

以上以现有技术中制备TFT阵列基板上ESD保护电路，连接ESD保护电路中的TFT的栅极和源极所存在的缺陷为例，实际上，现有技术中连接TFT阵列基板上的第一金属图案（与TFT的栅极位于同一层）和第二金属图案（与TFT的源极位于同一层）也存在同样的问题，即若通过与像素电极位于同一层的ITO跨接线连接，则ITO易腐蚀；若通过与源极/漏极位于同一层的金属跨接线连接，那么刻蚀导通第一金属图案和第二金属图案的过孔需要一张单独的掩模板，增加的工艺的复杂度。

发明内容

本发明提供一种TFT阵列基板及其上ESD保护电路的制备方法，以简化生产工艺，降低生产成本。

本发明第一方面提供了一种TFT    阵列基板制备方法，包括：

在形成有第一金属图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出第一金属图案而形成所述接触过孔；刻蚀部分保留区对应的光刻胶和有源层薄膜，露出绝缘层薄膜而形成TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成第二金属层薄膜，并采用构图工艺形成包括第二金属图案和跨接线，所述跨接线通过所述接触过孔连接所述第一金属图案和第二金属图案。

本发明第二方面提供了一种TFT    阵列基板制备方法，包括：

在形成有第一金属图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行第一次干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出第一金属图案而形成所述接触过孔；刻蚀部分保留区和完全保留区对应的部分光刻胶；

对上述操作后剩余的光刻胶进行灰化处理，以将部分保留区的光刻胶完全去除，露出有源层薄膜；

对完成上述操作的衬底基板进行第二次干刻，以刻蚀部分保留区对应的有源层薄膜，露出绝缘层薄膜而形成所述TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成第二金属层薄膜，并采用构图工艺形成第二金属图案和跨接线，所述跨接线通过所述接触过孔连接所述第一金属图案和第二金属图案。

本发明第三方面提供过来一种TFT     阵列基板上的ESD保护电路的制备方法，包括：

在形成有栅极图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出栅极图案而形成所述接触过孔；刻蚀部分保留区对应的光刻胶和有源层薄膜，露出绝缘层薄膜而形成TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成金属薄膜，并采用构图工艺形成包括源极、漏极和跨接线的图案，所述跨接线通过所述接触过孔连接所述栅极与源极或漏极。

本发明第四方面提供了一种TFT阵列基板上的ESD保护电路的制备方法，包括：

在形成有栅极图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行第一次干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出栅极图案而形成所述接触过孔；刻蚀部分保留区和完全保留区对应的部分光刻胶；

对上述操作后剩余的光刻胶进行灰化处理，以将部分保留区的光刻胶完全去除，露出有源层薄膜；

对完成上述操作的衬底基板进行第二次干刻，以刻蚀部分保留区对应的有源层薄膜，露出绝缘层薄膜而形成所述TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成金属薄膜，并采用构图工艺形成包括源极、漏极和跨接线的图案，所述跨接线通过所述接触过孔连接所述栅极与源极或漏极。

本发明实施例提供的技术方案，在形成第一金属图案（与TFT的栅极位于同一层）、有源层硅岛、接触过孔和第二金属图案（与TFT的源极、漏极位于同一层）的过程中，将TFT有源层的硅岛图案和接触过孔共用一张多灰阶掩膜板来形成，所以该工艺只要三张掩膜板就可实现，减少了一次掩膜构图工艺，能降低成本。并且通过本发明技术方案制备的ESD保护电路，能将ESD保护电路覆盖在钝化层之下，有效防止其腐蚀损坏，且能够在形成线路的同时及时形成ESD保护电路，保证静电防护能力。另外，本发明技术方案在形成像素电极之前就将ESD保护电路制备好了，可以在像素电极以及之后的工艺步骤中起到静电防护作用。

 

附图说明

图1为现有技术一种ESD保护电路的结构示意图；

图2为现有技术另一种ESD保护电路的结构示意图；

图3为本发明实施例一提供的一种TFT阵列基板制备方法的流程图；

图4A-4D为本发明实施例一所制备阵列基板的过程示意图；

图5为本发明实施例二提供的另一种TFT阵列基板制备方法的流程图；

图6A-6F为本发明实施例二所制备阵列基板的过程示意图；

图7为本发明实施例三提供的一种TFT阵列基板上的ESD保护电路的制备方法的流程图；

图8为本发明实施例可制备的一种ESD保护电路的布线结构示意图；

图9为图8中所示ESD保护电路沿A-A线的剖面结构示意图；

图10为本发明实施例四提供的另一种TFT阵列基板上的ESD保护电路的制备方法的流程图。

 

具体实施方式

实施例一

图3为本发明实施例一提供的一种TFT阵列基板制备方法的流程图。该方法可在阵列基板上以简化工艺制备第一、第二金属图案、有源层图案和接触过孔的图案，尤其适用于制备ESD保护电路的结构，图4A-4D为本发明实施例一所制备阵列基板的过程示意图，下面结合图3和图4A-4D进行说明。该方法包括如下步骤：

步骤310、在形成有第一金属图案401的衬底基板上依次形成绝缘层薄膜409、有源层薄膜410和光刻胶层（PR）411，如图4A所示，其中，有源层薄膜410可采用非晶硅（a-Si）材料，绝缘层薄膜409可采用氮化硅材料。

步骤320、采用多灰阶掩模板对所述光刻胶层411进行曝光显影操作，以形成包括完全保留区415、部分保留区414和完全去除区413的光刻胶图案，其中，所述完全保留区415对应TFT有源层图案，所述完全去除区413对应接触过孔图案，所述部分保留区414的光刻胶厚度小于完全保留区415的光刻胶厚度，如图4B所示，其中多灰阶掩膜板可以为半色调掩膜板（Half-Tone Mask）或灰色调掩膜板（Gray-Tone Mask）等；

步骤330、对完成上述操作的衬底基板进行干刻，以刻蚀完全去除区413对应的有源层薄膜410和绝缘层薄膜409，露出第一金属图案401而形成所述接触过孔406；刻蚀部分保留区414对应的光刻胶和有源层薄膜410，露出绝缘层薄膜409而形成TFT有源层408图案；刻蚀完全保留区415对应的部分光刻胶，如图4C所示；

步骤340、去除完全保留区415剩余的光刻胶；

步骤350、在完成上述操作的衬底基板上形成第二金属层薄膜，并采用构图工艺形成包括第二金属图案402和跨接线407的图案，跨接线407通过接触过孔406连接第一金属图案401和第二金属图案402，如图4D所示。其中，第一金属图案401和第二金属图案402可采用相同的金属材料，例如钼（Mo）。当第一金属图案401和第二金属图案402分别包括多层金属时，两者的接触处采用相同金属材料为优选方案。

本发明实施例的步骤320和330，借助多灰阶掩膜板形成不同厚度层次的光刻胶图案，而后通过一次连续的干刻工艺，使阵列基板上的各膜层同时减薄。若能够理想的控制膜层厚度和刻蚀速度，则能够实现在一次干刻中，在完全去除区依次刻蚀掉有源层薄膜和绝缘层薄膜；在部分保留区依次刻蚀掉光刻胶和有源层薄膜；在完全保留区刻蚀掉光刻胶，则同时形成了接触过孔和有源层图案。

膜层厚度和刻蚀速度的一优选实例为：各膜层干刻速度比可以为PR：a-Si: 氮化硅=4.5:2.5:1。a-Si膜厚2500埃，氮化硅膜厚2700埃，PR膜厚20000埃。曝光显影后，部分保留区的PR膜厚约12000埃，那么干刻3800单位时间后，可以使完全去除区的接触过孔处的a-Si与氮化硅刻蚀完，并过刻一定量的第一金属图案；同时把部分保留区的PR和a-Si刻完，并过刻一定量的氮化硅,实现一张多灰阶掩模板实现有源层图案和接触过孔图案的目的。

在实际刻蚀过程中，若膜层厚度和刻蚀速度不能理想化的配合，也仅会对下一层有一定程度的过刻。例如，在干刻过程中，在刻蚀所述完全去除区对应的绝缘层薄膜之后，还过刻所述完全去除区对应的第一金属图案，在刻蚀所述部分保留区对应的有源层薄膜之后，还过刻所述部分保留区对应的绝缘层薄膜。

但上述过刻的部分并不影响整个阵列基板图案结构的功能，也不会影响产生性能，同时可以通过增加各膜层厚度或良好控制刻蚀速率来尽量减少过刻现象。

所以，本发明实施例的技术方案，将TFT有源层的硅岛图案和接触过孔共用一张多灰阶掩膜板来形成，所以整个构图工艺只要三张掩膜板就可实现，减少了一次掩膜构图工艺，能降低成本。

实施例二

图5为本发明实施例二提供的另一种TFT阵列基板制备方法的流程图，图6A-6F为本发明实施例二所制备阵列基板的过程示意图，该方法同样可适用于制备阵列基板上的ESD保护电路。下面结合图5和图6A-6F说明，该方法包括：

步骤510、在形成有第一金属图案401的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层，可参见图6A所示，其中，有源层薄膜410可采用非晶硅（a-Si）材料；

步骤520、采用多灰阶掩模板对所述光刻胶层411进行曝光显影操作，以形成包括完全保留区415、部分保留区414和完全去除区413的光刻胶图案，其中，所述完全保留区415对应TFT有源层图案，所述完全去除区413对应接触过孔图案，所述部分保留区414的光刻胶厚度小于完全保留区415的光刻胶厚度，可参见图6B所示；

步骤530、对完成上述操作的衬底基板进行第一次干刻，以刻蚀完全去除区413对应的有源层薄膜410和绝缘层薄膜409，露出第一金属图案401而形成所述接触过孔406；刻蚀部分保留区414和完全保留区415对应的部分光刻胶，如图6C所示；

步骤540、对上述操作后剩余的光刻胶进行灰化处理，以将部分保留区414的光刻胶完全去除，露出有源层薄膜410，可参见图6D所示，其中，灰化处理优选采用高能离子轰击来实现；

步骤550、对完成上述操作的衬底基板进行第二次干刻，以刻蚀部分保留区414对应的有源层薄膜410，露出绝缘层薄膜409而形成所述TFT有源层图案408；刻蚀完全保留区415对应的部分光刻胶，可参见图6E所示；

步骤560、去除所述完全保留区414剩余的光刻胶；

步骤570、在完成上述操作的衬底基板上形成第二金属层薄膜，并采用构图工艺形成第二金属图案402和跨接线407图案，所述跨接线407通过所述接触过孔406连接所述第一金属图案401和第二金属图案402，可参见图6F所示。

本实施例与实施例一的区别在于，将整个干刻过程分两次执行，其中增加了对部分保留区的光刻胶进行灰化处理的操作。采用此技术方案，主要是为了减少过刻现象，避免在将部分保留区的光刻胶完全刻蚀时对其他膜层的过刻，而是在接触过孔图案形成时，以单独的灰化工艺去除部分保留区的剩余光刻胶，同时减薄完全保留区的部分厚度光刻胶，对其他膜层没有影响。

实际应用中可能出现的过刻现象在于：

在所述第一次干刻过程中，在刻蚀所述完全去除区对应的绝缘层薄膜之后，还过刻所述完全去除区对应的第一金属图案；

在所述第二次干刻过程中，在刻蚀所述部分保留区对应的有源层薄膜之后，还过刻所述部分保留区对应的绝缘层薄膜。

本实施例与实施例一有类似的有益效果，能减少掩膜板的使用，简化制备工艺，降低产品成本。

本发明实施例所提供的TFT阵列基板的制备方法，可用于制备ESD保护电路的结构，还可适用于第一金属图案与第二金属图案的接触换线，例如金属线与外部器件的连接结构，例如IC bonding区、FPC PAD区、Visual test PAD区等。

用本发明实施例制作的产品与添加一张普通过孔掩模板的产品（图2所示）有一定差异。由于半色调区域比较大，那么在显影后半色调区域的光刻胶厚度会有一定不均匀性，刻蚀后半色调区域的绝缘层表面也会对应表面有一定凹凸不平。而由于半色调区域的绝缘层上还会有一层较厚的钝化层绝缘层覆盖，最终半色调区域的显示效果不会受到影响。

实施例三

图7为本发明实施例三提供的一种TFT阵列基板上的ESD保护电路的制备方法的流程图，本实施例具体为制备ESD保护电路的方案。

ESD保护电路可以由多个TFT构成，每个TFT均包括栅极、有源层、源极和漏极，如图8所示为本发明实施例可制备的一种ESD保护电路的布线结构示意图，图9为图8中所示ESD保护电路沿A-A线的剖面结构示意图。该ESD保护电路包括两个TFT。其中，第一TFT 810的源极811和栅极813相连，第二TFT 820的漏极822和栅极823相连；第一TFT 810的漏极812和第二TFT 820的源极821相连，第一TFT 810的源极811与第二TFT 820的漏极822相连。其中，两个TFT各自的有源层分别位于源极和漏极之间。

上述每个TFT中均存在将异层的两个金属图案跨层相连的需求，例如第一TFT 810中的源极811和栅极813之间需要通过第一接触过孔814连接，第二TFT 820中的漏极822和栅极823之间需要通过第二接触过孔824连接。由此，可采用本发明实施例所提供的ESD保护电路的制备方法来制备ESD保护电路中的各个TFT。

本实施例的方法与实施例一的刻蚀过程类似，以制备ESD保护电路中的任一处过孔连接结构为例进行说明。各膜层图案的剖面图可参见图4A-4D所示，本实施例的方法具体包括如下步骤：

步骤710、在形成有栅极图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层。

步骤720、采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

步骤730、对完成上述操作的衬底基板进行干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出栅极图案而形成所述接触过孔；刻蚀部分保留区对应的光刻胶和有源层薄膜，露出绝缘层薄膜而形成TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

步骤740、去除所述完全保留区剩余的光刻胶；

步骤750、在完成上述操作的衬底基板上形成金属薄膜，并采用构图工艺形成包括源极、漏极和跨接线的图案，所述跨接线通过所述接触过孔连接所述栅极与源极或漏极。

在上述形成包括源极、漏极和跨接线的图案的步骤之后，还可以在完成上述操作的衬底基板上形成钝化层和像素电极薄膜，并采用构图工艺形成像素电极的图案。

实施例四

图10为本发明实施例四提供的另一种TFT阵列基板上的ESD保护电路的制备方法的流程图，本实施例具体为制备ESD保护电路的方案，与实施例二的刻蚀过程类似，各膜层图案的剖面图可参见图6A-6F所示。图8为本发明实施例可制备的一种ESD保护电路的俯视结构示意图，图9为图8中所示ESD保护电路沿A-A线的剖面结构示意图。本实施例的方法具体包括：

步骤1010、在形成有栅极图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层。

步骤1020、采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

步骤1030、对完成上述操作的衬底基板进行第一次干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出栅极图案而形成所述接触过孔；刻蚀部分保留区和完全保留区对应的部分光刻胶；

步骤1040、对上述操作后剩余的光刻胶进行灰化处理，以将部分保留区的光刻胶完全去除，露出有源层薄膜；

步骤1050、对完成上述操作的衬底基板进行第二次干刻，以刻蚀部分保留区对应的有源层薄膜，露出绝缘层薄膜而形成所述TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

步骤1060、去除所述完全保留区剩余的光刻胶；

步骤1070、在完成上述操作的衬底基板上形成金属薄膜，并采用构图工艺形成包括源极、漏极和跨接线的图案，所述跨接线通过所述接触过孔连接所述栅极与源极或漏极。

在上述形成包括源极、漏极和跨接线的图案的步骤之后，还可以在完成上述操作的衬底基板上形成钝化层和像素电极薄膜，并采用构图工艺形成像素电极的图案。

本发明实施例所提供的TFT阵列基板上的ESD保护电路的制备方法，除上述实施例所述能简化生产工艺，降低生产成本之外，其产品结构方面也有较大优势。跨接线是由第二金属图案的材质形成的，跨接线和接触过孔均覆盖在钝化层之下，有效提高了抗湿气腐蚀的能力，防止其腐蚀损坏，提高了静电防护能力；跨接线在形成第二金属图案的同时形成，使两金属图案相连通，及时保证了防静电效果。而不像现有的ITO跨接线，其只能在形成像素电极时才能连接第一和第二金属图案来发挥防静电功能。所以，采用本发明实施例的技术方案所制备的ESD保护电路，增大了被静电保护的工艺段范围，减少损伤概率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种TFT   阵列基板制备方法，其特征在于，包括：

在形成有第一金属图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出第一金属图案而形成所述接触过孔；刻蚀部分保留区对应的光刻胶和有源层薄膜，露出绝缘层薄膜而形成TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成第二金属层薄膜，并采用构图工艺形成包括第二金属图案和跨接线，所述跨接线通过所述接触过孔连接所述第一金属图案和第二金属图案。

2.根据权利要求1所述的TFT阵列基板制备方法，其特征在于：

在所述干刻过程中，在刻蚀所述完全去除区对应的绝缘层薄膜之后，还过刻所述完全去除区对应的第一金属图案，在刻蚀所述部分保留区对应的有源层薄膜之后，还过刻所述部分保留区对应的绝缘层薄膜。

3.根据权利要求1或2所述的TFT阵列基板制备方法，其特征在于：

所述有源层薄膜采用非晶硅材料。

4.一种TFT    阵列基板制备方法，其特征在于，包括：

在形成有第一金属图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行第一次干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出第一金属图案而形成所述接触过孔；刻蚀部分保留区和完全保留区对应的部分光刻胶；

对上述操作后剩余的光刻胶进行灰化处理，以将部分保留区的光刻胶完全去除，露出有源层薄膜；

对完成上述操作的衬底基板进行第二次干刻，以刻蚀部分保留区对应的有源层薄膜，露出绝缘层薄膜而形成所述TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成第二金属层薄膜，并采用构图工艺形成第二金属图案和跨接线，所述跨接线通过所述接触过孔连接所述第一金属图案和第二金属图案。

5.根据权利要求4所述的TFT阵列基板制备方法，其特征在于：

所述有源层薄膜采用非晶硅材料。

6.根据权利要求4所述的TFT阵列基板制备方法，其特征在于：

所述灰化处理采用高能离子轰击。

7.根据权利要求4或5或6所述的TFT阵列基板制备方法，其特征在于：

在所述第一次干刻过程中，在刻蚀所述完全去除区对应的绝缘层薄膜之后，还过刻所述完全去除区对应的第一金属图案；

在所述第二次干刻过程中，在刻蚀所述部分保留区对应的有源层薄膜之后，还过刻所述部分保留区对应的绝缘层薄膜。

8.一种TFT    阵列基板上的ESD保护电路的制备方法，其特征在于，包括：

在形成有栅极图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出栅极图案而形成所述接触过孔；刻蚀部分保留区对应的光刻胶和有源层薄膜，露出绝缘层薄膜而形成TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成金属薄膜，并采用构图工艺形成包括源极、漏极和跨接线的图案，所述跨接线通过所述接触过孔连接所述栅极与源极或漏极。

9.根据权利要求8所述的TFT阵列基板上的ESD保护电路的制备方法，其特征在于，在形成包括源极、漏极和跨接线的图案之后，还包括：

在完成上述操作的衬底基板上形成钝化层和像素电极薄膜，并采用构图工艺形成像素电极的图案。

10.一种TFT阵列基板上的ESD保护电路的制备方法，其特征在于，包括：

在形成有栅极图案的衬底基板上依次形成绝缘层薄膜、有源层薄膜和光刻胶层；

采用多灰阶掩模板对所述光刻胶层进行曝光显影操作，以形成包括完全保留区、部分保留区和完全去除区的光刻胶图案，其中，所述完全保留区对应TFT有源层图案，所述完全去除区对应接触过孔图案，所述部分保留区的光刻胶厚度小于完全保留区的光刻胶厚度；

对完成上述操作的衬底基板进行第一次干刻，以刻蚀完全去除区对应的有源层薄膜和绝缘层薄膜，露出栅极图案而形成所述接触过孔；刻蚀部分保留区和完全保留区对应的部分光刻胶；

对上述操作后剩余的光刻胶进行灰化处理，以将部分保留区的光刻胶完全去除，露出有源层薄膜；

对完成上述操作的衬底基板进行第二次干刻，以刻蚀部分保留区对应的有源层薄膜，露出绝缘层薄膜而形成所述TFT有源层图案；刻蚀完全保留区对应的部分光刻胶；

去除所述完全保留区剩余的光刻胶；

在完成上述操作的衬底基板上形成金属薄膜，并采用构图工艺形成包括源极、漏极和跨接线的图案，所述跨接线通过所述接触过孔连接所述栅极与源极或漏极。

11.根据权利要求10所述的TFT  阵列基板上的ESD保护电路的制备方法，其特征在于，在形成包括源极、漏极和跨接线的图案之后，还包括：

在完成上述操作的衬底基板上形成钝化层和像素电极薄膜，并采用构图工艺形成像素电极的图案。

Images