JP2003109903A - アレイ基板を製造する方法およびフォトマスク - Google Patents

アレイ基板を製造する方法およびフォトマスク

Info

Publication number
JP2003109903A
JP2003109903A JP2002197697A JP2002197697A JP2003109903A JP 2003109903 A JP2003109903 A JP 2003109903A JP 2002197697 A JP2002197697 A JP 2002197697A JP 2002197697 A JP2002197697 A JP 2002197697A JP 2003109903 A JP2003109903 A JP 2003109903A
Authority
JP
Japan
Prior art keywords
line
longitudinal
longitudinal line
array substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002197697A
Other languages
English (en)
Other versions
JP4109026B2 (ja
Inventor
Shigeyuki Yotsumoto
元 茂 之 四
Shuichi Uchikoga
修 一 内古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002197697A priority Critical patent/JP4109026B2/ja
Priority to US10/205,317 priority patent/US6667198B2/en
Publication of JP2003109903A publication Critical patent/JP2003109903A/ja
Application granted granted Critical
Publication of JP4109026B2 publication Critical patent/JP4109026B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 TFT製造工程における設計を制約すること
なく、かつ追加の工程を付加することなしに、キャリア
移動度が高いTFTの活性層を形成するためのアレイ基
板を提供する。 【解決手段】 非晶質材料を多結晶材料へ変質させるエ
ネルギー線を透過させ、互いにほぼ平行に延伸する長手
方向線330、335と、長手方向線のそれぞれの一端
において、長手方向線が互いに向かい合う方向へ、90
度より大きな角度で屈折するようにそれぞれ繋がってお
り、長手方向線よりも短い傾斜方向線340、345
と、長手方向線のそれぞれの他端において、同様の傾斜
方向線350、355と、によって囲まれた透過領域3
10および、透過領域の周囲においてエネルギー線を遮
断する遮断領域320を備えるフォトマスクを使用す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アレイ基板を製造
する方法およびフォトマスクに関する。
【0002】
【従来の技術】近年、液晶表示素子(以下、LCDとも
いう)は、パーソナルコンピュータ、投影型テレビ、小
型テレビ、携帯情報端末などに広く利用されている。現
在のLCDにおいては、画素ごとに半導体素子である薄
膜トランジスタ(以下、TFT(Thin Film
Transistor)ともいう)を設けたアクティブ
マトリクス型LCDが主流となっている。
【0003】アクティブマトリクス型LCDは、表示電
極を有するアレイ基板と表示電極に対向する共通電極を
有するフィルタ基板との間に液晶を封止した構成を有す
る。アレイ基板としては、TFTがマトリックス状に形
成されているTFTアレイ基板が頻繁に使用される。T
FTアレイ基板には、TFTのソースと接続されている
複数の信号線とTFTのゲートと接続されている複数の
走査線とが格子状に形成される。TETの活性層として
は、非晶質シリコン(アモルファスシリコン)または多
結晶シリコン(ポリシリコン)が使用される。
【0004】半導体材料としてアモルファスシリコンよ
りも移動度が大きいポリシリコンを採用することによ
り、画像を表示するための駆動回路の一部をアレイ基板
上に形成できる。それによって、従来においては、セル
パネルに外付けしていた部品が不要となり、製造コスト
が削減され、LCDディスプレイの外枠を小さくできる
ようになった。
【0005】
【発明が解決しようとする課題】より多くの駆動回路を
アレイ基板上に作り込むことにより、よりコストが削減
され、高機能にすることができる。
【0006】しかし、現在実用化されているポリシリコ
ンを半導体材料としたアレイ基板に搭載することのでき
る駆動回路の数はまだ限られている。よって、アレイ基
板に搭載しきれないその他の回路は依然としてアレイ基
板に外付けされる。
【0007】多くの駆動回路をアレイ基板上に作り込む
ためには、ポリシリコンの移動度を高めることが好まし
い。ポリシリコンの移動度を向上させるためには、ポリ
シリコンの結晶粒の粒径を大きくすることが考えられ
る。
【0008】ポリシリコンの結晶粒の粒径を大きくする
手段として、アモルファスシリコン膜にレーザ光等のエ
ネルギー線を照射し、固体/液体の界面を生じさせ、こ
の界面における温度勾配を利用して結晶をアレイ基板と
平行に横方向成長させる方法がある。これはラテラル成
長法と言われている。
【0009】ラテラル成長法は、例えば、フォトマスク
を介してレーザ光等のエネルギー線を基板上の初期膜に
照射する。この場合、結晶成長の方向は、フォトマスク
により形成されるエネルギー線の形状に依存する。
【0010】図7(A)は、従来のフォトマスク100
の部分的拡大図である。フォトマスク100は矩形の透
過領域10と遮断領域20とからなる。開口部10を通
過したエネルギー線はアモルファスシリコン(またはポ
リシリコン)を溶融する。エネルギー線の照射が終了す
ると、シリコンの固体と液体の界面(以下、固液界面と
も言う)から内側へ向かって結晶が成長する。
【0011】図7(B)は、エネルギー線を照射した後
のポリシリコンの各結晶粒の拡大平面図である。ラテラ
ル成長法においては、固液界面から結晶が成長するの
で、透過領域10の傾斜方向線と長手方向線とでは結晶
成長の方向が異なる。従って、透過領域10の傾斜方向
線から成長した結晶粒30と長手方向線から成長した結
晶粒40とはそれぞれの結晶粒の長手方向が異なる。特
に、従来から透過領域10は矩形であったため、結晶粒
30と結晶粒40との長手方向は90度近傍の角度で交
わっていた。
【0012】図8は、従来のポリシリコンを活性層50
として使用してTFT60、70、80および90を形
成したときの配置を模式的に示した平面図である。TF
T60、70、80および90はそれぞれゲート電極1
10、ソース電極120およびドレイン電極130を備
えている。
【0013】ゲート電極110に電圧を印加することに
より、TFTがONになる。即ち、ゲート電極110の
下にある活性層が反転してチャネルが形成される。この
チャネルによってソース電極120とドレイン電極13
0との間を電流が流れることができる。
【0014】TFT60、70、80および90がOF
Fのときには、ソース電極120とドレイン電極130
との間にリークする電流は少ない方がよい。一方で、T
FT60、70、80および90がONのときには、ソ
ース電極120とドレイン電極130との間の抵抗値
(以下、ON抵抗という)は低い方がよい。また、TF
T60、70、80および90は一定の性能を有するこ
とが望ましい。
【0015】一般に、TFTのキャリアの流れる方向と
ポリシリコンの結晶粒の長手方向とがほぼ一致するとき
に、キャリアの移動度が高くなる。キャリアの移動度が
高くなると、ON抵抗が低くなる。一方で、キャリアの
流れる方向が結晶粒の長手方向に対して90度に近づく
ほど、キャリアの移動度が低くなってしまう。キャリア
が通過する粒界の数が多くなり、散乱されるキャリアが
多くなってしまうからである。
【0016】従来のポリシリコンの活性層50には、フ
ォトマスク100の透過領域10によって、結晶粒30
と結晶粒40との各結晶粒の長手方向がほぼ90度に直
交してしまう。従って、活性層50に形成されたTFT
60、70、80および90のうち、TFT60、70
および80のキャリア移動度は比較的高いが、TFT9
0のキャリア移動度は比較的低くなってしまうという問
題があった。
【0017】また、TFT60、70、80および90
は一定の性能を有することができないという問題があっ
た。
【0018】これらの問題を回避するためには、結晶粒
30が存在する領域にTFTを形成することができない
という設計における制約が生じる。また、結晶粒30が
存在する領域にTFTが形成されることを回避するため
に、製造工程に位置合わせ工程を追加する必要があると
いう他の問題が生じる。
【0019】従って、本発明の目的は、TFT製造工程
における設計を制約することなく、かつ追加の工程を付
加することなしに、キャリア移動度が高く一定の性能を
有する複数のTFTを形成することができる活性層を形
成するためのフォトマスクを提供することである。
【0020】また、本発明の目的は、TFT製造工程に
おける設計を制約することなく、追加の工程を付加する
ことなしに、キャリア移動度が高く一定の性能を有する
TFTを備えたアレイ基板の製造方法を提供することで
ある。
【0021】
【課題を解決するための手段】本発明に従った実施の形
態によるアレイ基板の製造方法は、透明基板上に非晶質
材料を堆積するステップと、互いにほぼ平行に延伸する
第1の長手方向線および第2の長手方向線と、該第1の
長手方向線および該第2の長手方向線のそれぞれの一端
において、該第1の長手方向線および該第2の長手方向
線が互いに向かい合う方向へ、90度より大きな角度で
屈折するようにそれぞれ繋がっている第1の傾斜方向線
および第2の傾斜方向線と、前記第1の長手方向線およ
び前記第2の長手方向線のそれぞれの他端において、該
第1の長手方向線および該第2の長手方向線が互いに向
かい合う方向へ、90度より大きな角度で屈折するよう
にそれぞれ繋がっている第3の傾斜方向線および第4の
傾斜方向線とによって囲まれ、エネルギー線を透過する
透過領域、並びに、前記透過領域の周囲においてエネル
ギー線を遮断する遮断領域を備え、前記第1および第2
の長手方向線が延伸する方向の前記透過領域の長さは、
前記第1および第2の長手方向線が延伸する方向に対し
て垂直な方向の前記透過領域の長さよりも長いフォトマ
スクを使用し、エネルギー線を照射して前記非晶質材料
を前記多結晶材料へ変質させる変質ステップであって、
前記透過領域を通過したエネルギー線が前記非晶質材料
に照射されたときに該非晶質材料の表面に投射される平
面パターンの長手方向に対して垂直な方向へ前記透明基
板を一定間隔移動させる移動ステップ、並びに、該移動
ステップごとに前記エネルギー線を前記非晶質材料へ照
射する照射ステップを含む変質ステップと、を備えたア
レイ基板を製造する方法。好ましくは、前記第1の傾斜
方向線および前記第2の傾斜方向線は、前記第1の長手
方向線および前記第2の長手方向線よりも短く、前記第
3の傾斜方向線および前記第4の傾斜方向線は、前記第
1の長手方向線および前記第2の長手方向線よりも短
い。好ましくは、前記第1の長手方向線の長さおよび前
記第2の長手方向線の長さがほぼ等しい。好ましくは、
前記透過領域は前記第1の長手方向線および前記第2の
長手方向線の中心線を境に対称な形状である。好ましく
は、前記第1の傾斜方向線、前記第2の傾斜方向線、前
記第3の傾斜方向線および前記第4の傾斜方向線が総て
直線である。前記透過領域は六角形であるように構成し
てもよい。前記第1の傾斜方向線、前記第2の傾斜方向
線、前記第3の傾斜方向線または前記第4の傾斜方向線
のいずれかが、弧の形状または90度以上の角度で屈折
した形状であるように構成してもよい。本発明に従った
実施の形態によるアレイ基板の製造方法は、透明基板上
に非晶質材料を堆積するステップと、エネルギー源から
放射され非晶質材料を結晶粒からなる多結晶材料へ変質
させるエネルギー線を透過させるフォトマスクであっ
て、前記エネルギー線を透過させ前記非晶質材料に照射
したときに、それぞれの前記結晶粒の成長が互いに直行
しない方向へ開始されるように成形され、細長の形状を
した透過領域および、前記透過領域の周辺において前記
エネルギー線を遮断する遮断領域を備えているフォトマ
スクを使用し、エネルギー線を照射して前記非晶質材料
を前記多結晶材料へ変質させる変質ステップであって、
前記エネルギー線が前記透過領域を透過して前記非晶質
材料に照射されたときに該非晶質材料の表面に投射され
る平面パターンの長手方向に対して垂直な方向へ前記透
明基板を一定間隔移動させる移動ステップ、並びに、該
移動ステップごとに前記エネルギー線を前記非晶質材料
へ照射する照射ステップを含む変質ステップと、を備え
ている。好ましくは、前記照射ステップにおいて、前記
エネルギー線を照射したときにそれぞれの前記結晶粒の
成長が互いにほぼ平行した方向へ開始される。本発明に
従った実施の形態によるフォトマスクは、エネルギー源
から放射され非晶質材料を多結晶材料へ変質させるエネ
ルギー線を透過させるフォトマスクであって、互いにほ
ぼ平行に延伸する第1の長手方向線および第2の長手方
向線と、該第1の長手方向線および該第2の長手方向線
のそれぞれの一端において、該第1の長手方向線および
該第2の長手方向線が互いに向かい合う方向へ、90度
より大きな角度で屈折するようにそれぞれ繋がっている
第1の傾斜方向線および第2の傾斜方向線と、前記第1
の長手方向線および前記第2の長手方向線のそれぞれの
他端において、該第1の長手方向線および該第2の長手
方向線が互いに向かい合う方向へ、90度より大きな角
度で屈折するようにそれぞれ繋がっている第3の傾斜方
向線および第4の傾斜方向線とによって囲まれ、前記エ
ネルギー線を透過させる透過領域および、前記透過領域
の周囲において前記エネルギー線を遮断する遮断領域を
備え、前記第1および第2の長手方向線が延伸する方向
の前記透過領域の長さは、前記第1および第2の長手方
向線が延伸する方向に対して垂直な方向の前記透過領域
の長さよりも長い。
【発明の実施の形態】以下、図面を参照し、本発明によ
る実施の形態を説明する。尚、本実施の形態は本発明を
限定するものではない。
【0022】図1(A)は、本発明に係る実施の形態に
従った製造方法により製造された液晶表示素子100お
よびTFTアレイ基板130の概略を示した拡大断面図
である。
【0023】液晶表示素子100は、液晶110をカラ
ーフィルタ基板120とTFTアレイ基板130との間
に封止している。カラーフィルタ基板120には、共通
電極140が設けられ、TFTアレイ基板130には、
表示電極150が設けられている。共通電極140およ
び表示電極150によって液晶110に電界が与えられ
る構造になっている。
【0024】さらに、表示電極150は、TFTアレイ
基板130に配設されたTFT200のドレインに接続
されている。TFT200は、TFTアレイ基板130
の上にマトリックス状に多数形成されている。
【0025】尚、本実施の形態において、TFT200
は正スタガ型であるが、逆スタガ型のTFTが使用され
ていもよい。また、本実施の形態によるTFTアレイ基
板130は液晶表示素子に使用されているが、TFTア
レイ基板130はEL(electrolumines
cence)ディスプレイなどに使用されてもよい。
【0026】図1(B)は、本発明に係る実施の形態に
従った製造方法により製造されたTFTアレイ基板13
0に使用されるTFT200の拡大断面図である。TF
T200は、絶縁性のガラス基板210上に形成され
る。尚、TFTアレイ基板130の製造方法について
は、図9において説明する。
【0027】TFT200を形成するために、絶縁性の
ガラス基板210上に絶縁膜220が堆積され、その絶
縁膜220上に多結晶のポリシリコン230が形成され
る。ポリシリコン230は、次のように形成される。ま
ず、非晶質のアモルファスシリコンが絶縁膜220上に
堆積される。次に、アモルファスシリコンに、エネルギ
ー源から放射されたエネルギー線、例えば、エキシマレ
ーザがフォトマスク(図2または図3を参照)を介して
照射される。それによって、アモルファスシリコンは、
融解し、固体/液体の界面を生じ、固体/液体の界面に
おける温度勾配を利用して再度結晶化する(ラテラル成
長)。従って、アモルファスシリコンはエネルギー線に
よって多結晶のポリシリコン230に変質し、TFTの
チャネル部分255を形成する。さらに、ポリシリコン
230の上に、ゲート絶縁膜240が堆積され、ゲート
電極250が形成される。次に、ゲート電極250をマ
スクとして不純物が注入され、チャネル部分255の両
側に自己整合的にソース領域260およびドレイン領域
270がポリシリコン230に形成される。次に、ソー
ス領域260およびドレイン領域270へ貫通するコン
タクトホールを形成する。さらに、ソース領域260に
接続されるソース電極280およびドレイン領域270
に接続されるドレイン電極290が形成される。
【0028】図2(A)は、アモルファスシリコンに照
射されるエネルギー線が通過するフォトマスク300の
部分的拡大図である。フォトマスク300は、エネルギ
ー線を透過させる透明な透過領域310と、エネルギー
線を遮断するようにCr(クロム)が付着している遮断
領域320とからなる。図2(A)には、1つの透過領
域310とその周辺の遮断領域320とが図示されてい
る。
【0029】本実施の形態によるフォトマスク300の
透過領域310は、互いにほぼ平行に延伸する長手方向
線330および長手方向線335と、長手方向線330
および長手方向線335のそれぞれの一端330aおよ
び335aにおいて、長手方向線330および長手方向
線335が互いに向かい合う方向へ、それぞれ90度よ
りも大きな角度θ1および角度θ2で屈折して繋がって
いる傾斜方向線340および傾斜方向線345と、長手
方向線330および長手方向線335のそれぞれの他端
330bおよび335bから長手方向線330および長
手方向線335が互いに向かい合う方向へ90度よりも
大きな角度θ3および角度θ4で屈折するようにそれぞ
れ繋がっている傾斜方向線350および傾斜方向線35
5とによって囲まれている。長手方向線330および3
35が延伸する長手方向の透過領域310の長さLは、
長手方向に対して垂直な方向の透過領域310の長さ
(幅)Wよりも長い。
【0030】本実施の形態においては、傾斜方向線34
0、345、350および355は、長手方向線330
および335よりも短く成形されている。
【0031】本実施の形態においては、長手方向線33
0および335並びに傾斜方向線340、345、35
0および355は総て直線形状である。また、角度θ
1、θ2、θ3およびθ4は総て等しく、90度より大
きな鈍角である。長手方向線330および長手方向線3
35の長さは互いにほぼ等しい。傾斜方向線340、3
45、350および355の長さも互いにほぼ等しい。
【0032】従って、本実施の形態において、透過領域
310は、長手方向Xを有する六角形であり、長手方向
線330および長手方向線335の中心線360を境に
対称な形状になっている。
【0033】尚、透過領域310の長手方向Xの長さL
および幅Wは、エネルギー源からのエネルギー線を加工
する光学系やエネルギー源の装置などによって制限され
る。
【0034】本実施の形態によるフォトマスク300
は、さらに透過領域310の周囲にエネルギー線を遮断
する遮断領域320を備える。
【0035】従って、本実施の形態によるフォトマスク
300によって、エネルギー源から放射されたエネルギ
ー線がフォトマスク300を透過し、整形される。この
フォトマスク300を透過したエネルギー線が非晶質材
料を結晶粒からなる多結晶材料へ変質させる。
【0036】一般に、結晶粒はエネルギー線を照射した
後の固体/液体の界面における温度勾配を利用して成長
するので、結晶粒はフォトマスクの透過領域の周縁から
成長が開始する。
【0037】また、透過領域310の周縁は長手方向を
有する細長の六角形の形状をしている。よって、本実施
の形態によるフォトマスク300を使用して結晶化した
ポリシリコンは、図2(B)のような複数の結晶粒の集
合によって形成された結晶塊400から形成される。こ
のように結晶塊400は、複数の結晶粒の集合であり、
フォトマスク300の透過領域の形状に基づく平面形状
を有するものである。
【0038】図2(B)は、フォトマスク300を使用
して形成されたポリシリコンの結晶塊の1つを示した拡
大平面図である。結晶塊400は透過領域310と同様
の形状を有する。即ち、本実施の形態における結晶塊4
00は、互いにほぼ平行に延伸する長手方向線430お
よび長手方向線435と、長手方向線430および長手
方向線435のそれぞれの一端430aおよび435a
において、長手方向線430および長手方向線435が
互いに向かい合う方向へ、それぞれ90度よりも大きな
角度θ1および角度θ2で屈折して繋がっており、それ
ぞれ長手方向線430および長手方向線435よりも短
い傾斜方向線440および傾斜方向線445と、長手方
向線430および長手方向線435のそれぞれの他端4
30bおよび435bから長手方向線430および長手
方向線435が互いに向かい合う方向へ90度よりも大
きな角度θ3および角度θ4で屈折するようにそれぞれ
繋がっており、長手方向線430および長手方向線43
5よりも短い傾斜方向線450および傾斜方向線455
とによって周縁が囲まれている。
【0039】長手方向線430および435が延伸する
長手方向の透過領域320の長さLは、長手方向に対し
て垂直な方向の透過領域320の長さ(幅)Wよりも長
い。
【0040】本実施の形態においては、傾斜方向線44
0、445、450および455は、長手方向線430
および435よりも短く成形されている。
【0041】また、図2(B)に示す結晶塊400は、
長手方向Y0、Y1およびY2のいずれかを有する複数
の結晶粒410によって形成される。結晶粒410はそ
れぞれ長手方向Y0、Y1およびY2のいずれかを有す
る形状であり、それぞれの長手方向Y0、Y1およびY
2はそれぞれの結晶粒410の成長方向にほぼ一致す
る。角度θ1、角度θ2、角度θ3および角度θ4は総
て90度以上の鈍角であるので、長手方向Y0と長手方
向Y1と長手方向Y2とは互いに直交しない。
【0042】尚、長手方向Y0と長手方向Y1との間の
角度θ5=180°−θ1であり、長手方向Y0と長手
方向Y2との間の角度θ6=180°−θ2であり、長
手方向Y2と長手方向Y0との間の角度θ7=180°
−θ3である。
【0043】従って、角度θ1、角度θ2、角度θ3お
よび角度θ4が180度に近づく程、長手方向Y0、Y
1およびY2は互いに平行に近づく。但し、本実施の形
態においては、角度θ1、角度θ2、角度θ3および角
度θ4が180度に近づくに従い、傾斜方向線440、
445、450および455のそれぞれの長さ、即ち、
傾斜方向線340、345、350および355のそれ
ぞれの長さをより長くしなければならない。しかし、上
記の通り、透過領域310の長手方向Xの長さLは、エ
ネルギー線を加工する光学系やエネルギー源の装置など
によって制限されるので、角度θ1、角度θ2、角度θ
3および角度θ4は制限される。この制限は、長手方向
Xの長さL、幅W、使用するエネルギー線などによって
決定される。
【0044】図3(A)は、図2(A)に示したフォト
マスク300において、透過領域310を複数個示した
部分的拡大平面図である。図3(A)に示した透過領域
31はその長手方向に対して垂直方向(幅方向)に横並
びに配列されている。さらに、透過領域31の幅方向へ
の配列が透過領域31の長手方向にも幅方向へずらされ
て配列されている。しかし、図11に示すように、フォ
トマスク300は、長手方向が非常に長い細長の形状を
した透過領域31を幅方向にのみ配列したものであって
もよい。
【0045】図3(B)は、図3(A)に示したフォト
マスク300を使用してエネルギー線を照射した後のポ
リシリコン230の部分的拡大平面図である。
【0046】フォトマスク300を介してエネルギー線
を照射するときに、ガラス基板210(図1(B)参
照)が照射ごとに移動する。それによって、図3(B)
に示すようなポリシリコン230が得られる。
【0047】ポリシリコン230は、図3(B)に示す
ように、長手方向Xを有する細長の形状をしておりかつ
ほぼ同一形状をした多数の結晶塊400が長手方向Xを
ほぼ一致するように羅列した結晶塊列402を隣接する
ように多数平行に並べることによって形成されている。
【0048】ポリシリコン230は、TFT200のチ
ャネル部を形成する活性層に使用される。
【0049】各結晶塊400の間には、多数の結晶塊4
00の傾斜方向線によって形成されたジグザグ状の粒界
線404が形成される。従って、ポリシリコン230
は、粒界線404が形成されているジグザグ領域411
と、結晶塊400の長手方向線によって形成され、各粒
界の長手方向がそれぞれほぼ平行な平行領域420とを
有する。尚、粒界線404が屈折する角度θ8は角度θ
1、角度θ2、角度θ3および角度θ4に依存する。即
ち、角度θ8=2(180−θ1)、θ8=2(180
−θ2) 、θ8=2(180−θ3) または θ8
=2(180−θ4)のいずれかである。
【0050】図4は、本実施の形態におけるポリシリコ
ン230を活性層として使用してTFT560、57
0、580および590を形成したときの配置を模式的
に示した平面図である。
【0051】TFT560およびTFT580はジグザ
グ領域411に配置され、TFT570およびTFT5
90は平行領域420に配置されている。
【0052】TFT570およびTFT590のチャネ
ルをキャリアが流れる方向と、平行領域420における
結晶粒の長手方向とがほぼ一致している。
【0053】TFT560およびTFT580はキャリ
アのチャネルをキャリアが流れる方向と、ジグザグ領域
411における結晶粒の長手方向とは斜めに交差する。
【0054】一般に、ポリシリコンをTFTの半導体材
料として用いる場合、キャリアは結晶粒の粒界において
散乱される。キャリアが散乱されることによって移動度
が低下してしまう。従って、キャリアがTFTのソース
−ドレイン間を流れるときに通過する粒界の数は少ない
ほど好ましい。よって、キャリアの流れる方向とポリシ
リコンの結晶粒の長手方向とは平行していることが好ま
しい。それによって、キャリアの移動度がより高いTF
Tを得ることができる。
【0055】従って、TFT570および590におい
ては、キャリア移動度が比較的高く、図8に示したTF
T60および80と同程度のキャリア移動度が得られ
る。
【0056】TFT560および580におけるキャリ
ア移動度については、図5を参照して説明する。
【0057】図5(A)は、図8に示した従来のTFT
90におけるチャネル部分をキャリア移動度が理解し易
いように模式的に示した図である。
【0058】図5(B)は、図4に示した本発明による
TFT560および580におけるチャネル部分をキャ
リア移動度が理解し易いように模式的に示した図であ
る。
【0059】TFTのチャネル長およびチャネル幅はそ
れぞれLおよびWで示されている。ポリシリコンの結晶
粒の粒界が破線で示されている。各結晶粒の幅はpとす
る。また、Gはゲート電極であり、Sはポリシリコンで
ある。さらに、矢印Zはキャリアがチャネル内を流れる
方向を示す。
【0060】図5(A)においては、キャリアの流れる
方向に対して粒界が90°の角度をなしている。一方、
図5(B)においては、キャリアの流れる方向に対して
角度ηで交差している。角度ηは、図2における、角度
θ1、角度θ2、角度θ3および角度θ4に依存する。
即ち、η=180−θ1、η=180−θ2 、η=1
80−θ3 またはη=180−θ4のいずれかであ
る。
【0061】TFT90のチャネル部においてキャリア
が通過する結晶粒の数はL/p個である。一方で、TF
T560またはTFT580のチャネル部においてキャ
リアが通過する結晶粒の数はsin(η)・L/p個で
ある。0°<η<90°なので、キャリアの通過する結
晶粒の数は、TFT90に比べてTFT560またはT
FT580のほうが少ない。従って、キャリアが横切る
粒界の数は、TFT90に比べてTFT560またはT
FT580のほうが少ない。よって、TFT560また
はTFT580は、TFT90に比べてキャリアの移動
度が高い。尚、設計において要求されるキャリアの移動
度が得られるように、角度ηは任意に設定してよい。さ
らに、図2に示す傾斜方向線340、345、350お
よび355の長さを長くすることによって、ηをゼロに
より近づけてもよい。それによって、TFT560また
はTFT580のキャリア移動度は、TFT570およ
び590のキャリア移動度と同程度にすることができ
る。
【0062】図6は、図2(A)に示したフォトマスク
300の透過領域310の他の形態を示す図である。
【0063】図6(A)において、透過領域310にお
ける傾斜方向線340、345、350および355
は、それぞれ長手方向線330および335が向かい合
う透過領域310の内側の方向へ歪曲し、楕円の弧の形
状をなしている。
【0064】図6(B)においては、透過領域310に
おける傾斜方向線340、345、350および355
が、それぞれ長手方向線330および335が向かい合
う方向とは逆の透過領域310の外側の方向へ歪曲して
いる。それによって、透過領域310は楕円形状をなし
ている。
【0065】図6(C)においては、透過領域310に
おける傾斜方向線340および345は透過領域310
の内側の方向へ歪曲し、楕円の弧の形状をなし、傾斜方
向線350および355は透過領域310の外側の方向
へ歪曲している。
【0066】図6(D)においては、透過領域310に
おける傾斜方向線340、345、350および355
の代わりに、複数の短辺640aおよび640bからな
る傾斜方向線640と、短辺645aおよび645bか
らなる傾斜方向線645と、短辺650aおよび650
bからなる傾斜方向線650と、655aおよび655
bからなる傾斜方向線655とが形成されている。
【0067】それによって、透過領域310は六角形だ
けでなく、十角形にすることもできる。さらに、短辺を
増加させ、または減少させることによって、透過領域3
10は六角形および十角形以外の多角形にすることもで
きる。
【0068】図6(A)、図6(B)、図6(C)また
は図6(D)による透過領域を有する実施の形態による
フォトマスクを使用する場合には、短辺または傾斜方向
線の部分の透過領域に該当するポリシリコンには、他の
透過領域の短辺または傾斜方向線の部分と重複してエネ
ルギー線が照射される。それによって、エネルギー線が
照射されずにチャネル部が非晶質のまま残存してしまう
ことがない。
【0069】尚、傾斜方向線は、短辺を含む概念であ
る。即ち、傾斜方向線は複数の短辺から形成されるだけ
でなく、単一の短辺から形成されてもよい。図3(A)
または図6(A)から図6(D)に示したフォトマスク
300を用いて、TFTアレイ基板130は製造され
る。図9(A)から図9(F)は、本発明に係る実施の
形態に従ったアレイ基板の製造方法のフロー図である。
図9(A)に示すように、まず、絶縁性のガラス基板2
10上にPE−CVD(Plasma Enhance
d Chemical Vapor Depositi
on)法を用いて、不純物の拡散を防ぐ絶縁膜220を
形成する。図9(B)に示すように、次に、絶縁膜22
0の上に活性層となるアモルファスシリコン229を約
50nmの膜厚にPE−CVD法を用いて堆積する。次
に、500℃でアニールすることでアモルファスシリコ
ン229中の水素を離脱させる。アモルファスシリコン
229に低濃度のボロン(B)をイオン注入すること
で、アモルファスシリコン229を低濃度の不純物層と
してもよい。図9(C)に示すように、次に、エネルギ
ー源を有するエキシマレーザ発生装置1000から放射
されたエネルギー線、例えば、ELA(Excimer
Laser Anneal)法によるエキシマレーザ
光がフォトマスク300を介してアモルファスシリコン
229に照射される。エキシマレーザの強度は、アモル
ファスシリコン229が溶融できる程度の強度であり、
例えば、400mj/cmから600mj/cm
ある。それによって、図2(B)においても説明したよ
うに、アモルファスシリコン229は溶融し、さらに再
度結晶化する。それによって、アモルファスシリコン2
29は多結晶のポリシリコン230に変質する。アモル
ファスシリコン229にエネルギー線を照射する工程の
詳細は図10から図16を参照して後述する。図9
(D)には、絶縁膜220の表面上にあるアモルファス
シリコン229の総てが多結晶ポリシリコン230に結
晶化された状態を示す。次に、ポリシリコン230を写
真蝕刻法によりパターニングされたレジストパターン
(図示せず)を形成する。図9(E)に示すように、次
に、レジストパターンをマスクとしてCDE法を用いて
ポリシリコン230を選択的に除去する。図9(F)に
示すように、さらに、絶縁膜220の表面上に残された
ポリシリコン230にTFT200が形成される。TF
T200の形成は、図1(B)に示したとおりである。
このように、図9(A)から図9(F)のフローに従っ
て、TFTアレイ基板130が製造される。ここで、図
10から図16を参照して、図9(C)に示したアモル
ファスシリコン229にエネルギー線を照射する工程に
ついて説明する。図10は、エキシマレーザ発生装置1
000がアモルファスシリコン229を有するガラス基
板210へエネルギー線を照射する様子を示した模式図
である。エキシマレーザ光源1010から発生したレー
ザ光は、照明光学系1020、フォトマスク300およ
び投影レンズ1030を通してガラス基板210上のア
モルファスシリコン229へ達する。ガラス基板210
は、XYZチルトステージ1040に固定されており、
このチルトステージ1040を駆動させることによっ
て、3次元的(XYZ方向)に移動させることができ
る。ガラス基板210をX方向に一定間隔だけ移動させ
る(以下、ステッピング動作ともいう)ごとに、エキシ
マレーザ発生装置1000はアモルファスシリコン22
9へレーザ光を照射する。尚、フォトマスク300を通
過したレーザ光は、投影レンズ1030にて縮小されて
アモルファスシリコン229へ照射される。図11は、
ガラス基板210上においてフォトマスク300のマス
クパターン300pが走査する様子を示した図である。
図11に示すX−Y軸は、図10に示したチルトステー
ジ1040の動作面のX−Y軸と同じである。マスクパ
ターン300pは、レーザ光をアモルファスシリコン2
29へ照射したときにアモルファスシリコン229の表
面に投射されるパターンである。一般に、ステッピング
動作ではチルトステージ1040に搭載されたガラス基
板210を移動させる。しかし、理解を容易にするため
に図11では、ガラス基板210は固定され、フォトマ
スク300のマスクパターンが動作するものとして図示
する。勿論、実際にフォトマスク300を動作させるこ
とによってマスクパターンを走査させてもよい。ガラス
基板210の面内において、フォトマスク300のマス
クパターン300pは、X軸の方向へ走査する。この走
査は、ステッピング動作を連続して繰り返すことによっ
て実行される動作であり、ステッピング動作ごとにレー
ザ光がアモルファスシリコン229へ照射される。マス
クパターン300pがガラス基板210の端まで走査す
ると、マスクパターン300pはY軸の方向へ移動し、
X軸の方向を折り返して走査する。本実施の形態による
アレイ基板の製造方法は、フォトマスク300を用いて
アモルファスシリコン229へレーザ光を照射すること
によってポリシリコン230へ結晶化する。従って、本
実施の形態によるアレイ基板の製造方法は、フォトマス
ク300を使用したときの効果を得ることができる。即
ち、本実施の形態によるアレイ基板の製造方法は、TF
T製造工程における設計を制約することなく、かつ追加
の工程を付加することなしに、キャリア移動度が高く一
定の性能を有する複数のTFTを備えたアレイ基板を製
造することができる。
【0070】
【発明の効果】本発明に従ったアレイ基板の製造方法お
よびフォトマスクによれば、TFT製造工程における設
計を制約することなく、かつ追加の工程を付加すること
なしに、キャリア移動度が高く一定の性能を有する複数
のTFTを形成することができる活性層を形成すること
ができる。
【図面の簡単な説明】
【図1】本発明に従った液晶表示素子およびTFTアレ
イ基板の実施の形態の概略を示した拡大断面図、および
本発明に従ったTFTアレイ基板に使用されるTFTの
拡大断面図。
【図2】アモルファスシリコンに照射されるエネルギー
線が通過するフォトマスクの部分的拡大図、およびフォ
トマスクを使用して形成されたポリシリコンの結晶塊の
1つを示した拡大平面図。
【図3】図2(A)に示したフォトマスクにおいて、透
過領域を複数個示した部分的拡大平面図、および図3
(A)に示したフォトマスクを使用してエネルギー線を
照射した後のポリシリコンの部分的拡大平面図。
【図4】本実施の形態におけるポリシリコン230を活
性層として使用してTFT560、570、580およ
び590を形成したときの配置を模式的に示した平面
図。
【図5】図8に示した従来のTFTにおけるチャネル部
分をキャリア移動度が理解し易いように模式的に示した
図、および図4に示した本発明によるTFTにおけるチ
ャネル部分をキャリア移動度が理解し易いように模式的
に示した図。
【図6】図2(A)に示したフォトマスクの透過領域の
他の形態を示す図。
【図7】従来のフォトマスクの部分的拡大図、およびエ
ネルギー線を照射した後のポリシリコンの各結晶粒の拡
大平面図。
【図8】従来のポリシリコンを活性層として使用してT
FTを形成したときの配置を模式的に示した平面図。
【図9】本発明に係る実施の形態に従ったアレイ基板の
製造方法のフロー図。
【図10】エキシマレーザ発生装置1000がアモルフ
ァスシリコン229を有するガラス基板210へエネル
ギー線を照射する様子を示した模式図。
【図11】ガラス基板210上においてフォトマスク3
00のマスクパターン300pが走査する様子を示した
図。
【符号の説明】
100 液晶表示素子 110 液晶 120 TFTアレイ基板 130 電流源回路 60、70、80、90、200、560、570、5
80、590 TFT 230 ポリシリコン 250 ゲート電極 255 チャネル部分 300 フォトマスク 310 透過領域 320 遮断領域 330、335、430、435 長手方向線 340、345、350、355、440、445、4
50、455 傾斜方向線 400 結晶塊 410 結晶粒 404 粒界線 411 グザグ領域 420 平行領域 640a、640b、645a、645b、650a、
655a、655b、650b 短辺 640、645、650、655 傾斜方向線 1000 エキシマレーザ発生装置 1010 エキシマレーザ光源 1020 照明光学系 300 フォトマスク 1030 投影レンズ 1040 XYZチルトステージ 300p マスクパターン 310p 平面パターン
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA59 JA24 JA28 KA04 MA30 NA21 NA25 PA01 PA06 PA13 5F052 AA02 BA12 BB07 DA02 DB03 EA15 JA01 5F110 AA01 AA30 BB02 CC02 CC07 DD02 DD11 GG02 GG13 GG25 GG32 GG45 GG52 PP03 PP06 PP23 PP35 QQ11

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】透明基板上に非晶質材料を堆積するステッ
    プと、 互いにほぼ平行に延伸する第1の長手方向線および第2
    の長手方向線と、該第1の長手方向線および該第2の長
    手方向線のそれぞれの一端において、該第1の長手方向
    線および該第2の長手方向線が互いに向かい合う方向
    へ、90度より大きな角度で屈折するようにそれぞれ繋
    がっている第1の傾斜方向線および第2の傾斜方向線
    と、前記第1の長手方向線および前記第2の長手方向線
    のそれぞれの他端において、該第1の長手方向線および
    該第2の長手方向線が互いに向かい合う方向へ、90度
    より大きな角度で屈折するようにそれぞれ繋がっている
    第3の傾斜方向線および第4の傾斜方向線とによって囲
    まれエネルギー線を透過する透過領域並びに、前記透過
    領域の周囲においてエネルギー線を遮断する遮断領域を
    備え、 前記第1および第2の長手方向線が延伸する方向の前記
    透過領域の長さは、前記第1および第2の長手方向線が
    延伸する方向に対して垂直な方向の前記透過領域の長さ
    よりも長いフォトマスクを使用し、エネルギー線を照射
    して前記非晶質材料を前記多結晶材料へ変質させる変質
    ステップであって、 前記透過領域を通過しエネルギー線が前記非晶質材料に
    照射されたときに該非晶質材料の表面に投射される平面
    パターンの長手方向に対して垂直な方向へ前記透明基板
    を一定間隔移動させる移動ステップ、並びに、該移動ス
    テップごとに前記エネルギー線を前記非晶質材料へ照射
    する照射ステップを含む変質ステップと、 を備えたアレイ基板を製造する方法。
  2. 【請求項2】前記第1の傾斜方向線および前記第2の傾
    斜方向線は、前記第1の長手方向線および前記第2の長
    手方向線よりも短く、 前記第3の傾斜方向線および前記第4の傾斜方向線は、
    前記第1の長手方向線および前記第2の長手方向線より
    も短いことを特徴とする請求項1に記載のアレイ基板を
    製造する方法。
  3. 【請求項3】前記第1の長手方向線の長さおよび前記第
    2の長手方向線の長さがほぼ等しいことを特徴とする請
    求項1に記載のアレイ基板を製造する方法。
  4. 【請求項4】前記透過領域は前記第1の長手方向線およ
    び前記第2の長手方向線の中心線を境に対称な形状であ
    ることを特徴とする請求項1に記載のアレイ基板を製造
    する方法。
  5. 【請求項5】前記第1の傾斜方向線、前記第2の傾斜方
    向線、前記第3の傾斜方向線および前記第4の傾斜方向
    線が総て直線であることを特徴とする請求項1から請求
    項4のいずれかに記載のアレイ基板を製造する方法。
  6. 【請求項6】前記透過領域は六角形であることを特徴と
    する請求項5に記載のアレイ基板を製造する方法。
  7. 【請求項7】前記第1の傾斜方向線、前記第2の傾斜方
    向線、前記第3の傾斜方向線または前記第4の傾斜方向
    線のいずれかが、弧の形状または90度以上の角度で屈
    折した形状であることを特徴とする請求項1から請求項
    4のいずれかに記載のアレイ基板を製造する方法。
  8. 【請求項8】透明基板上に非晶質材料を堆積するステッ
    プと、 エネルギー源から放射され非晶質材料を結晶粒からなる
    多結晶材料へ変質させるエネルギー線を透過させるフォ
    トマスクであって、前記エネルギー線を透過させ前記非
    晶質材料に照射したときに、それぞれの前記結晶粒の成
    長が互いに直行しない方向へ開始されるように成形さ
    れ、細長の形状をした透過領域および、 前記透過領域の周辺において前記エネルギー線を遮断す
    る遮断領域を備えているフォトマスクを使用し、エネル
    ギー線を照射して前記非晶質材料を前記多結晶材料へ変
    質させる変質ステップであって、 前記エネルギー線が前記透過領域を透過して前記非晶質
    材料に照射されたときに該非晶質材料の表面に投射され
    る平面パターンの長手方向に対して垂直な方向へ前記透
    明基板を一定間隔移動させる移動ステップ、並びに、該
    移動ステップごとに前記エネルギー線を前記非晶質材料
    へ照射する照射ステップを含む変質ステップと、 を備えたアレイ基板を製造する方法。
  9. 【請求項9】前記照射ステップにおいて、前記エネルギ
    ー線を照射したときにそれぞれの前記結晶粒の成長が互
    いにほぼ平行した方向へ開始されることを特徴とする請
    求項8に記載のアレイ基板を製造する方法。
  10. 【請求項10】エネルギー源から放射され非晶質材料を
    多結晶材料へ変質させるエネルギー線を透過させるフォ
    トマスクであって、 互いにほぼ平行に延伸する第1の長手方向線および第2
    の長手方向線と、 該第1の長手方向線および該第2の長手方向線のそれぞ
    れの一端において、該第1の長手方向線および該第2の
    長手方向線が互いに向かい合う方向へ、90度より大き
    な角度で屈折するようにそれぞれ繋がっている第1の傾
    斜方向線および第2の傾斜方向線と、 前記第1の長手方向線および前記第2の長手方向線のそ
    れぞれの他端において、該第1の長手方向線および該第
    2の長手方向線が互いに向かい合う方向へ、90度より
    大きな角度で屈折するようにそれぞれ繋がっている第3
    の傾斜方向線および第4の傾斜方向線とによって囲ま
    れ、前記エネルギー線を透過させる透過領域および、 前記透過領域の周囲において前記エネルギー線を遮断す
    る遮断領域を備え、 前記第1および第2の長手方向線が延伸する方向の前記
    透過領域の長さは、前記第1および第2の長手方向線が
    延伸する方向に対して垂直な方向の前記透過領域の長さ
    よりも長いことを特徴とするフォトマスク。
JP2002197697A 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク Expired - Fee Related JP4109026B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002197697A JP4109026B2 (ja) 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク
US10/205,317 US6667198B2 (en) 2001-07-27 2002-07-26 Method and photo mask for manufacturing an array substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001227314 2001-07-27
JP2001-227314 2001-07-27
JP2002197697A JP4109026B2 (ja) 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク

Publications (2)

Publication Number Publication Date
JP2003109903A true JP2003109903A (ja) 2003-04-11
JP4109026B2 JP4109026B2 (ja) 2008-06-25

Family

ID=26619398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002197697A Expired - Fee Related JP4109026B2 (ja) 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク

Country Status (2)

Country Link
US (1) US6667198B2 (ja)
JP (1) JP4109026B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289041A (ja) * 2002-03-27 2003-10-10 Sharp Corp レーザー光によるレーザー結晶化時の不均一部分の抑制方法及びレーザー結晶化プロセスに用いられるマスク
JP2005197746A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法
JP2007123445A (ja) * 2005-10-26 2007-05-17 Sharp Corp レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
US7329936B2 (en) 2002-12-31 2008-02-12 Lg.Philips Lcd Co., Ltd. Mask for sequential lateral solidification and crystallization method using thereof
US7714331B2 (en) 2003-12-29 2010-05-11 Lg Display Co., Ltd. Display device
US7759051B2 (en) 2003-12-29 2010-07-20 Lg Display Co., Ltd. Laser mask and method of crystallization using the same
KR101026796B1 (ko) * 2003-05-13 2011-04-04 삼성전자주식회사 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법
KR101066478B1 (ko) * 2004-06-04 2011-09-21 엘지디스플레이 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR101090244B1 (ko) 2003-12-12 2011-12-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법, 박막 트랜지스터 표시판

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
TWI378307B (en) 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
US7341928B2 (en) 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
GB2400063B (en) * 2003-04-03 2006-02-15 Exitech Ltd Positioning method and apparatus and a product thereof
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
KR101107166B1 (ko) * 2010-03-12 2012-01-25 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3642546B2 (ja) 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
KR100660814B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 박막트랜지스터의 반도체층 형성방법
US20020102821A1 (en) * 2001-01-29 2002-08-01 Apostolos Voutsas Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US6692999B2 (en) * 2001-06-26 2004-02-17 Fujitsu Limited Polysilicon film forming method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289041A (ja) * 2002-03-27 2003-10-10 Sharp Corp レーザー光によるレーザー結晶化時の不均一部分の抑制方法及びレーザー結晶化プロセスに用いられるマスク
US7329936B2 (en) 2002-12-31 2008-02-12 Lg.Philips Lcd Co., Ltd. Mask for sequential lateral solidification and crystallization method using thereof
US7651567B2 (en) 2002-12-31 2010-01-26 Lg Display Co., Ltd. Mask for sequential lateral solidification and crystallization method using thereof
KR101026796B1 (ko) * 2003-05-13 2011-04-04 삼성전자주식회사 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법
KR101090244B1 (ko) 2003-12-12 2011-12-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법, 박막 트랜지스터 표시판
US7714331B2 (en) 2003-12-29 2010-05-11 Lg Display Co., Ltd. Display device
US7759051B2 (en) 2003-12-29 2010-07-20 Lg Display Co., Ltd. Laser mask and method of crystallization using the same
US7892955B2 (en) 2003-12-29 2011-02-22 Lg Display Co., Ltd. Laser mask and crystallization method using the same
US8470696B2 (en) 2003-12-29 2013-06-25 Lg Display Co., Ltd. Laser mask and crystallization method using the same
JP2005197746A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法
KR101066478B1 (ko) * 2004-06-04 2011-09-21 엘지디스플레이 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
JP2007123445A (ja) * 2005-10-26 2007-05-17 Sharp Corp レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子

Also Published As

Publication number Publication date
US20030022421A1 (en) 2003-01-30
JP4109026B2 (ja) 2008-06-25
US6667198B2 (en) 2003-12-23

Similar Documents

Publication Publication Date Title
JP4109026B2 (ja) アレイ基板を製造する方法およびフォトマスク
EP0810639B1 (en) Laser crystallisation of an amorphous silicon film for a TFT
JP3642546B2 (ja) 多結晶半導体薄膜の製造方法
KR100698056B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US8207050B2 (en) Laser mask and crystallization method using the same
KR20010071526A (ko) 박막 트랜지스터와 액정표시장치
CN100485868C (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
US20110104908A1 (en) Laser Mask and Crystallization Method Using the Same
US20050271952A1 (en) Laser beam pattern mask and crystallization method using the same
US20010052598A1 (en) Display device and semiconductor device having laser annealed semiconductor elements
JP2000243970A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
US7700892B2 (en) Sequential lateral solidification device and method of crystallizing silicon using the same
US10263121B2 (en) Thin film transistor and method of manufacturing thin film transistor
US20100117089A1 (en) Liquid crystal display device having drive circuit and fabricating method thereof
JP2000243968A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
US20090057764A1 (en) Thin film transistor and display apparatus
US7250331B2 (en) Mask for crystallizing and method of crystallizing amorphous silicon using the same
KR100491990B1 (ko) 어레이기판을 제조하는 방법 및 포토마스크
US7443457B2 (en) Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same
JP2000243969A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
CN101655645B (zh) 用于依序侧向结晶技术的掩膜及激光结晶方法
US20050233224A1 (en) Method of improving polysilicon film crystallinity
KR20050121548A (ko) 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 기판의제조방법
JP2002280557A (ja) 薄膜半導体素子及びその製造方法並びに画像表示装置
JP2009099797A (ja) 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4109026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees