JP4155039B2 - 薄膜トランジスタ、電気光学装置、電子機器 - Google Patents
薄膜トランジスタ、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP4155039B2 JP4155039B2 JP2003019127A JP2003019127A JP4155039B2 JP 4155039 B2 JP4155039 B2 JP 4155039B2 JP 2003019127 A JP2003019127 A JP 2003019127A JP 2003019127 A JP2003019127 A JP 2003019127A JP 4155039 B2 JP4155039 B2 JP 4155039B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- region
- crystal grain
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタに関する。特に半導体膜にレーザ照射を行うことにより作製した略単結晶半導体膜を用いた薄膜トランジスタに関する。また、この薄膜トランジスタを用いた電気光学装置、及び電子機器に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）を汎用ガラス基板に低温で製造する方法として下記非特許文献１及び非特許文献２の欄に示した文献には、基板上の絶縁膜に孔をあけて、この絶縁膜上及び孔内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザ光を照射して、前記孔の底部内の非晶質珪素を非溶融状態に保持しながらその他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、非晶質珪素膜の面内における前記孔を中心とした領域を略単結晶珪素膜とする方法が開示されている。
【０００３】
【非特許文献１】
「Single Crystal Thin Film Transistors」(IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258)
【非特許文献２】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass」(R. Ishihara等proc. SPIE 2001, vol.4295, p14〜23.)
【０００４】
【発明が解決しようとする課題】
しかしながら、前記非特許文献１及び非特許文献２に記載されたような従来の方法では、作製可能な結晶粒の大きさは、最大でも８μｍ程度であり、そのような大粒径の結晶を得るためには非晶質珪素膜を例えば２００ｎｍ程度まで厚く堆積し、さらにレーザ照射時に基板を２００℃程度以上に加熱する必要がある。この場合、非結晶珪素膜の堆積工程やレーザ照射工程でのプロセスの負荷が大きくなると同時に、製造される薄膜トランジスタの性能も半導体膜が厚いことに起因して、良好なものを得ることは難しい。
【０００５】
さらに、上記のような製造プロセスの負荷を犠牲にして８μｍ程度の結晶粒を形成した場合でも、薄膜トランジスタの製造工程でのマージン等を考慮すると、大きくても４μｍ〜５μｍ程度の大きさのゲート長を有する薄膜トランジスタしか作製することができない。したがって、これ以上のゲート長を有する薄膜トランジスタを形成する場合には、必ず薄膜トランジスタの能動層に結晶粒界を含むことになる。そして、能動層に結晶粒界が含まれると、結晶粒界の存在によりキャリアの移動特性が劣化してしまう。
【０００６】
したがって、本発明は上述した従来の実情に鑑みて創案されたものであり、良好な移動特性を有し、ゲート長の長い薄膜トランジスタを提供することを目的とする。また、この薄膜トランジスタを用いた電気光学装置、及び電子機器を提供することを目的とする。
【０００７】
以上のような目的を達成する本発明に係る薄膜トランジスタは、基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、前記複数の単結晶粒は、結晶粒界を介して隣接する第１の単結晶粒と第２の単結晶粒とを有し、前記第１の単結晶粒と前記第２の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒に連続するよう形成されている高濃度不純物領域と、前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、を有することを特徴とする。
【０００８】
以上のような本発明に係る薄膜トランジスタでは、ソース領域とドレイン領域とを、結晶粒界を介して隣接する第１の単結晶粒と第２の単結晶粒、すなわち異なる単結晶粒に形成される。そして、該ソース領域とドレイン領域との間の領域であって、結晶粒界を含まない少なくとも第１の単結晶粒と第２の単結晶粒のそれぞれの領域にゲート電極及びチャネル領域が複数形成され、各ゲート電極が相互に連結されている。
【０００９】
このような構成とすることにより、結晶粒界を含まない領域を回避しつつゲート電極及びチャネル領域の形成領域を大きく確保することが可能なため、実質的にゲート長の長い薄膜トランジスタを実現することが可能である。
【００１０】
また、この薄膜トランジスタでは、結晶粒界近傍の領域が高濃度不純物領域とされているため、各チャネル領域間に結晶粒界を含む構成においても、結晶粒界における結晶欠陥などの結晶の乱れに起因する特性のばらつきや低下が、豊富に存在するキャリアにより補われる。
【００１１】
したがって、各チャネル領域間に結晶粒界を含む構成においても結晶粒界の影響を受けることが無く、移動特性のばらつきや低下が生じることがない。そして、なおもキャリアが豊富に存在するため、良好な移動特性を有する薄膜トランジスタを実現できる。
【００１２】
したがって、この薄膜トランジスタによれば、実質的にゲート長の長い薄膜トランジスタを構成した場合と同様の特性を有し、従来では不可能であった、良好な特性を有し、且つゲート長の長い薄膜トランジスタが実現可能である。
【００１３】
また、本発明に係る薄膜トランジスタは、基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、前記複数の単結晶粒は、第１の単結晶粒と、第２の単結晶粒と、前記第１の単結晶粒と前記第２の単結晶粒との間にある少なくとも一つの他の単結晶粒とを有し、前記第１の単結晶粒、前記第２の単結晶粒および前記他の単結晶粒は結晶粒界を介して隣接し、前記第１の単結晶粒と前記第２の単結晶粒は、隣接する前記他の単結晶粒との結晶粒界近傍領域に、該隣接する他の単結晶粒に連続するよう形成されている高濃度不純物領域と、前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、を有し、前記他の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒の高濃度不純物領域と連続するように形成されている高濃度不純物領域と、該高濃度不純物領域間であって、前記起点部を含まない領域に形成されているチャネル領域とを有し、該チャネル領域上には、ゲート絶縁膜を介して該チャネル領域に対応して形成され、前記ゲート電極と相互に連結されたゲート電極が形成されていることを特徴とする。
【００１４】
このように、トランジスタ領域を形成する単結晶粒の数を増やし、増やした単結晶にもゲート電極を設けた構成とすることにより、よりゲート長の長い薄膜トランジスタを実現することができる。
【００１５】
また、本発明に係る薄膜トランジスタは、基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、前記複数の単結晶粒は、第１の単結晶粒と、第２の単結晶粒と、前記第１の単結晶粒と前記第２の単結晶粒との間にある少なくとも一つの他の単結晶粒とを有し、前記第１の単結晶粒、前記第２の単結晶粒および前記他の単結晶粒は結晶粒界を介して隣接し、前記第１の単結晶粒と前記第２の単結晶粒は、隣接する前記他の単結晶粒との結晶粒界近傍領域に、該隣接する他の単結晶粒に連続するよう形成されている高濃度不純物領域と、前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、を有し、前記他の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒の高濃度不純物領域と連続するように形成されている高濃度不純物領域と、前記起点部近傍に形成され、前記結晶粒界近傍領域に形成されている高濃度不純物領域とは異なる高濃度不純物領域と、前記結晶粒界近傍領域に形成されている高濃度不純物領域と、前記結晶粒界近傍領域に形成されている高濃度不純物領域とは異なる高濃度不純物領域との間に形成されているチャネル領域とを有し、該チャネル領域上には、ゲート絶縁膜を介して該チャネル領域に対応して形成され、前記ゲート電極と相互に連結されたゲート電極が形成されていることを特徴とする。
【００１６】
また、前記の薄膜トランジスタにおいては、チャネル領域を挟んで両側に低濃度不純物領域からなる電界緩和領域を有する構成とすることが好ましい。これにより、ホットエレクトロン効果を抑えられ、信頼性の高い薄膜トランジスタを実現することができる。
【００１７】
前記の単結晶粒は、非晶質または多晶質の半導体膜に熱処理を施して形成されたものであることが好ましい。このようにして形成された単結晶粒は良質な単結晶粒とされ、これを用いて薄膜トランジスタを形成することにより、良好な特性を有する薄膜トランジスタを実現することができる。
【００１８】
そして、上述した起点部は、絶縁基板に形成された凹部であることが好ましい。これにより、結晶化の起点となるべき位置が容易に且つ確実に制御可能であり、位置を正確に制御して単結晶粒ができるため、形成位置が制御可能な薄膜トランジスタを実現することができる。
【００１９】
そして、上述した単結晶粒は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で熱処理が施されたものであることが好ましい。熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部（開口部）には１個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した１個の結晶粒を核として結晶化が行われるようになるので凹部を略中心とした範囲に単結晶粒を含む半導体膜を形成することが可能となる。これにより、良質な単結晶粒が得られ、この単結晶を用いることで良好な特性を有する薄膜トランジスタを実現することができる。
【００２０】
また、上述した熱処理はレーザ照射が好適である。レーザを用いることにより、熱処理を効率よく且つ確実に行うことが可能であり、効率よく且つ確実に単結晶粒が形成される。ここで用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが挙げられる。
【００２１】
上述した単結晶粒は、非晶質または多晶質のシリコン膜に熱処理を施して形成されたシリコン単結晶粒であることが好ましい。これにより、良質なシリコン単結晶粒を用いて薄膜トランジスタを形成することができ、良好な特性を有する薄膜トランジスタが実現できる。
【００２２】
また、上述した薄膜トランジスタは、液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置の表示画素の駆動素子として好適である。これにより、表示品質に優れた電気光学装置を構成することが可能となる。そして、上述した薄膜トランジスタを用いて、例えばこの電気光学装置を用いて電子機器を構成することにより、品質の良い電子機器を構成することが可能になる。
【００２３】
【発明の実施の形態】
以下に添付図面を参照して、本発明の好適な実施形態を詳細に説明する。なお、本発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２４】
図１及び図２は、本実施の形態に係る薄膜トランジスタの構成を示す図であり、図１は平面図、図２は図１に示すＡ−Ａ′方向の断面図である。なお、図１においては、主にゲート電極とトランジスタ領域（ソース領域、ドレイン領域、及びチャネル領域）に着目し、それ以外の構成については、省略して示している。
【００２５】
なお、図１では、チャネル領域２６等の形状をわかりやすくするために、ゲート電極２２を１点鎖線により示すとともに、下側に存在するチャネル領域２６等を透過させて示している。
【００２６】
本実施の形態に係る薄膜トランジスタにおいては、図２に示すように、ガラス基板１０上に絶縁膜１２が形成され、さらにその上に半導体膜である略単結晶珪素膜１６が形成されている。また、絶縁膜１２には厚み方向に、半導体膜の結晶化の際の起点となされた複数の起点部５２が凹状に形成されている。以降の説明では、この起点部（凹部）を「グレイン・フィルタ」と称することとする。グレイン・フィルタ５２は略単結晶珪素膜１６により埋め込まれている。ここで、略単結晶珪素膜１６は、後述するように複数のグレイン・フィルタ５２を中心に形成された複数の単結晶粒、具体的には隣接する３つの単結晶粒１６１、１６２、１６３により構成されている。
【００２７】
また、図２に示すように、パターニングされた略単結晶珪素膜１６の一部が高濃度のソース領域２４及びドレイン領域２５とされ、当該ソース、ドレイン領域２４、２５に挟まれた部分の一部がチャネル領域２６１、２６２、２６３、２６４とされている。なお、本明細書では、チャネル領域２６１、２６２、２６３、２６４を総称してチャネル領域２６と呼ぶ。
【００２８】
そして、各チャネル領域２６１、２６２、２６３、２６４を挟んで両側には低濃度不純物領域からなる電界緩和領域２７１、２７２、２７３、２７４が形成されており、ＬＤＤ（Lightly Doped Drain）構造とされている。これによりホットエレクトロン効果を抑え、信頼性の高い薄膜トランジスタを構成することができる。なお、本発明においては、必ずしも電界緩和領域を設けたＬＤＤ構造とする必要はなく、電界緩和領域を設けない構成とすることもできる。
【００２９】
また、隣り合う電界緩和領域２７１、２７２、２７３、２７４同士の間であって、結晶粒界５４を含む領域及びグレイン・フィルタ５２を含む領域は、それぞれ高濃度不純物領域２３ａ、２３ｃ及び高濃度不純物領域２３ｂとされている。
【００３０】
そして、チャネル領域２６の上部には、酸化珪素膜２０を介して４つに分割して形成されたゲート電極２２１、２２２、２２３、２２４が相互に連結されたゲート電極２２が形成され、さらに酸化珪素膜２８が形成されている。なお、ソース領域２４、ドレイン領域２５及びチャネル領域２６には、略単結晶珪素膜１６の単結晶粒１６１、１６２、１６３の部分が用いられている。
【００３１】
一方、ソース領域２４、ドレイン領域２５の上部には、酸化珪素膜２０及び酸化珪素膜２８を介してソース電極３０及びドレイン電極３１が形成されている。なお、ソース電極３０、ドレイン電極３１は、コンタクトホールＣを介してソース、ドレイン領域２４、２５と接続されている。
【００３２】
上述したように本実施の形態に係る薄膜トランジスタにおいては、ゲート電極２２が複数のグレイン・フィルタ５２を中心に形成された隣接する３つの単結晶粒１６１、１６２、１６３の領域に分割して結晶粒界５４と略平行に形成され、且つ相互に連結されている。すなわち、この薄膜トランジスタは３つの単結晶粒にまたがって構成されており、このような構成とすることにより従来のように１つの単結晶粒に構成された薄膜トランジスタに比べて実質的にゲート長の長い薄膜トランジスタが実現されている。
【００３３】
現状では、グレイン・フィルタ５２を起点とした結晶化を行うことにより得られる結晶粒の結晶粒径は大きくても８μｍ程度である。そして、薄膜トランジスタの製造工程でのマージン等を考慮すると、大きくても４μｍ〜５μｍ程度の大きさのゲート長を有する薄膜トランジスタしか作製することができない。
【００３４】
この場合においても、グレイン・フィルタ５２を含まない領域にゲート電極を形成することは困難である。すなわち、チャネル領域にグレイン・フィルタ５２が含まれないようにすることは困難である。
【００３５】
そして、これ以上のゲート長を有する薄膜トランジスタを形成する場合には、必ず薄膜トランジスタの能動層に結晶粒界を含むことになる。
【００３６】
そこで、本実施の形態では、隣接する複数の単結晶粒１６１、１６２、１６３を用いてトランジスタ領域を形成し、従来よりも長いゲート長を有する薄膜トランジスタを実現している。
【００３７】
そして、このような長いゲート長を有する薄膜トランジスタを構成するために、単結晶粒１６１、１６２、１６３の間の結晶粒界５４及びグレイン・フィルタ５２を避けてゲート電極２２１、２２２、２２３、２２４を形成し、各単結晶粒１６１、１６２、１６３の間の結晶粒界５４及びグレイン・フィルタ５２を避けてチャネル領域２６１、２６２、２６３、２６４を形成している。
【００３８】
そして、各チャネル領域間の領域である結晶粒界５４近傍及びグレイン・フィルタ５２近傍の領域を高濃度不純物領域としている。すなわち結晶粒界５４を含む領域及びグレイン・フィルタ５２を含む領域は、それぞれ高濃度不純物領域２３ａ、２３ｃ及び高濃度不純物領域２３ｂとされ、キャリアが豊富な領域とされている。
【００３９】
通常、結晶粒界５４やグレイン・フィルタ５２を含む領域においては、結晶欠陥など結晶の乱れを生じやすく、移動度の低下など電気的特性のばらつきや低下をもたらすことになる。したがって、結晶粒界５４やグレイン・フィルタ５２を含む領域を用いて薄膜トランジスタを構成すると、良好な特性を得ることができない。
【００４０】
しかしながら、この薄膜トランジスタでは、各チャネル領域間に結晶粒界５４やグレイン・フィルタ５２を含む場合においても、結晶粒界５４近傍及びグレイン・フィルタ５２近傍の領域が高濃度不純物領域とされているため、結晶欠陥などの結晶の乱れに起因する特性のばらつきや低下を、豊富に存在するキャリアにより補うことが可能である。
【００４１】
したがって、各チャネル領域間に結晶粒界５４やグレイン・フィルタ５２を含む場合においても結晶粒界５４やグレイン・フィルタ５２の影響を受けることが無く、移動特性のばらつきや低下が生じることがない。そして、なおもキャリアが豊富に存在するため、良好な移動特性を有する薄膜トランジスタを実現できる。
【００４２】
これにより、結晶性の劣る結晶粒界５４及びグレイン・フィルタ５２がチャネル領域に含まれることを回避しつつ、実質的にゲート長の長い薄膜トランジスタを構成した場合と同様の特性を得ることができる。したがって、複数の単結晶粒を含む範囲の半導体膜を用いて薄膜トランジスタを形成する場合においても、従来では不可能であった、移動度等の特性が良好で、且つゲート長の長い薄膜トランジスタを実現することができる。
【００４３】
なお、本実施の形態では、隣接する３つの単結晶粒１６１、１６２、１６３を用いて薄膜トランジスタを形成しているが、用いる単結晶粒の数は２つであっても良く、また３つよりも多くすることも可能である。このようにトランジスタ領域を形成する単結晶粒の数を増やすことにより、よりゲート長の長い薄膜トランジスタを形成することが可能である。
【００４４】
次に、このような薄膜トランジスタの製造方法を説明する。薄膜トランジスタの製造方法は、薄膜トランジスタのチャネル領域（活性化領域）として用いるためのシリコン膜をガラス基板上に形成する工程と、形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００４５】
図３及び図４は、シリコン膜を形成する工程について説明する図である。図３は、シリコン膜が形成されるガラス基板１０の部分的な平面図を示している。また、図４は、図３に示すＢ−Ｂ′方向の断面に対応している。
【００４６】
図３及び図４（ａ）に示すように、ガラス基板（絶縁基板）１０上に、絶縁膜としての酸化シリコン膜１２を形成する。この酸化シリコン膜１２は、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの各種成膜法によって形成することができる。
【００４７】
次に、酸化シリコン膜１２に、半導体膜の結晶化の際の起点となる複数の起点部５２、すなわちグレイン・フィルタ５２を、規則的に配列されるように配置間隔を適宜設定して形成する。このグレイン・フィルタ５２は、１つの結晶核のみを優先的に成長させる役割を担うためのものであり、凹状に形成される。本実施の形態におけるグレイン・フィルタ５２は、例えば、直径１００ｎｍ程度、高さ７５０ｎｍ程度の円筒状に形成することが好適である。なお、グレイン・フィルタ５２は、円筒状以外の形状、例えば角柱状などとしても良い。
【００４８】
グレイン・フィルタ５２は、例えば次のようにして形成することができる。まず、グレイン・フィルタ５２の配置のマスクを用いて酸化シリコン膜にフォトレジスト膜を塗布する。そして、このフォトレジスト膜を露光、現像して、グレイン・フィルタ５２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成する。
【００４９】
次に、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、グレイン・フィルタ５２の形成位置を選択的にエッチングする。この後、酸化シリコン膜１２上のフォトレジスト膜を除去することによってグレイン・フィルタ５２を形成することができる。
【００５０】
また、より小径のグレイン・フィルタ５２を形成する場合には、凹部を形成した後、該凹部（穴部）の側壁にＰＥＣＶＤ法などによって酸化膜を径方向に成長させることにより穴径を狭めることで、より小径のグレイン・フィルタ５２を形成することが可能である。
【００５１】
次に、図４（ｂ）に示すように、ＬＰＣＶＤ法などの成膜法によって酸化シリコン膜１２上及びグレイン・フィルタ５２内に半導体膜を形成する。本実施の形態では、該半導体膜として非晶質のシリコン膜１４を形成する。この非晶質のシリコン膜１４は、５０〜５００ｎｍ程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜１４に代えて多晶質のシリコン膜を形成しても良い。
【００５２】
次に、図４（ｃ）に示すように、非晶質のシリコン膜１４に対して、レーザ照射による熱処理を行い、各グレイン・フィルタ５２のそれぞれを略中心とする複数の単結晶粒を形成する。このレーザ照射は、例えば波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザを用いて、エネルギー密度が０．４〜１．５Ｊ／ｃｍ2となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜１４の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００５３】
また、シリコン膜１４に対するレーザ照射は、用いるレーザ照射用の装置の能力（照射可能面積）に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ５２とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ５２を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、１回のレーザ照射によって全てのグレイン・フィルタ５２を含む範囲に対するレーザ照射を行っても良い。
【００５４】
上述したレーザ照射の条件を適宜選択することにより、シリコン膜１４を、グレイン・フィルタ５２内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ５２の底部近傍の非溶融状態の部分で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００５５】
グレイン・フィルタ５２の底部では、いくつかの結晶粒が発生する。このとき、グレイン・フィルタ５２の断面寸法（本実施の形態においては、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ５２の上部（開口部）には、１個の結晶粒のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分では、グレイン・フィルタ５２の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図４（ｄ）に示すように、グレイン・フィルタ５２を中心とした大粒径の結晶粒、すなわち、略単結晶粒からなるシリコン膜１６ａを規則的に配列してなるシリコン膜１６が形成される。
【００５６】
図５は、ガラス基板１０上に形成されるシリコン膜１６を示す平面図である。同図に示すように、各シリコン膜１６ａは、各グレイン・フィルタ５２を略中心として範囲に形成される。各シリコン膜１６ａの周辺部が当接する位置には、結晶粒界５４が生じる。このような、シリコン膜１６ａを規則的に配列してなるシリコン膜１６ａを用いて、図１及び図２に示したゲート長の長い薄膜トランジスタを形成する。
【００５７】
次に、シリコン膜１６を用いて薄膜トランジスタを形成する工程（素子形成工程）について説明する。
【００５８】
図６〜図１１は、上述したシリコン膜１６を用いて薄膜トランジスタを形成する工程を説明する図である。なお、同図は、図１におけるＡ−Ａ′方向の断面図を示している。
【００５９】
図６に示すように、シリコンの単結晶粒１６１、１６２、１６３のみを残すようにシリコン膜１６をパターニングし、薄膜トランジスタの形成に不要となる部分を除去してトランジスタ領域を成形する。
【００６０】
次に、図７に示すように、酸化シリコン膜１２及びシリコン膜１６の上面に電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜方法によって酸化シリコン膜２０を形成する。この酸化シリコン膜２０は、薄膜トランジスタのゲート絶縁膜として機能する。
【００６１】
次に、図８に示すように、スパッタリング法などの成膜方法によってタンタル、アルミニウム等の金属薄膜を形成した後にパターニングを行うことによってゲート電極２２１、２２２、２２３、２２４を形成する。ここで、ゲート電極２２１、２２２、２２３、２２４を形成する際には、単結晶粒１６１、１６２、１６３において、結晶粒界５４及びグレイン・フィルタ５２が含まれる領域を回避して、３つの単結晶粒１６１、１６２、１６３の領域に分割して形成し、さらにゲート電極同士を相互に連結する。
【００６２】
そして、このゲート電極２２１、２２２、２２３、２２４をマスクとして図９に示すようにドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１６に低濃度に不純物元素を打ち込み、低濃度領域１６１ａ、１６２ａ、１６３ａを形成する。不純物が導入されなかった部分はチャネル領域２６１、２６２、２６３、２６４となる。
【００６３】
次に、図１０に示すように、ゲート電極２２１、２２２、２２３、２２４を広めに覆うレジストマスク４０を形成した後、高濃度のドナーまたはアクセプタとなる不純物元素をイオン注入する。その結果、低濃度領域１６１ａ、１６２ａ、１６３ａには、高濃度不純物領域１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃ、１６２ｄ、１６３ｂ、１６３ｃが形成される。
【００６４】
そのうち、高濃度不純物領域１６１ｂ、高濃度不純物領域１６３ｂが、それぞれ高濃度ソース領域２４、及び高濃度ドレイン領域２５とされる。また、高濃度不純物領域１６１ｃ、１６２ｃ、が図２における高濃度不純物領域２３ａとされ、高濃度不純物領域１６２ｄ、１６３ｃが図２における高濃度不純物領域２３ｃとされる。さらに、高濃度不純物領域１６２ｂが図２における高濃度不純物領域２３ｂとされる。
【００６５】
一方、低濃度領域１６１ａ、１６２ａ、１６３ａのうち、レジストマスク４０で覆われていた部分は、そのまま電界緩和領域である低濃度領域２７１、２７２、２７３、２７４となる。このようにして、ＬＤＤ構造の薄膜トランジスタを形成することができる。しかる後に、レジストマスク４０を除去する。
【００６６】
本実施の形態においては、例えば不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行っても良い。
【００６７】
次に、図１１に示すように酸化シリコン膜２０及びゲート電極２２の上面にＰＥＣＶＤ法などの成膜法によって５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に、酸化シリコン膜２０、２８を貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールＣを形成し、これらのコンタクトホールＣ内にスパッタリング法などの成膜法によりアルミニウム、タングステン等の金属を埋め込み、その後パターニングすることによってソース電極３０及びドレイン電極３１を形成する。以上に説明した製造方法によって、本実施の形態の薄膜トランジスタが形成される。
【００６８】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、電気光学装置において、例えば液晶表示装置のスイッチング素子として、或いは有機ＥＬ表示装置の駆動素子として利用することができる。
【００６９】
図１２は、本発明に係る電気光学装置の一例である表示装置１００の回路の接続状態を示す図である。図７に示すように、表示装置１００は、表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は、有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。そして、薄膜トランジスタは、上述した本発明に係る薄膜トランジスタを使用している。
【００７０】
ドライバ領域１１５からは、発光制御線（Ｖgp）及び書き込み制御線が各画素領域１１２に供給されている。ドライバ領域１１６からは、電流線（Ｉdata）及び電源線（Ｖdd）が各画素領域１１２に供給されている。書き込み制御線と電流線（Ｉdata）を制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線（Ｖgp）を制御することにより発光が制御される。また、ドライバ領域１１５及び１１６についても本発明に係る薄膜トランジスタが使用可能である。
【００７１】
なお、前記において説明した回路は、発光要素に電流発光素子を使用する場合の回路の一例であり、他の回路構成とすることも可能である。また、発光要素には電流発光素子以外にも液晶表示素子を用いることも可能であり、この場合は液晶表示素子に対応して回路構成を変更すればよい。
【００７２】
図１３は、上述した表示装置１００を適用可能な電子機器、すなわち本発明に係る半導体装置を適用可能な電子機器の具体例を示す図である。
【００７３】
図１３（ａ）は、本発明に係る薄膜トランジスタが搭載された携帯電話２３０であり、該携帯電話２３０は、電気光学装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３、及び操作部２３４などを備えて構成されている。携帯電話２３０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７４】
図１３（ｂ）は、本発明に係る薄膜トランジスタが搭載されたビデオカメラ２４０であり、該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２、及び音声入力部２４３などを備えて構成されている。ビデオカメラ２４０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７５】
図１３（ｃ）は、本発明に係る薄膜トランジスタが搭載された携帯型パーソナルコンピュータ２５０であり、該携帯型パーソナルコンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１、及び操作部２５２などを備えて構成されている。携帯型パーソナルコンピュータ２５０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７６】
図１３（ｄ）は、本発明に係る薄膜トランジスタが搭載されたヘッドマウントディスプレイ２６０であり、該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１、及び光学系収納部２６２などを備えて構成されている。ヘッドマウントディスプレイ２６０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７７】
図１３（ｅ）は、本発明に係る薄膜トランジスタが搭載されたリア型プロジェクター２７０であり、該リア型プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、光学系２７３、ミラー２７４、ミラー２７５、及びスクリーン２７６などを筐体内２７１に備えて構成されている。リア型プロジェクター２７０においては、上述した表示装置１００は光変調器として利用可能であり、本発明に係る半導体装置は、例えば光変調器や、内蔵される集積回路に設けられる半導体装置に適用される。
【００７８】
図１３（ｆ）は、本発明に係る薄膜トランジスタが搭載されたフロント型プロジェクター２８０であり、該フロント型プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１などを筐体内２８２に備えて構成されており、画像をスクリーン２８３に表示可能とされている。フロント型プロジェクター２８０においては、上述した表示装置１００は画像表示源として利用可能であり、本発明に係る半導体装置は、例えば画像表示源や、内蔵される集積回路に設けられる半導体装置に適用される。
【００７９】
なお、本発明に係る薄膜トランジスタは、前記の電子機器に限らず、あらゆる電子機器に適用可能である。例えば、前記の他にも、腕時計、ＩＣカード、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどの製造にも適用可能であり、高品質な電子機器が実現可能である。
【図面の簡単な説明】
【図１】 本発明に係る薄膜トランジスタを示す平面図である。
【図２】 本発明に係る薄膜トランジスタを示す断面図である。
【図３】 シリコン膜の形成方法について説明する平面図である。
【図４】 シリコン膜の形成方法について説明する工程図である。
【図５】 ガラス基板上に形成されたシリコン膜を示す平面図である。
【図６】 薄膜トランジスタの製造方法を説明する工程図である。
【図７】 薄膜トランジスタの製造方法を説明する工程図である。
【図８】 薄膜トランジスタの製造方法を説明する工程図である。
【図９】 薄膜トランジスタの製造方法を説明する工程図である。
【図１０】 薄膜トランジスタの製造方法を説明する工程図である。
【図１１】 薄膜トランジスタの製造方法を説明する工程図である。
【図１２】 本発明に係る電気光学装置の例を示す構成図である。
【図１３】 本発明に係る電気機器の例を示す図である。
【符号の説明】
１０ ガラス基板、１２ 絶縁膜、１６ 略単結晶珪素膜、１６１、１６２、１６３ 単結晶粒、２０ 酸化珪素膜、２２、２２１、２２２、２２３、２２４ ゲート電極、２３ａ、２３ｂ、２３ｃ 高濃度不純物領、２４ ソース領域、２５ ドレイン領域、２６、２６１、２６２、２６３、２６４ チャネル領域、２７１、２７２、２７３、２７４ 電界緩和領域、２８ 酸化珪素膜、３０ ソース電極、３１ ドレイン電極、５２ 起点部（グレイン・フィルタ）、５４ 結晶粒界
【発明の属する技術分野】
本発明は、薄膜トランジスタに関する。特に半導体膜にレーザ照射を行うことにより作製した略単結晶半導体膜を用いた薄膜トランジスタに関する。また、この薄膜トランジスタを用いた電気光学装置、及び電子機器に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）を汎用ガラス基板に低温で製造する方法として下記非特許文献１及び非特許文献２の欄に示した文献には、基板上の絶縁膜に孔をあけて、この絶縁膜上及び孔内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザ光を照射して、前記孔の底部内の非晶質珪素を非溶融状態に保持しながらその他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、非晶質珪素膜の面内における前記孔を中心とした領域を略単結晶珪素膜とする方法が開示されている。
【０００３】
【非特許文献１】
「Single Crystal Thin Film Transistors」(IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258)
【非特許文献２】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass」(R. Ishihara等proc. SPIE 2001, vol.4295, p14〜23.)
【０００４】
【発明が解決しようとする課題】
しかしながら、前記非特許文献１及び非特許文献２に記載されたような従来の方法では、作製可能な結晶粒の大きさは、最大でも８μｍ程度であり、そのような大粒径の結晶を得るためには非晶質珪素膜を例えば２００ｎｍ程度まで厚く堆積し、さらにレーザ照射時に基板を２００℃程度以上に加熱する必要がある。この場合、非結晶珪素膜の堆積工程やレーザ照射工程でのプロセスの負荷が大きくなると同時に、製造される薄膜トランジスタの性能も半導体膜が厚いことに起因して、良好なものを得ることは難しい。
【０００５】
さらに、上記のような製造プロセスの負荷を犠牲にして８μｍ程度の結晶粒を形成した場合でも、薄膜トランジスタの製造工程でのマージン等を考慮すると、大きくても４μｍ〜５μｍ程度の大きさのゲート長を有する薄膜トランジスタしか作製することができない。したがって、これ以上のゲート長を有する薄膜トランジスタを形成する場合には、必ず薄膜トランジスタの能動層に結晶粒界を含むことになる。そして、能動層に結晶粒界が含まれると、結晶粒界の存在によりキャリアの移動特性が劣化してしまう。
【０００６】
したがって、本発明は上述した従来の実情に鑑みて創案されたものであり、良好な移動特性を有し、ゲート長の長い薄膜トランジスタを提供することを目的とする。また、この薄膜トランジスタを用いた電気光学装置、及び電子機器を提供することを目的とする。
【０００７】
以上のような目的を達成する本発明に係る薄膜トランジスタは、基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、前記複数の単結晶粒は、結晶粒界を介して隣接する第１の単結晶粒と第２の単結晶粒とを有し、前記第１の単結晶粒と前記第２の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒に連続するよう形成されている高濃度不純物領域と、前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、を有することを特徴とする。
【０００８】
以上のような本発明に係る薄膜トランジスタでは、ソース領域とドレイン領域とを、結晶粒界を介して隣接する第１の単結晶粒と第２の単結晶粒、すなわち異なる単結晶粒に形成される。そして、該ソース領域とドレイン領域との間の領域であって、結晶粒界を含まない少なくとも第１の単結晶粒と第２の単結晶粒のそれぞれの領域にゲート電極及びチャネル領域が複数形成され、各ゲート電極が相互に連結されている。
【０００９】
このような構成とすることにより、結晶粒界を含まない領域を回避しつつゲート電極及びチャネル領域の形成領域を大きく確保することが可能なため、実質的にゲート長の長い薄膜トランジスタを実現することが可能である。
【００１０】
また、この薄膜トランジスタでは、結晶粒界近傍の領域が高濃度不純物領域とされているため、各チャネル領域間に結晶粒界を含む構成においても、結晶粒界における結晶欠陥などの結晶の乱れに起因する特性のばらつきや低下が、豊富に存在するキャリアにより補われる。
【００１１】
したがって、各チャネル領域間に結晶粒界を含む構成においても結晶粒界の影響を受けることが無く、移動特性のばらつきや低下が生じることがない。そして、なおもキャリアが豊富に存在するため、良好な移動特性を有する薄膜トランジスタを実現できる。
【００１２】
したがって、この薄膜トランジスタによれば、実質的にゲート長の長い薄膜トランジスタを構成した場合と同様の特性を有し、従来では不可能であった、良好な特性を有し、且つゲート長の長い薄膜トランジスタが実現可能である。
【００１３】
また、本発明に係る薄膜トランジスタは、基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、前記複数の単結晶粒は、第１の単結晶粒と、第２の単結晶粒と、前記第１の単結晶粒と前記第２の単結晶粒との間にある少なくとも一つの他の単結晶粒とを有し、前記第１の単結晶粒、前記第２の単結晶粒および前記他の単結晶粒は結晶粒界を介して隣接し、前記第１の単結晶粒と前記第２の単結晶粒は、隣接する前記他の単結晶粒との結晶粒界近傍領域に、該隣接する他の単結晶粒に連続するよう形成されている高濃度不純物領域と、前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、を有し、前記他の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒の高濃度不純物領域と連続するように形成されている高濃度不純物領域と、該高濃度不純物領域間であって、前記起点部を含まない領域に形成されているチャネル領域とを有し、該チャネル領域上には、ゲート絶縁膜を介して該チャネル領域に対応して形成され、前記ゲート電極と相互に連結されたゲート電極が形成されていることを特徴とする。
【００１４】
このように、トランジスタ領域を形成する単結晶粒の数を増やし、増やした単結晶にもゲート電極を設けた構成とすることにより、よりゲート長の長い薄膜トランジスタを実現することができる。
【００１５】
また、本発明に係る薄膜トランジスタは、基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、前記複数の単結晶粒は、第１の単結晶粒と、第２の単結晶粒と、前記第１の単結晶粒と前記第２の単結晶粒との間にある少なくとも一つの他の単結晶粒とを有し、前記第１の単結晶粒、前記第２の単結晶粒および前記他の単結晶粒は結晶粒界を介して隣接し、前記第１の単結晶粒と前記第２の単結晶粒は、隣接する前記他の単結晶粒との結晶粒界近傍領域に、該隣接する他の単結晶粒に連続するよう形成されている高濃度不純物領域と、前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、を有し、前記他の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒の高濃度不純物領域と連続するように形成されている高濃度不純物領域と、前記起点部近傍に形成され、前記結晶粒界近傍領域に形成されている高濃度不純物領域とは異なる高濃度不純物領域と、前記結晶粒界近傍領域に形成されている高濃度不純物領域と、前記結晶粒界近傍領域に形成されている高濃度不純物領域とは異なる高濃度不純物領域との間に形成されているチャネル領域とを有し、該チャネル領域上には、ゲート絶縁膜を介して該チャネル領域に対応して形成され、前記ゲート電極と相互に連結されたゲート電極が形成されていることを特徴とする。
【００１６】
また、前記の薄膜トランジスタにおいては、チャネル領域を挟んで両側に低濃度不純物領域からなる電界緩和領域を有する構成とすることが好ましい。これにより、ホットエレクトロン効果を抑えられ、信頼性の高い薄膜トランジスタを実現することができる。
【００１７】
前記の単結晶粒は、非晶質または多晶質の半導体膜に熱処理を施して形成されたものであることが好ましい。このようにして形成された単結晶粒は良質な単結晶粒とされ、これを用いて薄膜トランジスタを形成することにより、良好な特性を有する薄膜トランジスタを実現することができる。
【００１８】
そして、上述した起点部は、絶縁基板に形成された凹部であることが好ましい。これにより、結晶化の起点となるべき位置が容易に且つ確実に制御可能であり、位置を正確に制御して単結晶粒ができるため、形成位置が制御可能な薄膜トランジスタを実現することができる。
【００１９】
そして、上述した単結晶粒は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で熱処理が施されたものであることが好ましい。熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部（開口部）には１個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した１個の結晶粒を核として結晶化が行われるようになるので凹部を略中心とした範囲に単結晶粒を含む半導体膜を形成することが可能となる。これにより、良質な単結晶粒が得られ、この単結晶を用いることで良好な特性を有する薄膜トランジスタを実現することができる。
【００２０】
また、上述した熱処理はレーザ照射が好適である。レーザを用いることにより、熱処理を効率よく且つ確実に行うことが可能であり、効率よく且つ確実に単結晶粒が形成される。ここで用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが挙げられる。
【００２１】
上述した単結晶粒は、非晶質または多晶質のシリコン膜に熱処理を施して形成されたシリコン単結晶粒であることが好ましい。これにより、良質なシリコン単結晶粒を用いて薄膜トランジスタを形成することができ、良好な特性を有する薄膜トランジスタが実現できる。
【００２２】
また、上述した薄膜トランジスタは、液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置の表示画素の駆動素子として好適である。これにより、表示品質に優れた電気光学装置を構成することが可能となる。そして、上述した薄膜トランジスタを用いて、例えばこの電気光学装置を用いて電子機器を構成することにより、品質の良い電子機器を構成することが可能になる。
【００２３】
【発明の実施の形態】
以下に添付図面を参照して、本発明の好適な実施形態を詳細に説明する。なお、本発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２４】
図１及び図２は、本実施の形態に係る薄膜トランジスタの構成を示す図であり、図１は平面図、図２は図１に示すＡ−Ａ′方向の断面図である。なお、図１においては、主にゲート電極とトランジスタ領域（ソース領域、ドレイン領域、及びチャネル領域）に着目し、それ以外の構成については、省略して示している。
【００２５】
なお、図１では、チャネル領域２６等の形状をわかりやすくするために、ゲート電極２２を１点鎖線により示すとともに、下側に存在するチャネル領域２６等を透過させて示している。
【００２６】
本実施の形態に係る薄膜トランジスタにおいては、図２に示すように、ガラス基板１０上に絶縁膜１２が形成され、さらにその上に半導体膜である略単結晶珪素膜１６が形成されている。また、絶縁膜１２には厚み方向に、半導体膜の結晶化の際の起点となされた複数の起点部５２が凹状に形成されている。以降の説明では、この起点部（凹部）を「グレイン・フィルタ」と称することとする。グレイン・フィルタ５２は略単結晶珪素膜１６により埋め込まれている。ここで、略単結晶珪素膜１６は、後述するように複数のグレイン・フィルタ５２を中心に形成された複数の単結晶粒、具体的には隣接する３つの単結晶粒１６１、１６２、１６３により構成されている。
【００２７】
また、図２に示すように、パターニングされた略単結晶珪素膜１６の一部が高濃度のソース領域２４及びドレイン領域２５とされ、当該ソース、ドレイン領域２４、２５に挟まれた部分の一部がチャネル領域２６１、２６２、２６３、２６４とされている。なお、本明細書では、チャネル領域２６１、２６２、２６３、２６４を総称してチャネル領域２６と呼ぶ。
【００２８】
そして、各チャネル領域２６１、２６２、２６３、２６４を挟んで両側には低濃度不純物領域からなる電界緩和領域２７１、２７２、２７３、２７４が形成されており、ＬＤＤ（Lightly Doped Drain）構造とされている。これによりホットエレクトロン効果を抑え、信頼性の高い薄膜トランジスタを構成することができる。なお、本発明においては、必ずしも電界緩和領域を設けたＬＤＤ構造とする必要はなく、電界緩和領域を設けない構成とすることもできる。
【００２９】
また、隣り合う電界緩和領域２７１、２７２、２７３、２７４同士の間であって、結晶粒界５４を含む領域及びグレイン・フィルタ５２を含む領域は、それぞれ高濃度不純物領域２３ａ、２３ｃ及び高濃度不純物領域２３ｂとされている。
【００３０】
そして、チャネル領域２６の上部には、酸化珪素膜２０を介して４つに分割して形成されたゲート電極２２１、２２２、２２３、２２４が相互に連結されたゲート電極２２が形成され、さらに酸化珪素膜２８が形成されている。なお、ソース領域２４、ドレイン領域２５及びチャネル領域２６には、略単結晶珪素膜１６の単結晶粒１６１、１６２、１６３の部分が用いられている。
【００３１】
一方、ソース領域２４、ドレイン領域２５の上部には、酸化珪素膜２０及び酸化珪素膜２８を介してソース電極３０及びドレイン電極３１が形成されている。なお、ソース電極３０、ドレイン電極３１は、コンタクトホールＣを介してソース、ドレイン領域２４、２５と接続されている。
【００３２】
上述したように本実施の形態に係る薄膜トランジスタにおいては、ゲート電極２２が複数のグレイン・フィルタ５２を中心に形成された隣接する３つの単結晶粒１６１、１６２、１６３の領域に分割して結晶粒界５４と略平行に形成され、且つ相互に連結されている。すなわち、この薄膜トランジスタは３つの単結晶粒にまたがって構成されており、このような構成とすることにより従来のように１つの単結晶粒に構成された薄膜トランジスタに比べて実質的にゲート長の長い薄膜トランジスタが実現されている。
【００３３】
現状では、グレイン・フィルタ５２を起点とした結晶化を行うことにより得られる結晶粒の結晶粒径は大きくても８μｍ程度である。そして、薄膜トランジスタの製造工程でのマージン等を考慮すると、大きくても４μｍ〜５μｍ程度の大きさのゲート長を有する薄膜トランジスタしか作製することができない。
【００３４】
この場合においても、グレイン・フィルタ５２を含まない領域にゲート電極を形成することは困難である。すなわち、チャネル領域にグレイン・フィルタ５２が含まれないようにすることは困難である。
【００３５】
そして、これ以上のゲート長を有する薄膜トランジスタを形成する場合には、必ず薄膜トランジスタの能動層に結晶粒界を含むことになる。
【００３６】
そこで、本実施の形態では、隣接する複数の単結晶粒１６１、１６２、１６３を用いてトランジスタ領域を形成し、従来よりも長いゲート長を有する薄膜トランジスタを実現している。
【００３７】
そして、このような長いゲート長を有する薄膜トランジスタを構成するために、単結晶粒１６１、１６２、１６３の間の結晶粒界５４及びグレイン・フィルタ５２を避けてゲート電極２２１、２２２、２２３、２２４を形成し、各単結晶粒１６１、１６２、１６３の間の結晶粒界５４及びグレイン・フィルタ５２を避けてチャネル領域２６１、２６２、２６３、２６４を形成している。
【００３８】
そして、各チャネル領域間の領域である結晶粒界５４近傍及びグレイン・フィルタ５２近傍の領域を高濃度不純物領域としている。すなわち結晶粒界５４を含む領域及びグレイン・フィルタ５２を含む領域は、それぞれ高濃度不純物領域２３ａ、２３ｃ及び高濃度不純物領域２３ｂとされ、キャリアが豊富な領域とされている。
【００３９】
通常、結晶粒界５４やグレイン・フィルタ５２を含む領域においては、結晶欠陥など結晶の乱れを生じやすく、移動度の低下など電気的特性のばらつきや低下をもたらすことになる。したがって、結晶粒界５４やグレイン・フィルタ５２を含む領域を用いて薄膜トランジスタを構成すると、良好な特性を得ることができない。
【００４０】
しかしながら、この薄膜トランジスタでは、各チャネル領域間に結晶粒界５４やグレイン・フィルタ５２を含む場合においても、結晶粒界５４近傍及びグレイン・フィルタ５２近傍の領域が高濃度不純物領域とされているため、結晶欠陥などの結晶の乱れに起因する特性のばらつきや低下を、豊富に存在するキャリアにより補うことが可能である。
【００４１】
したがって、各チャネル領域間に結晶粒界５４やグレイン・フィルタ５２を含む場合においても結晶粒界５４やグレイン・フィルタ５２の影響を受けることが無く、移動特性のばらつきや低下が生じることがない。そして、なおもキャリアが豊富に存在するため、良好な移動特性を有する薄膜トランジスタを実現できる。
【００４２】
これにより、結晶性の劣る結晶粒界５４及びグレイン・フィルタ５２がチャネル領域に含まれることを回避しつつ、実質的にゲート長の長い薄膜トランジスタを構成した場合と同様の特性を得ることができる。したがって、複数の単結晶粒を含む範囲の半導体膜を用いて薄膜トランジスタを形成する場合においても、従来では不可能であった、移動度等の特性が良好で、且つゲート長の長い薄膜トランジスタを実現することができる。
【００４３】
なお、本実施の形態では、隣接する３つの単結晶粒１６１、１６２、１６３を用いて薄膜トランジスタを形成しているが、用いる単結晶粒の数は２つであっても良く、また３つよりも多くすることも可能である。このようにトランジスタ領域を形成する単結晶粒の数を増やすことにより、よりゲート長の長い薄膜トランジスタを形成することが可能である。
【００４４】
次に、このような薄膜トランジスタの製造方法を説明する。薄膜トランジスタの製造方法は、薄膜トランジスタのチャネル領域（活性化領域）として用いるためのシリコン膜をガラス基板上に形成する工程と、形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００４５】
図３及び図４は、シリコン膜を形成する工程について説明する図である。図３は、シリコン膜が形成されるガラス基板１０の部分的な平面図を示している。また、図４は、図３に示すＢ−Ｂ′方向の断面に対応している。
【００４６】
図３及び図４（ａ）に示すように、ガラス基板（絶縁基板）１０上に、絶縁膜としての酸化シリコン膜１２を形成する。この酸化シリコン膜１２は、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの各種成膜法によって形成することができる。
【００４７】
次に、酸化シリコン膜１２に、半導体膜の結晶化の際の起点となる複数の起点部５２、すなわちグレイン・フィルタ５２を、規則的に配列されるように配置間隔を適宜設定して形成する。このグレイン・フィルタ５２は、１つの結晶核のみを優先的に成長させる役割を担うためのものであり、凹状に形成される。本実施の形態におけるグレイン・フィルタ５２は、例えば、直径１００ｎｍ程度、高さ７５０ｎｍ程度の円筒状に形成することが好適である。なお、グレイン・フィルタ５２は、円筒状以外の形状、例えば角柱状などとしても良い。
【００４８】
グレイン・フィルタ５２は、例えば次のようにして形成することができる。まず、グレイン・フィルタ５２の配置のマスクを用いて酸化シリコン膜にフォトレジスト膜を塗布する。そして、このフォトレジスト膜を露光、現像して、グレイン・フィルタ５２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成する。
【００４９】
次に、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、グレイン・フィルタ５２の形成位置を選択的にエッチングする。この後、酸化シリコン膜１２上のフォトレジスト膜を除去することによってグレイン・フィルタ５２を形成することができる。
【００５０】
また、より小径のグレイン・フィルタ５２を形成する場合には、凹部を形成した後、該凹部（穴部）の側壁にＰＥＣＶＤ法などによって酸化膜を径方向に成長させることにより穴径を狭めることで、より小径のグレイン・フィルタ５２を形成することが可能である。
【００５１】
次に、図４（ｂ）に示すように、ＬＰＣＶＤ法などの成膜法によって酸化シリコン膜１２上及びグレイン・フィルタ５２内に半導体膜を形成する。本実施の形態では、該半導体膜として非晶質のシリコン膜１４を形成する。この非晶質のシリコン膜１４は、５０〜５００ｎｍ程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜１４に代えて多晶質のシリコン膜を形成しても良い。
【００５２】
次に、図４（ｃ）に示すように、非晶質のシリコン膜１４に対して、レーザ照射による熱処理を行い、各グレイン・フィルタ５２のそれぞれを略中心とする複数の単結晶粒を形成する。このレーザ照射は、例えば波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザを用いて、エネルギー密度が０．４〜１．５Ｊ／ｃｍ2となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜１４の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００５３】
また、シリコン膜１４に対するレーザ照射は、用いるレーザ照射用の装置の能力（照射可能面積）に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ５２とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ５２を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、１回のレーザ照射によって全てのグレイン・フィルタ５２を含む範囲に対するレーザ照射を行っても良い。
【００５４】
上述したレーザ照射の条件を適宜選択することにより、シリコン膜１４を、グレイン・フィルタ５２内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ５２の底部近傍の非溶融状態の部分で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００５５】
グレイン・フィルタ５２の底部では、いくつかの結晶粒が発生する。このとき、グレイン・フィルタ５２の断面寸法（本実施の形態においては、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ５２の上部（開口部）には、１個の結晶粒のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分では、グレイン・フィルタ５２の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図４（ｄ）に示すように、グレイン・フィルタ５２を中心とした大粒径の結晶粒、すなわち、略単結晶粒からなるシリコン膜１６ａを規則的に配列してなるシリコン膜１６が形成される。
【００５６】
図５は、ガラス基板１０上に形成されるシリコン膜１６を示す平面図である。同図に示すように、各シリコン膜１６ａは、各グレイン・フィルタ５２を略中心として範囲に形成される。各シリコン膜１６ａの周辺部が当接する位置には、結晶粒界５４が生じる。このような、シリコン膜１６ａを規則的に配列してなるシリコン膜１６ａを用いて、図１及び図２に示したゲート長の長い薄膜トランジスタを形成する。
【００５７】
次に、シリコン膜１６を用いて薄膜トランジスタを形成する工程（素子形成工程）について説明する。
【００５８】
図６〜図１１は、上述したシリコン膜１６を用いて薄膜トランジスタを形成する工程を説明する図である。なお、同図は、図１におけるＡ−Ａ′方向の断面図を示している。
【００５９】
図６に示すように、シリコンの単結晶粒１６１、１６２、１６３のみを残すようにシリコン膜１６をパターニングし、薄膜トランジスタの形成に不要となる部分を除去してトランジスタ領域を成形する。
【００６０】
次に、図７に示すように、酸化シリコン膜１２及びシリコン膜１６の上面に電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜方法によって酸化シリコン膜２０を形成する。この酸化シリコン膜２０は、薄膜トランジスタのゲート絶縁膜として機能する。
【００６１】
次に、図８に示すように、スパッタリング法などの成膜方法によってタンタル、アルミニウム等の金属薄膜を形成した後にパターニングを行うことによってゲート電極２２１、２２２、２２３、２２４を形成する。ここで、ゲート電極２２１、２２２、２２３、２２４を形成する際には、単結晶粒１６１、１６２、１６３において、結晶粒界５４及びグレイン・フィルタ５２が含まれる領域を回避して、３つの単結晶粒１６１、１６２、１６３の領域に分割して形成し、さらにゲート電極同士を相互に連結する。
【００６２】
そして、このゲート電極２２１、２２２、２２３、２２４をマスクとして図９に示すようにドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１６に低濃度に不純物元素を打ち込み、低濃度領域１６１ａ、１６２ａ、１６３ａを形成する。不純物が導入されなかった部分はチャネル領域２６１、２６２、２６３、２６４となる。
【００６３】
次に、図１０に示すように、ゲート電極２２１、２２２、２２３、２２４を広めに覆うレジストマスク４０を形成した後、高濃度のドナーまたはアクセプタとなる不純物元素をイオン注入する。その結果、低濃度領域１６１ａ、１６２ａ、１６３ａには、高濃度不純物領域１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃ、１６２ｄ、１６３ｂ、１６３ｃが形成される。
【００６４】
そのうち、高濃度不純物領域１６１ｂ、高濃度不純物領域１６３ｂが、それぞれ高濃度ソース領域２４、及び高濃度ドレイン領域２５とされる。また、高濃度不純物領域１６１ｃ、１６２ｃ、が図２における高濃度不純物領域２３ａとされ、高濃度不純物領域１６２ｄ、１６３ｃが図２における高濃度不純物領域２３ｃとされる。さらに、高濃度不純物領域１６２ｂが図２における高濃度不純物領域２３ｂとされる。
【００６５】
一方、低濃度領域１６１ａ、１６２ａ、１６３ａのうち、レジストマスク４０で覆われていた部分は、そのまま電界緩和領域である低濃度領域２７１、２７２、２７３、２７４となる。このようにして、ＬＤＤ構造の薄膜トランジスタを形成することができる。しかる後に、レジストマスク４０を除去する。
【００６６】
本実施の形態においては、例えば不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行っても良い。
【００６７】
次に、図１１に示すように酸化シリコン膜２０及びゲート電極２２の上面にＰＥＣＶＤ法などの成膜法によって５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に、酸化シリコン膜２０、２８を貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールＣを形成し、これらのコンタクトホールＣ内にスパッタリング法などの成膜法によりアルミニウム、タングステン等の金属を埋め込み、その後パターニングすることによってソース電極３０及びドレイン電極３１を形成する。以上に説明した製造方法によって、本実施の形態の薄膜トランジスタが形成される。
【００６８】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、電気光学装置において、例えば液晶表示装置のスイッチング素子として、或いは有機ＥＬ表示装置の駆動素子として利用することができる。
【００６９】
図１２は、本発明に係る電気光学装置の一例である表示装置１００の回路の接続状態を示す図である。図７に示すように、表示装置１００は、表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は、有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。そして、薄膜トランジスタは、上述した本発明に係る薄膜トランジスタを使用している。
【００７０】
ドライバ領域１１５からは、発光制御線（Ｖgp）及び書き込み制御線が各画素領域１１２に供給されている。ドライバ領域１１６からは、電流線（Ｉdata）及び電源線（Ｖdd）が各画素領域１１２に供給されている。書き込み制御線と電流線（Ｉdata）を制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線（Ｖgp）を制御することにより発光が制御される。また、ドライバ領域１１５及び１１６についても本発明に係る薄膜トランジスタが使用可能である。
【００７１】
なお、前記において説明した回路は、発光要素に電流発光素子を使用する場合の回路の一例であり、他の回路構成とすることも可能である。また、発光要素には電流発光素子以外にも液晶表示素子を用いることも可能であり、この場合は液晶表示素子に対応して回路構成を変更すればよい。
【００７２】
図１３は、上述した表示装置１００を適用可能な電子機器、すなわち本発明に係る半導体装置を適用可能な電子機器の具体例を示す図である。
【００７３】
図１３（ａ）は、本発明に係る薄膜トランジスタが搭載された携帯電話２３０であり、該携帯電話２３０は、電気光学装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３、及び操作部２３４などを備えて構成されている。携帯電話２３０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７４】
図１３（ｂ）は、本発明に係る薄膜トランジスタが搭載されたビデオカメラ２４０であり、該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２、及び音声入力部２４３などを備えて構成されている。ビデオカメラ２４０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７５】
図１３（ｃ）は、本発明に係る薄膜トランジスタが搭載された携帯型パーソナルコンピュータ２５０であり、該携帯型パーソナルコンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１、及び操作部２５２などを備えて構成されている。携帯型パーソナルコンピュータ２５０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７６】
図１３（ｄ）は、本発明に係る薄膜トランジスタが搭載されたヘッドマウントディスプレイ２６０であり、該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１、及び光学系収納部２６２などを備えて構成されている。ヘッドマウントディスプレイ２６０においては、上述した表示装置１００は表示パネルとして利用可能であり、本発明に係る薄膜トランジスタは、例えば表示パネルや、内蔵される集積回路に設けられる半導体装置に適用される。
【００７７】
図１３（ｅ）は、本発明に係る薄膜トランジスタが搭載されたリア型プロジェクター２７０であり、該リア型プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、光学系２７３、ミラー２７４、ミラー２７５、及びスクリーン２７６などを筐体内２７１に備えて構成されている。リア型プロジェクター２７０においては、上述した表示装置１００は光変調器として利用可能であり、本発明に係る半導体装置は、例えば光変調器や、内蔵される集積回路に設けられる半導体装置に適用される。
【００７８】
図１３（ｆ）は、本発明に係る薄膜トランジスタが搭載されたフロント型プロジェクター２８０であり、該フロント型プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１などを筐体内２８２に備えて構成されており、画像をスクリーン２８３に表示可能とされている。フロント型プロジェクター２８０においては、上述した表示装置１００は画像表示源として利用可能であり、本発明に係る半導体装置は、例えば画像表示源や、内蔵される集積回路に設けられる半導体装置に適用される。
【００７９】
なお、本発明に係る薄膜トランジスタは、前記の電子機器に限らず、あらゆる電子機器に適用可能である。例えば、前記の他にも、腕時計、ＩＣカード、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどの製造にも適用可能であり、高品質な電子機器が実現可能である。
【図面の簡単な説明】
【図１】 本発明に係る薄膜トランジスタを示す平面図である。
【図２】 本発明に係る薄膜トランジスタを示す断面図である。
【図３】 シリコン膜の形成方法について説明する平面図である。
【図４】 シリコン膜の形成方法について説明する工程図である。
【図５】 ガラス基板上に形成されたシリコン膜を示す平面図である。
【図６】 薄膜トランジスタの製造方法を説明する工程図である。
【図７】 薄膜トランジスタの製造方法を説明する工程図である。
【図８】 薄膜トランジスタの製造方法を説明する工程図である。
【図９】 薄膜トランジスタの製造方法を説明する工程図である。
【図１０】 薄膜トランジスタの製造方法を説明する工程図である。
【図１１】 薄膜トランジスタの製造方法を説明する工程図である。
【図１２】 本発明に係る電気光学装置の例を示す構成図である。
【図１３】 本発明に係る電気機器の例を示す図である。
【符号の説明】
１０ ガラス基板、１２ 絶縁膜、１６ 略単結晶珪素膜、１６１、１６２、１６３ 単結晶粒、２０ 酸化珪素膜、２２、２２１、２２２、２２３、２２４ ゲート電極、２３ａ、２３ｂ、２３ｃ 高濃度不純物領、２４ ソース領域、２５ ドレイン領域、２６、２６１、２６２、２６３、２６４ チャネル領域、２７１、２７２、２７３、２７４ 電界緩和領域、２８ 酸化珪素膜、３０ ソース電極、３１ ドレイン電極、５２ 起点部（グレイン・フィルタ）、５４ 結晶粒界
Claims (11)
- 基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、
前記複数の単結晶粒は、結晶粒界を介して隣接する第１の単結晶粒と第２の単結晶粒とを有し、
前記第１の単結晶粒と前記第２の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒に連続するよう形成されている高濃度不純物領域と、
前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、
前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、
を有することを特徴とする薄膜トランジスタ。 - 基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、
前記複数の単結晶粒は、第１の単結晶粒と、第２の単結晶粒と、前記第１の単結晶粒と前記第２の単結晶粒との間にある少なくとも一つの他の単結晶粒とを有し、
前記第１の単結晶粒、前記第２の単結晶粒および前記他の単結晶粒は結晶粒界を介して隣接し、
前記第１の単結晶粒と前記第２の単結晶粒は、隣接する前記他の単結晶粒との結晶粒界近傍領域に、該隣接する他の単結晶粒に連続するよう形成されている高濃度不純物領域と、
前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、
前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、
を有し、
前記他の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒の高濃度不純物領域と連続するように形成されている高濃度不純物領域と、該高濃度不純物領域間であって、前記起点部を含まない領域に形成されているチャネル領域とを有し、
該チャネル領域上には、ゲート絶縁膜を介して該チャネル領域に対応して形成され、前記ゲート電極と相互に連結されたゲート電極が形成されていること
を特徴とする薄膜トランジスタ。 - 基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を含む薄膜トランジスタであって、
前記複数の単結晶粒は、第１の単結晶粒と、第２の単結晶粒と、前記第１の単結晶粒と前記第２の単結晶粒との間にある少なくとも一つの他の単結晶粒とを有し、
前記第１の単結晶粒、前記第２の単結晶粒および前記他の単結晶粒は結晶粒界を介して隣接し、
前記第１の単結晶粒と前記第２の単結晶粒は、隣接する前記他の単結晶粒との結晶粒界近傍領域に、該隣接する他の単結晶粒に連続するよう形成されている高濃度不純物領域と、
前記第１の単結晶粒の起点部を含む領域に形成されているソース領域と、
前記第２の単結晶粒の起点部を含む領域に形成されているドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記高濃度不純物領域以外の領域であって、前記第１の単結晶粒と第２の単結晶粒とのそれぞれに形成されているチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して該チャネル領域に対応して形成され、相互に連結されている複数のゲート電極と、を有し、
前記他の単結晶粒は、結晶粒界近傍領域に、前記隣接する単結晶粒の高濃度不純物領域と連続するように形成されている高濃度不純物領域と、
前記起点部近傍に形成され、前記結晶粒界近傍領域に形成されている高濃度不純物領域とは異なる高濃度不純物領域と、
前記結晶粒界近傍領域に形成されている高濃度不純物領域と、前記結晶粒界近傍領域に形成されている高濃度不純物領域とは異なる高濃度不純物領域との間に形成されているチャネル領域とを有し、
該チャネル領域上には、ゲート絶縁膜を介して該チャネル領域に対応して形成され、前記ゲート電極と相互に連結されたゲート電極が形成されていること
を特徴とする薄膜トランジスタ。 - 前記チャネル領域を挟んで両側に低濃度不純物領域からなる電界緩和領域を有することを特徴とする請求項１〜請求項３のいずれか一つに記載の薄膜トランジスタ。
- 前記単結晶粒は、非晶質または多晶質の半導体膜に熱処理を施してなることを特徴とする請求項１〜請求項４のいずれか一つに記載の薄膜トランジスタ。
- 前記起点部は、前記絶縁性表面に形成された凹部であることを特徴とする請求項１〜請求項５のいずれか一つに記載の薄膜トランジスタ。
- 前記単結晶粒は、前記半導体膜に前記凹部内の半導体膜が非溶融状態となり、他の部分が溶融する条件で前記熱処理を施してなることを特徴とする請求項６に記載の薄膜トランジスタ。
- 前記熱処理は、レーザ照射であることを特徴とする請求項５〜７に記載の薄膜トランジスタ。
- 前記単結晶粒は、非晶質または多晶質のシリコン膜に熱処理を施してなるシリコン単結晶粒であることを特徴とする請求項１〜請求項８のいずれか一つに記載の薄膜トランジスタ。
- 請求項１〜請求項９のいずれか一つに記載の薄膜トランジスタを備えることを特徴とする電気光学装置。
- 請求項１〜請求項９のいずれか一つに記載の薄膜トランジスタを備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019127A JP4155039B2 (ja) | 2003-01-28 | 2003-01-28 | 薄膜トランジスタ、電気光学装置、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019127A JP4155039B2 (ja) | 2003-01-28 | 2003-01-28 | 薄膜トランジスタ、電気光学装置、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235239A JP2004235239A (ja) | 2004-08-19 |
| JP4155039B2 true JP4155039B2 (ja) | 2008-09-24 |
Family
ID=32949085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003019127A Expired - Fee Related JP4155039B2 (ja) | 2003-01-28 | 2003-01-28 | 薄膜トランジスタ、電気光学装置、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4155039B2 (ja) |
-
2003
- 2003-01-28 JP JP2003019127A patent/JP4155039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004235239A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7419890B2 (en) | Complementary thin film transistor circuit, electro-optical device, and electronic apparatus | |
| US7595849B2 (en) | Display device and manufacturing method thereof | |
| JP4900756B2 (ja) | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 | |
| JP4059104B2 (ja) | 相補型薄膜トランジスタ回路、ｃｍｏｓインバータ回路、電気光学装置、電子機器 | |
| KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
| US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
| JP2006332314A (ja) | 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法 | |
| JP4155039B2 (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
| JP2008060532A (ja) | 半導体装置 | |
| JP2003289040A5 (ja) | ||
| JP4310615B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP4281834B2 (ja) | 相補型薄膜トランジスタ回路 | |
| JP4655448B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2007189106A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 | |
| JP4281833B2 (ja) | 相補型薄膜トランジスタ回路 | |
| JP2007149803A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP2005340466A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
| JP4560708B2 (ja) | 半導体装置及びその製造方法 | |
| JP4333115B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
| JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2007059426A (ja) | 半導体装置の製造方法、電気光学装置及び電子機器 | |
| JP2006049646A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051014 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |