JP2005026330A

JP2005026330A - 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器

Info

Publication number: JP2005026330A
Application number: JP2003187909A
Authority: JP
Inventors: Yasushi Hiroshima; 安広島; Ryoichi Ishihara; 良一石原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2005-01-27

Abstract

【課題】半導体材料の結晶粒をチャネル形成領域に用いて薄膜トランジスタを製造する場合において、優良な電気的特性を有する薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供すること。
【解決手段】薄膜トランジスタＴは、ゲート電極２２と、ソース領域２４、ドレイン領域２５及びチャネル形成領域２６を含んでいる。チャネル形成領域の周囲に複数の結晶成長の起点部を配置することにより、各起点部から成長するシリコン略単結晶粒の凝固潜熱を利用し、膜厚の薄い半導体層においても、大きなシリコンの略単結晶粒を得る。この略単結晶粒を薄膜トランジスタのチャネル形成領域に用いることで、特性の優れた薄膜トランジスタを安定して得ることができる。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域が単一の略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの略結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。（例えば非特許文献１、非特許文献２参照）
【非特許文献１】
「ＳｉｎｇｌｅＣｒｙｓｔａｌＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒｓ」（ＩＢＭＴＥＣＨＮＩＣＡＬＤＩＳＣＬＯＳＵＲＥＢＵＬＬＥＴＩＮＡｕｇ．１９９３ｐｐ２５７−２５８）
【非特許文献２】
「ＡｄｖａｎｃｅｄＥｘｃｉｍｅｒ−ｌａｓｅｒＣｒｙｓｔａｌｌｉｚａｔｉｏｎＴｅｃｈｎｉｑｕｅｓｏｆＳｉＴｈｉｎ−ＦｉｌｍＦｏｒＬｏｃａｔｉｏｎＣｏｎｔｒｏｌｏｆＬａｒｇｅＧｒａｉｎｏｎＧｌａｓｓ」（Ｒ．Ｉｓｈｉｈａｒａ等ｐｒｏｃ．ＳＰＩＥ２００１，ｖｏｌ．４２９５ｐ．１４〜２３）
【０００４】
【発明が解決しようとする課題】
ところで、前記Ｒ．Ｉｓｈｉｈａｒａ等の文献によると、略単結晶粒は結晶成長の起点である凹部を略中心とした円形で、その最大の粒径は、シリコン膜の膜厚が２７２ｎｍと比較的厚い時に直径約６μｍ以上の大結晶粒の形成が可能となる。そしてこの粒径は、シリコン膜厚を薄くすると小さくなる傾向がある。
【０００５】
同文献には、前記略単結晶粒を用いた薄膜トランジスタの電気的特性についても記載されている。それによると、電界効果移動度は４００ｃｍ^２／ｖｓ以上と非常に大きな値が実現し、チャネル形成領域を単一の略単結晶粒で構成する利点が実証されているが、閾値下領域の電気特性であるサブスレーシュホールド・スイング（Ｓ値）に関しては、０．４５Ｖ／ｄｅｃ．以上と大きく、通常の多結晶シリコン薄膜トランジスタの同特性（約０．２Ｖ／ｄｅｃ．）に比べて劣る特性となっている。
【０００６】
一般に、Ｓ値を向上させるためには、半導体層であるシリコン膜を薄くし、シリコン膜中に含まれる欠陥量を低減することが有効である。しかしながら先に述べたように、前記文献に記載の手法ではシリコン膜を薄くすることによって略単結晶粒の粒径も小さくなり、優良な薄膜トランジスタを安定的に形成することが困難となる。
【０００７】
よって本発明は、略単結晶を用いて形成する薄膜トランジスタにおいて、電界効果移動度ならびにＳ値の優良な薄膜トランジスタを安定的に得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【０００８】
また本発明は、電界効果移動度およびＳ値の電気的特性の良い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板上に半導体膜が形成された半導体装置の製造方法であって、前記基板に前記半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程と、前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、熱処理された前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、前記トランジスタ領域の上にゲート絶縁膜及びゲート膜を順次形成して薄膜トランジスタを形成する素子形成工程と、を含み、前記起点部形成工程では、前記チャネル形成領域に対して複数の起点部を形成することを特徴とする。これにより起点部を略中心に結晶粒が結晶成長する際、近接の起点部から成長する結晶粒の凝固潜熱の影響を受け、大きな結晶粒を形成することが可能となる。
【００１０】
好ましくは、前記複数の起点部の起点部問の距離を３μｍ乃至８μｍとし、前記半導体膜形成工程では、半導体膜を３０ｎｍ乃至１５０ｎｍの膜厚で形成する。これにより、近接の起点部から成長する結晶粒の凝固潜熱の放出の影響を受け易くなり、比較的膜厚の薄い半導体膜においても、大きな略単結晶粒を得る事ができる。すなわち、この略単結晶粒を用いる事により、電界効果移動度ならびにＳ値の優良な薄膜トランジスタを形成する事が可能となる。
【００１１】
好ましくは、前記複数の起点部を形成する際に、近接する起点部間の距離を等距離に配置する。これにより結晶粒は、近接する起点部の方向にはば等しく結晶成長し、大きな略単結晶粒を安定的に形成できる。これにより、前記優良な薄膜トランジスタを安定的に形成する事が可能となる。
【００１２】
好ましくは、基板上に絶縁膜を設ける絶縁膜形成工程をさらに有し、上述した起点部は、前記基板上の前記絶縁膜に形成された凹部である。これにより、結晶化の起点となるべき部分を容易に形域することが可能になる。なお、使用する基板が絶縁性を有する場合には、基板に前記形状の凹部を直接形成してもよい。
【００１３】
また本発明は、基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、前記半導体膜は、前記に設けられた起点部を起点として形成された略単結晶粒を含んでおり、前記薄膜トランジスタのチャネル形成領域の周囲には、複数の前記起点部が配置されてなることを特徴とする。なお、前記薄膜トランジスタのチャネル領域は、前記起点部と、隣接する起点部間の中点との間に形成されることが好ましい。
【００１４】
複数の起点部を配置することにより、近接の起点部から成長する結晶粒の凝固潜熱の効果により、大きな略単結晶粒が形成できる。
【００１５】
好ましくは、起点部間の距離が３μｍ乃至８μｍであり、半導体膜の膜厚は３０ｎｍ乃至１５０ｎｍである。これにより、膜厚の薄い半導体膜の略単結晶を薄膜トランジスタのチャネル形成領域に適用でき、電界効果移動度のみならず、Ｓ値の優れた薄膜トランジスタとなる。
【００１６】
好ましくは、近接する起点部との距離を等しく配置することで大きな略単結晶粒を形成し、薄膜トランジスタのチャネル形成領域に適用する。これにより、優良な半導体装置を安定的に得ることが可能となる。
【００１７】
好ましくは、起点部は、前記基板上に形成された絶縁膜に設けられた凹部であり、半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されている。これにより、凹部を略中心とした範囲に形成される略単結晶の半導体膜（略単結晶粒）を使用して薄膜トランジスタを形成することが可能になる。なお、使用する基板が絶縁性を有する場合には、基板に前記形状の凹部を直接形成してもよい。
【００１８】
また、上述した薄膜トランジスタを用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。これにより、表示品質に優れた電気光学装置を構成することが可能となり、この電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施例では、本発明を実施するのに好ましい例を上げる趣旨であり、これらの実施例に限定されることはなく、適宜変更が可能であることは言うまでもない。
【００２０】
本実施形態の製造方法は、（１）薄膜トランジスタのソース領域、ドレイン領域、およびチャネル形成領域として用いるためのシリコン膜をガラス基板上に形成する工程と、（２）形成したシリコン膜を用いて準膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００２１】
図１は、シリコン膜を形成する工程について説明する説明図である。図１（ａ）に示すように、絶縁基板としてのガラス基板１０上に、酸化シリコン膜１２を形成する。この酸化シリコン膜１２は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの成膜法によって形成することが好適である。なお、本発明で用いる絶縁基板は基板自体が絶縁性を有するものを用いること以外にも、例えば所定の基板上に絶縁膜を塗布してこれを絶縁性基板とすることも考えられる。
【００２２】
次に、酸化シリコン膜１２に対して凹部（以下、「グレイン・フィルタ」と称する。）５２を、後に述べるチャネル形成領域の一つに対して複数形成する。なおグレイン・フィルタとは、後に行う半導体膜の結晶化の際の起点となるべき起点部であり、かつ１つの結晶核のみを成長させるための穴である。このグレイン・フィルタ５２は、例えば、直径５０ｎｍ以上１５０ｎｍ以下程度、深さ７５０ｎｍ程度の円筒状に形成することが好適である。ここでグレイン・フィルタ５２の直径を１５０ｎｍ以上とした場合には、安定して１つの結晶核のみを成長させることができなくなり、複数個の結晶成長が発生し得るため、前記直径は１５０ｎｍ以下が好ましい。なお、グレイン・フィルタ５２の形状は、円筒状以外の形状（例えば、角柱状など）としてもよい。なお使用する基板が絶縁性を有する場合には、基板に前記形状のグレイン・フィルタを直接形成することも考えられる。
【００２３】
グレイン・フィルタ５２は、例えば、グレイン・フィルタ５２の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ５２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１２上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ５２を形成する場合に、フォトレジスト膜を除去後、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法により酸化シリコン膜を堆積し、凹部の穴径を狭めることも可能である。
【００２４】
次に、図１（ｂ）に示すように、ＬＰＣＶＤ法などの製膜法によって、酸化シリコン膜１２上およびグレイン・フィルタ５２内に半導体膜としての非晶質のシリコン膜１４を形成する。この非晶質のシリコン膜１４は、３０〜１５０ｎｍ程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜１４に代えて、多品質のシリコン膜を形成してもよい。
【００２５】
ここで非晶質のシリコン膜１４は、前記グレイン・フィルタ５２を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が５０ｎｍであれば、非晶質のシリコン膜の膜厚は３０ｎｍ程度以上にすることが好ましい。仮にこれより薄いシリコン膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を５０ｎｍより更に小さくした場合は、それに伴って非晶質のシリコン膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に非晶質シリコン膜の堆積時には、グレイン・フィルタ内部まで十分に非晶質シリコンを供給することができなくなる。これらのことから、後に述べるシリコンの略単結晶粒成長を安定的に行うためには、非晶質のシリコン膜１４の最小膜厚は３０ｎｍとなる。非晶質のシリコン膜の最大膜厚が１５０ｎｍである理由については後に述べる。
【００２６】
次に、図１（ｃ）に示すように、シリコン膜１４に対して熱処理としてのレーザ照射を行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス崎１５０〜２５０ｎｓのＸｅＣｌパルスエキシマレーザを使用し、エネルギー密度を０．４〜１．５Ｊ／ｃｍ^２程度、試料の温度を２００℃乃至４００℃程度に加熱して行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜１４の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ^−１と比較的に大きいためである。
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜１４を、グレイン・フィルタ５２内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ５２の底部近傍で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００２７】
グレイン・フィルタ５２の底部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ５２の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ５２の上部（開口部）には１個の結晶他のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分では、グレイン・フィルタ５２の上部に到達した前記結晶粒を核として、シリコン膜１４の面内方向（横方向）結晶成長が進行するようになり、図１（ｄ）に示すように、グレイン・フィルタ５２を中心としたシリコンの略単結晶粒１６ａが形成される。
【００２８】
この時、グレイン・フィルタ５２を単独で、または近接するグレイン・フィルタとの距離が十分離れている場合には、グレイン・フィルタから形成される略単結晶粒１６ａの大きさは、およそシリコン結晶粒の成長速度とシリコン膜１４の溶融時間によって決まる。先に述べたレーザ照射時の試料の加熱は、レーザ照射によって溶融したシリコン膜１４の溶融時間を長くし、その結果、略単結晶粒１６ａの粒径を大きくする効果がある。
【００２９】
これに対し、グレイン・フィルタ５２を複数配置した場合を次に述べる。
【００３０】
図２（ａ）に示すように、グレイン・フィルタを複数配置した場合、グレイン・フィルタを略中心として成長する略単結晶粒の先端部は、結晶成長が進行することにより、近接のグレイン・フィルタから成長する他の略単結晶粒の先端部と徐々に近づく。
【００３１】
一般に液相の物質が凝固・固化する際には凝固潜熱の発生を伴う。前記略単結晶粒の先端部においても、略完全溶融状態である液相のシリコンが凝固・固化することによって、凝固潜熱を発生する。この凝固潜熱は前記略単結晶粒の先端部周囲に熱伝導し、その温度降下を遅くする作用がある。
【００３２】
本実施例のように、複数のグレイン・フィルタを配置して複数の結晶粒をほぼ同時に成長させた場合、結晶粒の先端部同士が近づくことにより、それらから発生する凝固潜熱の影響が顕著となる。すなわち、結晶成長している結晶粒の先端部に挟まれた液相のシリコンの領域は、前記先端部から放出される擬固潜熱の影響によって温度降下が小さくなり、結晶粒先端部問のシリコンの溶融時間が著しく長くなる。その結果、グレイン・フィルタから進行する略単結晶粒の成長が継続し、従来と比較して大きな略単結晶粒ができる。この擬固潜熱による効果は、前記Ｒ．Ｉｓｈｉｈａｒａ等の文献においても述べられている。
【００３３】
本願発明者らの実験によると、シリコン膜１４の膜厚を３０ｎｍ乃至１５０ｎｍとした場合、グレイン・フィルタの間隔を３μｍ乃至８μｍ程度に配置することにより、この凝固潜熱による効果が顕著となり、大きな略単結晶粒を形成する事が可能になる。例えば図２（ｂ）は、シリコン膜１４の膜厚を１５０ｎｍとし、グレイン・フィルタを碁盤目状に８μｍの間隔で配置した時の平面図である。各グレイン・フィルタから成長した結晶粒は、凝固潜熱の影響で近接する上下左右のグレイン・フィルタ方向に特に結晶成長が促進し、グレイン・フィルタ問の略中央で略単結晶粒同士が接し、結晶粒界を形成する。また同図の斜め方向については、グレイン・フィルタ間の距離が約１１．３μｍと長くなるため、各グレイン・フィルタから成長する結晶粒の先端部が、お互いの凝固潜熱の影響を十分受ける距離まで近づくことができず、結晶成長の距離はやや短くなる。その結果、この部分には、粒径の小さな多結晶シリコンの領域が残る。
【００３４】
図２（ｃ）は、シリコン膜１４の膜厚を１５０ｎｍとし、全ての近接するグレイン・フィルタ間の距離が８μｍとなるように配置した例である。このように配置することにより、近接する全てのグレイン・フィルタの方向に対して同等に結晶成長が促進し、より大きな面積を有する略単結晶粒を安定的に形成することが可能となる。
【００３５】
同様に、シリコン膜１４の膜厚３０ｎｍ乃至１５０ｎｍに応じて、グレイン・フィルタの間隔を３μｍ乃至８μｍ程度に配置することにより、凝固潜熱による効果が顕著となり、粒径が３μｍ乃至８μｍの略単結晶の形成が可能となる。
【００３６】
このように、複数のグレイン・フィルタを配置することにより、比較的膜厚の薄いシリコン膜においても、３μｍ乃至８μｍ程度の略単結晶粒が形成できる。現在、通常使用されているガラス基板用露光装置でパターンニングできる最小寸法が２μｍ乃至３μｍであることを鑑みると、前記３μｍ乃至８μｍ程度の略単結晶粒は十分薄膜トランジスタのチャネル形成領掛こ適用することが可能である。
【００３７】
本願発明者らの実験によれば、このように形成されたシリコンの略単結晶粒内の欠陥密度は、およそ３．２×１０^１６ｃｍ^−３ｅＶ^−１である。これは従来のレーザ結晶化技術による多結晶シリコン膜中の欠陥密度１０^１８ｃｍ^−３ｅＶ^−１台に比べ非常に小さい値であり、本手法により欠陥密度の小さい優良な略単結晶粒が得られていることが分かる。そして後に述べる方法によってシリコン膜とシリコン酸化膜の間の界面準位由度を３．０×１０^１０ｃｍ^−３ｅＶ^−１程度となるようにゲート絶縁膜（シリコン酸化膜）を膜厚１００ｎｍ程度で形成することで、薄膜トランジスタのＳ値は約０．２Ｖ／ｄｅｃ．以下を実現できる。これは従来の多結晶シリコン薄膜トランジスタで実現しているＳ値と同等以上の値である。
【００３８】
このように形成されたシリコンの略単結晶粒１６ａを用いて、以下に述べるように薄膜トランジスタを形成する。
【００３９】
図３は、図２（ｃ）に示したシリコンの略単結晶粒１６ａの一部をトランジスタ領域１８として用いた薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。また図４は、薄膜トランジスタＴを形成する工程を説明する説明図である。同図は、図３に示すＡ−Ａ′方向の断面図を示している。
【００４０】
図４（ａ）に示すように、シリコンの略単結晶粒１６ａを含むシリコン膜１６をパターニングし、薄膜トランジスタＴの形成に不要となる部分を除去して整形する。
【００４１】
次に、図４（ｂ）に示すように、酸化シリコン膜１２およびシリコン膜１６の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等によって酸化シリコン膜２０を１００ｎｍの膜厚で形成する。この酸化シリコン膜２０は、薄膜トランジスタのゲート絶縁膜として機能する。またこれらの方法は、シリコン膜とシリコン酸化膜の間の界面準位密度を３．０×１０^１０ｃｍ^−２ｅＶ^−１程度の非常に高品質な界面を形成することが可能である。
【００４２】
次に、図４（ｃ）に示すように、スパックリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極２２及びゲート配線膜を形成する。そして、このゲート電極２２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１６にソース領域２４、ドレイン領域２５及びチャネル形成領域２６を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌェキシマレーザを４００ｍＪ／ｃｍ^２程度以下のエネルギー密度に調整して照射して不純物元素を活性化することによって、Ｎ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、２５０〜４００℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【００４３】
次に、図４（ｄ）に示すように、酸化シリコン膜２０およびゲート電極２２の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に、酸化シリコン膜２０、２８を貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパックリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極３０及びドレイン電極３１を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタＴが形成される。
このように、本実施形態では、一つの薄膜トランジスタのチャネル形成領域に対して、複数のグレイン・フィルタを形成することにより、従来に比べて大きな略単結晶粒を形成することができる。特に半導体層であるシリコン膜の膜厚が３０ｎｍ乃至１５０ｎｍの場合には、電界効果移動度のみならず、Ｓ値についても良好な特性を有する薄膜トランジスタが形成可能である。
【００４４】
なお図３および図４には、薄膜トランジスタＴのチャネル形成領域２６内にグレイン・フィルタ５２が存在する場合を示したが、チャネル形成領域２６内にグレイン・フィルタ５２が存在しないよう、薄膜トランジスタＴを形成することがより好ましい。これはグレイン・フィルタ５２付近のシリコンの略単結晶粒１６ａ内には比較的多くの欠陥が存在する可能性があるため、この部分をチャネル形成領域に含まないように薄膜トランジスタＴを形成した方が、より高性能薄膜トランジスタの製造を実現することができる。また薄膜トランジスタＴのチャネル形成領域の長さ方向（電子や正孔といったキャリアの流れる方向）を、グレイン・フィルタ５２を中心とするシリコンの略単結晶粒１６ａの結晶成長方向と略並行となるように配置することが更に望ましい。これは略単結晶粒１６ａの形成時に、粒内に対応粒界と呼ばれる特殊な結晶粒界が結晶成長方向に形成され得るためである。一般に対応粒界はシリコンのバンドギャップ中にエネルギー準位を形成しないとされているが、対応粒界の前後ではシリコンの結晶方位が異なり、それに伴って結晶の周期性に乱れが存在することから、特に対応粒界を横切って電子や正孔といったキャリアが流れる場合には、薄膜トランジスタＴの電気的特性にばらつき等の影響を与え得る。よってキャリアの流れる方向であるチャネル形成領域の長さ方向と、略単結晶粒１６ａにおける結晶成長方向とを略並行になるように配置することで、前記キャリアが対応粒界を横切って流れることを防ぐことにでき、薄膜トランジスタＴの電気的特性に対する前記対応粒界の存在の影響を軽微なものとして、より安定した高性能薄膜トランジスタの製造を実現することができる。
【００４５】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００４６】
図５は、本実施形態の電気光学装置の一例である表示装置１００の接続状態を示す図である。図５に示すように、表示装置１００は、表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１５からは、発光制御線（Ｖｇｐ）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは、電流線（Ｉｄａｔａ）および電源線（Ｖｄｄ）が各画素領域に供給されている。書き込み制御線と定電流線Ｉｄａｔａを制御することにより、各画索領域に対する電流プログラムが行われ、発光制御線Ｖｇｐを制御することにより発光が制御される。ドライバ領域１１５及び１１６についても本発明のトランジスタが使用可能であり、特にドライバ領域に１１５に含まれる発光制御線（Ｖ_ｇａｐ）および書き込み制御線を選択するバッファー回路にも好適である。
【００４７】
この表示装置１００は、種々の電子機器に適用可能である。図６は、表示装置１００を適用可能な電子機器の例を示す図である。
【００４８】
図６（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明の表示装置は表示部として利用可能である。
【００４９】
図６（ｂ）はビデオカメラヘの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【００５０】
図６（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本発明の表示装置１００を備えている。このように本発明の表示装置は、表示部として利用可能である。
【００５１】
図６（ｄ）はヘッドマウントディスプレイヘの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本発明の表示装置１００を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【００５２】
図６（ｅ）はリア型プロジェクターヘの適用例であり、当該プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明の表示装置１００を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【００５３】
図６（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は、筐体２８２に光学系２８１および本発明の表示装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の表示装置は画像表示瀕として利用可能である。
【００５４】
本発明のトランジスタを使用した表示装置１００は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、略単結晶粒を用いて薄膜トランジスタの形成する際に、前記略単結晶粒の結申成長の起点部であるグレイン・フィルタを複数配置するため、各々の略単結晶粒が成長する際に放出する凝固潜熱の影響を利用でき、半導体層の膜厚が薄くても、従来より大きな略単結晶粒を形成することが可能となる。これにより、電界効果移動度のみならず、Ｓ値についても優良な特性を有する薄膜トランジスタを形成することができる。
【図面の簡単な説明】
【図１】シリコン膜を形成する工程について説明する説明図である。
【図２】ガラス基板上に形成されるシリコンの略単結晶粒を示す断面図および平面図である。
【図３】シリコンの略単結晶粒を用いて形成される薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。
【図４】薄膜トランジスタを形成する工程を説明する説明図である。
【図５】電気光学装置の一例である表示装置の接続状態を示す図である。
【図６】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０ガラス基板
１２、２０、２８酸化シリコン膜
１４、１６シリコン膜
１６ａシリコンの略単結晶粒
１８トランジスタ領域
２２ゲート電極
２４ソース領域
２５ドレイン領域
２６チャネル形成領域
３０ソース電極
３１ドレイン電極
５２グレイン・フィルタ
１００表示装置
Ｔ薄膜トランジスタ

Claims

基板上に半導体膜が形成された半導体装置の製造方法であって、
前記基板に前記半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程と、
前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
熱処理された前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域の上にゲート絶縁膜及びゲート膜を順次形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記起点部形成工程では、前記チャネル形成領域に対して複数の起点部を形成することを特徴とする半導体装置の製造方法。
前記起点部を複数形成する起点部形成工程では、前記起点部間の距離を３μｍ乃至８μｍで、前記起点部を前記基板上の前記絶縁膜に複数形成し、前記半導体膜形成工程では、半導体膜を３０ｎｍ乃至１５０ｎｍの膜厚で形成することを掛徴とする請求項１に記載の半導体装置の製造方法。
前記起点部を複数形成する起点部形成工程では、近接する起点部間の距離を等間隔で配置することを特徴とする請求項１または２に記載の半導体装置の製造方法。
前記基板上に絶縁膜を形成する絶縁膜形成工程をさらに有し、
前記起点部は、前記絶縁膜に形成された凹部であることを特徽とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、
前記半導体膜は、前記基板に設けられた起点部を起点として形成された略単結晶粒を含んでおり、
前記薄膜トランジスタのチャネル形成領域の周囲には、複数の前記起点部が配置されてなることを特徴とする半導体装置。
前記薄膜トランジスタのチャネル領域は、前記起点部と、隣接する起点部間の中点との間に形成されることを特徴とする請求項５に記載の半導体装置。
複数の前記起点部は、起点部間の距離が３μｍ乃至８μｍで配置されてなり、前記半導体膜の膜厚が３０ｎｍ乃至１５０ｎｍであることを特徴とする請求項５または６に記載の半導体装置。
複数の前記起点部は、近接する起点部問の距離が等間隔で配置されてなることを特徴とする請求項５乃至７のいずれかに記載の半導体装置。
前記起点部は、前記基板上に形成された絶縁膜に設けられた凹部であることを特緻とする請求項５乃至８のいずれかに記載の半導体装置。
請求項５乃至９のいずれかに記載の薄膜トランジスタを表示画素の駆動素子として備える電気光学装置。
請求項１０に記載の電気光学装置を備える電子機器。