JP2004186206A - 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 - Google Patents
半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP2004186206A JP2004186206A JP2002348040A JP2002348040A JP2004186206A JP 2004186206 A JP2004186206 A JP 2004186206A JP 2002348040 A JP2002348040 A JP 2002348040A JP 2002348040 A JP2002348040 A JP 2002348040A JP 2004186206 A JP2004186206 A JP 2004186206A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor film
- starting point
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 108
- 239000013078 crystal Substances 0.000 claims abstract description 68
- 239000010409 thin film Substances 0.000 claims abstract description 61
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000002425 crystallisation Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 38
- 229910052710 silicon Inorganic materials 0.000 abstract description 38
- 239000010703 silicon Substances 0.000 abstract description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】薄膜トランジスタTは、ゲート電極22と、ソース領域24、ドレイン領域25及びチャネル形成領域26を含んでいる。チャネル形成領域の形成に用いられるシリコン膜は、結晶成長の起点部から成長した略単結晶のシリコン結晶粒からなり、チャネル形成領域26の長さ方向(図示のL方向)は前記結晶成長の起点部から放射状の方向に配置されている。これにより、シリコン結晶粒に含まれ得る対応粒界54がチャネル形成領域26の長さ方向を横切らないようにする。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、電子機器に関する。
【0002】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機EL(エレクトロルミネセンス)表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【0003】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域が単一の略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴(凹部)を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの略結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、1つの薄膜トランジスタの形成領域(特に、チャネル形成領域)を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。(例えば非特許文献1または非特許文献2参照。)
【非特許文献1】
「Single Crystal Thin Film Transistors」(IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257−258)
【非特許文献2】
「Advanced Excimer−laser Crystallization Techniques of Si Thin−Film For Location Control of Large Grain on Glass」(R.Ishihara等proc. SPIE 2001, vol.4295 p.14〜23)
【0004】
【発明が解決しようとする課題】
ところで、前記文献によって形成された略単結晶粒を詳細に調査したところ、その多くが双晶であることが本願発明者らの実験によって確認されている。双晶とは、同一物質の単結晶が複数個以上、ある対称性をもって結合している一個体のことであり、個々の結晶粒内には対応粒界と呼ばれる特殊な粒界が形成される。この対応粒界はシリコンのエネルギーバンドギャップ中に欠陥準位を形成しないとされているが、結晶性の乱れや歪みから、そこに形成する半導体装置の電気的特性に影響を与える。すなわち対応粒界を含む略単結晶粒をチャネル形成領域となるように薄膜トランジスタなどの半導体装置を形成した際、チャネル形成領域の長さ方向(電子や正孔といったキャリアが流れる方向)を横切るように対応粒界が存在した場合には、前記半導体装置の電気的特性はその影響を受け、具体的には電界効果移動度の値が低下してしまう。これは前記文献に記載の方法によって形成可能な優良な半導体装置において、特性の低下やばらつきの要因となり、安定的な製造を阻害する要因となっている。粒界の存在と半導体装置の特性ばらつきについては、「Effects of Grain−Boundaries on Excimer−Laser Crystallized Poly−Si Thin−Film Transistors」(R.Ishihara等AMLCD 2001, p.259〜260)に報告されている。
【0005】
よって本発明は、略単結晶を用いて形成する薄膜トランジスタにおいて、その電気的特性のばらつきの少ない優良な薄膜トランジスタを安定的に得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【0006】
また本発明は、電界効果移動度等の電気的特性の良い薄膜トランジスタを得ることが可能な半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板上に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に半導体膜の結晶化の際の起点となるべき起点部を形成する起点部形成工程と、起点部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、前記起点部のそれぞれを略中心とする略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含んでおり、上述したパターニング工程では、チャネル形成領域の長さ方向(チャネル長方向:電子や正孔といったキャリアが流れる方向)が前記起点部を中心とする放射状の方向となるようにトランジスタ領域が形成している。なお、本発明で使用される基板は、基板自体が絶縁性を有する絶縁基板の他、例えば絶縁性でない基板上に絶縁膜を形成して絶縁性基板としてもよい。
【0008】
本願発明では、半導体膜をパターニングする際に、前記起点部より発生する対応粒界がチャネル形成領域の長さ方向となるため、チャネル形成領域を流れるキャリアが前記対応粒界を横切ることが回避される。これにより、前記起点部から成長した略単結晶粒の内部に対応粒界が形成されていても、それによる影響が少なく、特性の良好な薄膜トランジスタを安定して得ることが可能となる。
【0009】
好ましくは、前記パターニング工程は、少なくとも前記起点部及びその近傍がチャネル形成領域に含まれないように行う。起点部を略中心に形成される結晶粒は、起点部及びその近傍において対応粒界が集中し、結晶欠陥が生じて結晶性が乱れる場合がある。したがって、前記起点部やその近傍の領域の半導体膜をチャネル形成領域に含まれないようにすることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【0010】
好ましくは、上述した起点部は、基板に形成された凹部である。これにより、結晶化の起点となるべき部分を容易に形成することが可能になる。
【0011】
好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部(開口部)には1個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した1個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜(略単結晶粒)を形成することが可能になる。
【0012】
好ましくは、熱処理は、レーザ照射によって行われる。レーザを用いることにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、YAGレーザ等の固体レーザなど、種々のものが考えられる。
【0013】
好ましくは、基板上に形成される半導体膜は、非晶質又は多晶質のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶のシリコン結晶粒を形成し、この良質なシリコン結晶粒を用いて薄膜トランジスタを形成することが可能になる。
【0014】
また、本発明は、基板上に形成された半導体膜を用いて形成され、ソース、ドレイン領域及びチャネル形成領域を有する薄膜トランジスタを含んで構成される半導体装置であり、半導体膜は、基板上に設けられた起点部を起点として形成された略単結晶粒を含んで形成されてなり、前記起点部は、前記薄膜トランジスタの前記チャネル形成領域以外の領域に設けられてなり、薄膜トランジスタのチャネル形成領域は、その長さ方向(チャネル長方向)が前記起点部から放射状の方向となるようにパターニングされている。なお好ましくは、起点部を中心とする放射状の方向における1の方向が、チャネル長方向と同じか、またはほぼ同じとなるように、起点部を配置することが好ましい。
【0015】
略単結晶粒内に含まれる対応粒界は、前記起点部から放射状に形成されるため、半導体装置のチャネル形成領域を、チャネル長方向と対応粒界が伸びる方向とほぼ同じ方向となるようにパターニングすることにより、対応粒界がチャネル形成領域のチャネル長方向を横切ることを回避でき、対応粒界により半導体装置の電気的特性への影響を極力小さくすることができる。これにより、対応粒界を含む略単結晶粒を用いて半導体装置を形成する場合であっても、対応粒界の影響を極力低減することができ、優良な半導体装置を安定的に得ることが可能となる。
【0016】
好ましくは、チャネル形成領域の半導体膜は、少なくとも起点部及びその近傍のいずれかの領域を含まないようにパターニングされている。上述したように、起点部を略中心に形成される結晶粒は、起点部及びその近傍において対応粒界が集中し、結晶欠陥が生じて結晶性が乱れる場合がある。したがって、起点部及びその近傍の領域を含まないようにパターニングされた半導体膜を用いることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【0017】
好ましくは、起点部は、基板に形成された凹部であり、半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されている。これにより、凹部を略中心とした範囲に形成される略単結晶の半導体膜(略単結晶粒)を使用して薄膜トランジスタを形成することが可能になる。
【0018】
好ましくは、半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものである。これにより、良質なシリコン膜を形成し、この良質なシリコン膜を用いて薄膜トランジスタを形成することが可能になる。
【0019】
また、上述した薄膜トランジスタを用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。これにより、表示品質に優れた電気光学装置を構成することが可能となり、この電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0021】
本実施形態の製造方法は、(1)薄膜トランジスタのソース領域、ドレイン領域、およびチャネル形成領域として用いるためのシリコン膜をガラス基板上に形成する工程と、(2)形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【0022】
図1は、シリコン膜を形成する工程について説明する説明図である。図1(a)に示すように、基板としてのガラス基板10上に、酸化シリコン膜12を形成する。この酸化シリコン膜12は、例えば、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法などの成膜法によって形成することが好適である。
【0023】
次に、酸化シリコン膜12に対して凹部(以下、「グレイン・フィルタ」と称する。)52を形成する。グレイン・フィルタは、後に行う半導体膜の結晶化の際の起点となるべき起点部であり、かつ1つの結晶核のみを成長させるための穴である。このグレイン・フィルタ52は、例えば、直径50nm以上150nm以下程度、高さ750nm程度の円筒状に形成することが好適である。なお、グレイン・フィルタ52は、円筒状以外の形状(例えば、角柱状など)としてもよい。
【0024】
グレイン・フィルタ52は、例えば、グレイン・フィルタ52の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ52の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜12上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜12上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ52を形成する場合には、フォトレジスト膜を除去後、PECVD法やLPCVD法などの方法により酸化シリコン膜を堆積し、凹部の穴径を狭めることが可能である。
【0025】
次に、図1(b)に示すように、LPCVD法などの製膜法によって、酸化シリコン膜12上およびグレイン・フィルタ52内に半導体膜としての非晶質のシリコン膜14を形成する。この非晶質のシリコン膜14は、50〜300nm程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜14に代えて、多晶質のシリコン膜を形成してもよい。
【0026】
次に、図1(c)に示すように、シリコン膜14に対して熱処理としてのレーザ照射を行う。このレーザ照射は、例えば、波長308nm、パルス幅20〜30nsのXeClパルスエキシマレーザ、またはパルス幅200ns程度のXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜14の表面付近で吸収される。これは、XeClパルスエキシマレーザの波長(308nm)における非晶質シリコンの吸収係数が0.139nm−1と比較的に大きいためである。
【0027】
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜14を、グレイン・フィルタ52の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ52内の前記非溶融状態のシリコン近傍で先に始まり、シリコン膜14の表面付近、すなわち略完全溶融状態の部分へ進行する。
【0028】
レーザ照射後のグレイン・フィルタ52の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ52の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ52の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、シリコン膜14の略完全溶融状態の部分では、グレイン・フィルタ52の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図1(d)に示すように、グレイン・フィルタ52を中心としたシリコンの略単結晶粒16aが形成される。
このように形成されたシリコンの略単結晶粒16aは、多くが双晶となっている。これはグレイン・フィルタ52上部に到達する結晶粒は1つであるが、それを起点に横方向(膜面内方向)に結晶成長する際に、複数の異なる結晶方位に沿って結晶成長が起こっているためと考えられる。その結果、主にΣ3やΣ9といった対応粒界が、横方向の結晶成長の起点となるグレイン・フィルタ52の上部から放射状に形成される。
【0029】
図2は、ガラス基板10上に形成されるシリコンの略単結晶粒16aを示す平面模式図である。同図に示すように、シリコンの略単結晶粒16aは、グレイン・フィルタ52を略中心とした範囲に形成され、対応粒界54はグレイン・フィルタ52を中心に放射状に形成される。このような、対応粒界54を含む略単結晶粒16aを用いて、以下に述べるように薄膜トランジスタを形成する。
【0030】
図3は、図2に示したシリコンの略単結晶粒16aの一部をトランジスタ領域18として用いた薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。本実施形態の薄膜トランジスタTでは、グレイン・フィルタ52をトランジスタ領域18のソースまたはドレイン領域に含まれるようにし、チャネル長方向(図3のL方向)がグレイン・フィルタを中心とした放射状の方向、すなわちシリコンの略単結晶粒16aの成長方向と一致させている。これにより、グレイン・フィルタを中心に放射状に形成される結晶粒中の対応粒界は、チャネル長方向に存在し得るが、チャネル長方向を横切る方向には存在しないようにすることができる。ここでチャネル長方向に存在する対応粒界は、電子や正孔といったキャリアがそれと略平行に流れるため、トランジスタの特性に与える影響は比較的軽微である。一方、チャネル長を横切る方向に存在する対応粒界は、全てのキャリアがその結晶性の乱れにより散乱を受けるため、トランジスタの電気特性の低下やバラツキを大きくし、出力電流が大きく、電界効果移動度等の特性の良い薄膜トランジスタを安定的に実現することを阻害する。
【0031】
更に好ましくは、トランジスタ領域18は、グレイン・フィルタ52を含む結晶性に乱れを生じ易い領域がチャネル形成領域に含まれないように配置されている。具体的には、グレイン・フィルタが、チャネル形成領域より0.5μmから1μm程度離れていることが好ましい。
【0032】
なお本実施例では、グレイン・フィルタ52がソースまたはドレイン領域に含まれる場合を示したが、本願発明においてこの事は必ずしも必要ではない。
【0033】
次に、図3に示した薄膜トランジスタTを形成する工程について説明する。図4は、薄膜トランジスタTを形成する工程を説明する説明図である。同図は、図3に示すA−A′方向の断面図を示している。
【0034】
図4(a)に示すように、シリコンの略単結晶粒16aを含むシリコン膜16をパターニングし、薄膜トランジスタTの形成に不要となる部分を除去して整形する。このとき、後に形成されるシリコン膜16のチャネル形成領域26のチャネル長方向は、グレイン・フィルタ52を中心とした放射状の方向とし、チャネル形成領域26にはグレイン・フィルタ52およびその近傍の結晶性の乱れ易い部分が含まれないように配置される(図3参照)。
【0035】
次に、図4(b)に示すように、酸化シリコン膜12およびシリコン膜16の上面に、電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法等によって酸化シリコン膜20を形成する。この酸化シリコン膜20は、薄膜トランジスタのゲート絶縁膜として機能する。
【0036】
次に、図4(c)に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極22及びゲート配線膜を形成する。そして、このゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜16にソース領域24、ドレイン領域25及びチャネル形成領域26を形成する。例えば、本実施形態では、不純物元素としてリン(P)を打ち込み、その後、XeClエキシマレーザを200mJ/cm2から400mJ/cm2 程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、N型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、250〜400℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【0037】
次に、図4(d)に示すように、酸化シリコン膜20およびゲート電極22の上面に、PECVD法などの製膜法によって、500nm程度の膜厚の酸化シリコン膜28を形成する。次に、酸化シリコン膜20、28を貫通してソース領域24及びドレイン領域25のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極30及びドレイン電極31を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタTが形成される。
【0038】
このように、本実施形態では、シリコン膜16をパターニングする際に、チャネル長方向がグレイン・フィルタ52を中心とする放射状の方向と一致するように配置することにより、シリコンの略単結晶粒16a内にΣ3やΣ9といった対応粒界が存在した場合であっても、それら対応粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。また、グレイン・フィルタ52及びその近傍の領域のシリコン膜をチャネル形成領域26に含まれないように配置しているので、チャネル形成領域26に結晶性の劣るシリコン膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【0039】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機EL表示装置の駆動素子として利用することができる。
【0040】
図5は、本実施形態の電気光学装置の一例である表示装置100の接続状態を示す図である。図5に示すように、表示装置100は、表示領域111内に画素領域112を配置して構成される。画素領域112は有機EL発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域115からは、発光制御線(Vgp)および書き込み制御線が各画素領域に供給されている。ドライバ領域116からは、電流線(Idata)および電源線(Vdd)が各画素領域に供給されている。書き込み制御線と定電流線Idataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Vgpを制御することにより発光が制御される。ドライバ領域115及び116についても本発明のトランジスタが使用可能であり、特にドライバ領域に115に含まれる発光制御線(Vg a p)および書き込み制御線を選択するバッファー回路にも好適である。
【0041】
この表示装置100は、種々の電子機器に適用可能である。図6は、表示装置100を適用可能な電子機器の例を示す図である。
【0042】
図6(a)は携帯電話への適用例であり、当該携帯電話230は、アンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の表示装置100を備えている。このように本発明の表示装置は表示部として利用可能である。
【0043】
図6(b)はビデオカメラへの適用例であり、当該ビデオカメラ240は、受像部241、操作部242、音声入力部243、および本発明の表示装置100を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【0044】
図6(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250は、カメラ部251、操作部252、および本発明の表示装置100を備えている。このように本発明の表示装置は、表示部として利用可能である。
【0045】
図6(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260は、バンド261、光学系収納部262および本発明の表示装置100を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【0046】
図6(e)はリア型プロジェクターへの適用例であり、当該プロジェクター270は、筐体271に、光源272、合成光学系273、ミラー274、275、スクリ3ーン276、および本発明の表示装置100を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【0047】
図6(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は、筐体282に光学系281および本発明の表示装置100を備え、画像をスクリーン283に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【0048】
本発明のトランジスタを使用した表示装置100は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機EL表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【0049】
【発明の効果】
以上説明したように、本発明によれば、薄膜トランジスタの形成に用いる半導体膜をパターニングする際に、チャネル形成領域の長さ方向が、結晶成長の起点部であるグレイン・フィルタを中心とした放射状の方向になるように配置するので、略単結晶粒内に存在し得る対応粒界がチャネル形成領域の長さ方向を横切るように含まれることを回避することが可能となる。これにより、略単結晶粒内に対応粒界が存在する場合であっても、その影響が少なく、特性の良い薄膜トランジスタを安定的に得ることが可能となる。
【図面の簡単な説明】
【図1】シリコン膜を形成する工程について説明する説明図である。
【図2】ガラス基板上に形成されるシリコンの略単結晶粒を示す平面図である。
【図3】シリコンの略単結晶粒を用いて形成される薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。
【図4】薄膜トランジスタを形成する工程を説明する説明図である。
【図5】電気光学装置の一例である表示装置の接続状態を示す図である。
【図6】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
10 ガラス基板
12、20、28 酸化シリコン膜
14、16 シリコン膜
16a シリコンの略単結晶粒
18 トランジスタ領域
22 ゲート電極
24 ソース領域
25 ドレイン領域
26 チャネル形成領域
30 ソース電極
31 ドレイン電極
52 グレイン・フィルタ
54 対応粒界
100 表示装置
T 薄膜トランジスタ
Claims (12)
- 基板上に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記基板上に前記半導体膜の結晶化の際の起点となるべき起点部を形成する起点部形成工程と、
前記起点部が形成された前記基板上に前記半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記パターニング工程では、前記チャネル形成領域の長さ方向が、前記起点部を中心とする放射状の方向となるようにトランジスタ領域を形成することを特徴とする半導体装置の製造方法。 - 前記パターニング工程では、前記略単結晶粒の前記起点部が前記チャネル形成領域に含まれないようにトランジスタ領域を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記起点部は、前記基板に形成された凹部であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記熱処理は、前記凹部内の前記半導体膜が非溶融状態となり、他の部分が溶融する条件で行われることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記熱処理工程は、レーザ照射によって行われることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
- 前記半導体膜は、非晶質又は多晶質のシリコン膜であることを特徴とする請求項1乃至5のいずれかに記載の半導体装置の製造方法。
- 基板上に形成された半導体膜を用いて形成され、ソース、ドレイン領域及びチャネル形成領域を有する薄膜トランジスタを含んで構成される半導体装置であって、
前記半導体膜は、前記基板上に設けられた起点部を起点として形成された略単結晶粒を含んでなり、
前記起点部は、前記薄膜トランジスタの前記チャネル形成領域の長さ方向が、前記起点部を中心とする放射状の方向となるように配置されてなることを特徴とする半導体装置。 - 前記チャネル形成領域の半導体膜は、更に、前記起点部及びその近傍の領域を含まないようにパターニングされていることを特徴とする請求項7に記載の半導体装置。
- 前記起点部は、前記基板に形成された凹部であり、
前記半導体膜は、前記凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されることを特徴とする請求項7又は8に記載の半導体装置。 - 前記半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものであることを特徴とする請求項7乃至9のいずれかに記載の半導体装置。
- 請求項7乃至10のいずれかに記載の薄膜トランジスタを表示画素の駆動素子として備えることを特徴とする電気光学装置。
- 請求項11に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348040A JP2004186206A (ja) | 2002-11-29 | 2002-11-29 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348040A JP2004186206A (ja) | 2002-11-29 | 2002-11-29 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004186206A true JP2004186206A (ja) | 2004-07-02 |
Family
ID=32751065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002348040A Pending JP2004186206A (ja) | 2002-11-29 | 2002-11-29 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004186206A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863621B2 (en) | 2005-09-07 | 2011-01-04 | Samsung Mobile Display Co., Ltd. | Thin film transistor |
-
2002
- 2002-11-29 JP JP2002348040A patent/JP2004186206A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863621B2 (en) | 2005-09-07 | 2011-01-04 | Samsung Mobile Display Co., Ltd. | Thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
JP4900756B2 (ja) | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 | |
KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
JP2003197526A (ja) | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 | |
US7148511B2 (en) | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate | |
JP2006332314A (ja) | 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法 | |
US7148095B2 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP4310615B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2004134581A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP2003289040A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2004186207A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2003289040A5 (ja) | ||
JP4655448B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2004228160A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
JP2006086436A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
JP2004200538A (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
JP4155039B2 (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
JP4539041B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2005303052A (ja) | 半導体装置の製造方法 | |
JP2004228161A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041018 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |