JP2003289040A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003289040A5 JP2003289040A5 JP2002091574A JP2002091574A JP2003289040A5 JP 2003289040 A5 JP2003289040 A5 JP 2003289040A5 JP 2002091574 A JP2002091574 A JP 2002091574A JP 2002091574 A JP2002091574 A JP 2002091574A JP 2003289040 A5 JP2003289040 A5 JP 2003289040A5
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【書類名】 明細書
【発明の名称】 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
【特許請求の範囲】
【請求項1】
絶縁基板上に形成された薄膜回路を含む半導体装置の製造方法であって、
前記絶縁基板上に半導体膜の結晶化の際の起点となるべき起点部を形成する工程と、
前記起点部が形成された前記絶縁基板上に前記半導体膜を形成する工程と、
前記半導体膜を熱処理によって結晶化させる工程と、を含み、
前記起点部は前記薄膜回路を構成する複数の薄膜素子を形成すべき前記絶縁基板上の各配置位置に対応して配置される、半導体装置の製造方法。
【請求項2】
前記起点部は、前記絶縁基板に形成された凹部である、請求項1に記載の半導体装置の製造方法。
【請求項3】
前記熱処理は、前記起点部に非溶融状態の半導体膜が残り、他の部分が溶融する条件で行われる、請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記半導体膜は、非晶質又は多晶質のシリコン膜である、請求項1乃至3のいずれかに記載の半導体装置。
【請求項5】
前記熱処理は、レーザ照射によって行われる、請求項1乃至4のいずれかに記載の半導体装置の製造方法。
【請求項6】
前記薄膜素子は、薄膜トランジスタを含む、請求項1乃至5のいずれかに記載の半導体装置の製造方法。
【請求項7】
前記起点部は、前記薄膜トランジスタのチャネル領域のドレイン側寄りの位置に配置される、請求項6に記載の半導体装置の製造方法。
【請求項8】
絶縁基板上に形成された薄膜回路を含む半導体装置であって、
前記薄膜回路を構成する薄膜素子は、この薄膜素子の配置位置から広がって結晶化した、少なくとも前記薄膜素子に相当する大きさの結晶粒の半導体膜を用いて形成され、
前記半導体膜は、前記薄膜素子の配置位置に前記半導体膜の結晶化の起点となるべき部分が形成された絶縁基板上に形成されている、半導体装置。
【請求項9】
前記絶縁基板上の前記半導体膜の結晶化の起点となるべき部分は、前記絶縁基板に形成された凹部であり、
前記半導体膜は、前記凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成される、請求項8に記載の半導体装置。
【請求項10】
前記半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものである、請求項9に記載の半導体装置。
【請求項11】
前記薄膜素子は、薄膜トランジスタであり、この薄膜トランジスタは、前記凹部の位置が前記チャネル領域のドレイン側寄りに配置される、請求項9又は10に記載の半導体装置。
【請求項12】
請求項8乃至11のいずれかに記載の半導体装置を備えた電気光学装置。
【請求項13】
前記電気光学装置は、液晶表示装置、有機エレクトロルミネセンス表示装置を含む、請求項12に記載の電気光学装置。
【請求項14】
請求項13に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【産業上の利用分野】
【0001】
本発明は、半導体装置の製造方法及びこの方法を用いて製造される半導体装置、電気光学装置、電子機器に関する。
【従来の技術】
【0002】
電気光学装置、例えば、液晶表示装置や有機EL(エレクトロルミネッセンス)表示装置などにおいては、半導体素子(薄膜素子)としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどが行われる。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル領域等の活性領域が形成されている。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【発明が解決しようとする課題】
【0003】
ところで、電気光学装置等に用いる薄膜回路を構成する薄膜トランジスタを形成する場合などにおいては、比較的に大きな基板(例えば、ガラス基板)の上にシリコン膜を形成する必要がある。しかしながら、固相成長法や、レーザ照射等によるアニール処理によってシリコン膜の結晶性を改善するアニール法などの従来の方法によってシリコン膜を形成した場合には、基板上に形成されるシリコン膜には多数の結晶粒界が存在することになる。
【0004】
これらの結晶粒界は、基板上に無秩序に存在するため、薄膜トランジスタの形成領域(特に、チャネル領域の形成領域)に入り込む場合がある。結晶粒界を含む領域に形成された薄膜トランジスタは、結晶粒界を含まない領域に形成されたものに比べてその特性が劣ることになるため、結晶粒界を含む領域に形成される薄膜トランジスタと、結晶粒界を含まない領域に形成される薄膜トランジスタとの間で特性にばらつきが生じることになる。このような複数の薄膜トランジスタ間の特性のばらつきは、これらの薄膜トランジスタによって構成される薄膜回路を用いた電気光学装置等の表示品質の低下を招く。
【0005】
よって、本発明は、半導体装置を構成する各半導体素子の特性を向上させるとともに、特性のばらつきを抑制することが可能な半導体装置の製造方法を提供することを目的とする。
また、本発明は、半導体装置を構成する各半導体素子の特性を向上させるとともに、特性のばらつきを抑制することが可能な半導体装置を提供することを目的とする。
また、本発明は、表示品質の良好な電気光学装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するために、本発明の半導体装置の製造方法は、絶縁基板上に形成された薄膜回路を含む半導体装置の製造方法であって、絶縁基板上に半導体膜の結晶化の際の起点となるべき起点部を形成する工程と、起点部が形成された絶縁基板上に半導体膜を形成する工程と、半導体膜を熱処理によって結晶化させる工程と、を含み、薄膜回路を構成する複数の薄膜素子を形成すべき絶縁基板上の各配置位置に対応して起点部を配置している。
【0007】
基板上における各薄膜素子の配置位置を考慮し、複数の薄膜素子のそれぞれに対応する絶縁基板上の各配置位置において、半導体膜の結晶化を行っているので、各薄膜素子の配置位置に対して個別的に形成される結晶粒と薄膜素子とを一対一に対応させること、すなわち、1つの薄膜素子を1つの結晶粒を用いて形成することが可能になる。これにより、個々の薄膜素子に結晶粒界が含まれないようにすることができるので、半導体装置を構成する各薄膜素子の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜素子の間の特性差を回避することができるので、半導体装置を構成する各薄膜素子の特性のばらつきを抑制することが可能となる。
【0008】
好ましくは、起点部は、絶縁基板に形成された凹部である。これにより、結晶化の起点となるべき位置を容易に形成することが可能になる。
【0009】
好ましくは、半導体膜の結晶化のための熱処理は、起点部に非溶融の半導体膜が残り、他の部分が溶融する条件で行われる。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部等の底部から始まって上部へ進行する。このとき、凹部等の寸法を適宜設定しておくことにより、凹部等の上部には1個の結晶粒のみが到達するようになる。そして、半導体膜の溶融状態の部分では、凹部等の上部に到達した1個の結晶粒を核として結晶化が行われるようになるので、凹部等を略中心とした範囲に粒径の大きな結晶粒を形成することが可能になる。この大きな結晶粒を用いて各薄膜素子を形成することが可能となるので、非晶質又は多晶質の半導体膜を用いて形成した場合に比べて特性を格段に向上させることが可能になる。
【0010】
好ましくは、絶縁基板上に形成される半導体膜は、非晶質又は多晶質のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶状態のシリコン膜を形成し、この良質なシリコン膜を用いて薄膜素子を形成することが可能になる。
【0011】
好ましくは、熱処理は、レーザ照射によって行われる。レーザを用いることにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。例えば、非晶質又は多晶質のシリコン膜を半導体膜として用いた場合には、XeClパルスエキシマレーザを用いることが好適である。これは、XeClパルスエキシマレーザの波長(308nm)における非晶質シリコンおよび多晶質シリコンの吸収係数が大きいので、レーザを効率よく吸収させて半導体膜を溶融することが可能になるためである。
【0012】
好ましくは、薄膜素子は、薄膜トランジスタを含む。これにより、特性が良好であり、かつ特性のばらつきも少ない薄膜トランジスタを得ることができる。
【0013】
また、薄膜素子として薄膜トランジスタを形成する場合には、上述した起点部を薄膜トランジスタのチャネル領域のドレイン側寄りの位置に配置するようにしてもよい。起点部をチャネル領域のドレイン側寄りの位置に配置して薄膜トランジスタを形成した場合には、ドレイン領域とチャネル領域の境界近傍における電界を緩和し、ホットキャリア効果を抑制することが可能となる。
【0014】
具体的には、結晶化を行う際の起点となっている起点部の近傍に形成される半導体膜は、それ以外の部分に比較して結晶性が劣り、これに起因して移動度などの電気的特性が劣ると考えられる。そこで、この起点部近傍の電気的特性が劣る部分を利用し、この部分がドレイン領域の近傍となるように薄膜トランジスタを形成することにより、チャネル領域とドレイン領域の境界付近における電界を緩和することができる。特に、一般的な薄膜トランジスタの製造工程において、ゲート電極の形成位置を適切に制御する以外には、特段の処理を追加することなく、ホットキャリア効果を抑制する構造を有する薄膜トランジスタを形成することが可能になる。
【0015】
また、本発明の半導体装置は、絶縁基板上に形成された薄膜回路を含む半導体装置であって、薄膜回路を構成する薄膜素子は、この薄膜素子の配置位置から広がって結晶化した、少なくとも薄膜素子に相当する大きさの結晶粒の半導体膜を用いて形成され、半導体膜は、薄膜素子の配置位置に半導体膜の結晶化の起点となるべき部分が形成された絶縁基板上に形成されている。薄膜素子の配置位置のそれぞれに対応して、少なくとも薄膜素子に相当する大きさの結晶粒の半導体膜を形成しているので、1つの薄膜素子が1つの結晶粒を用いて形成されることになる。これにより、個々の薄膜素子に結晶粒界が含まれないようにすることができるので、半導体装置を構成する各薄膜素子の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜素子の間の特性差を回避することができるので、半導体装置を構成する各薄膜素子の特性のばらつきを抑制することが可能となる。
【0016】
好ましくは、絶縁基板上の半導体膜の結晶化の起点となるべき部分は、絶縁基板に形成された凹部であり、半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成される。これにより、凹部を略中心とした範囲に形成される結晶性の良い半導体膜を用いて各薄膜素子を形成することが可能となり、薄膜素子の特性を向上させることが可能になる。
【0017】
好ましくは、半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものである。これにより、結晶性の良いシリコン膜を形成し、この良質なシリコン膜を用いて薄膜素子を形成することが可能になる。
【0018】
また、薄膜素子が薄膜トランジスタである場合に、この薄膜トランジスタは、上述した凹部の位置がチャネル領域のドレイン側寄りに配置されるようにしてもよい。凹部の位置がチャネル領域のドレイン側寄りに配置した場合には、チャネル領域とドレイン領域の境界近傍におけるホットキャリア効果を抑制することが可能となる。
【0019】
好ましくは、上述した半導体装置を用いて電気光学装置を構成する。これにより、表示品質の良好な電気光学装置(液晶表示装置、有機エレクトロルミネセンス表示装置など)を構成することが可能になる。また、この電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【発明の実施の形態】
【0020】
以下、本発明の実施の形態について図面を参照して説明する。
【0021】
図1は、本実施形態の薄膜トランジスタについて説明する説明図である。図1(a)は、本実施形態の薄膜トランジスタについて、主にゲート電極と活性領域(ソース領域、ドレイン領域、チャネル領域)の位置関係に着目し、それ以外の構成については省略して示した平面図である。
【0022】
本実施形態の薄膜トランジスタ1は、絶縁基板(例えば、ガラス基板)上に形成されるものであり、図1(a)に示すようにゲート電極22と、活性領域としてのソース領域24、ドレイン領域25及びチャネル領域26を含んでいる。この薄膜トランジスタ1は、ガラス基板上に設けられた凹部(以後、「グレイン・フィルタ」と称する。)112を起点として結晶成長を行い、グレイン・フィルタ112をほぼ中心として領域114内に形成された略単結晶状態のシリコンの結晶粒を用いて製造される。領域114は、1個のグレイン・フィルタ112をほぼ中心として形成される略単結晶のシリコンの結晶粒の範囲を示している。このシリコン膜をパターニングし、所要のソース、ドレイン、チャネル領域の膜を形成している。
【0023】
また、図1(a)に示すように、薄膜トランジスタ1は、グレイン・フィルタ112の位置が、ドレイン領域25とチャネル領域26の境界近傍となるように、ドレイン領域25及びチャネル領域26が形成されている。薄膜トランジスタ1の製造方法の詳細については後述する。
【0024】
図1(b)は、複数の薄膜トランジスタ1から構成される薄膜回路100を部分的に示している。同図に示すように、本実施形態では、薄膜回路100を構成する複数の薄膜トランジスタ1の各々が形成されるべき位置に対応して、複数のグレイン・フィルタ112を形成し、薄膜トランジスタの配置位置から結晶成長を行っている。また、各々のグレイン・フィルタ112を用いて、各薄膜トランジスタ1に所要面積の略単結晶のシリコン膜を形成している。
【0025】
現状では、グレイン・フィルタ112を起点とした結晶化を行うことにより得られる結晶粒(領域114で示される範囲の結晶粒)の粒径は5μm程度の大きさであり、一般に用いられる薄膜トランジスタと同程度の大きさとなっている。したがって、図1に示すように、各薄膜トランジスタ1の配置位置に対して個別にグレイン・フィルタ112を設けることにより、略単結晶のシリコン膜を用いてチャネル領域等が形成された薄膜トランジスタを実現することが可能となる。
【0026】
次に、上述した薄膜トランジスタ1を製造する方法について詳細に説明する。
【0027】
図2は、略単結晶のシリコン膜を形成する工程を説明する説明図である。図2に示す断面図は、上述した図1(a)に示すA−A′方向の断面に対応している。
【0028】
まず、図2(a)に示すように、ガラス基板10上に酸化シリコン膜12を形成する。この酸化シリコン膜12は、例えば、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法などの成膜法によって形成することが好適である。
【0029】
次に、酸化シリコン膜12の面内の所定位置、具体的には、薄膜トランジスタ1を形成すべき各位置にグレイン・フィルタ112を形成する。このグレイン・フィルタ112は、例えば、グレイン・フィルタ112の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜12上に形成し、このフォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜12上のフォトレジスト膜を除去することによって形成することができる。グレイン・フィルタ112は、例えば、直径50〜500nm程度、高さ750nm程度の円筒状に形成することが好適である。なお、グレイン・フィルタ112は、円筒状以外の形状(例えば、角柱状、角錐状など)としてもよい。
【0030】
次に、図2(b)に示すように、LPCVD法などの製膜法によって、酸化シリコン膜12上およびグレイン・フィルタ112内に非晶質のシリコン膜14を形成する。このシリコン膜14は、50〜300nm程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜14に代えて、多晶質のシリコン膜を形成してもよい。
【0031】
次に、図2(c)に示すように、シリコン膜14に対してレーザ照射を行う。このレーザ照射は、例えば、波長308nm、パルス幅20〜30nsのXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜14の表面付近で吸収される。これは、XeClパルスエキシマレーザの波長(308nm)における非晶質シリコンの吸収係数が0.139nm-1と比較的に大きいためである。
【0032】
また、ガラス基板10に対するレーザ照射は、用いるレーザ照射用の装置の能力(照射可能面積)に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ112とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ112を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、1回のレーザ照射によって全てのグレイン・フィルタ112を含む範囲に対するレーザ照射を行ってもよい。
【0033】
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜14を、グレイン・フィルタ112内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ112の底部近傍で先に始まり、シリコン膜14の表面付近、すなわち略完全溶融状態の部分へ進行する。
【0034】
グレイン・フィルタ112の底部では、いくつかの結晶粒が発生する。このとき、グレイン・フィルタ112の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ112の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、シリコン膜14の略完全溶融状態の部分では、グレイン・フィルタ112の上部に到達した1個の結晶粒を核として結晶成長が進行するようになり、図2(d)に示すように、グレイン・フィルタ112を中心とした略単結晶状態のシリコン膜16が形成される。
【0035】
このようにして得られたシリコン膜16をパターニングし、薄膜トランジスタの活性領域(ソース/ドレイン領域、チャネル領域)に用いることにより、オフ電流が少なく移動度の大きい薄膜トランジスタを形成することができる。次に、略単結晶状態のシリコン膜16を用いて薄膜トランジスタを形成する方法について説明する。
【0036】
図3は、薄膜トランジスタ1を形成する工程を説明する説明図である。図3に示す断面図は、上述した図1(a)に示すA−A′方向の断面に対応している。
【0037】
図3(a)に示すように、シリコン膜16をパターニングし、薄膜トランジスタ1の形成に不要となる部分を除去して整形する。パターニング後のシリコン膜16は、薄膜トランジスタの活性領域の形成に用いられる。
【0038】
次に、図3(b)に示すように、酸化シリコン膜12およびシリコン膜16の上面に、電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法によって酸化シリコン膜20を形成する。この酸化シリコン膜20は、薄膜トランジスタのゲート絶縁膜として機能する。
【0039】
次に、図3(c)に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極22を形成する。そして、このゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜16にソース領域24、ドレイン領域25及びチャネル領域26を形成する。例えば、本実施形態では、不純物元素としてリン(P)を打ち込み、その後、XeClエキシマレーザを400mJ/cm2 程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、N型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、250〜400℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【0040】
ところで、本実施形態では、図3(c)に示したように、ゲート電極22下の膜形状を工夫し、グレイン・フィルタ112の位置がドレイン領域25とチャネル領域26の境界近傍となるようにしている。一般的なトランジスタでは、ホットキャリア効果を抑制するために、ドレイン領域近傍に不純物濃度の低いN型領域を設けて電界集中を緩和する、いわゆる低濃度ドレイン(LDD)などの構造を採り入れている場合が多いが、本実施形態のように、ゲート電極22下の膜形状を工夫し、グレイン・フィルタ112の位置がドレイン領域25とチャネル領域26の境界近傍となるようにすることによっても、ホットキャリア効果を抑制することが可能となる。
【0041】
具体的には、グレイン・フィルタ112の内部のシリコン膜は、チャネル領域26の他の部分に比較して結晶性がよくないと考えられる。また、グレイン・フィルタ112の開口部近傍では、グレイン・フィルタ112の底部から上昇した1個の結晶核を中心として周囲へ向かって結晶成長が進むため、グレイン・フィルタ112の近傍のチャネル領域は、他の部分に比較して結晶性が劣ると考えられる。すなわち、チャネル領域26は、グレイン・フィルタ112の近傍における結晶性がそれ以外の部分における結晶性よりも劣り、これに起因して、移動度などの電気的特性が劣ると考えられる。
【0042】
そこで、本実施形態では、グレイン・フィルタ112近傍の電気的特性が劣る部分を利用し、この部分がドレイン領域25の近傍となるように薄膜トランジスタ1を形成している。これにより、チャネル領域26とドレイン領域25の境界付近における電界を緩和することが可能となる。特に、シリコン膜16を形成するために設けられるグレイン・フィルタ112を利用しているので、薄膜トランジスタ1の製造工程において、ゲート電極22の形成位置を適切に制御するだけで、他に特段の処理を追加することなく、ホットキャリア効果を抑制する構造を有する薄膜トランジスタ1を形成することが可能になる。
【0043】
次に、図3(d)に示すように、酸化シリコン膜20およびゲート電極22の上面に、PECVD法などの製膜法によって、500nm程度の膜厚の酸化シリコン膜28を形成する。
【0044】
次に、酸化シリコン膜20、28を貫通してソース領域24及びドレイン領域25のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム等の金属を埋め込むことによって、ソース電極30及びドレイン電極31を形成する。また、必要に応じて、酸化シリコン膜28を貫通してゲート電極22に至るコンタクトホールを形成し、このコンタクトホールにアルミニウム等の金属を埋め込むことによってゲート電極を形成してもよい。以上に説明した製造方法によって、本実施形態の薄膜トランジスタ1が形成される。
【0045】
このように、本実施形態では、ガラス基板10上における各薄膜トランジスタ1の形成位置を考慮し、複数の薄膜トランジスタ1のそれぞれの配置位置において、各薄膜トランジスタ1の形成範囲に相当する大結晶粒からなる略単結晶状態のシリコン膜16を個別的に形成しているので、1つの薄膜トランジスタ1が1つの結晶粒を用いて形成されるようになる。これにより、個々の薄膜トランジスタ1に結晶粒界が含まれないようにすることができるので、半導体装置を構成する各薄膜トランジスタ1の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜トランジスタ1の間の特性差を回避することができるので、半導体装置を構成する各薄膜トランジスタ1の間における特性のばらつきを抑制することが可能となる。特に、本実施形態では、各薄膜トランジスタ1が略単結晶のシリコン膜16を用いて形成されることから、電気的特性が良く、かつ特性の均一性に優れた薄膜トランジスタ1を形成することが可能になる。
【0046】
次に、本発明の薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置や有機EL表示装置などの電気光学装置において、画素をスイッチングする素子や駆動回路を構成する素子を形成する際に使用することができる。上述したように、本発明の薄膜トランジスタは、良好な特性を有するとともに特性のばらつきも少ないので、これを用いることにより、表示品質に優れた電気光学装置を構成することが可能になる。以下、このような表示装置を備えた電子機器の例について説明するが、本発明の応用は例示のものに限定されるものではない。
【0047】
〈モバイル型コンピュータ〉
まず、本発明に係る薄膜トランジスタを含む表示装置をモバイル型のパーソナルコンピュータ(情報処理装置)に適用した例について説明する。図4は、このパーソナルコンピュータの構成を示す斜視図である。同図において、パーソナルコンピュータ1100は、キーボード1102を備えた本体部1104と、上述した表示装置1106を備えた表示装置ユニットとから構成されている。
【0048】
〈携帯電話〉
次に、上述した実施形態に係る表示装置を携帯電話の表示部に適用した例について説明する。図5は、この携帯電話の構成を示す斜視図である。同図において、携帯電話1200は、複数の操作ボタン1202の他、受話口1204、送話口1206と共に上述した表示装置1208を備えるものである。
【0049】
〈ディジタルスチルカメラ〉
上述した実施形態に係る表示装置をファインダに用いたディジタルスチルカメラについて説明する。図6は、このディジタルスチルカメラの構成を示す斜視図であるが、外部機器との接続についても簡易に示すものである。通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)等の撮像素子により光電変換して撮像信号を生成する。ディジタルスチルカメラ1300のケース1302の背面には、上述した表示装置1304が設けられ、CCDによる撮像信号に基づいて表示を行う構成となっている。このため、表示装置1304は、被写体を表示するファインダとして機能する。また、ケース1302の観察側(図においては裏面側)には、光学レンズやCCD等を含んだ受光ユニットが設けられている。また、ディジタルスチルカメラ1300は、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とを備えている。そして、同図に示されるように、ビデオ信号出力端子1312にはテレビモニタ1430が、また、データ通信用の入出力端子1314にはパーソナルコンピュータ1430が、それぞれ必要に応じて接続され、更に、所定の操作によって、回路基板1310のメモリに格納された撮像信号が、テレビモニタ1330や、コンピュータ1340に出力される構成となっている。
【0050】
〈電子ブック〉
図7は、本発明に係る表示装置を用いた電子ブックの構成を示す斜視図である。同図において、符号1400は、電子ブックを示している。電子ブック1400は、ブック型のフレーム1402と、このフレーム1402に開閉可能なカバー1403とを有する。フレーム1402には、その表面に表示面を露出させた状態で表示装置1404が設けられ、更に、操作部1405が設けられている。フレーム1402の内部には、コントローラ、カウンタ、メモリなどが内蔵されている。
【0051】
なお、電子機器や情報処理装置としては、上述したパーソナルコンピュータ、携帯電話、ディジタルスチルカメラ、電子ブックの他にも、電子ペーパ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器などが挙げられる。そして、これ等の各種電子機器の表示部には、上述した表示装置が適用可能である。
【発明の効果】
【0052】
以上説明したように、本発明によれば、基板上の薄膜素子の配置位置から半導体膜の結晶成長を行う。基板上における各薄膜素子の配置位置を考慮し、複数の薄膜素子のそれぞれに対応する絶縁基板上の各配置位置において、半導体膜の結晶化が行われるので、結晶粒と薄膜素子とを一対一に対応させること、すなわち、1つの薄膜素子を1つの結晶粒を用いて形成することが可能になる。これにより、個々の薄膜素子に結晶粒界が含まれないようにすることが可能となるので、半導体装置を構成する各薄膜素子の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜素子の間の特性差を回避することが可能となるので、半導体装置を構成する各薄膜素子の特性のばらつきを抑制することが可能となる。
【図面の簡単な説明】
【0053】
【図1】
一実施形態の薄膜トランジスタについて説明する説明図である。
【図2】
略単結晶のシリコン膜を形成する工程を説明する説明図である。
【図3】
薄膜トランジスタを形成する工程を説明する説明図である。
【図4】
本発明に係る薄膜トランジスタを含む表示装置を適用したパーソナルコンピュータの構成を示す斜視図である。
【図5】
本発明に係る薄膜トランジスタを含む表示装置を適用した携帯電話の構成を示す斜視図である。
【図6】
本発明に係る薄膜トランジスタを含む表示装置を適用したディジタルスチルカメラの構成を示す斜視図である。
【図7】
本発明に係る薄膜トランジスタを含む表示装置を適用した電子ブックの構成を示す斜視図である。
【符号の説明】
【0054】
1 薄膜トランジスタ
10 ガラス基板
12、20、28 酸化シリコン膜
14、16 シリコン膜
22 ゲート電極
24 ソース領域
25 ドレイン領域
26 チャネル領域
100 薄膜回路
112 グレイン・フィルタ
【発明の名称】 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
【特許請求の範囲】
【請求項1】
絶縁基板上に形成された薄膜回路を含む半導体装置の製造方法であって、
前記絶縁基板上に半導体膜の結晶化の際の起点となるべき起点部を形成する工程と、
前記起点部が形成された前記絶縁基板上に前記半導体膜を形成する工程と、
前記半導体膜を熱処理によって結晶化させる工程と、を含み、
前記起点部は前記薄膜回路を構成する複数の薄膜素子を形成すべき前記絶縁基板上の各配置位置に対応して配置される、半導体装置の製造方法。
【請求項2】
前記起点部は、前記絶縁基板に形成された凹部である、請求項1に記載の半導体装置の製造方法。
【請求項3】
前記熱処理は、前記起点部に非溶融状態の半導体膜が残り、他の部分が溶融する条件で行われる、請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記半導体膜は、非晶質又は多晶質のシリコン膜である、請求項1乃至3のいずれかに記載の半導体装置。
【請求項5】
前記熱処理は、レーザ照射によって行われる、請求項1乃至4のいずれかに記載の半導体装置の製造方法。
【請求項6】
前記薄膜素子は、薄膜トランジスタを含む、請求項1乃至5のいずれかに記載の半導体装置の製造方法。
【請求項7】
前記起点部は、前記薄膜トランジスタのチャネル領域のドレイン側寄りの位置に配置される、請求項6に記載の半導体装置の製造方法。
【請求項8】
絶縁基板上に形成された薄膜回路を含む半導体装置であって、
前記薄膜回路を構成する薄膜素子は、この薄膜素子の配置位置から広がって結晶化した、少なくとも前記薄膜素子に相当する大きさの結晶粒の半導体膜を用いて形成され、
前記半導体膜は、前記薄膜素子の配置位置に前記半導体膜の結晶化の起点となるべき部分が形成された絶縁基板上に形成されている、半導体装置。
【請求項9】
前記絶縁基板上の前記半導体膜の結晶化の起点となるべき部分は、前記絶縁基板に形成された凹部であり、
前記半導体膜は、前記凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成される、請求項8に記載の半導体装置。
【請求項10】
前記半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものである、請求項9に記載の半導体装置。
【請求項11】
前記薄膜素子は、薄膜トランジスタであり、この薄膜トランジスタは、前記凹部の位置が前記チャネル領域のドレイン側寄りに配置される、請求項9又は10に記載の半導体装置。
【請求項12】
請求項8乃至11のいずれかに記載の半導体装置を備えた電気光学装置。
【請求項13】
前記電気光学装置は、液晶表示装置、有機エレクトロルミネセンス表示装置を含む、請求項12に記載の電気光学装置。
【請求項14】
請求項13に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【産業上の利用分野】
【0001】
本発明は、半導体装置の製造方法及びこの方法を用いて製造される半導体装置、電気光学装置、電子機器に関する。
【従来の技術】
【0002】
電気光学装置、例えば、液晶表示装置や有機EL(エレクトロルミネッセンス)表示装置などにおいては、半導体素子(薄膜素子)としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどが行われる。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル領域等の活性領域が形成されている。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【発明が解決しようとする課題】
【0003】
ところで、電気光学装置等に用いる薄膜回路を構成する薄膜トランジスタを形成する場合などにおいては、比較的に大きな基板(例えば、ガラス基板)の上にシリコン膜を形成する必要がある。しかしながら、固相成長法や、レーザ照射等によるアニール処理によってシリコン膜の結晶性を改善するアニール法などの従来の方法によってシリコン膜を形成した場合には、基板上に形成されるシリコン膜には多数の結晶粒界が存在することになる。
【0004】
これらの結晶粒界は、基板上に無秩序に存在するため、薄膜トランジスタの形成領域(特に、チャネル領域の形成領域)に入り込む場合がある。結晶粒界を含む領域に形成された薄膜トランジスタは、結晶粒界を含まない領域に形成されたものに比べてその特性が劣ることになるため、結晶粒界を含む領域に形成される薄膜トランジスタと、結晶粒界を含まない領域に形成される薄膜トランジスタとの間で特性にばらつきが生じることになる。このような複数の薄膜トランジスタ間の特性のばらつきは、これらの薄膜トランジスタによって構成される薄膜回路を用いた電気光学装置等の表示品質の低下を招く。
【0005】
よって、本発明は、半導体装置を構成する各半導体素子の特性を向上させるとともに、特性のばらつきを抑制することが可能な半導体装置の製造方法を提供することを目的とする。
また、本発明は、半導体装置を構成する各半導体素子の特性を向上させるとともに、特性のばらつきを抑制することが可能な半導体装置を提供することを目的とする。
また、本発明は、表示品質の良好な電気光学装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するために、本発明の半導体装置の製造方法は、絶縁基板上に形成された薄膜回路を含む半導体装置の製造方法であって、絶縁基板上に半導体膜の結晶化の際の起点となるべき起点部を形成する工程と、起点部が形成された絶縁基板上に半導体膜を形成する工程と、半導体膜を熱処理によって結晶化させる工程と、を含み、薄膜回路を構成する複数の薄膜素子を形成すべき絶縁基板上の各配置位置に対応して起点部を配置している。
【0007】
基板上における各薄膜素子の配置位置を考慮し、複数の薄膜素子のそれぞれに対応する絶縁基板上の各配置位置において、半導体膜の結晶化を行っているので、各薄膜素子の配置位置に対して個別的に形成される結晶粒と薄膜素子とを一対一に対応させること、すなわち、1つの薄膜素子を1つの結晶粒を用いて形成することが可能になる。これにより、個々の薄膜素子に結晶粒界が含まれないようにすることができるので、半導体装置を構成する各薄膜素子の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜素子の間の特性差を回避することができるので、半導体装置を構成する各薄膜素子の特性のばらつきを抑制することが可能となる。
【0008】
好ましくは、起点部は、絶縁基板に形成された凹部である。これにより、結晶化の起点となるべき位置を容易に形成することが可能になる。
【0009】
好ましくは、半導体膜の結晶化のための熱処理は、起点部に非溶融の半導体膜が残り、他の部分が溶融する条件で行われる。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部等の底部から始まって上部へ進行する。このとき、凹部等の寸法を適宜設定しておくことにより、凹部等の上部には1個の結晶粒のみが到達するようになる。そして、半導体膜の溶融状態の部分では、凹部等の上部に到達した1個の結晶粒を核として結晶化が行われるようになるので、凹部等を略中心とした範囲に粒径の大きな結晶粒を形成することが可能になる。この大きな結晶粒を用いて各薄膜素子を形成することが可能となるので、非晶質又は多晶質の半導体膜を用いて形成した場合に比べて特性を格段に向上させることが可能になる。
【0010】
好ましくは、絶縁基板上に形成される半導体膜は、非晶質又は多晶質のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶状態のシリコン膜を形成し、この良質なシリコン膜を用いて薄膜素子を形成することが可能になる。
【0011】
好ましくは、熱処理は、レーザ照射によって行われる。レーザを用いることにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。例えば、非晶質又は多晶質のシリコン膜を半導体膜として用いた場合には、XeClパルスエキシマレーザを用いることが好適である。これは、XeClパルスエキシマレーザの波長(308nm)における非晶質シリコンおよび多晶質シリコンの吸収係数が大きいので、レーザを効率よく吸収させて半導体膜を溶融することが可能になるためである。
【0012】
好ましくは、薄膜素子は、薄膜トランジスタを含む。これにより、特性が良好であり、かつ特性のばらつきも少ない薄膜トランジスタを得ることができる。
【0013】
また、薄膜素子として薄膜トランジスタを形成する場合には、上述した起点部を薄膜トランジスタのチャネル領域のドレイン側寄りの位置に配置するようにしてもよい。起点部をチャネル領域のドレイン側寄りの位置に配置して薄膜トランジスタを形成した場合には、ドレイン領域とチャネル領域の境界近傍における電界を緩和し、ホットキャリア効果を抑制することが可能となる。
【0014】
具体的には、結晶化を行う際の起点となっている起点部の近傍に形成される半導体膜は、それ以外の部分に比較して結晶性が劣り、これに起因して移動度などの電気的特性が劣ると考えられる。そこで、この起点部近傍の電気的特性が劣る部分を利用し、この部分がドレイン領域の近傍となるように薄膜トランジスタを形成することにより、チャネル領域とドレイン領域の境界付近における電界を緩和することができる。特に、一般的な薄膜トランジスタの製造工程において、ゲート電極の形成位置を適切に制御する以外には、特段の処理を追加することなく、ホットキャリア効果を抑制する構造を有する薄膜トランジスタを形成することが可能になる。
【0015】
また、本発明の半導体装置は、絶縁基板上に形成された薄膜回路を含む半導体装置であって、薄膜回路を構成する薄膜素子は、この薄膜素子の配置位置から広がって結晶化した、少なくとも薄膜素子に相当する大きさの結晶粒の半導体膜を用いて形成され、半導体膜は、薄膜素子の配置位置に半導体膜の結晶化の起点となるべき部分が形成された絶縁基板上に形成されている。薄膜素子の配置位置のそれぞれに対応して、少なくとも薄膜素子に相当する大きさの結晶粒の半導体膜を形成しているので、1つの薄膜素子が1つの結晶粒を用いて形成されることになる。これにより、個々の薄膜素子に結晶粒界が含まれないようにすることができるので、半導体装置を構成する各薄膜素子の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜素子の間の特性差を回避することができるので、半導体装置を構成する各薄膜素子の特性のばらつきを抑制することが可能となる。
【0016】
好ましくは、絶縁基板上の半導体膜の結晶化の起点となるべき部分は、絶縁基板に形成された凹部であり、半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成される。これにより、凹部を略中心とした範囲に形成される結晶性の良い半導体膜を用いて各薄膜素子を形成することが可能となり、薄膜素子の特性を向上させることが可能になる。
【0017】
好ましくは、半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものである。これにより、結晶性の良いシリコン膜を形成し、この良質なシリコン膜を用いて薄膜素子を形成することが可能になる。
【0018】
また、薄膜素子が薄膜トランジスタである場合に、この薄膜トランジスタは、上述した凹部の位置がチャネル領域のドレイン側寄りに配置されるようにしてもよい。凹部の位置がチャネル領域のドレイン側寄りに配置した場合には、チャネル領域とドレイン領域の境界近傍におけるホットキャリア効果を抑制することが可能となる。
【0019】
好ましくは、上述した半導体装置を用いて電気光学装置を構成する。これにより、表示品質の良好な電気光学装置(液晶表示装置、有機エレクトロルミネセンス表示装置など)を構成することが可能になる。また、この電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【発明の実施の形態】
【0020】
以下、本発明の実施の形態について図面を参照して説明する。
【0021】
図1は、本実施形態の薄膜トランジスタについて説明する説明図である。図1(a)は、本実施形態の薄膜トランジスタについて、主にゲート電極と活性領域(ソース領域、ドレイン領域、チャネル領域)の位置関係に着目し、それ以外の構成については省略して示した平面図である。
【0022】
本実施形態の薄膜トランジスタ1は、絶縁基板(例えば、ガラス基板)上に形成されるものであり、図1(a)に示すようにゲート電極22と、活性領域としてのソース領域24、ドレイン領域25及びチャネル領域26を含んでいる。この薄膜トランジスタ1は、ガラス基板上に設けられた凹部(以後、「グレイン・フィルタ」と称する。)112を起点として結晶成長を行い、グレイン・フィルタ112をほぼ中心として領域114内に形成された略単結晶状態のシリコンの結晶粒を用いて製造される。領域114は、1個のグレイン・フィルタ112をほぼ中心として形成される略単結晶のシリコンの結晶粒の範囲を示している。このシリコン膜をパターニングし、所要のソース、ドレイン、チャネル領域の膜を形成している。
【0023】
また、図1(a)に示すように、薄膜トランジスタ1は、グレイン・フィルタ112の位置が、ドレイン領域25とチャネル領域26の境界近傍となるように、ドレイン領域25及びチャネル領域26が形成されている。薄膜トランジスタ1の製造方法の詳細については後述する。
【0024】
図1(b)は、複数の薄膜トランジスタ1から構成される薄膜回路100を部分的に示している。同図に示すように、本実施形態では、薄膜回路100を構成する複数の薄膜トランジスタ1の各々が形成されるべき位置に対応して、複数のグレイン・フィルタ112を形成し、薄膜トランジスタの配置位置から結晶成長を行っている。また、各々のグレイン・フィルタ112を用いて、各薄膜トランジスタ1に所要面積の略単結晶のシリコン膜を形成している。
【0025】
現状では、グレイン・フィルタ112を起点とした結晶化を行うことにより得られる結晶粒(領域114で示される範囲の結晶粒)の粒径は5μm程度の大きさであり、一般に用いられる薄膜トランジスタと同程度の大きさとなっている。したがって、図1に示すように、各薄膜トランジスタ1の配置位置に対して個別にグレイン・フィルタ112を設けることにより、略単結晶のシリコン膜を用いてチャネル領域等が形成された薄膜トランジスタを実現することが可能となる。
【0026】
次に、上述した薄膜トランジスタ1を製造する方法について詳細に説明する。
【0027】
図2は、略単結晶のシリコン膜を形成する工程を説明する説明図である。図2に示す断面図は、上述した図1(a)に示すA−A′方向の断面に対応している。
【0028】
まず、図2(a)に示すように、ガラス基板10上に酸化シリコン膜12を形成する。この酸化シリコン膜12は、例えば、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法などの成膜法によって形成することが好適である。
【0029】
次に、酸化シリコン膜12の面内の所定位置、具体的には、薄膜トランジスタ1を形成すべき各位置にグレイン・フィルタ112を形成する。このグレイン・フィルタ112は、例えば、グレイン・フィルタ112の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜12上に形成し、このフォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜12上のフォトレジスト膜を除去することによって形成することができる。グレイン・フィルタ112は、例えば、直径50〜500nm程度、高さ750nm程度の円筒状に形成することが好適である。なお、グレイン・フィルタ112は、円筒状以外の形状(例えば、角柱状、角錐状など)としてもよい。
【0030】
次に、図2(b)に示すように、LPCVD法などの製膜法によって、酸化シリコン膜12上およびグレイン・フィルタ112内に非晶質のシリコン膜14を形成する。このシリコン膜14は、50〜300nm程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜14に代えて、多晶質のシリコン膜を形成してもよい。
【0031】
次に、図2(c)に示すように、シリコン膜14に対してレーザ照射を行う。このレーザ照射は、例えば、波長308nm、パルス幅20〜30nsのXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜14の表面付近で吸収される。これは、XeClパルスエキシマレーザの波長(308nm)における非晶質シリコンの吸収係数が0.139nm-1と比較的に大きいためである。
【0032】
また、ガラス基板10に対するレーザ照射は、用いるレーザ照射用の装置の能力(照射可能面積)に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ112とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ112を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、1回のレーザ照射によって全てのグレイン・フィルタ112を含む範囲に対するレーザ照射を行ってもよい。
【0033】
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜14を、グレイン・フィルタ112内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ112の底部近傍で先に始まり、シリコン膜14の表面付近、すなわち略完全溶融状態の部分へ進行する。
【0034】
グレイン・フィルタ112の底部では、いくつかの結晶粒が発生する。このとき、グレイン・フィルタ112の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ112の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、シリコン膜14の略完全溶融状態の部分では、グレイン・フィルタ112の上部に到達した1個の結晶粒を核として結晶成長が進行するようになり、図2(d)に示すように、グレイン・フィルタ112を中心とした略単結晶状態のシリコン膜16が形成される。
【0035】
このようにして得られたシリコン膜16をパターニングし、薄膜トランジスタの活性領域(ソース/ドレイン領域、チャネル領域)に用いることにより、オフ電流が少なく移動度の大きい薄膜トランジスタを形成することができる。次に、略単結晶状態のシリコン膜16を用いて薄膜トランジスタを形成する方法について説明する。
【0036】
図3は、薄膜トランジスタ1を形成する工程を説明する説明図である。図3に示す断面図は、上述した図1(a)に示すA−A′方向の断面に対応している。
【0037】
図3(a)に示すように、シリコン膜16をパターニングし、薄膜トランジスタ1の形成に不要となる部分を除去して整形する。パターニング後のシリコン膜16は、薄膜トランジスタの活性領域の形成に用いられる。
【0038】
次に、図3(b)に示すように、酸化シリコン膜12およびシリコン膜16の上面に、電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法によって酸化シリコン膜20を形成する。この酸化シリコン膜20は、薄膜トランジスタのゲート絶縁膜として機能する。
【0039】
次に、図3(c)に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極22を形成する。そして、このゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜16にソース領域24、ドレイン領域25及びチャネル領域26を形成する。例えば、本実施形態では、不純物元素としてリン(P)を打ち込み、その後、XeClエキシマレーザを400mJ/cm2 程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、N型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、250〜400℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【0040】
ところで、本実施形態では、図3(c)に示したように、ゲート電極22下の膜形状を工夫し、グレイン・フィルタ112の位置がドレイン領域25とチャネル領域26の境界近傍となるようにしている。一般的なトランジスタでは、ホットキャリア効果を抑制するために、ドレイン領域近傍に不純物濃度の低いN型領域を設けて電界集中を緩和する、いわゆる低濃度ドレイン(LDD)などの構造を採り入れている場合が多いが、本実施形態のように、ゲート電極22下の膜形状を工夫し、グレイン・フィルタ112の位置がドレイン領域25とチャネル領域26の境界近傍となるようにすることによっても、ホットキャリア効果を抑制することが可能となる。
【0041】
具体的には、グレイン・フィルタ112の内部のシリコン膜は、チャネル領域26の他の部分に比較して結晶性がよくないと考えられる。また、グレイン・フィルタ112の開口部近傍では、グレイン・フィルタ112の底部から上昇した1個の結晶核を中心として周囲へ向かって結晶成長が進むため、グレイン・フィルタ112の近傍のチャネル領域は、他の部分に比較して結晶性が劣ると考えられる。すなわち、チャネル領域26は、グレイン・フィルタ112の近傍における結晶性がそれ以外の部分における結晶性よりも劣り、これに起因して、移動度などの電気的特性が劣ると考えられる。
【0042】
そこで、本実施形態では、グレイン・フィルタ112近傍の電気的特性が劣る部分を利用し、この部分がドレイン領域25の近傍となるように薄膜トランジスタ1を形成している。これにより、チャネル領域26とドレイン領域25の境界付近における電界を緩和することが可能となる。特に、シリコン膜16を形成するために設けられるグレイン・フィルタ112を利用しているので、薄膜トランジスタ1の製造工程において、ゲート電極22の形成位置を適切に制御するだけで、他に特段の処理を追加することなく、ホットキャリア効果を抑制する構造を有する薄膜トランジスタ1を形成することが可能になる。
【0043】
次に、図3(d)に示すように、酸化シリコン膜20およびゲート電極22の上面に、PECVD法などの製膜法によって、500nm程度の膜厚の酸化シリコン膜28を形成する。
【0044】
次に、酸化シリコン膜20、28を貫通してソース領域24及びドレイン領域25のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム等の金属を埋め込むことによって、ソース電極30及びドレイン電極31を形成する。また、必要に応じて、酸化シリコン膜28を貫通してゲート電極22に至るコンタクトホールを形成し、このコンタクトホールにアルミニウム等の金属を埋め込むことによってゲート電極を形成してもよい。以上に説明した製造方法によって、本実施形態の薄膜トランジスタ1が形成される。
【0045】
このように、本実施形態では、ガラス基板10上における各薄膜トランジスタ1の形成位置を考慮し、複数の薄膜トランジスタ1のそれぞれの配置位置において、各薄膜トランジスタ1の形成範囲に相当する大結晶粒からなる略単結晶状態のシリコン膜16を個別的に形成しているので、1つの薄膜トランジスタ1が1つの結晶粒を用いて形成されるようになる。これにより、個々の薄膜トランジスタ1に結晶粒界が含まれないようにすることができるので、半導体装置を構成する各薄膜トランジスタ1の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜トランジスタ1の間の特性差を回避することができるので、半導体装置を構成する各薄膜トランジスタ1の間における特性のばらつきを抑制することが可能となる。特に、本実施形態では、各薄膜トランジスタ1が略単結晶のシリコン膜16を用いて形成されることから、電気的特性が良く、かつ特性の均一性に優れた薄膜トランジスタ1を形成することが可能になる。
【0046】
次に、本発明の薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置や有機EL表示装置などの電気光学装置において、画素をスイッチングする素子や駆動回路を構成する素子を形成する際に使用することができる。上述したように、本発明の薄膜トランジスタは、良好な特性を有するとともに特性のばらつきも少ないので、これを用いることにより、表示品質に優れた電気光学装置を構成することが可能になる。以下、このような表示装置を備えた電子機器の例について説明するが、本発明の応用は例示のものに限定されるものではない。
【0047】
〈モバイル型コンピュータ〉
まず、本発明に係る薄膜トランジスタを含む表示装置をモバイル型のパーソナルコンピュータ(情報処理装置)に適用した例について説明する。図4は、このパーソナルコンピュータの構成を示す斜視図である。同図において、パーソナルコンピュータ1100は、キーボード1102を備えた本体部1104と、上述した表示装置1106を備えた表示装置ユニットとから構成されている。
【0048】
〈携帯電話〉
次に、上述した実施形態に係る表示装置を携帯電話の表示部に適用した例について説明する。図5は、この携帯電話の構成を示す斜視図である。同図において、携帯電話1200は、複数の操作ボタン1202の他、受話口1204、送話口1206と共に上述した表示装置1208を備えるものである。
【0049】
〈ディジタルスチルカメラ〉
上述した実施形態に係る表示装置をファインダに用いたディジタルスチルカメラについて説明する。図6は、このディジタルスチルカメラの構成を示す斜視図であるが、外部機器との接続についても簡易に示すものである。通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)等の撮像素子により光電変換して撮像信号を生成する。ディジタルスチルカメラ1300のケース1302の背面には、上述した表示装置1304が設けられ、CCDによる撮像信号に基づいて表示を行う構成となっている。このため、表示装置1304は、被写体を表示するファインダとして機能する。また、ケース1302の観察側(図においては裏面側)には、光学レンズやCCD等を含んだ受光ユニットが設けられている。また、ディジタルスチルカメラ1300は、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とを備えている。そして、同図に示されるように、ビデオ信号出力端子1312にはテレビモニタ1430が、また、データ通信用の入出力端子1314にはパーソナルコンピュータ1430が、それぞれ必要に応じて接続され、更に、所定の操作によって、回路基板1310のメモリに格納された撮像信号が、テレビモニタ1330や、コンピュータ1340に出力される構成となっている。
【0050】
〈電子ブック〉
図7は、本発明に係る表示装置を用いた電子ブックの構成を示す斜視図である。同図において、符号1400は、電子ブックを示している。電子ブック1400は、ブック型のフレーム1402と、このフレーム1402に開閉可能なカバー1403とを有する。フレーム1402には、その表面に表示面を露出させた状態で表示装置1404が設けられ、更に、操作部1405が設けられている。フレーム1402の内部には、コントローラ、カウンタ、メモリなどが内蔵されている。
【0051】
なお、電子機器や情報処理装置としては、上述したパーソナルコンピュータ、携帯電話、ディジタルスチルカメラ、電子ブックの他にも、電子ペーパ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器などが挙げられる。そして、これ等の各種電子機器の表示部には、上述した表示装置が適用可能である。
【発明の効果】
【0052】
以上説明したように、本発明によれば、基板上の薄膜素子の配置位置から半導体膜の結晶成長を行う。基板上における各薄膜素子の配置位置を考慮し、複数の薄膜素子のそれぞれに対応する絶縁基板上の各配置位置において、半導体膜の結晶化が行われるので、結晶粒と薄膜素子とを一対一に対応させること、すなわち、1つの薄膜素子を1つの結晶粒を用いて形成することが可能になる。これにより、個々の薄膜素子に結晶粒界が含まれないようにすることが可能となるので、半導体装置を構成する各薄膜素子の特性を向上させることが可能となる。また、結晶粒界の有無に起因する各薄膜素子の間の特性差を回避することが可能となるので、半導体装置を構成する各薄膜素子の特性のばらつきを抑制することが可能となる。
【図面の簡単な説明】
【0053】
【図1】
一実施形態の薄膜トランジスタについて説明する説明図である。
【図2】
略単結晶のシリコン膜を形成する工程を説明する説明図である。
【図3】
薄膜トランジスタを形成する工程を説明する説明図である。
【図4】
本発明に係る薄膜トランジスタを含む表示装置を適用したパーソナルコンピュータの構成を示す斜視図である。
【図5】
本発明に係る薄膜トランジスタを含む表示装置を適用した携帯電話の構成を示す斜視図である。
【図6】
本発明に係る薄膜トランジスタを含む表示装置を適用したディジタルスチルカメラの構成を示す斜視図である。
【図7】
本発明に係る薄膜トランジスタを含む表示装置を適用した電子ブックの構成を示す斜視図である。
【符号の説明】
【0054】
1 薄膜トランジスタ
10 ガラス基板
12、20、28 酸化シリコン膜
14、16 シリコン膜
22 ゲート電極
24 ソース領域
25 ドレイン領域
26 チャネル領域
100 薄膜回路
112 グレイン・フィルタ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002091574A JP3982297B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002091574A JP3982297B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003289040A JP2003289040A (ja) | 2003-10-10 |
JP2003289040A5 true JP2003289040A5 (ja) | 2005-06-09 |
JP3982297B2 JP3982297B2 (ja) | 2007-09-26 |
Family
ID=29236627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002091574A Expired - Fee Related JP3982297B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3982297B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4059095B2 (ja) | 2003-02-07 | 2008-03-12 | セイコーエプソン株式会社 | 相補型薄膜トランジスタ回路、電気光学装置、電子機器 |
JP4059104B2 (ja) | 2003-02-28 | 2008-03-12 | セイコーエプソン株式会社 | 相補型薄膜トランジスタ回路、cmosインバータ回路、電気光学装置、電子機器 |
JP2005259883A (ja) * | 2004-03-10 | 2005-09-22 | Seiko Epson Corp | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |
KR100731752B1 (ko) | 2005-09-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
-
2002
- 2002-03-28 JP JP2002091574A patent/JP3982297B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6147667A (en) | Semiconductor device | |
US7419890B2 (en) | Complementary thin film transistor circuit, electro-optical device, and electronic apparatus | |
JPH114000A (ja) | 半導体装置およびその作製方法 | |
JP4433404B2 (ja) | 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法 | |
JP4059104B2 (ja) | 相補型薄膜トランジスタ回路、cmosインバータ回路、電気光学装置、電子機器 | |
KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
US20060267020A1 (en) | Method of manufacturing a semiconductor device utilizing melt recrystallization of a semiconductor layer | |
JP2006332314A (ja) | 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法 | |
JP3982297B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2003289040A5 (ja) | ||
JP4310615B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP4281834B2 (ja) | 相補型薄膜トランジスタ回路 | |
JP4155039B2 (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
JP2007149803A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
JP2007288121A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
JP2005340466A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
JP4281833B2 (ja) | 相補型薄膜トランジスタ回路 | |
JP2005072264A (ja) | トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器 | |
JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2005303052A (ja) | 半導体装置の製造方法 | |
JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
JP2004186207A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |