JP4310615B2 - 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 - Google Patents
半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP4310615B2 JP4310615B2 JP2002297680A JP2002297680A JP4310615B2 JP 4310615 B2 JP4310615 B2 JP 4310615B2 JP 2002297680 A JP2002297680 A JP 2002297680A JP 2002297680 A JP2002297680 A JP 2002297680A JP 4310615 B2 JP4310615 B2 JP 4310615B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor film
- semiconductor device
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【産業上の利用分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、電子機器に関する。
【0002】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機EL(エレクトロルミネセンス)表示装置などにおいては、半導体素子としての薄膜トランジスタを用いて画素のスイッチングなどを行っている。
【0003】
また、薄膜トランジスタの性能を更に向上させるために、非晶質や多晶質の半導体膜よりも単結晶半導体膜により近い、大きな結晶粒からなる半導体膜を形成し、この半導体膜を使用して薄膜トランジスタを形成する技術が検討されている。例えば、基板上に微細な穴(凹部)を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大きいシリコンの結晶粒を形成する技術が特開平11−87243号公報(特許文献1)などの文献において提案されている。このような大結晶粒形成技術を用いて形成される略単結晶のシリコン膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【0004】
【特許文献1】
特開平11−87243号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上述した基板上に結晶粒の成長の起点となる起点部を多数形成して半導体膜を形成する方法では、半導体膜中に多数の起点部を含むこととなる。微細な穴を起点として結晶化を行うことにより得られる結晶粒は、穴及びその近傍領域において結晶の乱れを生じ易く、電気的特性の低下などをもたらすことになる。このため、薄膜トランジスタを形成する際には、移動度等の特性の向上や信頼性の向上を図るために、素子形状や配置を工夫するなどして、穴及びその近傍の結晶性が劣る部分を含まないようにチャネル領域を形成することが望ましいが、そのような条件では、大きなチャネル幅を有する、比較的に出力電流の大きな薄膜トランジスタを形成することは難しい。
【0006】
よって、本発明は、大粒径の結晶の起点部を含んで薄膜トランジスタを形成する場合にも、移動度等の特性が良く、信頼性も高い薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【0007】
また、本発明は、比較的に出力電流が大きく、移動度等の特性が良く、信頼性も高い薄膜トランジスタを得ることが可能な半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明は、絶縁基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、絶縁基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、起点部が形成された絶縁基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、複数の起点部のそれぞれを略中心とする複数の単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、単結晶粒の複数に渡る領域に、ソース、チャネル、ドレイン領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含んでおり、パターニング工程において、チャネル領域内に存在する起点部及びその近傍の領域の半導体膜を併せて除去するようにしている。
【0009】
起点部やその近傍の領域の半導体膜を除去することにより、複数の結晶粒に渡って薄膜トランジスタのチャネル領域(活性領域)を形成する場合にも、チャネル領域を形成する半導体膜に結晶性の劣る部分が含まれることを回避しつつ、実質的にチャネル幅を大きく取ってチャネル領域を形成することが可能となる。これにより、大粒径の結晶の起点部を含んで薄膜トランジスタを形成する場合にも、移動度等の特性が良く信頼性も高い薄膜トランジスタを得ることが可能となる。
【0010】
上述したパターニング工程において、起点部及びその近傍の当該除去領域は、チャネル領域の幅方向における除去幅がドレイン領域に近づくにつれて小さくなるように形成することが好ましい。このように、除去幅がドレイン領域に近づくにつれて小さくなるように除去領域を形成することにより、ドレイン領域とチャネル領域の境界領域(ドレイン端)の付近の面積を大きく確保することができる。これにより、ドレイン端付近における電流密度を低下させてドレイン端における電界を緩和することが可能となる。
【0011】
また、パターニング工程では、チャネル領域における単結晶粒相互の境界領域であってチャネル領域の長さ方向に存在するものを更に除去することが好ましい。チャネル領域の長さ方向(チャネル長方向)に存在する単結晶粒相互の境界、すなわち結晶粒界を含む領域を除去することにより、チャネル領域に結晶粒界が含まれることを回避しつつ、実質的にチャネル幅を大きく取ってチャネル領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。
【0012】
上述した起点部は、絶縁基板に形成された凹部として形成するとよい。これにより、結晶化の起点となるべき位置を容易に形成することが可能になる。
【0013】
上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行うとよい。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部(開口部)には1個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した1個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜を形成することが可能になる。
【0014】
上述した熱処理は、レーザ照射によって行うことが好適である。レーザを用いることにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。
【0015】
また、絶縁基板上に形成される半導体膜は、非晶質又は多晶質のシリコン膜とすることが好適である。これにより、起点部を略中心とした範囲に略単結晶のシリコン膜を形成し、この良質なシリコン膜を用いて薄膜トランジスタを形成することが可能になる。
【0016】
また、本発明の半導体装置は、絶縁基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、半導体膜は、絶縁基板上に設けられた複数の起点部を起点として形成された複数の単結晶粒を含んでおり、薄膜トランジスタのチャネル領域の半導体膜は、チャネル領域内に存在する起点部及びその近傍の領域を含まないようにパターニングされている。
【0017】
起点部及びその近傍の領域を含まないようにパターニングされた半導体膜を用いることにより、チャネル領域を形成する半導体膜に結晶性の劣る部分が含まれることを回避しつつ、実質的にチャネル幅を大きく取ってチャネル領域を形成することが可能となる。これにより、比較的に出力電流が大きく、電荷の移動度等の特性が良く、信頼性も高い薄膜トランジスタを得ることが可能となる。
【0018】
また、半導体膜の起点部及びその近傍の当該除去領域は、チャネル領域の幅方向の除去幅がドレイン領域に近いほど小さくなるように形成すると更に都合がよい。これにより、チャネル領域のドレイン端付近の面積を大きく確保してこの部分における電流密度を低下させることができるようになり、ドレイン端付近における電界を緩和することが可能となる。
【0019】
上述したチャネル領域の半導体膜は、単結晶粒同士の境界領域であってチャネル領域の長さ方向に存在するものを含まないようにパターニングされていることが望ましい。単結晶粒相互の境界、すなわち結晶粒界を含む領域であってチャネル長方向に存在するものを含まないようにパターニングされた半導体膜を用いてチャネル領域が形成されるので、チャネル領域に結晶粒界が含まれることを回避しつつ、実質的にチャネル幅を大きく取ってチャネル領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても結晶粒界の影響を極力回避することが可能となり、薄膜トランジスタの特性や信頼性を更に向上させることが可能となる。
【0020】
また上記起点部は、絶縁基板に形成された凹部であり、上記半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されていることが好ましい。これにより、凹部を略中心とした範囲に形成される略単結晶の半導体膜を使用して薄膜トランジスタを形成することが可能になる。
【0021】
上述した半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものを使用するとよい。これにより、良質なシリコン膜を形成し、この良質なシリコン膜を用いて薄膜トランジスタを形成することが可能になる。
【0022】
また、上述した薄膜トランジスタを用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。これにより、表示品質に優れた電気光学装置を構成することが可能となり、この電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0024】
本実施形態の製造方法は、(1)薄膜トランジスタのチャネル領域(活性領域)として用いるためのシリコン膜をガラス基板上に形成する工程と、(2)形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【0025】
図1及び図2は、シリコン膜を形成する工程について説明する説明図である。図1は、シリコン膜が形成されるガラス基板10の部分的な平面図を示している。また、図2は、図1に示すA−A′方向の断面に対応している。
【0026】
図1及び図2(a)に示すように、ガラス基板(絶縁基板)10上に、絶縁膜としての酸化シリコン膜12を形成する。この酸化シリコン膜12は、例えばプラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法などの各種成膜法によって形成することが好適である。
【0027】
次に、酸化シリコン膜12に、配置間隔を適宜設定し、規則的に配列されるようにして、半導体膜の結晶化の際の起点となるべき複数の起点部52を形成する。この起点部52は、1つの結晶核のみを優先的に成長させる役割を担うためのものであり、凹状に形成される。以降の説明では、この起点部(凹部)を「グレイン・フィルタ」と称することとする。本実施形態におけるグレイン・フィルタ52は、例えば、直径100nm程度、高さ750nm程度の円筒状に形成することが好適である。なお、グレイン・フィルタ52は、円筒状以外の形状(例えば角柱状など)としてもよい。
【0028】
グレイン・フィルタ52は、例えばグレイン・フィルタ52の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ52の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜12上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後酸化シリコン膜12上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ52を形成する場合には、凹部(穴部)の側壁にPECVD法などによって酸化膜を径方向に成長させることにより穴径を狭めることが可能である。
【0029】
次に図2(b)に示すように、LPCVD法などの製膜法によって酸化シリコン膜12上およびグレイン・フィルタ52内に半導体膜を形成する。本実施形態では、当該半導体膜として非晶質のシリコン膜14を形成する。この非晶質のシリコン膜14は、50〜500nm程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜14に代えて多晶質のシリコン膜を形成してもよい。
【0030】
次に図2(c)に示すように、非晶質のシリコン膜14に対して、レーザ照射による熱処理を行い、各グレイン・フィルタ52のそれぞれを略中心とする複数の単結晶粒を形成する。このレーザ照射は、例えば、波長308nm、パルス幅20〜30nsのXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜14の表面付近で吸収される。これは、XeClパルスエキシマレーザの波長(308nm)における非晶質シリコンの吸収係数が0.139nm−1と比較的に大きいためである。
【0031】
また、ガラス基板10に対するレーザ照射は、用いるレーザ照射用の装置の能力(照射可能面積)に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ52とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ52を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、1回のレーザ照射によって全てのグレイン・フィルタ52を含む範囲に対するレーザ照射を行ってもよい。
【0032】
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜14を、グレイン・フィルタ52内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ52の底部近傍で先に始まり、シリコン膜14の表面付近、すなわち略完全溶融状態の部分へ進行する。
【0033】
グレイン・フィルタ52の底部では、いくつかの結晶粒が発生する。このとき、グレイン・フィルタ52の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ52の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、シリコン膜14の略完全溶融状態の部分では、グレイン・フィルタ52の上部に到達した1個の結晶粒を核として結晶成長が進行するようになり、図2(d)に示すように、グレイン・フィルタ52を中心とした大粒径の結晶粒(略単結晶粒)からなるシリコン膜16aを規則的に配列してなるシリコン膜16が形成される。
【0034】
図3は、ガラス基板10上に形成されるシリコン膜16を示す平面図である。同図に示すように、各シリコン膜16aは、各グレイン・フィルタ52を略中心とした範囲に形成される。各シリコン膜16aの周辺部が当接する位置には、結晶粒界54が生じる。このような、シリコン膜16aを規則的に配列してなるシリコン膜16を用いて、以下に述べる比較的に面積の大きい薄膜トランジスタを形成する。
【0035】
次に、シリコン膜16を用いて薄膜トランジスタを形成する工程について説明する。
【0036】
図4は、本実施形態の薄膜トランジスタについて、主にゲート電極とトランジスタ領域(ソース領域、ドレイン領域及びチャネル領域)に着目し、それ以外の構成については省略して示した平面図である。図4に示すように、本実施形態の薄膜トランジスタは、ゲート電極22と、ソース領域24、ドレイン領域25及びチャネル領域26を含んでいる。後ほど詳細を説明するように、本実施形態では、ゲート電極22をマスクとして自己整合的にチャネル領域26を形成しており、ゲート電極22の下側にチャネル領域26が形成される。なお、図4ではチャネル領域26等の形状を分かりやすくするために、ゲート電極22を1点鎖線により示すとともに、下側に存在するチャネル領域26等を透過させて示している。
【0037】
図4に示すように、チャネル領域26は、チャネル幅方向(図示のW方向)に沿って複数のシリコン膜16aに渡って形成されている。現状では、グレイン・フィルタ52を起点とした結晶化を行うことにより得られる結晶粒の結晶粒径は5μm程度の大きさである。このため、この結晶粒径よりも大きな幅を有するチャネル領域を形成する場合は、当該チャネル領域にグレイン・フィルタ52が含まれないようにすることが困難である。したがって、本実施形態では、複数のシリコン膜16aを用いてトランジスタ領域を形成している。そして、薄膜トランジスタを形成すべくシリコン膜16をパターニングする際に、グレイン・フィルタ52を含む結晶性に乱れを生じ易い所定範囲を除去する。
【0038】
具体的には、グレイン・フィルタ52及びその近傍の領域は、図4に示すように、チャネル領域26の内部となるようにし、かつ形状が円形となるようにして除去されている。除去領域を円形とすることにより、除去領域のチャネル幅方向(W方向)の除去幅がドレイン領域25に近づくにつれて小さくなるようにすることが可能となる。このようにして除去領域を形成することにより、ドレイン領域25とチャネル領域26の境界領域(ドレイン端)の付近の面積を大きく確保することができるため、ドレイン端近傍における電流密度を低下させて、ドレイン端における電界を緩和することが可能となる。
【0039】
なお、除去領域は、円形以外の形状にすることもできる。図5は、除去領域の他の形状例を示す図である。図5に示すように、除去領域は、台形(図5(a))、菱形(図5(b))、三角形(図5(c))などの形状にすることができる。あるいは、図5に示す形状以外の種々の形状(例えば、楕円形など)にしてもよい。
【0040】
また、シリコン膜16をパターニングする際には、チャネル領域26内の結晶粒界54を含む所定範囲についても除去される。図4においては、除去領域に含まれていた結晶粒界54が点線により示されている。結晶粒界54を含む領域を除去することにより、チャネル領域26に結晶粒界54が含まれることを回避しつつ、実質的にチャネル幅を大きく取ってチャネル領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく特性の良好な薄膜トランジスタを得ることが可能となる。
【0041】
次に、薄膜トランジスタの形成工程(素子形成工程)について説明する。
【0042】
図6は、薄膜トランジスタTを形成する工程を説明する説明図である。同図は、図4に示すB−B′方向の断面図を示している。
【0043】
図6(a)に示すように、シリコン膜16をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形する。上述したように、シリコン膜16は、グレイン・フィルタ52及びその近傍の結晶性の乱れ易い領域とチャネル領域26の結晶粒界54を含む領域が除去される(図4参照)。
【0044】
次に図6(b)に示すように、酸化シリコン膜12およびシリコン膜16の上面に電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法等の製膜方法によって酸化シリコン膜20を形成する。この酸化シリコン膜20は薄膜トランジスタのゲート絶縁膜として機能する。
【0045】
次に図6(c)に示すように、スパッタリング法などの製膜方法によってタンタル、アルミニウム等の金属薄膜を形成した後にパターニングを行うことによって、ゲート電極(ゲート膜)22及びゲート配線膜を形成する。そして、このゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜16にソース領域24、ドレイン領域25及びチャネル領域26を形成する。例えば本実施形態では、不純物元素としてリン(P)を打ち込み、その後XeClエキシマレーザを400mJ/cm2 程度のエネルギー密度に調整して照射して不純物元素を活性化することによってN型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに250〜400℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【0046】
次に図6(d)に示すように、酸化シリコン膜20およびゲート電極22の上面に、PECVD法などの製膜法によって500nm程度の膜厚の酸化シリコン膜28を形成する。次に、酸化シリコン膜20、28を貫通してソース領域24及びドレイン領域25のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、その後パターニングすることによってソース電極30及びドレイン電極31を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタTが形成される。
【0047】
このように本実施形態では、グレイン・フィルタ52やその近傍の領域の半導体膜を除去しているので、複数の結晶粒16aに渡って薄膜トランジスタTのチャネル領域を形成する場合に、チャネル領域を形成する半導体膜に結晶性の劣る部分が含まれることを回避しつつ、実質的にチャネル幅を大きく取ってチャネル領域を形成することが可能となる。これにより、複数のグレイン・フィルタ52を含む範囲の半導体膜16を用いて薄膜トランジスタを形成する場合にも、移動度等の特性が良く信頼性も高い薄膜トランジスタを得ることが可能となる。
【0048】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機EL表示装置の駆動素子として利用することができる。
【0049】
図7は、本実施形態の電気光学装置の一例である表示装置100の接続状態を示す図である。図7に示すように、表示装置100は表示領域111内に画素領域112を配置して構成される。画素領域112は有機EL発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域115からは、発光制御線(Vgp)および書き込み制御線が各画素領域に供給されている。ドライバ領域116からは、電流線(Idata)および電源線(Vdd)が各画素領域に供給されている。書き込み制御線と定電流線Idataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Vgpを制御することにより発光が制御される。ドライバ領域115及び116についても本発明のトランジスタが使用可能である。
【0050】
図8は、上述した表示装置100を適用可能な電子機器の例を示す図である。
【0051】
図8(a)は携帯電話への適用例であり、当該携帯電話230は、アンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の表示装置100を備えている。このように本発明の表示装置は表示部として利用可能である。
【0052】
図8(b)はビデオカメラへの適用例であり、当該ビデオカメラ240は、受像部241、操作部242、音声入力部243、および本発明の表示装置100を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【0053】
図8(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250は、カメラ部251、操作部252、および本発明の表示装置100を備えている。このように本発明の表示装置は、表示部として利用可能である。
【0054】
図8(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260は、バンド261、光学系収納部262および本発明の表示装置100を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【0055】
図8(e)はリア型プロジェクターへの適用例であり、当該プロジェクター270は、筐体271に、光源272、合成光学系273、ミラー274、275、スクリーン276、および本発明の表示装置100を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【0056】
図8(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は、筐体282に光学系281および本発明の表示装置100を備え、画像をスクリーン283に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【0057】
また本発明のトランジスタを使用した表示装置100は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機EL表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
【図1】 シリコン膜を形成する工程について説明する説明図である。
【図2】 シリコン膜を形成する工程について説明する説明図である。
【図3】 ガラス基板上に形成されるシリコン膜を示す平面図である。
【図4】 薄膜トランジスタについて、主にゲート電極とトランジスタ領域に着目し、それ以外の構成については省略して示した平面図である。
【図5】 除去領域の他の形状例を示す図である。
【図6】 薄膜トランジスタを形成する工程を説明する説明図である。
【図7】 電気光学装置の一例である表示装置の接続状態を示す図である。
【図8】 表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
10…ガラス基板、 12、20、28…酸化シリコン膜、 14、16…シリコン膜、 16a…シリコン膜(単結晶粒)、 22…ゲート電極、 24…ソース領域、 25…ドレイン領域、 26…チャネル領域、 52…グレイン・フィルタ、 54…結晶粒界、 100…表示装置、 T…薄膜トランジスタ
Claims (14)
- 絶縁基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記絶縁基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、
前記起点部が形成された前記絶縁基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記複数の起点部のそれぞれを略中心とする複数の単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、前記単結晶粒の複数に渡る領域に、ソース、チャネル、ドレイン領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記パターニング工程は、前記チャネル領域内に存在する前記起点部及びその近傍の領域の前記半導体膜を併せて除去するようにしている、半導体装置の製造方法。 - 前記パターニング工程において、前記起点部及びその近傍の当該除去領域は、前記チャネル領域の幅方向における除去幅が前記ドレイン領域に近づくにつれて小さくなるように形成される、請求項1に記載の半導体装置の製造方法。
- 前記パターニング工程は、前記チャネル領域における前記単結晶粒相互の境界領域であって前記チャネル領域の長さ方向に存在するものを更に除去する、請求項1又は2に記載の半導体装置の製造方法。
- 前記起点部は、前記絶縁基板に形成された凹部である、請求項1乃至3のいずれかに記載の半導体装置の製造方法。
- 前記熱処理は、前記凹部内の前記半導体膜が非溶融状態となり、他の部分が溶融する条件で行われる、請求項4に記載の半導体装置の製造方法。
- 前記熱処理は、レーザ照射によって行われる、請求項1乃至5のいずれかに記載の半導体装置の製造方法。
- 前記半導体膜は、非晶質又は多晶質のシリコン膜である、請求項1乃至6のいずれかに記載の半導体装置の製造方法。
- 絶縁基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、
前記半導体膜は、前記絶縁基板上に設けられた複数の起点部のそれぞれを起点として形成された複数の単結晶粒を含んでおり、
前記薄膜トランジスタのチャネル領域の半導体膜は、前記チャネル領域内に存在する前記起点部及びその近傍の領域を含まないようにパターニングされている、半導体装置。 - 前記半導体膜の前記起点部及びその近傍の当該除去領域は、前記チャネル領域の幅方向の除去幅が前記ドレイン領域に近いほど小さくなるようにパターニングされている、請求項8に記載の半導体装置。
- 前記チャネル領域の半導体膜は、更に、前記単結晶粒同士の境界領域であって前記チャネル領域の長さ方向に存在するものを含まないようにパターニングされている、請求項8又は9に記載の半導体装置。
- 前記起点部は、前記絶縁基板に形成された凹部であり、
前記半導体膜は、前記凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成される、請求項8乃至10のいずれかに記載の半導体装置。 - 前記半導体膜は、非晶質又は多晶質のシリコン膜に熱処理を施したものである、請求項8乃至11のいずれかに記載の半導体装置。
- 請求項8乃至12のいずれかに記載の薄膜トランジスタを表示画素の駆動素子として備える、電気光学装置。
- 請求項13に記載の電気光学装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002297680A JP4310615B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002297680A JP4310615B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004134582A JP2004134582A (ja) | 2004-04-30 |
JP4310615B2 true JP4310615B2 (ja) | 2009-08-12 |
Family
ID=32287319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002297680A Expired - Fee Related JP4310615B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4310615B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100659581B1 (ko) | 2005-12-08 | 2006-12-20 | 한국전자통신연구원 | 실리콘 결정화 방법 및 상기 결정화 방법으로 제조된 박막트랜지스터 및 그 제조방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2638868B2 (ja) * | 1988-01-22 | 1997-08-06 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP3675886B2 (ja) * | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
JP3543946B2 (ja) * | 2000-04-14 | 2004-07-21 | 日本電気株式会社 | 電界効果型トランジスタ及びその製造方法 |
-
2002
- 2002-10-10 JP JP2002297680A patent/JP4310615B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004134582A (ja) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4900756B2 (ja) | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 | |
JPWO2003010804A1 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
JP4059095B2 (ja) | 相補型薄膜トランジスタ回路、電気光学装置、電子機器 | |
KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
JP4310615B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP3982297B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP4259081B2 (ja) | 半導体装置の製造方法 | |
US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JP2008060532A (ja) | 半導体装置 | |
JP4626796B2 (ja) | 電気光学装置の製造方法及び電子機器 | |
JP2006049647A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 | |
JP4247661B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
JP2003289040A5 (ja) | ||
JP4155039B2 (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
JP4655448B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2003297748A (ja) | 半導体装置の製造方法及び電気光学装置、電子機器 | |
JP4333115B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP4281834B2 (ja) | 相補型薄膜トランジスタ回路 | |
JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP4560708B2 (ja) | 半導体装置及びその製造方法 | |
JP4539041B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
JP2004356235A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、回路基板、電気光学装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |