JP4560708B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、集積回路及び電子機器に関する。

電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。

また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細孔を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、特開平１１−８７２４３号公報（特許文献１）、文献「Single Crystal Thin Film Transistors；IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258」（非特許文献１）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass；R.Ishihara et al. , proc.SPIE 2001, vol.4295 pp14-23」（非特許文献２）などに記載されている。

また更に、前記微細孔を用いる方法においても、薄膜トランジスタを微細孔上に形成するよりも、微細孔を含まないような結晶粒内の位置に薄膜トランジスタを形成する方が、優れた特性が実現できることが、例えば文献「Dependence of Single-Crystalline Si TFT Characteristics on the Channel Position in a Location-Controlled Grain」（非特許文献３）に報告されている。

これらの技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
特開平１１−８７２４３号公報 「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258 「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara et al. , proc.SPIE 2001, vol.4295, pp14-23 「Dependence of Single-Crystalline Si TFT Characteristics on the Channel Position in a Location-Controlled Grain」, Vikas Rana et al. , AM-LCD 03, pp17-20

ところで薄膜トランジスタを用いて半導体素子として用いて電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などの回路を構成する場合、その回路機能の高性能化や、製品の小型化が進むに伴って、薄膜トランジスタを用いた回路の集積度向上が要求される。しかしながら前記微細孔を用いた薄膜トランジスタの形成方法では、結晶の成長の起点となる微細孔を含まないように薄膜トランジスタを配置する必要があるため、回路設計、特に配置（レイアウト）の観点で自由度が制限され、このことは薄膜トランジスタを用いた回路の集積度向上を困難なものとさせる。

よって本発明は、微細孔を用いた薄膜トランジスタの形成において、回路設計上の自由度の制限を軽微なものとし、薄膜トランジスタの高集積化を可能とする半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、本発明は、少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、起点部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成してＮチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタを形成する素子形成工程と、を含み、
前記パターニング工程では、Ｎチャネル薄膜トランジスタを、前記起点部を含まないように前記略単結晶粒上に形成し、Ｐチャネル薄膜トランジスタを前記略単結晶粒上に形成する。

上記方法によれば、起点部を起点として半導体膜として高性能な略単結晶粒が形成されるが、Ｎチャネル薄膜トランジスタはこの起点部を含まないように形成するので、優れた特性を実現できる。またＰチャネル薄膜トランジスタでは、前記略単結晶粒内に含まれる欠陥に対して影響を受け難いため、前記略単結晶上の任意の位置に形成される。したがって、少なくともＰチャネル薄膜トランジスタについては、起点部の位置を考慮する必要なく、薄膜トランジスタを配置することが可能である。

なお、「起点部」とは結晶成長における起点であり、熱処理によって起点部から略単結晶粒の結晶が成長していく部分である。

「半導体膜」に限定はなく、例えば多結晶半導体膜やアモルファス半導体膜を含む。

「略中心」とは幾何的に中心という意味ではなく、上記したように結晶成長の起点となるがために成長直後の略単結晶粒の中程に位置することになるという意味である。

「略単結晶粒」とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものを言う。

また、「起点部」は、例えば、基板に形成された凹部である。凹部上に形成しておくと熱処理過程により凹部の底部から結晶成長が生じるからである。このとき凹部の径は、多結晶半導体の一つの粒界の径と同等か少し小さい径を有することが好ましい。

また、熱処理工程は、レーザ照射によって行われることは好ましい。レーザ照射によれば、一部の半導体膜に効率よくエネルギーを供給し、一部のみを融解させることによって略単結晶粒を成長させやすいからである。

また本発明は、基板上に形成された半導体膜を用いて形成されるＮチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタを含んで構成される半導体装置であって、半導体膜は、基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、薄膜トランジスタのうち、Ｎチャネル薄膜トランジスタは前記起点部を含まないように前記略単結晶粒上に形成され、Ｐチャネル薄膜トランジスタは前記略単結晶粒上に形成されている、半導体装置でもある。当該半導体装置は、例えば上記した半導体装置の製造方法によって製造されるものであり、Ｎチャネル薄膜トランジスタでは起点部を含まないため特性の優れた薄膜トランジスタが実現し、またＰチャネル薄膜トランジスタでは、略単結晶粒上に形成されているので、やはり特性に優れ、かつ略単結晶粒上の任意の位置に形成できるため、Ｐチャネル薄膜トランジスタの配置に対する制限が少ない。その結果、薄膜トランジスタを用いた回路設計の観点から、薄膜トランジスタの配置（レイアウト）について自由度が増し、高集積化が可能となる。

ここで、起点部は、基板に形成された凹部であることが好ましい。凹部上に形成しておくと熱処理過程により凹部の底部から結晶成長が生じるからである。このとき凹部の径は、多結晶半導体の一つの粒界の径と同等か少し小さい径を有することが好ましい。

次に本発明を実施するための好適な実施形態を、図面を参照しながら説明する。

< 第１の実施の形態 >
< 構成 >
以下、本発明の実施の形態について図面を参照して説明する。

本実施形態の製造方法は、（１）基板上に半導体膜であるシリコン膜の結晶化の起点となる微細孔を形成する工程と、（２）微細孔からシリコン結晶粒を成長・形成させる工程と、（３）前記シリコン結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。

（１）微細孔形成工程
図１（ａ）に示すように、ガラス基板１１上に下地絶縁膜としての酸化シリコン膜１２１を形成する。膜厚はたとえば200nm程度である。次に前記下地絶縁膜１２１上に第一絶縁膜１２２として酸化シリコン膜を膜厚550nmで形成する。次に前記第一絶縁膜１２２に直径1μm程度以下の孔１２３を形成する（図１(b)）。この形成手法としては、マスクを用いて前記第一絶縁膜１２２用上に塗布したフォトレジスト膜を露光、現像して、前記孔１２３の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を第一絶縁膜１２２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、前記フォトレジスト膜を除去することによって形成することができる。次に前記孔を含む前記第一絶縁膜１２２上に、第二絶縁膜１２４としての酸化シリコン膜を形成する（図１(ｃ)）。この第二絶縁膜１２４の堆積膜厚を調整することによって、前記孔１２３の直径を狭め、直径20nmから150nm程度の微細孔１２５を形成する。
これら下地絶縁膜１２１、第一絶縁膜１２２、第二絶縁膜１２４（これらの層を併せて絶縁層１２とも呼ぶ）はいずれも例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）やシラン（ＳｉＨ₄）ガスを原料として用いたＰＥＣＶＤ法により形成可能である。

（２）結晶粒形成過程
図１（ｄ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、前記第二絶縁膜１２４である酸化シリコン膜上及び前記微細孔１２５内に、半導体膜として用いる非晶質シリコン膜１３０を形成する。この非晶質シリコン膜１３０は、５０〜３００ｎｍ程度の膜厚に形成することが好適である。また、非晶質シリコン膜１３０に代えて、多結晶シリコン膜を形成してもよい。なお、これらシリコン膜１３をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜１３中の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１３のアブレーションが生じないようにするために、当該シリコン膜の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。

次に、図１（e）に示すように、前記シリコン膜１３に対してレーザ照射Ｌを行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４〜２．０Ｊ／ｃｍ² 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ^-1と比較的に大きいためである。

レーザ照射Ｌの条件を適宜に選択することにより、シリコン膜を、微細孔１２５内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これによりレーザ照射後のシリコンの結晶成長は微細孔の底部近傍で先に始まり、シリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行する。レーザ照射Ｌのエネルギーがこれよりやや強く、微細孔１２５内の底部に非溶融状態の部分が残らない場合においても、略完全溶融状態であるシリコン膜１３の表面付近と、微細孔１２５の底部との間に生じる温度差により、やはりレーザ照射後のシリコンの結晶成長は微細孔１２５の底部近傍で先に始まり、先と同様にシリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行し得る。

シリコン結晶成長の初期段階では、微細孔１２５の底部においていくつかの結晶粒が発生し得る。このとき、微細孔１２５の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔１２５の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１３の略完全溶融状態の部分では、微細孔１２５の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図３（ａ）に示すように、微細孔１２５を略中心とした大粒径のシリコン略単結晶粒１３１を規則的に配列してなるシリコン膜を形成可能となる。

ここでシリコン略単結晶粒とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものを言う。一般に不規則粒界は多くのシリコン不対電子を含むため、そこに形成する薄膜トランジスタの特性の低下や特性のばらつきの大きな要因となるが、本手法によって形成されるシリコン略単結晶粒にはそれを含まないため、この中に薄膜トランジスタを形成することで、優れた特性を有する薄膜トランジスタが実現可能となる。しかしここで、前記微細孔１２５の直径が１５０ｎｍ程度以上の大きい直径を有する微細孔である場合は、微細孔１２５底部で発生した複数の結晶粒が微細孔上部まで成長して到達し、その結果、前記微細孔１２５を略中心として形成されるシリコン結晶粒には不規則粒界を含むことになる。

なお、上述したレーザ照射Ｌによる結晶化の際に、併せてガラス基板を加熱することも好ましい。例えば、ガラス基板を載置するステージによって当該ガラス基板の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン略単結晶粒１３１の結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、当該加熱を行わない場合に比較してシリコン略単結晶粒１３１の粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるため、シリコン略単結晶粒の結晶性がより向上するという利点もある。

このように基板１１上の所望の場所に微細孔１２５を形成しておくことで、レーザ照射後には前記微細孔１２５を略中心として、比較的結晶性の優れたシリコン略単結晶粒１３１を形成することが可能となる。また本願発明者らの詳細な調査では、この結晶粒１３１内の前記微細孔１２５付近には規則粒界が多く存在するが、それ以外では特にその結晶性は優れていることが確認されている。

上述した微細孔１２５を起点とした結晶化を行うことにより得られるシリコン略単結晶粒１３１の結晶粒径は６μｍ程度の大きさである。このため、微細孔１２５を６μｍ以下の間隔で複数個配置することにより、図３（ａ）に示すように、複数のシリコン略単結晶粒１３１が互いに接するように形成することができる。

なお、このときの微細孔１２５の配置方法は問わないが、例えば図３（ａ）に示すように左右上下に等間隔に微細孔１２５を配置する方法の他に、例えば、図３（ｂ）に示すように、近接する微細孔１２５が全て等間隔になるように配置する方法などが考えられる。このように微細孔１２５を形成すると、結晶粒１３１間の粒界１３２の平面形状が略六角形となる。微細孔１２５からの結晶成長の速度がどの孔についても等しいとすれば、隣接する略単結晶粒１３１の粒界１３２は、それらの微細孔１２５から等距離の線分に沿って発生する。つまり、略単結晶粒１３１の形状は、微細孔１２５の平面配置によって図３に限定されず、種々に変わるものである。

（３）薄膜トランジスタ形成工程
次に、薄膜トランジスタＴを形成する工程について説明する。図４及び図５は、薄膜トランジスタＴを形成する工程を説明する説明図であり、図４（ａ）と図４（ｂ）は完成後の薄膜トランジスタの平面図、図５（ａ）〜図５（ｃ）は図４（ａ）に示すＢ−Ｂ’方向の断面図を示している。

このように複数のシリコン略単結晶粒１３１が並んだシリコン膜に対し、薄膜トランジスタの形成に不要となる部分を除去し整形するよう、シリコン膜のパターニングを行ってパターニングされたシリコン膜１３３Ｎおよび１３３Ｐを形成する。この時、Ｎチャネル薄膜トランジスタのチャネル形成領域１３５Ｎとなる部分には、微細孔１２５及びその近傍を含まないようにすることが望ましい。これは微細孔１２５及びその周辺は対応粒界が多く存在するため結晶性の乱れが多いことや、また微細孔１２５の内部に存在し得る不規則粒界や空隙（ボイド）等の結晶欠陥が、Ｎチャネル薄膜トランジスタのキャリアである電子の移動に大きな影響を与えるためである。これに対して、Ｐチャネル薄膜トランジスタのチャネル形成領域１３５Ｐとなる部分は、シリコン略単結晶粒１３１上であれば、微細孔１２５上やその近傍に形成してもよい。これは本願発明者の詳細な調査において、Ｐチャネル薄膜トランジスタのキャリアであるホールに対しては、シリコン略単結晶粒１３１に含まれる対応粒界及び微細孔１２５内部の結晶欠陥による影響が軽微であることが確認されたためである。これによって、図４に示すように、Ｐチャネル薄膜トランジスタのチャネル形成領域１３５Ｐとなる部分は、シリコン略単結晶粒１３１上であれば、微細孔１２５の位置を考慮することなく、自由に配置することが出来る。これは特にＮチャネル及びＰチャネルの両チャネルの薄膜トランジスタを用いるＣＭＯＳ回路の設計において、薄膜トランジスタの配置（レイアウト）の観点から大きな設計自由度を与える。

また一般にＮチャネル薄膜トランジスタに対してＰチャネル薄膜トランジスタの電流駆動能力は低いため、両者が同等の電流駆動能力を実現するためには、Ｐチャネル薄膜トランジスタはＮチャネル薄膜トランジスタに比べて、より大きなチャネル幅を有する薄膜トランジスタを形成する必要である。これに対して本願発明によれば、シリコン略単結晶粒１３１の略中心である微細孔１２５を中心にＰチャネル薄膜トランジスタを形成できるため、シリコン略単結晶粒１３１の直径程度の大きなチャネル幅を有する薄膜トランジスタを実現できるといった利点がある。図４（ｂ）の右端にあるＰチャネル薄膜トランジスタ１３３Ｐがこれに相当する。

また図４では、Ｎチャネル薄膜トランジスタとＰチャネル薄膜トランジスタを異なるシリコン略単結晶粒上に形成した場合を示したが、単一のシリコン略単結晶粒上に両チャネルの薄膜トランジスタを形成しても構わない。

次に、図５（ａ）に示すように、第二絶縁膜である酸化シリコン膜１２４（１２）及びパターニングされたシリコン膜１３３の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜１４を形成する。この酸化シリコン膜１４は、薄膜トランジスタのゲート絶縁膜として機能し、膜厚は１０ｎｍ〜１５０ｎｍ程度が好ましい。

次に、図５（ｂ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極１５及びゲート配線膜を形成する。そして、このゲート電極１５をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１３３にＮチャネル薄膜トランジスタのソース領域及びドレイン領域１３４Ｎ及びチャネル形成領域１３５Ｎ、並びにＰチャネル薄膜トランジスタのソース領域及びドレイン領域１３４Ｐ及びチャネル形成領域１３５Ｐを形成する。例えば、Ｎチャネル薄膜トランジスタでは、不純物元素としてリン（Ｐ）を打ち込み、Ｐチャネル薄膜トランジスタでは、不純物元素としてボロン（Ｂ）を打ち込み、その後、４５０℃程度の温度で熱処理を行うか、２００ｍＪ／ｃｍ²程度のエネルギーでレーザを照射することにより、不純物元素の打ち込みによって損傷したシリコン結晶粒の結晶性回復及び不純物元素の活性化を行う。

次に、図５（ｃ）に示すように、ゲート絶縁膜１４である酸化シリコン膜及びゲート電極１５の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜１６を形成する。この酸化シリコン膜１６は層間絶縁膜として機能する。次に、この層間絶縁膜１６とゲート絶縁膜１４を貫通してソース領域及びドレイン領域のそれぞれに至るコンタクトホール１６１・１６２を形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極１８１及びドレイン電極１８２を形成する。

以上に説明した製造方法によって、本実施形態の薄膜トランジスタが形成される。

次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。

図６は、本実施形態の電気光学装置の一例である表示装置１の接続状態を示す図である。図６に示すように、表示装置１は、表示領域内に画素領域Ｇを配置して構成される。画素領域Ｇは有機ＥＬ発光素子ＯＥＬＤを駆動する薄膜トランジスタＴ１〜Ｔ４を使用している。薄膜トランジスタＴ１〜Ｔ４は上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域２からは、発光制御線Ｖgp及び書き込み制御線Ｖselが各画素領域Ｇに供給されている。ドライバ領域３からは、電流線Ｉdata及び電源線Ｖddが各画素領域Ｇに供給されている。書き込み制御線Ｖselと定電流線Ｉdataを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光制御線Ｖgpを制御することにより発光が制御される。また、本実施形態の薄膜トランジスタＴ１〜Ｔ４は、ドライバ領域２及び３についても本発明のトランジスタが使用可能であり、特にドライバ領域２や３に含まれる発光制御線Ｖgp及び書き込み制御線Ｖselを選択するバッファー回路など大電流が必要とされる用途に有用である。

図７は、表示装置１を適用可能な電子機器の例を示す図である。上述した表示装置１は、種々の電子機器に適用可能である。

図７（ａ）は携帯電話への適用例であり、当該携帯電話２０は、アンテナ部２１、音声出力部２２、音声入力部２３、操作部２３４、及び本発明の表示装置１００を備えている。このように本発明の表示装置１は表示部として利用可能である。

図７（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ３０は、受像部３１、操作部３２、音声入力部３３、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、ファインダや表示部として利用可能である。

図７（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ４０は、カメラ部４１、操作部４２、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、表示部として利用可能である。

図７（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ５０は、バンド５１、光学系収納部５２及び本発明の表示装置１を備えている。このように本発明の表示パネルは画像表示源として利用可能である。

図７（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター６０は、筐体６１に、光源６２、合成光学系６３、ミラー６４、６５、スクリーン６６、及び本発明の表示装置１を備えている。このように本発明の表示装置１は画像表示源として利用可能である。

図７（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター７０は、筐体７２に光学系７１及び本発明の表示装置１を備え、画像をスクリーン７３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。

本発明のトランジスタを使用した表示装置１は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。

なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。

微細孔の形成、及びシリコン略単結晶粒を形成する工程を説明する説明図である。 シリコン略単結晶粒を形成する工程について説明する説明図である。 シリコン略単結晶粒が形成された場合に、微細孔の配置とその配置に対応して形成される略単結晶粒の形状との関係を説明する平面図である。 Ｎチャネル及びＰチャネル薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。 Ｎチャネル及びＰチャネル薄膜トランジスタを形成する工程を説明する説明図である。 電気光学装置の一例である表示装置の接続状態を示す図である。 表示装置を適用可能な電子機器の例を示す図である。

符号の説明

１１…ガラス基板、 １２（１２１、１２２、１２４）、１４、１６…酸化シリコン膜、 １２３…凹部、 １２５…微細孔、 １３…シリコン膜、 １３１…シリコン略単結晶粒、 １３２…結晶粒界、 １３３…半導体膜（トランジスタ領域）、 １３３Ｎ…半導体膜（Ｎチャネル薄膜トランジスタ領域）、 １３３Ｐ…半導体膜（Ｐチャネル薄膜トランジスタ領域）、 １５…ゲート電極、 １３４Ｎ…Ｎチャネル薄膜トランジスタのソース領域及びドレイン領域、１３４Ｐ…Ｐチャネル薄膜トランジスタのソース領域及びドレイン領域、 １３５Ｎ…Ｎチャネル薄膜トランジスタのチャネル形成領域、 １３５Ｐ…Ｐチャネル薄膜トランジスタのチャネル形成領域、 １…表示装置

Claims (5)

1. 少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
   前記基板の上に第１の半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、
   前記起点部が形成された前記基板の上に前記第１の半導体膜を形成する半導体膜形成工程と、
   前記第１の半導体膜を熱処理して前記結晶化を行い、前記複数の起点部のそれぞれを略中心とする複数の略単結晶粒を含む第２の半導体膜にする熱処理工程と、
   前記第２の半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域を含むトランジスタ領域を形成するパターニング工程と、
   前記トランジスタ領域の上にゲート絶縁膜及びゲート電極を形成してＮチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタを形成する素子形成工程と、を含み、
   前記パターニング工程及び前記素子形成工程では、前記Ｎチャネル薄膜トランジスタを、前記複数の起点部のうちの１つが前記ソース領域の下又は前記ドレイン領域の下に配置され、かつ前記チャネル形成領域の下には配置されないように前記複数の略単結晶粒のうちの１つの少なくとも一部を含んで形成し、前記Ｐチャネル薄膜トランジスタを、前記複数の起点部のうちの別の１つが前記チャネル形成領域の下に配置さるように前記複数の略単結晶粒のうちの別の１つの少なくとも一部を含んで形成する、半導体装置の製造方法。
2. 前記起点部は、前記基板に形成された凹部である、請求項１に記載の半導体装置の製造方法。
3. 前記熱処理工程は、レーザ照射によって行われる、請求項１または２のいずれかに記載の半導体装置の製造方法。
4. 基板の上に形成された半導体膜を用いて形成されるＮチャネル薄膜トランジスタ及びＰチャネル薄膜トランジスタを含んで構成される半導体装置であって、
   前記半導体膜は、前記基板の上に設けられた複数の起点部の各々を起点として形成された複数の略単結晶粒を含んでおり、
   前記複数の起点部のうちの１つが前記Ｎチャネル薄膜トランジスタのチャネル形成領域以外のソース領域の下又はドレイン領域の下に配置され、前記複数の起点部のうちの別の１つが前記Ｐチャネル薄膜トランジスタのチャネル形成領域の下に配置され、
   前記Ｎチャネル薄膜トランジスタは前記複数の略単結晶粒のうちの１つの少なくとも１部を含み、前記Ｐチャネル薄膜トランジスタは前記複数の略単結晶粒のうちの別の１つの少なくとも１部を含む、半導体装置。
5. 前記起点部は、前記基板に形成された凹部である、請求項４に記載の半導体装置。

Images