JP2004228161A - 半導体装置の製造方法、電気光学装置、及び電子機器 - Google Patents
半導体装置の製造方法、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2004228161A JP2004228161A JP2003011547A JP2003011547A JP2004228161A JP 2004228161 A JP2004228161 A JP 2004228161A JP 2003011547 A JP2003011547 A JP 2003011547A JP 2003011547 A JP2003011547 A JP 2003011547A JP 2004228161 A JP2004228161 A JP 2004228161A
- Authority
- JP
- Japan
- Prior art keywords
- film
- concave structure
- semiconductor
- semiconductor device
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】キンク効果やバイポーラ・アクションの発生を未然に防止できる半導体装置及びその製造方法の提供。
【解決手段】基板(1)上に形成された絶縁膜(2)上に凹部構造(2b)を設け、凹部構造を含む絶縁膜上に所定の厚さで非晶質珪素膜を形成し、熱処理によって非晶質珪素膜を多結晶珪素膜(3)とし、多結晶珪素膜にレーザを照射することにより凹部構造(2b)内の多結晶珪素を非溶融状態に保持しながらその他の部分の当該多結晶珪素膜を溶融状態にし、当該凹部構造内に保持された1以上の多結晶珪素を結晶核として結晶成長させて、当該凹部構造を中心とした領域に1以上の略単結晶粒から構成される単結晶珪素膜(3b)を形成し、凹部構造(2b)上に相当する位置にキャリア電極(9)が設けられた半導体膜(3c)を形成する。
【選択図】 図1
【解決手段】基板(1)上に形成された絶縁膜(2)上に凹部構造(2b)を設け、凹部構造を含む絶縁膜上に所定の厚さで非晶質珪素膜を形成し、熱処理によって非晶質珪素膜を多結晶珪素膜(3)とし、多結晶珪素膜にレーザを照射することにより凹部構造(2b)内の多結晶珪素を非溶融状態に保持しながらその他の部分の当該多結晶珪素膜を溶融状態にし、当該凹部構造内に保持された1以上の多結晶珪素を結晶核として結晶成長させて、当該凹部構造を中心とした領域に1以上の略単結晶粒から構成される単結晶珪素膜(3b)を形成し、凹部構造(2b)上に相当する位置にキャリア電極(9)が設けられた半導体膜(3c)を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、MOSトランジスタ等の半導体装置に係り、特に、悪影響を及ぼすチャネル電荷を除去可能な半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
表示パネル等の電気光学装置を製造するために、ガラス等の基板上にシリコン膜や絶縁膜を積層して薄膜トランジスタ(TFT)を形成している。特に低温形成された単結晶珪素膜を半導体膜として備える薄膜トランジスタは性能が良いため好ましい。
【0003】
従来、多結晶珪素薄膜トランジスタ(p−SiTFT)に代表される薄膜半導体装置を比較的低温にて製造する方法として、絶縁膜に設けられた孔を利用して単結晶珪素膜を形成する方法がいくつかの文献において提案されていた(非特許文献1及び非特許文献2)。これら文献には、基板上の絶縁膜に穴を開けて、この絶縁膜上及び穴内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザを照射して、前記穴の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成することが開示されている。
【0004】
【非特許文献1】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257−258
【非特許文献2】
「Advanced Excimer−Laser Crystallization Techniques of Si Thin−Film For Location Control of Large Grain on Glass 」, R.Ishihara等, proc.SPIE 2001, vol.4295, p.14〜23
【発明が解決しようとする課題】
しかしながら、例え半導体膜が単結晶で構成された性能の高いものであっても、ガラス基板の上に半導体膜を形成する場合にはチャネル領域において生じる不要な電荷が蓄積することがあるため、この電荷により、キンク効果やバイポーラ・アクションが発生する可能性があった。
【0005】
通常、MOSトランジスタにおいてドレイン電圧を上げるに連れドレイン電流が上昇していくが、ある程度以上ドレイン電圧が上昇してドレイン電流が殆ど上昇しない飽和領域に達する。この飽和領域における高いドレイン電圧が印加されている場合に、高い電界によってソース電極からドレイン電極へ向けて高速で移動する電子がドレイン電極に電子が衝突する際に、ホールと電子対からなるホットキャリアが生じる。この時、ホットキャリアの電子がさらにドレイン電極に吸収され、高いドレイン電圧領域でドレイン電流を飽和状態からさらに押し上げるのである。これがキンク効果である。
【0006】
また、ホットキャリアのうちホールはチャネル領域の反転層下部(ゲート電極から離れた部分)に蓄積されていき、チャネル電位を上昇させる。チャネル電位が上昇すると、ソース領域のpn接合面から電子が少数キャリアとしてチャネル領域に注入され、この少数キャリアが再びドレイン電極に到達し、ホットキャリアを増産させる。この循環から電流が増幅されていき最終的に好ましくない降伏現象を生ずることになる。この一連の動作をバイポーラ・アクションと呼ぶ。
【0007】
従来、電気光学装置のようなガラス基板上に半導体装置が形成される場合には、チャネル領域に蓄積される電荷を逃すことができないため、キンク効果やバイポーラ・アクションを生じ易くなり動作不具合を生じるおそれがあった。
【0008】
【課題を解決するための手段】
本発明は、このような従来の課題に着目してなされたものであり、キンク効果やバイポーラ・アクションの発生を防止できる半導体装置の製造方法及びその構造を提供することを目的とする。
【0009】
本発明の半導体装置の製造方法は、基板上に形成された絶縁膜上に凹部構造を設ける工程と、絶縁膜上に、凹部構造において相対的に厚い膜厚を有する非単結晶珪素膜を形成する工程と、非単結晶珪素膜にレーザを照射することにより、凹部構造内の一部を非溶融状態に保持しながらその他の部分を溶融状態にし、当該凹部構造内における溶融状態と非溶融状態との界面付近に生じる多結晶のうち異なる位置に生じた複数の結晶粒をそれぞれ結晶核として結晶成長させて互いの結晶粒を接触させ、当該凹部構造を中心とした領域に、互いに粒界において接した複数の略単結晶粒から構成される略単結晶珪素膜を形成する工程と、略単結晶珪素膜をパターニングして凹部構造と一部重なる半導体膜を形成する工程と、半導体膜と重なっていない凹部構造上に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極を形成する工程と、を備える。
【0010】
上記工程によれば、非単結晶珪素膜にレーザが照射されると珪素膜が溶融するが、凹部構造部分は相対的に膜厚が厚いのでレーザ照射によるエネルギーが及ばず、底部が非溶融状態で残る。溶融した珪素が凝固する際には、凹部構造内の非溶融状態の部分と溶融状態の部分との界面において多結晶が生じ、それを構成する結晶核から略単結晶粒が成長していく。このため個々の結晶粒を核として成長した結晶は略単結晶状態となる。溶融前の非単結晶珪素膜は、単結晶状態であっても多結晶状態であっても非晶質状態であってもよい。
【0011】
特に本発明における半導体装置の製造方法では、パターニングされた半導体膜と重なっていない凹部構造に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極が設けられている。凹部構造内の珪素膜は、半導体膜と連続していることになるので、半導体装置の動作時にホットキャリアにより生成された電荷は、半導体膜の底部の凹部構造内の珪素膜に蓄積されることになる。このとき当該凹部構造にはキャリア電極が接続されているので、蓄積された電荷はキャリア電極から取り出され排除され、キンク効果やバイポーラ・アクションの発生を未然に防止することができる。
【0012】
なお、略単結晶状態の単結晶珪素膜から成形される半導体膜は、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果を有する。また単結晶珪素膜では、電子や正孔といったキャリアの移動を妨げるような結晶粒界が存在しないために、キャリアが流れる際の障壁を大きく減少できる効果が得られる。したがって、この半導体膜を能動層(ソース/ドレイン領域やチャネル領域)に利用する半導体装置では、オフ電流値が小さく移動度の大きな優良なものとなる。
【0013】
ここで本発明において「凹部構造」とは、多結晶珪素膜の結晶粒が溶融して再結晶化する際に略単結晶状態で結晶成長させることが可能な大きさの長さや幅を有する微細構造をいう。凹部構造は、略単結晶状態の単結晶珪素膜が形成可能な程度の形状であればよく特に限定は無い。すなわち、他の部分に比べ膜厚が厚く形成されているため、レーザ照射のエネルギーが及ばない部分を生じ、底部において珪素が非溶融状態となるような構造を備えていればよい。この非溶融状態が生じれば溶融状態との界面において結晶核を生じ、略単結晶状態の結晶成長が行われるからである。
【0014】
凹部構造と半導体膜とは一部において重なっていればよい。重なっていれば、この領域周辺において発生したホットキャリアによる電荷を蓄積しやく電荷を除去することが可能だからである。
【0015】
また「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。したがって、凹部構造の長手方向に沿って、すなわち溝の複数部分や複数の孔の各々から単結晶が成長して互いに粒界で接触して一つの単結晶珪素膜を形成することも含まれる。
【0016】
また「キャリア電極」は、凹部構造内の珪素膜に電気的に接続し低インピーダンスの端子に対し電荷を逃すことが可能なものであればよく、例えば、接地電位に接続したりゲート電極に接続したりされるものである。
【0017】
例えば、凹部構造を長手方向に延在する溝とすることができる。この場合、溝内の複数箇所に形成される結晶粒を結晶核として略単結晶粒を成長させることになる。複数の結晶粒を成長可能な溝とすることにより、複数の結晶粒からなる広い面積の半導体膜を得ることができ、幅の広い電流容量の大きな半導体装置を提供できることになる。
【0018】
また、凹部構造は長手方向に散在する複数の孔としてもよい。この場合、各孔内にそれぞれ形成される結晶粒を結晶核として、各々の当該結晶核からそれぞれ前記略単結晶粒を成長させることになる。複数の孔を用いることにより、複数の結晶粒からなる広い面積の半導体膜を得ることができ、幅の広い電流容量の大きな半導体装置を提供できることになる。
【0019】
また、当該凹部構造の幅は、例えば1μm以下に設定することが好ましく、さらに0.5μm以下であることが好ましい。このような幅であれば、略単結晶状態の結晶粒を成長させるのに好適だからである。
【0020】
当該凹部構造の長手方向の長さは、半導体膜の長さより長く設定されている。半導体膜の長さより長いので、半導体膜に重なっていない部分が凹部構造に生じる。この部分にチャネル電極を接続できるからである。
【0021】
なお、凹部構造を設ける工程では、当該凹部構造の長手方向の長さを10μm以上に設定する。さらに好ましくは100μm以上に設定する。このようにすれば、複数の単結晶が粒界で接する単結晶珪素膜が、この粒界の方向に略垂直な方向に長く形成できる。このような単結晶珪素膜を有する半導体装置は、電流容量を大きくすることができる。例えば、半導体装置がMOSトランジスタとしての構造を備える場合に、凹部構造の長手方向をチャネル長方向に合わせることにより、単結晶珪素膜の利点を備えた大電流対応のMOSトランジスタを提供可能である。
【0022】
さらに本発明では、半導体膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、凹部構造の長手方向と延在方向が略平行になるように、ゲート電極を形成する工程と、ゲート電極をマスクとして自己整合的に不純物を半導体膜に導入し、半導体膜にドレイン領域及びソース領域を形成する工程と、をさらに備える。 ここで、キャリア電極は、ゲート電極と電気的に接続するようにパターニングされる。ゲート電極と電気的にキャリア電極が接続されているので、ゲート電圧とキャリア電極の電圧が同電位となる。このような構造はDT(Dynamic Threshold)−MOS構造とよばれている。
【0023】
具体的な例として、キャリア電極を形成する工程は、半導体膜上に層間絶縁膜を形成する工程と、層間絶縁膜の凹部構造に相当する領域の一部に貫通孔を設け、当該層間絶縁膜上に、貫通孔よって前記凹部構造内部の略単結晶と電気的に接するキャリア電極を設ける工程と、を備える。このような構成によれば、凹部構造内の珪素膜にキャリア電極が接するので、効率的にホットキャリア生成によって蓄積される電荷を取り出すことができる。
【0024】
また、基板上に形成される絶縁膜を酸化珪素膜と窒化珪素膜とを含む多層構造に形成し、当該多層構造のうち基板側に窒化珪素膜を設け設け、酸化珪素膜に凹部構造を設けることは好ましい。このように構成すれば、レーザ熱処理時に発生する熱を窒化珪素膜が遮蔽し基板への熱ダメージを低減する効果が高い。
【0025】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などが基板に含まれている場合には、窒化珪素膜及び酸化珪素膜の二層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという効果を奏する。
【0026】
また本発明は、基板と、基板上に形成された絶縁膜と、絶縁膜上にパターニングして形成された半導体膜と、半導体膜と一部重なるように絶縁膜に形成され、当該半導体膜と連続している結晶が形成されている凹部構造と、を備え、半導体膜と重なっていない凹部構造上に、当該凹部構造内の結晶と電気的に接続するキャリア電極をさらに備えている半導体装置でもある。
【0027】
上記構成によれば、半導体装置の動作時にホットキャリア生成により電荷が蓄積されると、凹部構造内部の結晶(珪素膜等)に蓄積される。この電荷はキャリア電極を備えているので、印加電圧の上昇に伴ってホットキャリアが生成されても蓄積されるキャリアがキャリア電極から排除されるので、キンク効果やバイポーラ・アクションの発生を未然に防止することができる。この半導体膜は、本発明の前記半導体装置の製造方法によらない製造方法で形成された半導体膜も含まれる。
【0028】
さらに本発明は、上記した構造の半導体装置を備えている電気光学装置でもあり電子機器でもある。この半導体装置は、本発明の半導体装置の製造方法で製造される半導体装置を含むものである。
【0029】
ここで本発明において、「半導体装置」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他能動素子・受動素子を問わず、N型やP型半導体の組合せにより製造可能な素子、または、配線された素子の集合からなる集積回路を含むものとする。
【0030】
また「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【0031】
さらに「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【0032】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
(第1の実施の形態)
本発明の第1の実施の形態は、本発明の半導体装置の構造を備える薄膜トランジスタに係り、本発明の半導体薄膜の製造方法を適用したものである。
【0033】
図1(a)、(b)及び(c)に、本第1の実施の形態における薄膜トランジスタの構造を示す。図1(a)は薄膜トランジスタTについての平面図であり、図1(b)は図1(a)におけるB―B切断面における断面図、図1(c)は図1(a)におけるC―C切断面における断面図である。
【0034】
図1に示すように、当該薄膜トランジスタTは、基板1、酸化珪素膜(絶縁膜)2、半導体膜3c、酸化珪素膜(層間絶縁膜)4、ゲート電極5、酸化珪素膜6、ソース・ドレイン電極7、電極配線8、チャネル電極9を備えて構成されている。電極配線8とゲート電極5とは、酸化珪素膜6に設けられたスルーホール6bを介して接続されている。ドレイン・ソース電極7と半導体膜3c中のドレイン・ソース領域3dとは酸化珪素膜4及び6に設けられたスルーホール7bを介して接続されている。チャネル電極9と凹部構造内の半導体膜とは、酸化絶縁膜4に設けられたスルーホール4bを介して接続されている。
【0035】
基板1は、ガラス等の電気光学装置のベースになる基材である。酸化珪素膜2は半導体膜3を形成するための凹部構造を設けるための構造であり、例えば、100nm程度の厚みを備える。特に当該酸化珪素膜2には、薄膜トランジスタTのチャネル領域3eに対応する位置に幅Wで長手方向の長さがLの溝2bが形成されている。この溝2bは、後述する製造方法により半導体膜3cを形成する単結晶珪素膜3bを結晶成長させる基準位置となるとともに、当該薄膜トランジスタTの使用時において生成されるホットキャリアによる電荷を集め、スルーホール4b経由でゲート電極5に逃しやすくするものである。
【0036】
半導体膜3cは、本発明の半導体装置の製造方法によって製造される単結晶珪素膜3bを成形したものである。本実施の形態では、3つの単結晶の結晶粒が成長して単結晶珪素膜3bが形成されるものとしているため、図面には3つの結晶粒が粒界3fで接している様子が示されている。当該薄膜トランジスタTでは、この粒界3fの延在方向が薄膜トランジスタTの動作時におけるキャリアの流れの方向に略平行になるように当該半導体膜3cの形状と電極配置が定められている。
【0037】
当該半導体膜3cは、所定の不純物をドーピングすることで、N型領域またはP型領域に領域形成されている。具体的に、当該薄膜トランジスタがN型MOSトランジスタである場合には、半導体膜3cは、N型領域であるドレイン・ソース領域3dとP型領域であるチャネル領域3eとに分けられる。
【0038】
酸化珪素膜4は、ゲート電極5と半導体膜3cとを分離する層間絶縁膜であり、所望のしきい値になるように厚みが定められる。例えば、酸化珪素膜4は500nm程度の厚みを備える。特に酸化珪素膜4に設けられるスルーホール4bの位置は、半導体膜3bのベースであり、酸化珪素膜2に設けられる溝2bに相当する位置であって、かつ、半導体膜3c中のキャリアの流れを妨げないような位置、つまり空乏層の影響が無い領域(半導体膜3cの一部、例えばチャネル領域3eの端部)にすることが好ましい。
【0039】
ゲート電極5は、タンタルまたはアルミニウム等の金属により形成されている。
酸化珪素膜6は、層間絶縁とゲート電極の保護を行うもので、例えば、500nm程度の厚みを備える。ドレイン・ソース電極7は、アルミニウム等により形成されており、スルーホール7bを介して半導体膜3cのドレイン・ソース領域3dに接続されている。
【0040】
チャネル電極9は、本発明に係る、スルーホール4bを介して溝2b内の半導体膜と電気的に接続して形成されている。チャネル電極9は、接地電位その他の低インピーダンス端子に接続されていることが好ましい。この構造によれば、薄膜トランジスタTの動作時に、ホットキャリアが生成されホールがチャネル領域3eの低層部、すなわち溝2b内に蓄積した場合に、当該スルーホール4bを介して接続されたチャネル電極9に当該電荷を逃すことになる。
【0041】
なお、DT−MOS構造とする場合には、当該チャネル電極9をゲート電極5と電気的に接続するパターンを設けることになる。
【0042】
次に、前述した薄膜トランジスタTの製造方法を説明する。
図2乃至図8に、本第1の実施の形態にける薄膜トランジスタの製造方法の各工程における平面図(a)、平面図(a)におけるB―B切断面における断面図(b)、C―C切断面における断面図(c)をそれぞれ示す。
【0043】
図2に基づいて凹部構造形成工程を説明する。
まず、ガラス等の基板1上に酸化珪素膜2を形成する。基板1上への酸化珪素膜2の形成方法としては、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法等の気相堆積法が挙げられる。例えば、PECVD法により厚さ100nmの酸化珪素膜2を形成できる。
【0044】
次に、凹部構造として溝2bを酸化珪素膜4の所定位置に形成する。当該溝2bを形成する位置は、薄膜トランジスタTのチャネル領域3eに相当する位置とする。ただし、必ずしも溝2bはチャネル領域3eの中央部に形成される必要はなく、動作時に発生するホットキャリアから生ずる電荷を蓄積可能な位置であればよい。すなわち、電荷が蓄積するような位置であれば、チャネル領域の下部に限定されず、ソース領域やドレイン領域の近くまたはその下部であってもよい。この溝2bは、その長手方向がチャネル長方向に略平行になるように形成する。すなわち、単結晶珪素膜形成工程(図4及び図5参照)において形成される単結晶珪素膜3bに含まれる複数の略単結晶粒の粒界3fが、当該薄膜トランジスタの動作時におけるキャリアの流れる方向に略平行な方向になるようにするのである。このように形成すれば、半導体膜3c中のキャリアの流れが粒界によって妨げられることがない。
【0045】
また、当該溝2bの幅は、熱処理によって発生する結晶粒の粒径と同粒径以下に設定する。すなわち、1μm以下、好ましくは0.5μm以下とする。このような幅とすれば、当該溝の幅が結晶粒の粒径以下であるため溝内には、少なくとも幅方向には複数の結晶粒が並ぶことが無くなるため、レーザ照射により単結晶を成長させることができるのである。さらに、当該溝2bの長手方向の長さは、10μm以上に設定することは好ましい。このような溝から成長する単結晶珪素膜3bはチャネル長方向に長いため、薄膜トランジスタの電流容量を大きくすることができる。さらにこの長さを100μm以上に設定することはさらに好ましい。さらに大容量のトランジスタを提供できるからである。
【0046】
例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜4の面内に、幅Wが0.5μmで長手方向の長さLが10μmの溝2bを形成する。エッチング方法としては、CF4ガスとH2ガスのプラズマを用いた反応性イオンエッチングが好適である。
【0047】
なお、溝2bには、キャリア電極9を電気的に接続するために充分な面積を確保すべく、半導体膜以外の領域において幅広の構造としておいてよい。溝2b内部において、この領域にまで略単結晶の珪素膜を形成しておいてもよいが、略単結晶状態ではない多結晶または非晶質状態の珪素膜のままでもよい。図面は後者の状態を示している。
【0048】
次に、図3に基づいて珪素膜形成工程を説明する。
まず、酸化珪素膜2上に50nm〜500nmの範囲の所定厚さで珪素膜を形成する。この珪素膜は、非晶質(アモルファス状態)であっても多結晶状態であってもよい。ここでは多結晶状態に形成する。酸化珪素膜2上への珪素膜の形成方法としては、PECVD法やLPCVD法、常圧化学気相堆積法(APCVD法)、スパッタリング法が採用できる。高純度の珪素膜を容易に、しかも貫通孔H内に確実に堆積させるために、LPCVD法により非晶質珪素膜を形成することは好ましい。例えば、LPCVD法により厚さ50nmの非晶質珪素膜を形成できる。次に、溝2bを含む非晶質珪素膜を熱処理し、熱処理によって多結晶化させて多結晶珪素膜3とする。例えば、アモルファス状の珪素膜を多結晶化させるための熱処理は種々考えられるが、例えば、固相成長させること挙げられる。固相成長をさせる場合には、例えば、窒素雰囲気中で所定の温度、例えば600℃程度で所定の時間、例えば24時間から48時間保持する。
【0049】
なお、レーザ照射によっても珪素膜の表面を多結晶化させることが可能である。この方法を利用する場合には、まず酸化珪素膜2に溝を設ける前に珪素膜を設け、その表面にレーザ照射をして当該珪素膜を多結晶化させる。その上に酸化珪素膜を形成してから前記多結晶化した珪素膜表面が露出するように溝を設け、溝を含む酸化珪素膜上にさらに珪素膜を設ける。この状態で、図4や図5に示すレーザ照射を行うと、下層の珪素膜表面の多結晶から単結晶を結晶成長させることができる。このように珪素膜をレーザ照射により多結晶化させるためには、例えば、XeClパルスエキシマレーザ光(波長308nm、パスル幅30nsec)を用い、エネルギー密度が0.3J/cm2程度から0.5J/cm2でレーザ照射を行う。珪素膜の同一個所に対するレーザ照射の回数は例えば20回程度とする。
【0050】
この方法によれば、具体的には、「Laser processing of amorphous for large−area polysilicon imagers」(J.B.Boyce等Thin Solid Films, vol.383(2001)p.137−142)に記載されているように、同一個所に複数回レーザ照射R1を行うことにより、珪素膜を、膜面内が結晶方位(111)を有した多結晶珪素膜に変化させることができる。
【0051】
さて次に、図4及び図5に基づいて単結晶珪素膜形成工程を説明する。当該工程では、多結晶珪素膜3に所定条件でレーザを照射することにより、溝2b内の多結晶珪素を不完全溶融状態に保持しながら、溝の周囲の多結晶珪素膜3を溶融状態にしていき、このような溶融領域3aを一定の範囲に拡大させる。溝2bの位置において、多結晶珪素膜3の厚みが厚くなっているので、溶融領域3aは溝2bの底部まで及ばず、底部が不完全溶融のまま残される。レーザ照射後、この非溶融状態の領域と完全溶融状態の領域の界面における1以上の結晶粒を核として結晶成長させて、当該溝2bを中心とした領域に1以上の略単結晶粒から構成される単結晶珪素膜3bを形成する。
【0052】
すなわち、図4に示すように、多結晶珪素膜3にレーザを照射すると、溝2b内部及びその上部の多結晶珪素膜3の一部分が溶融して溶融領域23aを形成する。この溶融領域3aは、少なくとも最終的に形成させたい半導体膜3cを含む領域とする。レーザ光としては、多結晶珪素膜3の膜厚に対応したエネルギーのレーザ光を用いる。例えば、多結晶珪素膜3の膜厚が50nm〜500nm(好ましくは50nm〜250nm)である場合、レーザ光としてXeClパルスエキシマレーザ(波長308nm、パスル幅30nsec)を用い、エネルギー密度0.4〜1.5J/cm2でレーザ照射することにより、部分的溶融が達成できる。
【0053】
ここで、照射されたXeClパルスエキシマレーザは多結晶珪素膜3の表面近傍でほとんどが吸収される。これはXeClパルスエキシマレーザの波長(308nm)における非晶質珪素および結晶性珪素の吸収係数が其々0.139nm−1と0.149nm−1と大きいためである。また、酸化珪素膜2は、前記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。このため、レーザ照射により、多結晶珪素膜3の溝2bの部分は底部に若干の結晶を残す不完全溶融状態となり、その他の非晶質珪素膜3は所定の範囲で完全に溶融した溶融領域3aになる。
【0054】
レーザ照射後には、溶融した珪素の凝固が始まる。この珪素の凝固は、不完全に溶融している溝2b内部で先に始まり、溝に続く完全溶融状態の溶融領域3aに至る。ここで、溶融状態の珪素は、凝固時に溝2b内部に残留している多結晶の結晶粒を核として結晶成長する。
【0055】
ここで当該実施の形態では、溝2bの幅Wを熱処理により多結晶化した多数の結晶粒の1個の結晶粒の径と同じか少し小さい大きさにしてあるため、少なくとも溝の幅方向には、結晶粒が複数並ばず、この一つの結晶粒の核から単結晶の結晶成長が生じる。溝2bの長さLによっては溝の延在方向によって複数の結晶粒が並ぶことがありうる。この場合には、各々の結晶粒の核から単結晶の結晶成長が生じる。図4は、この各々の結晶粒3b(図では3個)の結晶成長が始まった状態を示している。
【0056】
図5に示すように、単結晶3bの結晶成長が進むと、互いの結晶粒が粒界3fで接してさらに結晶成長可能な方向に向かって単結晶の結晶成長が進み、溶融領域3a全体に及ぶ。この粒界3fで接触した複数の単結晶からなる膜全体が単結晶珪素膜3bである。この略単結晶状態の単結晶珪素膜3bは、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果が得られる。また、結晶粒界がキャリアの流れる方向に存在しないため、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。本実施形態では、この単結晶珪素膜3bを薄膜トランジスタの能動層(ソース・ドレイン領域3dやチャネル領域3e)としているので、オフ電流値が小さく移動度の大きな優良なトランジスタが得られる。
【0057】
次に、図6〜図8及び図1を参照して半導体装置形成工程を説明する。まず、図6に示すように、単結晶珪素膜3bを含む多結晶珪素膜3をエッチングによりパターニングして、薄膜トランジスタT用の半導体膜3cを形成する。すなわち、多結晶状態のまま残されている多結晶珪素膜3の部分と不要な単結晶珪素膜3bとを除去する。ここで、溝2bに相当する領域が半導体膜3cのチャネル領域3eに位置するようにパターニングすることは好ましい。この溝2bは、チャネル領域で発生するホットキャリアによる電荷蓄積を排除するためだからである。
【0058】
次に、図7に示すように、酸化珪素膜2及び半導体膜3cの上に、酸化珪素膜4を形成する。例えば、酸化珪素膜4は、電子サイクロトロン共鳴PECVD法(ECR−CVD法)またはPECVD法にて形成できる。この酸化珪素膜4は薄膜トランジスタのゲート絶縁膜として機能するものである。
【0059】
次に、図8に示すように、酸化珪素膜4上の溝2bに相当する位置であって半導体膜3c以外の領域、すなわちチャネル電極を接続するために幅広に形成した溝2bの領域にチャネル電極を引き出すためのスルーホール4bを開口させる。このスルーホール4bの位置は、溝2bに相当する位置であって、かつ、ドレイン電極からソース電極へのキャリアの流れを妨げないような位置にすることが好ましい。そして、酸化珪素膜4上に、図8に示すように、タンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極5及びチャネル電極9を形成する。
【0060】
なお、ここではゲート電極5とチャネル電極9を同一の工程で形成される金属層で構成するものとしたが、異なる工程で形成される金属層であってもよい。DT−MOS構造とする場合には、チャネル電極9を低インピーダンス端子に接続する変わりに、ゲート電極5に接続してもよい。
【0061】
次に、ゲート電極5をマスクとして、ドナーまたはアクセプターとなる不純物イオンを打ち込み、不純物領域をゲート電極5に対して自己整合的に作製する。すなわち、N型MOSトランジスタであれば、半導体膜3cをP型半導体にしておき、N型半導体にするための不純物をソース・ドレイン領域3dに打ち込み、ゲート電極5の下部をP型半導体であるチャネル領域3eとする。
【0062】
具体的には、N型MOSトランジスタを作製する場合、例えば、不純物元素としてリン(P)を1×1016cm−2の濃度でソース・ドレイン領域3dに打ち込む。その後、XeClエキシマレーザを照射エネルギー密度400mJ/cm2程度で照射するか、250℃から450℃程度の温度で熱処理することにより、前記不純物元素の活性化を行う。
【0063】
次に、図1に示すように、酸化珪素膜4およびゲート電極5の上面に、酸化珪素膜6を形成する。例えば、PECVD法で約500nmの酸化珪素膜6を形成する。次に、ソース・ドレイン領域3dに至るコンタクトホール7bを酸化珪素膜6や4に設けて、スパッタリング法によりアルミニウムを堆積して、ソース・ドレイン電極7を形成する。これと同時に、ゲート電極5に至るコンタクトホール6bを酸化珪素膜6に開けて、ゲート電極5用の電極配線8をさらに形成する。
【0064】
以上で、本発明の半導体装置である薄膜トランジスタTが作製できる。なお、ソース・ドレイン電極7やゲート電極5、電極配線8をどのようなパターンで設けるかは任意である。
【0065】
以上、本第1の実施の形態によれば、薄膜トランジスタのチャネル領域下部に溝が形成され、さらにその溝に相当する半導体膜がゲート電極に接続されているので、薄膜トランジスタTの動作時に発生したホットキャリアによって蓄積する電荷をチャネル電極に逃すことが可能になる。したがって、チャネル領域下部の電荷の蓄積を防止できるので、キンク効果やバイポーラ・アクションの発生を未然に防止することが可能である。
【0066】
また本第1の実施の形態によれば、略単結晶状態の単結晶珪素膜3bは、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果を有する。また、結晶粒界3fがキャリアの流れる方向に平行になるよう配置したため、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。当該実施の形態では、この単結晶珪素膜3bを薄膜トランジスタの能動層(ソース/ドレイン領域やチャネル形成領域)としているので、オフ電流値が小さく移動度の大きな優良な薄膜トランジスタが得られるという効果を奏する。
【0067】
(第2の実施の形態)
本発明の第2の実施の形態は、上記第1の実施の形態に係る薄膜トランジスタにおいて、さらに窒化珪素膜を基板上に配置したものである。
【0068】
図9(a)、(b)及び(c)に、本第2の実施の形態における薄膜トランジスタの構造を示す。図9(a)は薄膜トランジスタTについての平面図であり、図9(b)は図9(a)におけるB―B切断面における断面図、図9(c)は図9(a)におけるC―C切断面における断面図である。
【0069】
図9に示すように、当該薄膜トランジスタTは、基板1、窒化珪素膜2B、酸化珪素膜2、半導体膜3b、酸化珪素膜(層間絶縁膜)4、ゲート電極5、酸化珪素膜6、ソース・ドレイン電極7、電極配線8を備えて構成されている。上記構成において、基板1と酸化珪素膜2との間に窒化珪素膜2Bを備えている点で、上記第1の実施の形態と異なる。
【0070】
本第2の実施の形態における半導体装置の製造方法は、基本的に前記第1の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第2の実施の形態に係る半導体装置の製造方法は、図9に示すように基板1上に酸化珪素膜2を形成する前に窒化珪素膜2Bを形成する点で、前記第1の実施の形態とは異なる。
【0071】
窒化珪素膜2Bの形成方法としては、PECVD法やLPCVD法、常圧化学気相堆積法(APCVD法)、スパッタリング法が採用できる。例えば、LPCVD法により、例えば50nmの膜厚の窒化珪素膜2Bが形成できる。この窒化珪素膜2Bの上には、前記第1の実施の形態と同様に、前記酸化珪素膜2を形成し溝2bを形成してから、非晶質珪素膜を形成し多結晶化し、レーザ照射により部分的に珪素を溶融させて単結晶珪素膜3bを形成する。これらの膜の製造方法、その後の半導体装置の製造方法に関しては前記第1の実施の形態と同じであるため、説明を省略する。ここで、酸化珪素膜2の膜厚は、例えば100nm〜10μm、好ましくは100nm〜200nmとする。
【0072】
以上、本第2の実施の形態によれば、前記第1の実施の形態と同様の効果を奏する他、基板1の直上の絶縁膜を窒化珪素膜2Bと酸化珪素膜2との2層構造としているため、レーザ熱処理時に発生する熱を当該積層構造の絶縁膜が基板から遮蔽し、基板への熱ダメージを低減する効果が高い。
【0073】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などがガラス基板に含まれている場合には、基板上の絶縁層を積層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという新たな効果を奏する。
【0074】
(第3の実施の形態)
本発明の第3の実施の形態は、上記第1の実施の形態において、凹部構造として溝の代わりに複数の孔を設けるものである。
【0075】
図10(a)、(b)及び(c)に、本第3の実施の形態における薄膜トランジスタの構造を示す。図10(a)は薄膜トランジスタTについての平面図であり、図10(b)は図10(a)におけるB―B切断面における断面図、図10(c)は図10(a)におけるC―C切断面における断面図である。
【0076】
図10に示すように、当該薄膜トランジスタTは、基本的に前記第1の実施の形態に係る薄膜トランジスタと同様の構成を備えるが、酸化珪素膜2に形成される凹部構造として複数の孔2cを設けている点で異なる。図10では3個の孔2c1、2c2、及び2c3を設ける場合を示している。
【0077】
酸化珪素膜2に形成される孔2cは、単結晶珪素膜3bを結晶成長させるための孔であり、凹部構造の長手方向、すなわち半導体膜3cのチャネル長方向に散在している。孔2cの個数は、半導体膜3cのチャネル長に応じて定められる。孔2cの個数を多くするほど、チャネル長を長くでき、薄膜トランジスタの電流容量を大きくすることができる。隣接する孔2cの間隔は、成長可能な結晶粒の大きさに従って定める。例えば、単結晶珪素膜3bの結晶粒が結晶成長の孔を中心に2μm程度まで大きくなるものとすれば、孔2cの間隔はそれぞれの孔から成長した結晶粒が確実に粒界で接するようにするため、4μm以下とすることになる。例えば、チャネル長10μmの半導体膜3cを形成するためには、少なくとも3つの孔2cが必要になる。
【0078】
また、各孔2cの径は、多結晶の結晶粒と同等かそれ以下の径、例えば0.5μm程度以下とする。このような径にしておけば、各孔2cの中で複数の結晶粒が生じることを防止できるからである。なお、孔2cの断面形状には限定が無く、高く形であっても円(楕円)形であってもよい。
【0079】
また、ホットキャリアによる電荷を逃すため半導体膜3cの一部とゲート電極5とを接続するためのスルーホール4bの位置は、前記第1の実施の形態と同様に考えられる。すなわち、凹部構造に相当する位置であって、半導体膜3cにおけるキャリアの流れを妨げないような位置である。当該実施の形態では、孔2c1を図のようなスルーホール4cを介してキャリア電極9を接続するに充分な断面積形状として形成してある。ただし、当該実施の形態における凹部構造は複数の孔2cであるため、必ずしも当該スルーホール4cが孔2cの直上に位置していなくてもよい。複数の孔2cが連接されている延長線上またはその近傍であればよい。すなわち孔2cの底部にホットキャリアによる電荷が蓄積されやすいと想像されるため、孔の近傍に電荷を放出するための電極があればよい。
【0080】
本第3の実施の形態における半導体装置の製造方法は、基本的に前記第1の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第3の実施の形態に係る半導体装置の製造方法では、凹部構造形成工程において、凹部構造として溝の代わりにする複数の孔を形成し、単結晶珪素膜を形成する工程において、各孔からそれぞれ略単結晶粒を成長させるようにする点で、前記第1の実施の形態と異なる。
【0081】
以上、本第3の実施の形態によれば、前記第1の実施の形態と同様の効果を奏する。特に、当該実施の形態では、凹部構造として設ける孔の個数により単結晶珪素膜を構成する単結晶の結晶粒の個数を制御することが可能である。したがって、結晶粒の粒界が生じる位置を制御することが可能である。例えば、ドレイン・ソース電極の位置に粒界が生じないようにすることができる。
【0082】
(第4の実施の形態)
本発明の第4の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電気光学装置に関する。
【0083】
図11に、本第4の実施の形態における電気光学装置(表示パネル)100の接続図を示す。本実施の形態の表示装置100は、各画素領域Gに電界発光効果により発光可能な発光層OELD、それを駆動するための電流を記憶する保持容量Cを備え、さらに本発明の製造方法によって製造される半導体装置、ここでは薄膜トランジスタT1〜T4を備えて構成されている。ドライバ領域101からは、走査線Vsel及び発光制御線Vgpが各画素領域Gに供給されている。ドライバ領域102からは、データ線Idataおよび電源線Vddが各画素領域Gに供給されている。走査線Vselとデータ線Idataとを制御することにより、各画素領域Gに対する電流プログラムが行われ、発光部OELDによる発光が制御可能になっている。
【0084】
本第4の実施の形態によれば、本発明の半導体装置の製造方法によって製造された半導体装置を備えているので、上記各実施の形態における効果と同様の効果を奏する。すなわち、凹部構造によってチャネル長の長い電流容量の大きな薄膜トランジスタを提供可能である。しかも当該半導体装置が備える半導体膜は略単結晶状態であるため、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。
【0085】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。例えば、ドライバ領域101または102へ本発明の半導体装置の製造方法によってまた発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【0086】
(第5の実施の形態)
本第5の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電子機器に関する。図12(a)〜図12(f)に、本第5の実施の形態における電子機器の例を挙げる。
【0087】
図12(a)は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話10は、電気光学装置(表示パネル)100、アンテナ部11、音声出力部12、音声入力部13、及び操作部14を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0088】
図12(b)は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ20は、電気光学装置(表示パネル)100、受像部21、操作部22、及び音声入力部23を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0089】
図12(c)は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ30は、電気光学装置(表示パネル)100、カメラ部31、及び操作部32を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0090】
図12(d)は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ40は、電気光学装置(表示パネル)100、バンド部41及び光学系収納部42を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0091】
図12(e)は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター50は、電気光学装置(光変調器)100、光源52、合成光学系53、ミラー54・55ミラー及びスクリーン56を筐体51内に備えている。本発明の半導体装置の製造方法は、例えば光変調器100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0092】
図12(f)は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター60は、電気光学装置(画像表示源)100及び光学系61を筐体62内に備え、画像をスクリーン63に画像を表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0093】
上記例に限らず本発明に係る半導体装置は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。
【0094】
本発明に係る電子機器によれば、前記各実施の形態における半導体装置における効果と同様の効果を奏する。すなわち、チャネル長の長い電流容量の大きな半導体装置による大出力の機器を提供可能である。しかも当該半導体装置が備える半導体薄膜は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。したがって、性能の高い電子機器を提供可能である。
【0095】
なお、本発明は上述した各実施形態に限定されることなく、本発明の特許請求の範囲に記載の要旨の範囲内で種々に変形、変更できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の構成を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図2】本発明の第1の実施の形態に係る半導体装置の製造方法における凹部構造形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図3】本発明の第1の実施の形態に係る半導体装置の製造方法における多結晶珪素膜形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図4】本発明の第1の実施の形態に係る半導体装置の製造方法における単結晶珪素膜形成工程の途中経過を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図5】本発明の第1の実施の形態に係る半導体装置の製造方法における単結晶珪素膜形成工程の完了時の様子を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図6】本発明の第1の実施の形態に係る半導体装置の製造方法における半導体膜形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図7】本発明の第1の実施の形態に係る半導体装置の製造方法における酸化珪素膜形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図8】本発明の第1の実施の形態に係る半導体装置の製造方法におけるゲート電極形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図9】本発明の第2の実施の形態に係る半導体装置の構成を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図10】本発明の第3の実施の形態に係る半導体装置の構成を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図11】本発明の第4の実施の形態に係る電気光学装置の構成図である。
【図12】本発明の第5の実施の形態に係る電子機器の例であり、(a)は携帯電話、(b)はビデオカメラ、(c)は携帯型パーソナルコンピュータ、(d)はヘッドマウントディスプレイ、(e)はリア型プロジェクター、(f)はフロント型プロジェクターへの本発明の表示パネルの適用例である。
【符号の説明】
1…ガラス基板、2…酸化珪素膜(絶縁膜)、2b…溝、2c…孔、3…多晶質珪素膜、3a…溶融領域、3b…単結晶珪素膜、3c…半導体膜、3d…ソース/ドレイン領域、3e…チャネル領域、3f…粒界、4、6…酸化珪素膜、5…ゲート電極、4b,6b、7b…コンタクトホール、7…ソース/ドレイン電極、8…配線電極、9…キャリア電極2B…窒化珪素膜、T…薄膜トランジスタ
【発明の属する技術分野】
本発明は、MOSトランジスタ等の半導体装置に係り、特に、悪影響を及ぼすチャネル電荷を除去可能な半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
表示パネル等の電気光学装置を製造するために、ガラス等の基板上にシリコン膜や絶縁膜を積層して薄膜トランジスタ(TFT)を形成している。特に低温形成された単結晶珪素膜を半導体膜として備える薄膜トランジスタは性能が良いため好ましい。
【0003】
従来、多結晶珪素薄膜トランジスタ(p−SiTFT)に代表される薄膜半導体装置を比較的低温にて製造する方法として、絶縁膜に設けられた孔を利用して単結晶珪素膜を形成する方法がいくつかの文献において提案されていた(非特許文献1及び非特許文献2)。これら文献には、基板上の絶縁膜に穴を開けて、この絶縁膜上及び穴内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザを照射して、前記穴の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成することが開示されている。
【0004】
【非特許文献1】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257−258
【非特許文献2】
「Advanced Excimer−Laser Crystallization Techniques of Si Thin−Film For Location Control of Large Grain on Glass 」, R.Ishihara等, proc.SPIE 2001, vol.4295, p.14〜23
【発明が解決しようとする課題】
しかしながら、例え半導体膜が単結晶で構成された性能の高いものであっても、ガラス基板の上に半導体膜を形成する場合にはチャネル領域において生じる不要な電荷が蓄積することがあるため、この電荷により、キンク効果やバイポーラ・アクションが発生する可能性があった。
【0005】
通常、MOSトランジスタにおいてドレイン電圧を上げるに連れドレイン電流が上昇していくが、ある程度以上ドレイン電圧が上昇してドレイン電流が殆ど上昇しない飽和領域に達する。この飽和領域における高いドレイン電圧が印加されている場合に、高い電界によってソース電極からドレイン電極へ向けて高速で移動する電子がドレイン電極に電子が衝突する際に、ホールと電子対からなるホットキャリアが生じる。この時、ホットキャリアの電子がさらにドレイン電極に吸収され、高いドレイン電圧領域でドレイン電流を飽和状態からさらに押し上げるのである。これがキンク効果である。
【0006】
また、ホットキャリアのうちホールはチャネル領域の反転層下部(ゲート電極から離れた部分)に蓄積されていき、チャネル電位を上昇させる。チャネル電位が上昇すると、ソース領域のpn接合面から電子が少数キャリアとしてチャネル領域に注入され、この少数キャリアが再びドレイン電極に到達し、ホットキャリアを増産させる。この循環から電流が増幅されていき最終的に好ましくない降伏現象を生ずることになる。この一連の動作をバイポーラ・アクションと呼ぶ。
【0007】
従来、電気光学装置のようなガラス基板上に半導体装置が形成される場合には、チャネル領域に蓄積される電荷を逃すことができないため、キンク効果やバイポーラ・アクションを生じ易くなり動作不具合を生じるおそれがあった。
【0008】
【課題を解決するための手段】
本発明は、このような従来の課題に着目してなされたものであり、キンク効果やバイポーラ・アクションの発生を防止できる半導体装置の製造方法及びその構造を提供することを目的とする。
【0009】
本発明の半導体装置の製造方法は、基板上に形成された絶縁膜上に凹部構造を設ける工程と、絶縁膜上に、凹部構造において相対的に厚い膜厚を有する非単結晶珪素膜を形成する工程と、非単結晶珪素膜にレーザを照射することにより、凹部構造内の一部を非溶融状態に保持しながらその他の部分を溶融状態にし、当該凹部構造内における溶融状態と非溶融状態との界面付近に生じる多結晶のうち異なる位置に生じた複数の結晶粒をそれぞれ結晶核として結晶成長させて互いの結晶粒を接触させ、当該凹部構造を中心とした領域に、互いに粒界において接した複数の略単結晶粒から構成される略単結晶珪素膜を形成する工程と、略単結晶珪素膜をパターニングして凹部構造と一部重なる半導体膜を形成する工程と、半導体膜と重なっていない凹部構造上に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極を形成する工程と、を備える。
【0010】
上記工程によれば、非単結晶珪素膜にレーザが照射されると珪素膜が溶融するが、凹部構造部分は相対的に膜厚が厚いのでレーザ照射によるエネルギーが及ばず、底部が非溶融状態で残る。溶融した珪素が凝固する際には、凹部構造内の非溶融状態の部分と溶融状態の部分との界面において多結晶が生じ、それを構成する結晶核から略単結晶粒が成長していく。このため個々の結晶粒を核として成長した結晶は略単結晶状態となる。溶融前の非単結晶珪素膜は、単結晶状態であっても多結晶状態であっても非晶質状態であってもよい。
【0011】
特に本発明における半導体装置の製造方法では、パターニングされた半導体膜と重なっていない凹部構造に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極が設けられている。凹部構造内の珪素膜は、半導体膜と連続していることになるので、半導体装置の動作時にホットキャリアにより生成された電荷は、半導体膜の底部の凹部構造内の珪素膜に蓄積されることになる。このとき当該凹部構造にはキャリア電極が接続されているので、蓄積された電荷はキャリア電極から取り出され排除され、キンク効果やバイポーラ・アクションの発生を未然に防止することができる。
【0012】
なお、略単結晶状態の単結晶珪素膜から成形される半導体膜は、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果を有する。また単結晶珪素膜では、電子や正孔といったキャリアの移動を妨げるような結晶粒界が存在しないために、キャリアが流れる際の障壁を大きく減少できる効果が得られる。したがって、この半導体膜を能動層(ソース/ドレイン領域やチャネル領域)に利用する半導体装置では、オフ電流値が小さく移動度の大きな優良なものとなる。
【0013】
ここで本発明において「凹部構造」とは、多結晶珪素膜の結晶粒が溶融して再結晶化する際に略単結晶状態で結晶成長させることが可能な大きさの長さや幅を有する微細構造をいう。凹部構造は、略単結晶状態の単結晶珪素膜が形成可能な程度の形状であればよく特に限定は無い。すなわち、他の部分に比べ膜厚が厚く形成されているため、レーザ照射のエネルギーが及ばない部分を生じ、底部において珪素が非溶融状態となるような構造を備えていればよい。この非溶融状態が生じれば溶融状態との界面において結晶核を生じ、略単結晶状態の結晶成長が行われるからである。
【0014】
凹部構造と半導体膜とは一部において重なっていればよい。重なっていれば、この領域周辺において発生したホットキャリアによる電荷を蓄積しやく電荷を除去することが可能だからである。
【0015】
また「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。したがって、凹部構造の長手方向に沿って、すなわち溝の複数部分や複数の孔の各々から単結晶が成長して互いに粒界で接触して一つの単結晶珪素膜を形成することも含まれる。
【0016】
また「キャリア電極」は、凹部構造内の珪素膜に電気的に接続し低インピーダンスの端子に対し電荷を逃すことが可能なものであればよく、例えば、接地電位に接続したりゲート電極に接続したりされるものである。
【0017】
例えば、凹部構造を長手方向に延在する溝とすることができる。この場合、溝内の複数箇所に形成される結晶粒を結晶核として略単結晶粒を成長させることになる。複数の結晶粒を成長可能な溝とすることにより、複数の結晶粒からなる広い面積の半導体膜を得ることができ、幅の広い電流容量の大きな半導体装置を提供できることになる。
【0018】
また、凹部構造は長手方向に散在する複数の孔としてもよい。この場合、各孔内にそれぞれ形成される結晶粒を結晶核として、各々の当該結晶核からそれぞれ前記略単結晶粒を成長させることになる。複数の孔を用いることにより、複数の結晶粒からなる広い面積の半導体膜を得ることができ、幅の広い電流容量の大きな半導体装置を提供できることになる。
【0019】
また、当該凹部構造の幅は、例えば1μm以下に設定することが好ましく、さらに0.5μm以下であることが好ましい。このような幅であれば、略単結晶状態の結晶粒を成長させるのに好適だからである。
【0020】
当該凹部構造の長手方向の長さは、半導体膜の長さより長く設定されている。半導体膜の長さより長いので、半導体膜に重なっていない部分が凹部構造に生じる。この部分にチャネル電極を接続できるからである。
【0021】
なお、凹部構造を設ける工程では、当該凹部構造の長手方向の長さを10μm以上に設定する。さらに好ましくは100μm以上に設定する。このようにすれば、複数の単結晶が粒界で接する単結晶珪素膜が、この粒界の方向に略垂直な方向に長く形成できる。このような単結晶珪素膜を有する半導体装置は、電流容量を大きくすることができる。例えば、半導体装置がMOSトランジスタとしての構造を備える場合に、凹部構造の長手方向をチャネル長方向に合わせることにより、単結晶珪素膜の利点を備えた大電流対応のMOSトランジスタを提供可能である。
【0022】
さらに本発明では、半導体膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、凹部構造の長手方向と延在方向が略平行になるように、ゲート電極を形成する工程と、ゲート電極をマスクとして自己整合的に不純物を半導体膜に導入し、半導体膜にドレイン領域及びソース領域を形成する工程と、をさらに備える。 ここで、キャリア電極は、ゲート電極と電気的に接続するようにパターニングされる。ゲート電極と電気的にキャリア電極が接続されているので、ゲート電圧とキャリア電極の電圧が同電位となる。このような構造はDT(Dynamic Threshold)−MOS構造とよばれている。
【0023】
具体的な例として、キャリア電極を形成する工程は、半導体膜上に層間絶縁膜を形成する工程と、層間絶縁膜の凹部構造に相当する領域の一部に貫通孔を設け、当該層間絶縁膜上に、貫通孔よって前記凹部構造内部の略単結晶と電気的に接するキャリア電極を設ける工程と、を備える。このような構成によれば、凹部構造内の珪素膜にキャリア電極が接するので、効率的にホットキャリア生成によって蓄積される電荷を取り出すことができる。
【0024】
また、基板上に形成される絶縁膜を酸化珪素膜と窒化珪素膜とを含む多層構造に形成し、当該多層構造のうち基板側に窒化珪素膜を設け設け、酸化珪素膜に凹部構造を設けることは好ましい。このように構成すれば、レーザ熱処理時に発生する熱を窒化珪素膜が遮蔽し基板への熱ダメージを低減する効果が高い。
【0025】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などが基板に含まれている場合には、窒化珪素膜及び酸化珪素膜の二層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという効果を奏する。
【0026】
また本発明は、基板と、基板上に形成された絶縁膜と、絶縁膜上にパターニングして形成された半導体膜と、半導体膜と一部重なるように絶縁膜に形成され、当該半導体膜と連続している結晶が形成されている凹部構造と、を備え、半導体膜と重なっていない凹部構造上に、当該凹部構造内の結晶と電気的に接続するキャリア電極をさらに備えている半導体装置でもある。
【0027】
上記構成によれば、半導体装置の動作時にホットキャリア生成により電荷が蓄積されると、凹部構造内部の結晶(珪素膜等)に蓄積される。この電荷はキャリア電極を備えているので、印加電圧の上昇に伴ってホットキャリアが生成されても蓄積されるキャリアがキャリア電極から排除されるので、キンク効果やバイポーラ・アクションの発生を未然に防止することができる。この半導体膜は、本発明の前記半導体装置の製造方法によらない製造方法で形成された半導体膜も含まれる。
【0028】
さらに本発明は、上記した構造の半導体装置を備えている電気光学装置でもあり電子機器でもある。この半導体装置は、本発明の半導体装置の製造方法で製造される半導体装置を含むものである。
【0029】
ここで本発明において、「半導体装置」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他能動素子・受動素子を問わず、N型やP型半導体の組合せにより製造可能な素子、または、配線された素子の集合からなる集積回路を含むものとする。
【0030】
また「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【0031】
さらに「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【0032】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
(第1の実施の形態)
本発明の第1の実施の形態は、本発明の半導体装置の構造を備える薄膜トランジスタに係り、本発明の半導体薄膜の製造方法を適用したものである。
【0033】
図1(a)、(b)及び(c)に、本第1の実施の形態における薄膜トランジスタの構造を示す。図1(a)は薄膜トランジスタTについての平面図であり、図1(b)は図1(a)におけるB―B切断面における断面図、図1(c)は図1(a)におけるC―C切断面における断面図である。
【0034】
図1に示すように、当該薄膜トランジスタTは、基板1、酸化珪素膜(絶縁膜)2、半導体膜3c、酸化珪素膜(層間絶縁膜)4、ゲート電極5、酸化珪素膜6、ソース・ドレイン電極7、電極配線8、チャネル電極9を備えて構成されている。電極配線8とゲート電極5とは、酸化珪素膜6に設けられたスルーホール6bを介して接続されている。ドレイン・ソース電極7と半導体膜3c中のドレイン・ソース領域3dとは酸化珪素膜4及び6に設けられたスルーホール7bを介して接続されている。チャネル電極9と凹部構造内の半導体膜とは、酸化絶縁膜4に設けられたスルーホール4bを介して接続されている。
【0035】
基板1は、ガラス等の電気光学装置のベースになる基材である。酸化珪素膜2は半導体膜3を形成するための凹部構造を設けるための構造であり、例えば、100nm程度の厚みを備える。特に当該酸化珪素膜2には、薄膜トランジスタTのチャネル領域3eに対応する位置に幅Wで長手方向の長さがLの溝2bが形成されている。この溝2bは、後述する製造方法により半導体膜3cを形成する単結晶珪素膜3bを結晶成長させる基準位置となるとともに、当該薄膜トランジスタTの使用時において生成されるホットキャリアによる電荷を集め、スルーホール4b経由でゲート電極5に逃しやすくするものである。
【0036】
半導体膜3cは、本発明の半導体装置の製造方法によって製造される単結晶珪素膜3bを成形したものである。本実施の形態では、3つの単結晶の結晶粒が成長して単結晶珪素膜3bが形成されるものとしているため、図面には3つの結晶粒が粒界3fで接している様子が示されている。当該薄膜トランジスタTでは、この粒界3fの延在方向が薄膜トランジスタTの動作時におけるキャリアの流れの方向に略平行になるように当該半導体膜3cの形状と電極配置が定められている。
【0037】
当該半導体膜3cは、所定の不純物をドーピングすることで、N型領域またはP型領域に領域形成されている。具体的に、当該薄膜トランジスタがN型MOSトランジスタである場合には、半導体膜3cは、N型領域であるドレイン・ソース領域3dとP型領域であるチャネル領域3eとに分けられる。
【0038】
酸化珪素膜4は、ゲート電極5と半導体膜3cとを分離する層間絶縁膜であり、所望のしきい値になるように厚みが定められる。例えば、酸化珪素膜4は500nm程度の厚みを備える。特に酸化珪素膜4に設けられるスルーホール4bの位置は、半導体膜3bのベースであり、酸化珪素膜2に設けられる溝2bに相当する位置であって、かつ、半導体膜3c中のキャリアの流れを妨げないような位置、つまり空乏層の影響が無い領域(半導体膜3cの一部、例えばチャネル領域3eの端部)にすることが好ましい。
【0039】
ゲート電極5は、タンタルまたはアルミニウム等の金属により形成されている。
酸化珪素膜6は、層間絶縁とゲート電極の保護を行うもので、例えば、500nm程度の厚みを備える。ドレイン・ソース電極7は、アルミニウム等により形成されており、スルーホール7bを介して半導体膜3cのドレイン・ソース領域3dに接続されている。
【0040】
チャネル電極9は、本発明に係る、スルーホール4bを介して溝2b内の半導体膜と電気的に接続して形成されている。チャネル電極9は、接地電位その他の低インピーダンス端子に接続されていることが好ましい。この構造によれば、薄膜トランジスタTの動作時に、ホットキャリアが生成されホールがチャネル領域3eの低層部、すなわち溝2b内に蓄積した場合に、当該スルーホール4bを介して接続されたチャネル電極9に当該電荷を逃すことになる。
【0041】
なお、DT−MOS構造とする場合には、当該チャネル電極9をゲート電極5と電気的に接続するパターンを設けることになる。
【0042】
次に、前述した薄膜トランジスタTの製造方法を説明する。
図2乃至図8に、本第1の実施の形態にける薄膜トランジスタの製造方法の各工程における平面図(a)、平面図(a)におけるB―B切断面における断面図(b)、C―C切断面における断面図(c)をそれぞれ示す。
【0043】
図2に基づいて凹部構造形成工程を説明する。
まず、ガラス等の基板1上に酸化珪素膜2を形成する。基板1上への酸化珪素膜2の形成方法としては、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法等の気相堆積法が挙げられる。例えば、PECVD法により厚さ100nmの酸化珪素膜2を形成できる。
【0044】
次に、凹部構造として溝2bを酸化珪素膜4の所定位置に形成する。当該溝2bを形成する位置は、薄膜トランジスタTのチャネル領域3eに相当する位置とする。ただし、必ずしも溝2bはチャネル領域3eの中央部に形成される必要はなく、動作時に発生するホットキャリアから生ずる電荷を蓄積可能な位置であればよい。すなわち、電荷が蓄積するような位置であれば、チャネル領域の下部に限定されず、ソース領域やドレイン領域の近くまたはその下部であってもよい。この溝2bは、その長手方向がチャネル長方向に略平行になるように形成する。すなわち、単結晶珪素膜形成工程(図4及び図5参照)において形成される単結晶珪素膜3bに含まれる複数の略単結晶粒の粒界3fが、当該薄膜トランジスタの動作時におけるキャリアの流れる方向に略平行な方向になるようにするのである。このように形成すれば、半導体膜3c中のキャリアの流れが粒界によって妨げられることがない。
【0045】
また、当該溝2bの幅は、熱処理によって発生する結晶粒の粒径と同粒径以下に設定する。すなわち、1μm以下、好ましくは0.5μm以下とする。このような幅とすれば、当該溝の幅が結晶粒の粒径以下であるため溝内には、少なくとも幅方向には複数の結晶粒が並ぶことが無くなるため、レーザ照射により単結晶を成長させることができるのである。さらに、当該溝2bの長手方向の長さは、10μm以上に設定することは好ましい。このような溝から成長する単結晶珪素膜3bはチャネル長方向に長いため、薄膜トランジスタの電流容量を大きくすることができる。さらにこの長さを100μm以上に設定することはさらに好ましい。さらに大容量のトランジスタを提供できるからである。
【0046】
例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜4の面内に、幅Wが0.5μmで長手方向の長さLが10μmの溝2bを形成する。エッチング方法としては、CF4ガスとH2ガスのプラズマを用いた反応性イオンエッチングが好適である。
【0047】
なお、溝2bには、キャリア電極9を電気的に接続するために充分な面積を確保すべく、半導体膜以外の領域において幅広の構造としておいてよい。溝2b内部において、この領域にまで略単結晶の珪素膜を形成しておいてもよいが、略単結晶状態ではない多結晶または非晶質状態の珪素膜のままでもよい。図面は後者の状態を示している。
【0048】
次に、図3に基づいて珪素膜形成工程を説明する。
まず、酸化珪素膜2上に50nm〜500nmの範囲の所定厚さで珪素膜を形成する。この珪素膜は、非晶質(アモルファス状態)であっても多結晶状態であってもよい。ここでは多結晶状態に形成する。酸化珪素膜2上への珪素膜の形成方法としては、PECVD法やLPCVD法、常圧化学気相堆積法(APCVD法)、スパッタリング法が採用できる。高純度の珪素膜を容易に、しかも貫通孔H内に確実に堆積させるために、LPCVD法により非晶質珪素膜を形成することは好ましい。例えば、LPCVD法により厚さ50nmの非晶質珪素膜を形成できる。次に、溝2bを含む非晶質珪素膜を熱処理し、熱処理によって多結晶化させて多結晶珪素膜3とする。例えば、アモルファス状の珪素膜を多結晶化させるための熱処理は種々考えられるが、例えば、固相成長させること挙げられる。固相成長をさせる場合には、例えば、窒素雰囲気中で所定の温度、例えば600℃程度で所定の時間、例えば24時間から48時間保持する。
【0049】
なお、レーザ照射によっても珪素膜の表面を多結晶化させることが可能である。この方法を利用する場合には、まず酸化珪素膜2に溝を設ける前に珪素膜を設け、その表面にレーザ照射をして当該珪素膜を多結晶化させる。その上に酸化珪素膜を形成してから前記多結晶化した珪素膜表面が露出するように溝を設け、溝を含む酸化珪素膜上にさらに珪素膜を設ける。この状態で、図4や図5に示すレーザ照射を行うと、下層の珪素膜表面の多結晶から単結晶を結晶成長させることができる。このように珪素膜をレーザ照射により多結晶化させるためには、例えば、XeClパルスエキシマレーザ光(波長308nm、パスル幅30nsec)を用い、エネルギー密度が0.3J/cm2程度から0.5J/cm2でレーザ照射を行う。珪素膜の同一個所に対するレーザ照射の回数は例えば20回程度とする。
【0050】
この方法によれば、具体的には、「Laser processing of amorphous for large−area polysilicon imagers」(J.B.Boyce等Thin Solid Films, vol.383(2001)p.137−142)に記載されているように、同一個所に複数回レーザ照射R1を行うことにより、珪素膜を、膜面内が結晶方位(111)を有した多結晶珪素膜に変化させることができる。
【0051】
さて次に、図4及び図5に基づいて単結晶珪素膜形成工程を説明する。当該工程では、多結晶珪素膜3に所定条件でレーザを照射することにより、溝2b内の多結晶珪素を不完全溶融状態に保持しながら、溝の周囲の多結晶珪素膜3を溶融状態にしていき、このような溶融領域3aを一定の範囲に拡大させる。溝2bの位置において、多結晶珪素膜3の厚みが厚くなっているので、溶融領域3aは溝2bの底部まで及ばず、底部が不完全溶融のまま残される。レーザ照射後、この非溶融状態の領域と完全溶融状態の領域の界面における1以上の結晶粒を核として結晶成長させて、当該溝2bを中心とした領域に1以上の略単結晶粒から構成される単結晶珪素膜3bを形成する。
【0052】
すなわち、図4に示すように、多結晶珪素膜3にレーザを照射すると、溝2b内部及びその上部の多結晶珪素膜3の一部分が溶融して溶融領域23aを形成する。この溶融領域3aは、少なくとも最終的に形成させたい半導体膜3cを含む領域とする。レーザ光としては、多結晶珪素膜3の膜厚に対応したエネルギーのレーザ光を用いる。例えば、多結晶珪素膜3の膜厚が50nm〜500nm(好ましくは50nm〜250nm)である場合、レーザ光としてXeClパルスエキシマレーザ(波長308nm、パスル幅30nsec)を用い、エネルギー密度0.4〜1.5J/cm2でレーザ照射することにより、部分的溶融が達成できる。
【0053】
ここで、照射されたXeClパルスエキシマレーザは多結晶珪素膜3の表面近傍でほとんどが吸収される。これはXeClパルスエキシマレーザの波長(308nm)における非晶質珪素および結晶性珪素の吸収係数が其々0.139nm−1と0.149nm−1と大きいためである。また、酸化珪素膜2は、前記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。このため、レーザ照射により、多結晶珪素膜3の溝2bの部分は底部に若干の結晶を残す不完全溶融状態となり、その他の非晶質珪素膜3は所定の範囲で完全に溶融した溶融領域3aになる。
【0054】
レーザ照射後には、溶融した珪素の凝固が始まる。この珪素の凝固は、不完全に溶融している溝2b内部で先に始まり、溝に続く完全溶融状態の溶融領域3aに至る。ここで、溶融状態の珪素は、凝固時に溝2b内部に残留している多結晶の結晶粒を核として結晶成長する。
【0055】
ここで当該実施の形態では、溝2bの幅Wを熱処理により多結晶化した多数の結晶粒の1個の結晶粒の径と同じか少し小さい大きさにしてあるため、少なくとも溝の幅方向には、結晶粒が複数並ばず、この一つの結晶粒の核から単結晶の結晶成長が生じる。溝2bの長さLによっては溝の延在方向によって複数の結晶粒が並ぶことがありうる。この場合には、各々の結晶粒の核から単結晶の結晶成長が生じる。図4は、この各々の結晶粒3b(図では3個)の結晶成長が始まった状態を示している。
【0056】
図5に示すように、単結晶3bの結晶成長が進むと、互いの結晶粒が粒界3fで接してさらに結晶成長可能な方向に向かって単結晶の結晶成長が進み、溶融領域3a全体に及ぶ。この粒界3fで接触した複数の単結晶からなる膜全体が単結晶珪素膜3bである。この略単結晶状態の単結晶珪素膜3bは、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果が得られる。また、結晶粒界がキャリアの流れる方向に存在しないため、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。本実施形態では、この単結晶珪素膜3bを薄膜トランジスタの能動層(ソース・ドレイン領域3dやチャネル領域3e)としているので、オフ電流値が小さく移動度の大きな優良なトランジスタが得られる。
【0057】
次に、図6〜図8及び図1を参照して半導体装置形成工程を説明する。まず、図6に示すように、単結晶珪素膜3bを含む多結晶珪素膜3をエッチングによりパターニングして、薄膜トランジスタT用の半導体膜3cを形成する。すなわち、多結晶状態のまま残されている多結晶珪素膜3の部分と不要な単結晶珪素膜3bとを除去する。ここで、溝2bに相当する領域が半導体膜3cのチャネル領域3eに位置するようにパターニングすることは好ましい。この溝2bは、チャネル領域で発生するホットキャリアによる電荷蓄積を排除するためだからである。
【0058】
次に、図7に示すように、酸化珪素膜2及び半導体膜3cの上に、酸化珪素膜4を形成する。例えば、酸化珪素膜4は、電子サイクロトロン共鳴PECVD法(ECR−CVD法)またはPECVD法にて形成できる。この酸化珪素膜4は薄膜トランジスタのゲート絶縁膜として機能するものである。
【0059】
次に、図8に示すように、酸化珪素膜4上の溝2bに相当する位置であって半導体膜3c以外の領域、すなわちチャネル電極を接続するために幅広に形成した溝2bの領域にチャネル電極を引き出すためのスルーホール4bを開口させる。このスルーホール4bの位置は、溝2bに相当する位置であって、かつ、ドレイン電極からソース電極へのキャリアの流れを妨げないような位置にすることが好ましい。そして、酸化珪素膜4上に、図8に示すように、タンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極5及びチャネル電極9を形成する。
【0060】
なお、ここではゲート電極5とチャネル電極9を同一の工程で形成される金属層で構成するものとしたが、異なる工程で形成される金属層であってもよい。DT−MOS構造とする場合には、チャネル電極9を低インピーダンス端子に接続する変わりに、ゲート電極5に接続してもよい。
【0061】
次に、ゲート電極5をマスクとして、ドナーまたはアクセプターとなる不純物イオンを打ち込み、不純物領域をゲート電極5に対して自己整合的に作製する。すなわち、N型MOSトランジスタであれば、半導体膜3cをP型半導体にしておき、N型半導体にするための不純物をソース・ドレイン領域3dに打ち込み、ゲート電極5の下部をP型半導体であるチャネル領域3eとする。
【0062】
具体的には、N型MOSトランジスタを作製する場合、例えば、不純物元素としてリン(P)を1×1016cm−2の濃度でソース・ドレイン領域3dに打ち込む。その後、XeClエキシマレーザを照射エネルギー密度400mJ/cm2程度で照射するか、250℃から450℃程度の温度で熱処理することにより、前記不純物元素の活性化を行う。
【0063】
次に、図1に示すように、酸化珪素膜4およびゲート電極5の上面に、酸化珪素膜6を形成する。例えば、PECVD法で約500nmの酸化珪素膜6を形成する。次に、ソース・ドレイン領域3dに至るコンタクトホール7bを酸化珪素膜6や4に設けて、スパッタリング法によりアルミニウムを堆積して、ソース・ドレイン電極7を形成する。これと同時に、ゲート電極5に至るコンタクトホール6bを酸化珪素膜6に開けて、ゲート電極5用の電極配線8をさらに形成する。
【0064】
以上で、本発明の半導体装置である薄膜トランジスタTが作製できる。なお、ソース・ドレイン電極7やゲート電極5、電極配線8をどのようなパターンで設けるかは任意である。
【0065】
以上、本第1の実施の形態によれば、薄膜トランジスタのチャネル領域下部に溝が形成され、さらにその溝に相当する半導体膜がゲート電極に接続されているので、薄膜トランジスタTの動作時に発生したホットキャリアによって蓄積する電荷をチャネル電極に逃すことが可能になる。したがって、チャネル領域下部の電荷の蓄積を防止できるので、キンク効果やバイポーラ・アクションの発生を未然に防止することが可能である。
【0066】
また本第1の実施の形態によれば、略単結晶状態の単結晶珪素膜3bは、内部に欠陥が少なく、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなるという好ましい電気的効果を有する。また、結晶粒界3fがキャリアの流れる方向に平行になるよう配置したため、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。当該実施の形態では、この単結晶珪素膜3bを薄膜トランジスタの能動層(ソース/ドレイン領域やチャネル形成領域)としているので、オフ電流値が小さく移動度の大きな優良な薄膜トランジスタが得られるという効果を奏する。
【0067】
(第2の実施の形態)
本発明の第2の実施の形態は、上記第1の実施の形態に係る薄膜トランジスタにおいて、さらに窒化珪素膜を基板上に配置したものである。
【0068】
図9(a)、(b)及び(c)に、本第2の実施の形態における薄膜トランジスタの構造を示す。図9(a)は薄膜トランジスタTについての平面図であり、図9(b)は図9(a)におけるB―B切断面における断面図、図9(c)は図9(a)におけるC―C切断面における断面図である。
【0069】
図9に示すように、当該薄膜トランジスタTは、基板1、窒化珪素膜2B、酸化珪素膜2、半導体膜3b、酸化珪素膜(層間絶縁膜)4、ゲート電極5、酸化珪素膜6、ソース・ドレイン電極7、電極配線8を備えて構成されている。上記構成において、基板1と酸化珪素膜2との間に窒化珪素膜2Bを備えている点で、上記第1の実施の形態と異なる。
【0070】
本第2の実施の形態における半導体装置の製造方法は、基本的に前記第1の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第2の実施の形態に係る半導体装置の製造方法は、図9に示すように基板1上に酸化珪素膜2を形成する前に窒化珪素膜2Bを形成する点で、前記第1の実施の形態とは異なる。
【0071】
窒化珪素膜2Bの形成方法としては、PECVD法やLPCVD法、常圧化学気相堆積法(APCVD法)、スパッタリング法が採用できる。例えば、LPCVD法により、例えば50nmの膜厚の窒化珪素膜2Bが形成できる。この窒化珪素膜2Bの上には、前記第1の実施の形態と同様に、前記酸化珪素膜2を形成し溝2bを形成してから、非晶質珪素膜を形成し多結晶化し、レーザ照射により部分的に珪素を溶融させて単結晶珪素膜3bを形成する。これらの膜の製造方法、その後の半導体装置の製造方法に関しては前記第1の実施の形態と同じであるため、説明を省略する。ここで、酸化珪素膜2の膜厚は、例えば100nm〜10μm、好ましくは100nm〜200nmとする。
【0072】
以上、本第2の実施の形態によれば、前記第1の実施の形態と同様の効果を奏する他、基板1の直上の絶縁膜を窒化珪素膜2Bと酸化珪素膜2との2層構造としているため、レーザ熱処理時に発生する熱を当該積層構造の絶縁膜が基板から遮蔽し、基板への熱ダメージを低減する効果が高い。
【0073】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などがガラス基板に含まれている場合には、基板上の絶縁層を積層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという新たな効果を奏する。
【0074】
(第3の実施の形態)
本発明の第3の実施の形態は、上記第1の実施の形態において、凹部構造として溝の代わりに複数の孔を設けるものである。
【0075】
図10(a)、(b)及び(c)に、本第3の実施の形態における薄膜トランジスタの構造を示す。図10(a)は薄膜トランジスタTについての平面図であり、図10(b)は図10(a)におけるB―B切断面における断面図、図10(c)は図10(a)におけるC―C切断面における断面図である。
【0076】
図10に示すように、当該薄膜トランジスタTは、基本的に前記第1の実施の形態に係る薄膜トランジスタと同様の構成を備えるが、酸化珪素膜2に形成される凹部構造として複数の孔2cを設けている点で異なる。図10では3個の孔2c1、2c2、及び2c3を設ける場合を示している。
【0077】
酸化珪素膜2に形成される孔2cは、単結晶珪素膜3bを結晶成長させるための孔であり、凹部構造の長手方向、すなわち半導体膜3cのチャネル長方向に散在している。孔2cの個数は、半導体膜3cのチャネル長に応じて定められる。孔2cの個数を多くするほど、チャネル長を長くでき、薄膜トランジスタの電流容量を大きくすることができる。隣接する孔2cの間隔は、成長可能な結晶粒の大きさに従って定める。例えば、単結晶珪素膜3bの結晶粒が結晶成長の孔を中心に2μm程度まで大きくなるものとすれば、孔2cの間隔はそれぞれの孔から成長した結晶粒が確実に粒界で接するようにするため、4μm以下とすることになる。例えば、チャネル長10μmの半導体膜3cを形成するためには、少なくとも3つの孔2cが必要になる。
【0078】
また、各孔2cの径は、多結晶の結晶粒と同等かそれ以下の径、例えば0.5μm程度以下とする。このような径にしておけば、各孔2cの中で複数の結晶粒が生じることを防止できるからである。なお、孔2cの断面形状には限定が無く、高く形であっても円(楕円)形であってもよい。
【0079】
また、ホットキャリアによる電荷を逃すため半導体膜3cの一部とゲート電極5とを接続するためのスルーホール4bの位置は、前記第1の実施の形態と同様に考えられる。すなわち、凹部構造に相当する位置であって、半導体膜3cにおけるキャリアの流れを妨げないような位置である。当該実施の形態では、孔2c1を図のようなスルーホール4cを介してキャリア電極9を接続するに充分な断面積形状として形成してある。ただし、当該実施の形態における凹部構造は複数の孔2cであるため、必ずしも当該スルーホール4cが孔2cの直上に位置していなくてもよい。複数の孔2cが連接されている延長線上またはその近傍であればよい。すなわち孔2cの底部にホットキャリアによる電荷が蓄積されやすいと想像されるため、孔の近傍に電荷を放出するための電極があればよい。
【0080】
本第3の実施の形態における半導体装置の製造方法は、基本的に前記第1の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第3の実施の形態に係る半導体装置の製造方法では、凹部構造形成工程において、凹部構造として溝の代わりにする複数の孔を形成し、単結晶珪素膜を形成する工程において、各孔からそれぞれ略単結晶粒を成長させるようにする点で、前記第1の実施の形態と異なる。
【0081】
以上、本第3の実施の形態によれば、前記第1の実施の形態と同様の効果を奏する。特に、当該実施の形態では、凹部構造として設ける孔の個数により単結晶珪素膜を構成する単結晶の結晶粒の個数を制御することが可能である。したがって、結晶粒の粒界が生じる位置を制御することが可能である。例えば、ドレイン・ソース電極の位置に粒界が生じないようにすることができる。
【0082】
(第4の実施の形態)
本発明の第4の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電気光学装置に関する。
【0083】
図11に、本第4の実施の形態における電気光学装置(表示パネル)100の接続図を示す。本実施の形態の表示装置100は、各画素領域Gに電界発光効果により発光可能な発光層OELD、それを駆動するための電流を記憶する保持容量Cを備え、さらに本発明の製造方法によって製造される半導体装置、ここでは薄膜トランジスタT1〜T4を備えて構成されている。ドライバ領域101からは、走査線Vsel及び発光制御線Vgpが各画素領域Gに供給されている。ドライバ領域102からは、データ線Idataおよび電源線Vddが各画素領域Gに供給されている。走査線Vselとデータ線Idataとを制御することにより、各画素領域Gに対する電流プログラムが行われ、発光部OELDによる発光が制御可能になっている。
【0084】
本第4の実施の形態によれば、本発明の半導体装置の製造方法によって製造された半導体装置を備えているので、上記各実施の形態における効果と同様の効果を奏する。すなわち、凹部構造によってチャネル長の長い電流容量の大きな薄膜トランジスタを提供可能である。しかも当該半導体装置が備える半導体膜は略単結晶状態であるため、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。
【0085】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。例えば、ドライバ領域101または102へ本発明の半導体装置の製造方法によってまた発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【0086】
(第5の実施の形態)
本第5の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電子機器に関する。図12(a)〜図12(f)に、本第5の実施の形態における電子機器の例を挙げる。
【0087】
図12(a)は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話10は、電気光学装置(表示パネル)100、アンテナ部11、音声出力部12、音声入力部13、及び操作部14を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0088】
図12(b)は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ20は、電気光学装置(表示パネル)100、受像部21、操作部22、及び音声入力部23を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0089】
図12(c)は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ30は、電気光学装置(表示パネル)100、カメラ部31、及び操作部32を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0090】
図12(d)は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ40は、電気光学装置(表示パネル)100、バンド部41及び光学系収納部42を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0091】
図12(e)は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター50は、電気光学装置(光変調器)100、光源52、合成光学系53、ミラー54・55ミラー及びスクリーン56を筐体51内に備えている。本発明の半導体装置の製造方法は、例えば光変調器100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0092】
図12(f)は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター60は、電気光学装置(画像表示源)100及び光学系61を筐体62内に備え、画像をスクリーン63に画像を表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源100や内蔵される回路に設けられる半導体装置の製造に適用される。
【0093】
上記例に限らず本発明に係る半導体装置は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。
【0094】
本発明に係る電子機器によれば、前記各実施の形態における半導体装置における効果と同様の効果を奏する。すなわち、チャネル長の長い電流容量の大きな半導体装置による大出力の機器を提供可能である。しかも当該半導体装置が備える半導体薄膜は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。したがって、性能の高い電子機器を提供可能である。
【0095】
なお、本発明は上述した各実施形態に限定されることなく、本発明の特許請求の範囲に記載の要旨の範囲内で種々に変形、変更できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の構成を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図2】本発明の第1の実施の形態に係る半導体装置の製造方法における凹部構造形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図3】本発明の第1の実施の形態に係る半導体装置の製造方法における多結晶珪素膜形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図4】本発明の第1の実施の形態に係る半導体装置の製造方法における単結晶珪素膜形成工程の途中経過を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図5】本発明の第1の実施の形態に係る半導体装置の製造方法における単結晶珪素膜形成工程の完了時の様子を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図6】本発明の第1の実施の形態に係る半導体装置の製造方法における半導体膜形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図7】本発明の第1の実施の形態に係る半導体装置の製造方法における酸化珪素膜形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図8】本発明の第1の実施の形態に係る半導体装置の製造方法におけるゲート電極形成工程を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図9】本発明の第2の実施の形態に係る半導体装置の構成を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図10】本発明の第3の実施の形態に係る半導体装置の構成を説明する図であって、(a)は平面図、(b)は(a)のB−B切断面における断面図、(c)は(a)のC−C切断面における断面図である。
【図11】本発明の第4の実施の形態に係る電気光学装置の構成図である。
【図12】本発明の第5の実施の形態に係る電子機器の例であり、(a)は携帯電話、(b)はビデオカメラ、(c)は携帯型パーソナルコンピュータ、(d)はヘッドマウントディスプレイ、(e)はリア型プロジェクター、(f)はフロント型プロジェクターへの本発明の表示パネルの適用例である。
【符号の説明】
1…ガラス基板、2…酸化珪素膜(絶縁膜)、2b…溝、2c…孔、3…多晶質珪素膜、3a…溶融領域、3b…単結晶珪素膜、3c…半導体膜、3d…ソース/ドレイン領域、3e…チャネル領域、3f…粒界、4、6…酸化珪素膜、5…ゲート電極、4b,6b、7b…コンタクトホール、7…ソース/ドレイン電極、8…配線電極、9…キャリア電極2B…窒化珪素膜、T…薄膜トランジスタ
Claims (17)
- 基板上に形成された絶縁膜上に凹部構造を設ける工程と、
前記絶縁膜上に、前記凹部構造において相対的に厚い膜厚を有する非単結晶珪素膜を形成する工程と、
前記非単結晶珪素膜にレーザを照射することにより、前記凹部構造内の一部の珪素膜を非溶融状態に保持しながらその他の部分の珪素膜を溶融状態にし、当該凹部構造内における溶融状態と非溶融状態との界面付近の一以上の結晶粒を結晶核として結晶成長させて、当該凹部構造を中心とした領域に一以上の略単結晶粒から構成される略単結晶珪素膜を形成する工程と、
前記略単結晶珪素膜をパターニングして前記凹部構造と一部重なる半導体膜を形成する工程と、
前記半導体膜と重なっていない前記凹部構造上に、当該凹部構造内の珪素膜と電気的に接続するキャリア電極を形成する工程と、を備える半導体装置の製造方法。 - 前記凹部構造を設ける工程では、当該凹部構造の長手方向に延在する溝を形成し、
前記略単結晶珪素膜を形成する工程では、前記溝内の複数箇所に形成される結晶粒を前記結晶核として前記略単結晶粒を成長させる、請求項1に記載の半導体装置の製造方法。 - 前記凹部構造を設ける工程では、当該凹部構造の長手方向に散在する複数の孔を形成し、
前記略単結晶珪素膜を形成する工程では、各前記孔内にそれぞれ形成される結晶粒を前記結晶核として、各々の当該結晶核からそれぞれ前記略単結晶粒を成長させる、請求項1に記載の半導体の製造方法。 - 前記凹部構造を設ける工程では、当該凹部構造の幅を、1μm以下に設定する、請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
- 当該凹部構造の長手方向の長さは、前記半導体膜の長さより長く設定されている、請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
- 前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記凹部構造の長手方向と延在方向が略平行になるように、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして自己整合的に不純物を前記半導体膜に導入し、前記半導体膜にドレイン領域及びソース領域を形成する工程と、をさらに備える、請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。 - 前記キャリア電極は、前記ゲート電極と電気的に接続するようにパターニングされる、請求項1に記載の半導体装置の製造方法。
- 前記キャリア電極を形成する工程は、
前記半導体膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の前記凹部構造に相当する領域の一部に貫通孔を設け、当該層間絶縁膜上に、前記貫通孔によって前記凹部構造内部の略単結晶と電気的に接する前記キャリア電極を設ける工程と、を備える請求項1乃至7のいずれか一項に記載の半導体装置の製造方法。 - 前記基板上に形成される絶縁膜を酸化珪素膜と窒化珪素膜とを含む多層構造に形成し、当該多層構造のうち前記基板側に前記窒化珪素膜を設け、前記酸化珪素膜に前記凹部構造を設ける、請求項1乃至8のいずれか一項に記載の半導体装置の製造方法。
- 基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜上にパターニングして形成された半導体膜と、
前記半導体膜と一部重なるように前記絶縁膜に形成され、当該半導体膜と連続している結晶が形成されている凹部構造と、を備え、
前記半導体膜と重なっていない前記凹部構造上に、当該凹部構造内の結晶と電気的に接続するキャリア電極をさらに備えている半導体装置。 - 前記凹部構造は、当該凹部構造の長手方向に延在する溝である、請求項10に記載の半導体装置。
- 前記凹部構造は、当該凹部構造の長手方向に散在する複数の孔である、請求項10に記載の半導体装置。
- 前記凹部構造は、当該凹部構造の長手方向の長さは、前記半導体層の長さより長く設定されている、請求項10乃至12のいずれか一項に記載の半導体装置。
- 前記半導体膜には、ドレイン領域及びソース領域が形成されており、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に、前記凹部構造の長手方向と延在方向が略平行になるように形成されたゲート電極と、
前記ゲート電極を介して対峙しており、前記ドレイン領域及び前記ソース領域にそれぞれ電気的に接続するドレイン電極及びソース電極と、をさらに備える、請求項10乃至13のいずれか一項に記載の半導体装置。 - 前記絶縁膜は、酸化珪素膜と窒化珪素膜とを含む多層構造であり、当該多層構造のうち前記基板側に前記窒化珪素膜が形成され、前記酸化珪素膜に前記凹部構造が形成されている請求項10乃至14のいずれか一項に記載の半導体装置。
- 請求項10乃至15のいずれか一項に記載の半導体装置を備えている電気光学装置。
- 請求項10乃至15のいずれか一項に記載の半導体装置を備えている電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003011547A JP2004228161A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置の製造方法、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003011547A JP2004228161A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置の製造方法、電気光学装置、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004228161A true JP2004228161A (ja) | 2004-08-12 |
Family
ID=32900423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003011547A Pending JP2004228161A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置の製造方法、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004228161A (ja) |
-
2003
- 2003-01-20 JP JP2003011547A patent/JP2004228161A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
JP4900756B2 (ja) | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 | |
KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
US7148511B2 (en) | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate | |
JP5232360B2 (ja) | 半導体装置及びその製造方法 | |
US7148095B2 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JP2004228160A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
JP2004228161A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
JP4626796B2 (ja) | 電気光学装置の製造方法及び電子機器 | |
US20080038883A1 (en) | Method for manufacturing semiconductor device utilizing recrystallized semiconductor film formed on an insulating film | |
JP2004134581A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP4310615B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP4288654B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
JP4539041B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2006086436A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
JP2004235570A (ja) | 半導体装置の製造方法、半導体装置、電子光学装置、及び電子機器 | |
JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
JP2006049646A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 | |
JP2004186207A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
JP2006261304A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
JP2004146590A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 |