CN100481466C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100481466C
CN100481466C CNB2006100054399A CN200610005439A CN100481466C CN 100481466 C CN100481466 C CN 100481466C CN B2006100054399 A CNB2006100054399 A CN B2006100054399A CN 200610005439 A CN200610005439 A CN 200610005439A CN 100481466 C CN100481466 C CN 100481466C
Authority
CN
China
Prior art keywords
film
substrate
semiconductor device
crystal semiconductor
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100054399A
Other languages
English (en)
Other versions
CN1825600A (zh
Inventor
山崎舜平
须泽英臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1825600A publication Critical patent/CN1825600A/zh
Application granted granted Critical
Publication of CN100481466C publication Critical patent/CN100481466C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Abstract

一种半导体器件，包括：具有绝缘表面的衬底；在衬底上形成的第一绝缘膜，为氮化硅膜；在第一绝缘膜上形成的第二绝缘膜，为氧化硅膜；在第二绝缘膜上的结晶半导体膜，具有沟道区及源和漏区；在结晶半导体膜上形成的栅绝缘膜；在栅绝缘膜上形成的栅电极；层间绝缘膜，设置在所述结晶硅上；以及象素电极，通过层间绝缘膜与漏区电连接。本发明还提供了其他种类的半导体器件。这些半导体器件是借助本发明的一种腐蚀设备制成的，由于不发生等离子损伤，因而防止了在有源层侧表面中陷阱能级的出现，于是抑制了载流子通过陷阱能级的运动，因而半导体器件中的截止电流值减小。

Description

半导体器件
技术领域
本发明涉及一种半导体器件和用于腐蚀硅半导体的腐蚀设备，特别涉及用于通过腐蚀来形成薄膜晶体管(TFT)有源层的腐蚀设备。
背景技术
近来，人们关注有源矩阵型液晶显示器件。在这些器件中，将100×100以上的象素电极排列成矩阵形式，而每个象素电极与一个具有硅薄膜的TFT相连接，以便由TFT来控制保持在每个象素内的电荷。
因为液晶显示器件必须是基本上透光的，必须用能透可见光的材料做为衬底。能透可见光的材料包括石英衬底和玻璃衬底。因石英衬底昂贵，一般不用石英，而用玻璃衬底。然而，欲在玻璃衬底上生产具有高性能的TFT是困难的。
为了改善TFT的特性，最有效的办法是增加待用的硅薄膜的结晶度。但是当使用玻璃衬底时，因为玻璃的耐热温度的问题，很难获得单结晶或对应硅薄膜的单结晶。一般，可获得具有不充分结晶态的称多晶或微晶的硅膜。当使用具有多晶或微晶结构的硅薄膜生产TFT时，至关重要的技术问题与截止电流特性有关。
一般，当用具有多晶或微晶结构的硅薄膜制造TFT时，截止电流值较大是个事实。截止电流代表着当TFT处于截止态的流过源、漏区之间的电流。
在一配置在象素电极中的TFT中，当TFT的源连接至一源线而TFT的漏连接至象素电极时，借助TFT的导通，预期的电荷量自源线经TFT流到象素电极。另外，借助TFT的截止，使预期的电荷量保持在象素电极中。此时，当截止电流值极大时，电荷逐渐自象素电极流动。在此状态下，因为在预期的时间周期内，在象素电极中未保持预期的电荷量，则不能完成必要的显示。与截止电流相关的问题可能是由载流子通过晶界的运动而引起的。
在N沟型TFT中，当正电压施加于栅电极时，沟道变成N型，因此完成导通操作。此外，当将负电压施加于栅电极时，沟道变为P型，因此完成截止操作。
在截止操作中，因为源、漏区变成N型，而沟道变成P型，所以在源、漏区之间形成一个NPN结构。于是，理想的在源、漏区之间应没有电流流过。但是，这种状态是在构成有源层的硅薄膜具有单结晶结构的情况下所获得的理想状态。实际上，因为硅薄膜没有完整的单结晶结构，载流子可能通过晶界中陷阱能级运动。由于这种载流子运动，可能有截止电流流动。
如上所述，具有在玻璃衬底上形成结晶的硅半导体薄膜具有多结晶或微晶结构，在该膜中存在大量的晶界。在晶界中存在大量的陷阱能级。
载流子通过陷阱能级的运动在施加了高电场的区域内是显著的。特别是在沟道区和漏区的界面及其附近，这种运动是显著的。于是，作为一种抑制载流子通过此区内陷阱能级的运动的方法，众所周知的是形成一个轻掺杂区和一个界于沟道区和漏区之间的偏移区(电场缓冲区)。一般，这两种结构分别称为LDD(轻掺杂漏区)结构和偏移栅结构。
实际上，当在玻璃衬底上形成有结晶的硅薄膜，然后使用此种硅薄膜制作TFT时，LDD结构和偏移栅结构是有效的，以使截止电流可在一定程度上减小。然而，还难以获得必要的低截止电流特性。
一般，通过光刻工艺使抗蚀剂构图，形成预期的图形，然后用抗蚀剂作掩模，进行使用等离子的干腐蚀，以便完成有源层的形成。
根据对上面TFT中的截止电流问题的研究结果，本发明者得到如下认识。
在用干腐蚀法腐蚀有源层中，等离子损伤出现在有源层两侧。由于这种等离子损伤，在有源层两侧可形成高密度的陷阱能级。特别是，因为具有多晶或微晶结构的结晶硅膜是高密度产生陷阱能级的一种状态，此现象是显著的。
当在有源层两侧因此种等离子损伤所产生的大量的陷阱能级以高密度存在时，载流子通过陷阱能级的运动可能是令人吃惊的。即，截止电流会增加。这类问题，特别是在有大量晶界的膜，如多晶硅膜或微晶硅膜中是严重的。亦即，因为陷阱能级容易存在于晶界而且容易产生。
形成于有源层侧面的陷阱能级密度远远高于形成于有源层内部(薄膜内部)的密度。于是，虽然形成了LDD结构或偏移栅结构，但通过形成于有源层侧面的陷阱能级而运动的电荷量不可能减少多少。亦即，截止电流值不可能降低多少。
LDD结构和偏移结构，通过减小电场集中区的电场强度来抑制影响截止电流的载流子运动。确切地讲，这些结构减少了运动载流子的数量。但是，当影响载流子运动的陷阱能级密度极其高时，即使电场减小了，运动载流子总量也不可能减少如此之多。
通过减少有源层侧面的陷阱能级密度来改善与截止电流相关的问题。从以上可知，在于腐蚀中的等离子损伤主要产生了集中在有源层侧面的陷阱能级。因而，通过减少干腐蚀的等离子损伤，可以改善与TFT截止电流相关的问题。
作为防止有源层侧面的等离子损伤的方法，在有源层的形成上提出一种进行湿法腐蚀的方法。然而，使用湿法腐蚀的方法具有如下的问题。
(1)没有可以仅选择地腐蚀硅膜，有良好的腐蚀控制和良好再现性的合适的腐蚀剂。
(2)难以控制腐蚀剂的温度和腐蚀条件。
发明内容
在说明书所公开的本发明的目的在于提供一种能实施使用干腐蚀而不使陷阱能级集中在有源层侧面的工艺的腐蚀设备及其所制成的半导体器件。
在说明书所公开的本发明的特点在于，该设备具有一个使用氟化卤素气体而不使氟化卤素气体离化或等离子增强的用于腐蚀工艺的室。氟化卤素气体包括ClF3、ClF、BrF3、IF3、BrF、BrF5和IF5中之至少一种。另外，不必使用100％的氟化卤素气体，可用适当的气体稀释后使用。没有使氟化卤素气体离化或等离子增强的腐蚀工艺，在腐蚀工艺中减少等离子损伤。
根据本发明的另一种结构的特点在于，该设备包括一个用于实施腐蚀的第一室、一个保持大量衬底的第二室以及一个设置于第一和第二室之间具有传递衬底的装置并能减压的第三室，其中的使用氟化卤素气体，而不使氟化卤素气体离化或等离子增强的腐蚀工艺是在第一室进行的。
上述结构的一实例示于图1。在图1中，一个设备包括：相应于第一室的腐蚀室800；对应于保持大量衬底的第二室的衬底保持室702；以及设置于腐蚀室800和衬底保持室702之间的衬底传递室701，该室设有一个相应于传递衬底的装置的机械臂710。
根据本发明的另一种结构之特征在于，该设备包括具有导入氟化卤素气体的装置的室，其中的使用氟化卤素气体而不使氟化卤素气体离化或等离子增强的腐蚀工艺是在该室进行的，该室还具有用于测量光对待腐蚀材料的透射并确定材料的腐蚀状态的装置。
上述结构的一实例示于图1。在图1中，一设备包括一个具有导入氟化卤素气体的气体导入系统812的腐蚀室800，其中的使用非离化或非等离子增强的氟化卤素气体的腐蚀工艺是在腐蚀室800进行的，还包括一个用于辐照光透射待腐蚀材料的装置806及一个用于检测透射光的装置804。
根据本发明的另一结构之特征在于，该设备包括：未处理的衬底保持室、与处理前的衬底保持室相连的第一衬底传递室、与第一衬底传递室相连的腐蚀室、与腐蚀室相连的第二衬底传递室以及与第二衬底传递室相连的处理后的衬底保持室，其中的处理前的衬底保持室和处理后的衬底保持室具有保持大量衬底的功能，第一和第二传递室具有传送衬底的装置，而腐蚀室具有使用非离化或非等离子增强的氟化卤素气体用作腐蚀气体进行腐蚀的功能。
上述结构的一实例示于图1。在图1中，示出了处理前衬底保持室702、第一衬底传递室701、腐蚀室800、第二衬底传递室820、处理后衬底保持室830以及对应于传递衬底的装置的机械臂710和821。图10表示了图1的腐蚀设备的顶视图。
当使用图1的设备形成TFT的有源层时，必须防止氟化卤素气体的等离子增强(离化)，以便不致发生等离子对有源层的损伤。当气体不被激发和不离化时，可防止等离子增强。另外，当不施加电磁能时，可防止离化。电磁能包括高频能和微波能。
当对氟化卤素气体不施加电磁能时，可防止等离子增强和气体的激发和离化。因为氟化卤素气体如ClF3对硅有很强的腐蚀作用，在不施加电磁能如高频能的条件下，即可以高速率地腐蚀硅。
为了防止腐蚀的快速加工，期望腐蚀的压强为0.001～100Torr，优选在0.01～1Torr。在此压强范围可获得合适的腐蚀速率。
根据本发明的另一结构之特征在于，该设备包括使用氟化卤素气体而不使氟化卤素气体离化或等离子增强的进行腐蚀处理的第一室、用于去掉抗蚀剂的第二室和与第一和第二室相连并具有用于传递衬底的装置的室。
在上述结构中，同时进行腐蚀和加热是有效的。这是因为加热可增加腐蚀速率。另外，进行腐蚀的同时保持在预期的温度是有效的。这是因为，在腐蚀中使用ClF3作为腐蚀气体的腐蚀速率是高的，腐蚀温度的差别很小，腐蚀状态也有很大变化。
附图说明
图1表示实施方案1的腐蚀设备的剖视图；
图2A～2D和图3A～3C表示制作实施方案2的薄膜晶体管(TFT)的工艺；
图4是表征有源层状态的示意放大视图；
图5A～5D和图6A、6B表示制作实施方案3的设置于外围驱动电路区和象素区的TFT的工艺；
图7A～7G表示制作实施方案4设置于象素区的TFT的工艺；
图8A和8B表示实施方案5的腐蚀设备的剖视图；
图9表示实施方案6的腐蚀设备的剖视图；
图10是图1的腐蚀设备的顶视图。
具体实施方式
实施方案1
图1表示实施方案1的腐蚀设备的剖面图，而图10是图1腐蚀设备的顶视图。该腐蚀设备可一个接一个地处理大量衬底(材料)。通过在腐蚀室800一个接一个地腐蚀，来处理保持在处理前衬底保持室702中的盒712中的大量衬底。处理后的衬底被保持在处理后衬底保持室830中的盒835中。于是，其特征在于大量的衬底是通过一个接一个地腐蚀而处理的。
(设备描述)
将大量的待处理的衬底(材料)保持在衬底盒712中，再从外部送入处理前衬底保持室702中。关于衬底711，使用玻璃衬底和石英衬底，在其上形成待腐蚀的硅半导体层。在室702，设置了导入氮气(或一种惰性气体)系统和抽气系统(均未图示)，如有必要，可用氮气冲洗。特别是，室702未设计成要获得减(低)压状态。
保持衬底711的衬底盒712被设置于一由沿上下方向的升降机753移动的台754上。处理前衬底保持室702通过闸阀706与具有机械臂710的衬底传递室701相连。
衬底传递室701具有一气体导入系统794，以便导入氮气或惰性气体，还具有一由闸阀790和高真空抽气泵791构成的高真空抽气系统。由阀793控制从系统794导入的气体的流量。
衬底传递室701通过阀801与腐蚀室800相连。腐蚀室800设有放置衬底的台803(石英制)、激光光源806、反射镜807、用于使激光引入室800的石英窗口805以及用于检测激光的光检验器。
腐蚀气体从气体导入系统812经阀810被导入腐蚀室800。从气体导入系统813经阀811导入氮气或惰性气体。为了抽出无用的气体和为在腐蚀室获得预期的低压状态，室800通过阀808与真空抽气泵809相连。
腐蚀室800通过闸阀814与衬底传递室820相连。用机械臂821将已完成腐蚀处理的衬底822从室800传递到室820。在室820中，设置用于导入氮气或惰性气体的气体导入系统827和由阀825和真空抽气泵823构成的抽气系统。由阀826来控制自系统827导入的气体的流量。
衬底传递室820通过闸阀828与处理后衬底保持室830相连。在室830中，在由升降机832沿上下方向移动的台上设置能保持大量衬底的衬底盒835(与衬底盒712相同)。
(操作过程实例)
现在解释腐蚀操作实例。关闭所有的闸阀706、801、814和828。用抽气泵791、809和823，抽空衬底传递室701、820和腐蚀室800，以获得高真空状态。把未保持衬底的衬底盒835放入处理前衬底保持室830中。使室830达到一个大气压的氮气充满状态。
在此状态下，将保持所需数量的衬底的衬底盒从外界送入处理前衬底保持室702。在送入衬底盒之后，使室702充以一个大气压的氮气。
然后，把氮气导入衬底传递室701，以达到一个大气压。当室701变为一个大气压状态时，打开闸阀706，然后用机械臂从衬底盒712取出一块衬底711。此时，升降机沿上下方向移动，使机械臂对准衬底711的位置。在将衬底711用机械臂710传送到室701之后，关闭闸阀706。
然后，使衬底传递室701达到高真空状态。当室701变为高真空状态时，打开闸阀801，把衬底放在台子803上。然后，关闭闸阀801。
接着，将C1F3气体导入腐蚀室800，在预期的低压状态下，腐蚀形成在衬底表面上的半导体薄膜。腐蚀状态可从自光源806辐射出的激光(具有短波波长)的透射状态得以验证。
例如，在具有500nm厚的结晶硅薄膜情况下，波长为500nm的光的透射率为50％，在玻璃衬底或由石英制的台子803的情况下，透射率为80％。因而，当用来自光源806的波长为500nm的光辐照在形成于玻璃衬底上的待腐蚀的结晶硅膜时，在完成结晶硅膜的腐蚀后，由光检验器检测到的光强有很大的变化。所以，当由光检验器检测到的光强度变化很大时，停止由气体导入系统812导入腐蚀气体，同时，从气体导入系统813导入氮气，以便能防止不必要的腐蚀(例如，在横向的滞后腐蚀)。
在完成腐蚀后，使腐蚀室800达到高真空状态，打开闸阀814，然后用机械臂821从腐蚀室800取出衬底822。然后，关闭闸阀814，以氮气充入衬底传递室820。室820变为一个大气压时，打开闸阀828，把衬底822保持在衬底盒835中。然后，在关闭闸阀828后，再使室820达到高真空状态。
其结果，用氮气充入室702和830达到一个大气压的状态，而室701、800和820仍处于高真空状态。另外，所有阀706、801、814和828处于关闭状态。在此状态下，在使室701再达到一个大气压状态后，打开闸阀706，然后用机械臂710从衬底盒712取出下一个衬底送入室701，以便开始下一衬底的腐蚀工艺，重复上述操作腐蚀下一个衬底。
就这样，通过一个接一个地腐蚀来处理保持在衬底盒712中的全部衬底。这一腐蚀工艺过程，在计算机(未图示)的控制下，可以自动进行。
在图1的结构中，使用短波波长的激光通过测量透射光来确定腐蚀状态。但也可测量反射光。在此测量中，因为对应于特定波长的光反射状态是随硅膜的腐蚀进程而变化的，所以通过观测反射光强的变化和反射光的干涉条纹的变化可检测腐蚀的完成。
实施方案2
本实施方案表示在说明书中所公开的本发明适宜于在玻璃衬底上制作薄膜晶体管(TFT)方法的情况。图2A～2D表示此实施方案中TFT的制作工艺。
用等离子化学汽相淀积(等离子CVD)或低压热CVD在玻璃衬底(Corning 1737玻璃衬底或Corning 7059玻璃衬底)101上形成厚
Figure C200610005439D00141
的氧化硅膜102作为底膜。该膜102用来防止来自玻璃衬底101的杂质扩散，并减少玻璃衬底与随后在其上所形成的有源层之间的应力。
用等离子CVD或低压热CVD在氧化硅膜102上形成厚
Figure C200610005439D00142
的非晶硅膜103。该膜103被用作构成在后序工艺形成TFT的有源层的原始膜(图2A)。
通过预期的方法，使已形成的非晶硅膜103结晶化。作为使膜103结晶化的方法，已知的有加热法、激光辐射法、加热结合激光辐照法以及类似方法。在本实施方案中，采用加热的结晶化方法，其中使用了促进硅结晶化的金属元素。
下面说明此实施方案的结晶化方法。采用Ni(镍)作为促进硅结晶化的金属元素。将含有预期浓度的镍元素的乙酸镍溶液涂敷于非晶硅膜103的表面。含在乙酸镍溶液中的镍元素的浓度是这样调节的，使引入到非晶硅膜103中的镍元素浓度设定在大约1×1016cm-3～5×1019cm-3。倘若引入大量的镍，则硅变为硅化镍，并损坏了作为半导体的特性。另外，若引入镍的量过少，起不到促进结晶化的作用。
在把乙酸镍溶液涂敷于非晶硅膜103表面，使镍元素保持与膜103表面接触之后，在550℃的温度加热4小时，完成对膜103的结晶化。一般，在约550℃虽然进行数十小时以上的处理能使非晶硅膜结晶。但是如本实施方案所述，当使用镍时，与常规工艺相比，可以通过短的时间周期内在低温的加热处理来实现结晶。在常规工艺中，为了使非晶硅膜结晶，必须在600℃以上进行数十小时的热处理。
一般，通过对非晶硅膜的加热或用激光辐照所得到的结晶硅膜含有高密度的缺陷并有高的陷阱能级密度。
在获得结晶硅膜后，用图1的设备构图，形成TFT的有源层。如图2B所示，使用光致抗蚀剂形成用于形成有源层的掩模100。然后，如图2C所示，采用ClF3气体进行腐蚀，形成TFT的有源层104。该腐蚀可在无等离子增强的室温下进行。于是几乎可完全防止等离子对有源层104侧表面的损伤。该腐蚀是按本实施方案1的工艺用图1的设备进行。
使C1F3腐蚀的特征还在于，抗蚀剂几乎不被损伤。当实施附有等离子的反应离子腐蚀(RIE)或湿法腐蚀时，因为对抗蚀剂的损伤大，而存在抗蚀剂不能完全被去掉而留下部分抗蚀剂的情况。在制作半导体器件工艺中，不需要抗蚀剂的残留部分。然而，根据本实施方案使用ClF3气体的腐蚀是便利的。应予注意，使用ClF3气体的腐蚀是各向同性腐蚀。
形成有源层104的腐蚀条件如下；
腐蚀气体 ；ClF3
反应压强 ：0.4Torr
反应温度 ：室温
腐蚀速率 ：
Figure C200610005439D00161
掩模       ：光致抗蚀剂
现在描述在室温腐蚀的一实例。加热腐蚀气体而又不使其离化对改善反应速度是有利的。
在完成腐蚀后，去掉抗蚀剂掩模100，获得图2D所示的结构状态。形成图2D的有源层104后，采用等离子CVD，形成厚
Figure C200610005439D00162
的栅绝缘膜105，如图3A所示。通过溅射形成厚
Figure C200610005439D00163
的主要含铝的膜，然后通过构图形成栅电极106。接着，用栅电极作阳极，在电解液中进行阳极氧化，形成厚
Figure C200610005439D00164
的阳极氧化层107(图3A)。
在获得如图3A的结构状态后，用等离子掺杂注入磷(P)离子，按自对准方式形成源区108、沟道形成区109及漏区110。与此同时，按自对准方式形成偏移区111，这是因为使用环绕栅电极106的阳极氧化层107作掩模。因为磷离子未注入到偏移区111，因而基本上是本征的。另外，未用偏移区作沟道，而用它作为沟道形成区109和源、漏区108、110之间的缓冲区(图3B)。
在完成掺杂后，进行激光或强光辐照，来激活源区108和漏区110。
如图3C所示，通过等离子CVD形成厚
Figure C200610005439D00171
的氧化硅膜112作层间绝缘膜。另外，在形成接触孔后，使用铝或其它金属形成源电极113和漏电极115。然后在含氢的气氛，在350℃进行1小时热处理，完成如图3C所示的TFT。
图4是有源层状态的示意图。在常规的用等离子的干腐蚀(一般使用RIE)中，因为在有源层的侧表面300被等离子损伤而产生高密度陷阱能级，则存在载流子沿之运动的路径302。通过陷阱能级沿着路径302传送载流子。不管在沟道形成区109是否形成沟道，路径302总是存在的。于是，虽然形成了偏移区111，当在源区108和漏区110之间施加一电压时，载流子就沿路径302运动。由于这种载流子运动，而增大了截止电流。
在本实施方案中，因为有源层是通过使用ClF3气体腐蚀而构图的，可防止离子对有源层侧表面300的损伤。因而几乎可完全防止因等离子损伤而导致的在有源层侧表面300的陷阱能级密度。结果，可减少沿路径302运动的载流子数量。另外，未抑制沿路径301运动的载流子的原有的载流子的运动，因而可有效的利用偏移栅区11，并可获得截止电流更小的特性。
实施方案3
本实施方案展示用于制作有源矩阵型液晶显示器件的工艺，特别是用于同时制作形成于有源矩阵区的TFT(象素TFT)和用于驱动安排在有源矩阵区的TFT的外围驱动电路的TFT的工艺。
图5A～5D表示制作本实施方案的TFT的工艺。用溅射法在玻璃衬底101上形成厚的氧化硅膜102作底膜。通过等离子CVD或低压热CVD形成厚
Figure C200610005439D00182
的非晶硅膜，然后经加热或激光辐照使之结晶以得到结晶硅膜400。
形成用于形成外围驱动电路中TFT有源层的抗蚀剂掩模401和用于形成安排在有源矩阵区(象素区)的TFT有源层的抗蚀剂掩模402(图5A)。
利用图1的设备使用ClF3进行腐蚀，形成有源层403和404。腐蚀条件如下 ：
腐蚀气体 ：ClF3
反应压强 ：2Torr
反应温度 ：室温
腐蚀速率 ：
Figure C200610005439D00183
掩模     ：光致抗蚀剂
在完成腐蚀后去掉抗蚀剂掩模，因而得到如图5B所示的结构状态。在图5B中，有源层403用于构成外围驱动电路的TFT，而有源层404用于安排在象素区的TFT。在形成有源层403和404后，用电子束蒸发形成厚的主要含铝的膜，然后构图，形成栅电极405和406。然后，用栅电极405和406作阳极，在电解液中进行阳极氧化，形成各有
Figure C200610005439D00185
厚的阳极氧化层407和408。使用阳极氧化层407和408，按后续的杂质离子注入工艺可形成偏移栅区(图5C)。
在获得图5C的结构状态后，通过离子注入或等离子掺杂，将用于形成源、漏区的杂质离子注入到有源层403和404。为制作N沟道型TFT，通过等离子掺杂注入磷离子。
通过磷离子的注入，接自对准在有源层403和404可形成源区409和413及漏区412和416。另外，没有注入杂质离子的区确定作为沟道形成区411和415及偏移栅区410和414(图5D)。
在完成杂质离子注入后，用激光或强光辐照，使注入了杂质离子的区域退火。在此退火工艺中，使在前步杂质离子注入使之非晶化的区域409、412、413和416再结晶，同时完成注入杂质的激活(图6A)。
在形成409、412、413和416区后，如图6B所示，通过等离子CVD形成厚的氧化硅膜501作层间绝缘膜。另外，形成接触孔，然后用铝形成安排在外围驱动电路区的TFT的源电极502和漏电极503。同时，形成安排在象素区的TFT的源电极504。
通过等离子CVD形成厚
Figure C200610005439D00192
的氧化硅膜505。在形成接触孔后，形成构成象素电极的氧化铟锡(ITO)电极506。该ITO电极直接与安排在象素区的TFT的漏电极416相连接(图6B)。
在含氢的气氛中在350℃进行1小时氢化处理，以完成图6B所示的结构。当形成本实施方案的结构时，因为大大地减小了沿TFT有源层侧表面流动的截止电流，可以获得由于形成偏移栅结构导致减小截止电流的巨大效果。亦即，可得到小截止电流的TFT。这种小截止电流的TFT很适合用作安排在有源矩阵型液晶显示器件中的象素区中的TFT，如图6B所示。
实施方案4
本实施方案涉及至少一个设置在有源矩阵型液晶显示器件中布局成矩阵形式的每个象素的TFT的结构。
图7A～7G表示制作本实施方案中的TFT的工艺。在图7A中，通过等离子CVD在玻璃衬底上形成氮化硅膜602作底膜。另外，通过溅射形成氧化硅膜603。通过等离子CVD或低压热CVD形成厚
Figure C200610005439D00201
的非晶硅膜604。用公知的光刻工艺形成由氧化硅膜制成的掩模605。由掩模605露出非晶硅膜604的一部分。
通过旋涂，施加含预期浓度镍元素的乙酸镍溶液。镍元素具有促进硅结晶化的催化作用。在此情况下，形成镍元素层或含镍元素的层606(图7A)。
然后在550℃进行4小时的热处理。经此热处理，如图7B所示，晶体生长从直接导入镍元素区608沿箭头600方向推进，因而形成晶体生长区607。区域609和610是晶体生长的终端。晶体生长沿着平行于衬底的方向呈针状或柱状推进。区域608和610含有高浓度的镍元素。
必须将晶体生长区607的镍浓度(最大测量浓度)设定在1×1016Cm-3～5×1019Cm-3。照此来调节含在图7A的旋涂工艺中的乙酸镍溶液中的镍元素的浓度。镍元素的浓度按定义是由二次离子质谱仪(SIMS)测得的最大测量值。
采用说明书中所公开的本发明，通过光刻在待构成有源层的区域上形成抗蚀剂掩模，然后，用ClF3腐蚀形成图7C所示的有源层611。可以设定与实施方案1或2相同的详细条件。
通过等离子CVD形成厚
Figure C200610005439D00202
的氧化硅膜612作为栅绝缘膜。另外，通过溅射形成厚
Figure C200610005439D00203
(含钪)的铝膜，然后用光致抗蚀剂掩模614腐蚀。虽然此步腐蚀工艺已完成。但仍使抗蚀剂掩模614保留下来。利用留下的光致抗蚀剂掩模614，使用留下的铝膜作为阳极在电解液中进行阳极氧化，形成厚
Figure C200610005439D00211
的多孔阳极氧化层615。电解液含3～20％的硝酸(30℃)。在阳极氧化中向留下的铝施加10V的电压。在此步工艺后，使用留下铝的部分613作栅电极(图7C)。
在去掉抗蚀剂掩模614后，再用栅电极613作阳极，在含1-3％的酒石酸的乙二醇溶液(pH＝7)中进行阳极氧化，形成厚的致密型精细的阳极氧化层616。
通过RIE的干腐蚀，腐蚀裸露的栅绝缘膜612。在此工艺中，因腐蚀速率之差异，阳极氧化层615和616几乎不被腐蚀。持续该腐蚀直至露出有源层611。如图7D，得到仅留下在栅电极613和阳极氧化层615和616下面部位的栅绝缘膜612′。
在获得如图7D所示的结构状态后，去掉多孔的阳极氧化层615。然后，通过等离子掺杂，以低的约10KV的加速电压把硼(B)离子注入到有源层611中。因而，硼离子的导入受栅绝缘膜裸露部分612的限制，使硼离子未注入到区域622内。相反，硼离子被注入到区域617中。其结果，将未注入杂质离子的区域622定义为偏移区(图7E)。
然后在500℃加热4小时，激活掺入的杂质。进而，用KrF准分子激光辐照，改善退火效果。界于区域617和622间的界面(形成PI结处)被透过栅绝缘膜612′的激光完全激活。因为界于区域617(对应于源漏区)和区域622(对应于偏移区)间的界面中的陷阱能级引起截止电流，激活或退火该区对减小截止电流是极为有效的。
通过等离子CVD形成厚
Figure C200610005439D00213
的氧化硅膜618作层间绝缘膜。在形成接触孔后，使用铝膜形成源电极619。另外，再形成厚
Figure C200610005439D00214
的氮化硅膜620作为层间绝缘膜。在形成接触孔后，形成ITO电极621作象素电极。这样就可获得一个有偏移区622的P沟型TFT(图7F和7G)。
当用促进硅结晶化的金属元素形成结晶硅膜，然后构图形成有源区时，等离子对有源区的表面带来了损伤，因此产生了由金属元素引起的陷阱能级。如上所述，当形成有源层时，在其侧表面出现了等离子损伤。
如本实施方案中所述，当用不发生等离子损伤的腐蚀法形成有源层时，虽然将促进硅结晶化的金属元素用于构成有源层的结晶硅膜的形成中，但在有源层的侧表面的陷阱能级密度不是特别高。所以可以抑制载流子通过有源层侧表面的运动，而可得到小截止电流的TFT。另外，由于可抑制载流子通过有源层侧表面的运动，偏移区和轻掺杂区的形成取得了很大的效果。
实施方案5
图8A和8B表示本说明书中公开的腐蚀设备一实例。图8A和8B的腐蚀设备包括：一个腐蚀室902、一个衬底(材料)传递室900、处理前的衬底保持室903及处理后的衬底保持室904。在腐蚀室902中，设有放置待腐蚀的衬底(材料)的台910、并有将预期的衬底温度控制在±5℃的精度范围内的加热和冷却机构。
腐蚀室902通过闸阀905与衬底传递室900相连。在室900中，设有传递衬底909的机械臂908。室900通过闸阀906和907分别与处理前衬底保持室903和处理后衬底保持室904相连。在室903和904中，设有保持大量衬底的衬底盒。
图8A是该设备的顶视图，而图8B表示沿A-A′的剖面图。如图8B所示，高真空抽气系统921和913分别通过腐蚀设备中的真空抽气系统阀920和912与腐蚀室902和衬底传递室900相连。
衬底传递室900具有氮气或惰性气体的供给系统915，若有必要，可被吹洗。氮气或惰性气体的供给系统918和腐蚀气体(例如ClF3)的供给系统919通过气体供给系统阀916和917与腐蚀室902相连。
保持大量衬底909的衬底盒911放置在升降台923上，然后靠升降机做上、下方向运动。当用机械臂908传递衬底909时，则使用该机构。
图中没有表示，在室903和904设置高真空抽气系统，对这些室进行高真空抽气是有用的。当用此结构时，总是可以抽掉来自腐蚀室902的腐蚀气体的成分，所以可改善腐蚀精确度，可获得工艺的稳定性。
实施方案6
在图9中，腐蚀设备具有一个处理前的衬底保持室1002、一个处理后的衬底保持室1006、包括至少一个腐蚀室的室1003～1005、一个公用的衬底传递室1001、使室1001与其它室相连的闸阀1007～1001。
在图9的腐蚀设备的结构实例中，室1003可用作使用ClF3的腐蚀室，室1004可用作在剥去在腐蚀时所用的抗蚀剂掩模的灰化室，而室1005可用作用紫外(UV)光辐照去掉残留的抗蚀剂的室。
在制作有硅化物栅的绝缘栅型场效应晶体管的工艺中，必须在腐蚀硅化物之后再腐蚀硅，然后再腐蚀栅绝缘膜。在此情况下，室1003可用作使用ClF3的腐蚀室，室1004可用作腐蚀栅绝缘膜的室，而室1005可用作剥去抗蚀剂的灰化室。
或者，室1003可用作腐蚀硅化物的腐蚀室，室1004可用作腐蚀硅的室，而室1005可用作剥去抗蚀剂的灰化室。在此情况下，腐蚀室103和104可用作使用ClF3的腐蚀室。因为，腐蚀硅化物的条件与腐蚀硅的条件不同，每个室被用作按一种条件的腐蚀室，以改善加工的效率。
在本发明的腐蚀设备中，因为在TFT的有源层的形成中实施了不发生等离子损伤的腐蚀，就可防止在有源层侧表面中陷阱能级的出现，因而抑制了载流子通过有源层侧表面中的陷阱能级的运动。因而，借助于本发明的腐蚀设备可制作截止电流小的TFT。

Claims (16)

1.一种半导体器件，包括：
具有绝缘表面的衬底；
在所述衬底上形成的第一绝缘膜，为氮化硅膜；
在所述第一绝缘膜上形成的第二绝缘膜，为氧化硅膜；
在所述第二绝缘膜上的结晶半导体膜，具有沟道区及源和漏区；
在所述结晶半导体膜上形成的栅绝缘膜；
在所述栅绝缘膜上形成的栅电极；
层间绝缘膜，设置在所述结晶半导体膜上；以及
象素电极，通过所述层间绝缘膜与所述漏区电连接，
其中，所述结晶半导体膜是通过使用氟化卤气体进行干腐蚀而形成的，以及
其中所述结晶半导体膜具有多晶结构和微晶结构的至少其中之一。
2.如权利要求1所述的半导体器件，其特征在于，所述栅绝缘膜为氧化硅膜。
3.如权利要求1所述的半导体器件，其特征在于，所述象素电极为氧化铟锡电极。
4.一种半导体器件，包括：
具有绝缘表面的衬底；
在所述衬底上的结晶半导体膜，具有沟道区及源和漏区；
在所述结晶半导体膜上的栅电极，带有栅绝缘膜；
在所述结晶半导体膜上形成的第一层间绝缘膜，为氧化硅膜；
在所述第一层间绝缘膜上形成的第二层间绝缘膜，为氮化硅膜；以及
在所述第二层间绝缘膜上的象素电极，该象素电极通过第一层间绝缘膜和第二层间绝缘膜与所述漏区电连接，
其中，所述结晶半导体膜是通过使用氟化卤气体进行干腐蚀而形成的，以及
其中所述结晶半导体膜具有多晶结构和微晶结构的至少其中之一。
5.如权利要求4所述的半导体器件，其特征在于，所述栅绝缘膜为氧化硅膜。
6.如权利要求4所述的半导体器件，其特征在于，所述象素电极为氧化铟锡电极。
7.一种半导体器件，包括：
具有绝缘表面的衬底；
在所述衬底上形成的第一绝缘膜，为氮化硅膜；
在所述衬底上形成的第二绝缘膜，为氧化硅膜；
在所述第二绝缘膜上的结晶半导体膜，具有在一对掺杂区之间的沟道区；
在所述沟道区上的栅电极，带有栅绝缘膜；
在所述结晶半导体膜上形成的第一层间绝缘膜，为氧化硅膜；
至少一条引线，通过所述第一层间绝缘膜与所述一对掺杂区至少之一连接；
在所述引线上方形成的第二层间绝缘膜，为氮化硅膜；以及
象素电极，通过所述第一层间绝缘膜和第二层间绝缘膜与所述一对掺杂区的另一区电连接，
其中，所述结晶半导体膜是通过使用氟化卤气体进行干腐蚀而形成的。
8.如权利要求7所述的半导体器件，其特征在于，所述栅绝缘膜为氧化硅膜。
9.如权利要求7所述的半导体器件，其特征在于，所述象素电极为氧化铟锡电极。
10.一种半导体器件，包括：
具有绝缘表面的衬底；
在所述衬底上的分层绝缘膜；
在所述分层绝缘膜上的结晶半导体膜，具有在一对掺杂区之间的沟道区；
在所述结晶半导体膜上的栅电极，带有栅绝缘膜；
在所述结晶半导体膜上的分层层间绝缘膜；以及
象素电极，通过所述分层层间绝缘膜与所述一对掺杂区之一电连接，
其中，所述结晶半导体膜是通过使用氟化卤气体进行干腐蚀而形成的，以及
其中所述结晶半导体膜具有多晶结构和微晶结构的至少其中之一。
11.如权利要求10所述的半导体器件，其特征在于，所述栅绝缘膜为氧化硅膜。
12.如权利要求10所述的半导体器件，其特征在于，所述象素电极为氧化铟锡电极。
13.如权利要求1、4、7、10的任何一项所述的半导体器件，其特征在于，所述栅电极包括铝。
14.如权利要求1、4、7、10的任何一项所述的半导体器件，其特征在于，所述半导体器件是液晶显示器件。
15.如权利要求1、4、7、10的任何一项所述的半导体器件，其特征在于，所述结晶半导体膜包括偏移区。
16.如权利要求1、4、7、10的任何一项所述的半导体器件，其特征在于，所述衬底包括石英衬底或玻璃衬底。
CNB2006100054399A 1994-11-26 1995-11-25 半导体器件 Expired - Fee Related CN100481466C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP315473/1994 1994-11-26
JP6315473A JPH08153711A (ja) 1994-11-26 1994-11-26 エッチング装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB991107772A Division CN1251331C (zh) 1994-11-26 1999-08-05 半导体器件

Publications (2)

Publication Number Publication Date
CN1825600A CN1825600A (zh) 2006-08-30
CN100481466C true CN100481466C (zh) 2009-04-22

Family

ID=18065785

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB2006100054399A Expired - Fee Related CN100481466C (zh) 1994-11-26 1995-11-25 半导体器件
CN95121846A Expired - Fee Related CN1128893C (zh) 1994-11-26 1995-11-25 腐蚀设备
CN99117536A Pending CN1248787A (zh) 1994-11-26 1999-08-05 制造半导体器件的方法
CNB991107772A Expired - Lifetime CN1251331C (zh) 1994-11-26 1999-08-05 半导体器件

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN95121846A Expired - Fee Related CN1128893C (zh) 1994-11-26 1995-11-25 腐蚀设备
CN99117536A Pending CN1248787A (zh) 1994-11-26 1999-08-05 制造半导体器件的方法
CNB991107772A Expired - Lifetime CN1251331C (zh) 1994-11-26 1999-08-05 半导体器件

Country Status (4)

Country Link
JP (1) JPH08153711A (zh)
KR (1) KR100313386B1 (zh)
CN (4) CN100481466C (zh)
TW (1) TW279249B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336975B2 (ja) * 1998-03-27 2002-10-21 日本電気株式会社 基板処理方法
DE10229037A1 (de) 2002-06-28 2004-01-29 Robert Bosch Gmbh Vorrichtung und Verfahren zur Erzeugung von Chlortrifluorid und Anlage zur Ätzung von Halbleitersubstraten mit dieser Vorrichtung
JP4134671B2 (ja) * 2002-10-17 2008-08-20 松下電器産業株式会社 プラズマ処理方法
KR101225312B1 (ko) * 2005-12-16 2013-01-22 엘지디스플레이 주식회사 프로세스 장치
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
CN102074157B (zh) * 2011-01-07 2012-01-11 华南理工大学 一种敷铜板腐蚀设备
JP5924901B2 (ja) * 2011-10-17 2016-05-25 Hoya株式会社 転写用マスクの製造方法
KR102030797B1 (ko) 2012-03-30 2019-11-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
JP6280655B2 (ja) * 2014-10-10 2018-02-14 関東電化工業株式会社 ケイ素化合物用エッチングガス組成物及びエッチング方法
JP7072440B2 (ja) 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498953A (en) * 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques
JPH0410621A (ja) * 1990-04-27 1992-01-14 Kawasaki Steel Corp 窒化シリコン膜のエッチング処理方法、及びその装置
JPH06103682B2 (ja) * 1990-08-09 1994-12-14 富士通株式会社 光励起ドライクリーニング方法および装置
JPH04196529A (ja) * 1990-11-28 1992-07-16 Toshiba Corp プラズマ処理装置
JPH04206822A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体製造装置
JP3176118B2 (ja) * 1992-03-27 2001-06-11 株式会社東芝 多室型基板処理装置

Also Published As

Publication number Publication date
JPH08153711A (ja) 1996-06-11
CN1248787A (zh) 2000-03-29
CN1251331C (zh) 2006-04-12
CN1128893C (zh) 2003-11-26
TW279249B (zh) 1996-06-21
CN1825600A (zh) 2006-08-30
CN1245976A (zh) 2000-03-01
KR960019566A (ko) 1996-06-17
CN1136599A (zh) 1996-11-27
KR100313386B1 (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
US6037017A (en) Method for formation of multilayer film
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
JPH04346419A (ja) 堆積膜の形成方法
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN103762173A (zh) 一种制备多晶硅薄膜的方法
CN100481466C (zh) 半导体器件
WO2009120552A2 (en) Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US4751196A (en) High voltage thin film transistor on PLZT and method of manufacture thereof
CN103700709B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示器
US10170506B2 (en) LTPS array substrate and method for producing the same
KR20000011582A (ko) 반도체장치의제조방법및제조장치
US6541323B2 (en) Method for fabricating polysilicon thin film transistor
JP4376323B2 (ja) 表示装置の製造方法
KR100246984B1 (ko) 반도체 장치의 제조 방법 및 액정표시장치의 제조방법
US6717178B2 (en) Semiconductor devices fabricated using sputtered silicon targets
JP3510973B2 (ja) 薄膜半導体装置の製造方法
KR100466962B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
US20090050895A1 (en) Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display unit
CN1779929A (zh) 薄膜晶体管的制作方法
CN100456440C (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法
JP2805321B2 (ja) 薄膜トランジスタの作製方法
KR20040090302A (ko) 박막트랜지스터 및 그 형성방법
KR100304551B1 (ko) 박막트랜지스터제조방법
JPH10223911A (ja) 薄膜半導体装置
JP2002134426A (ja) 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20131125