KR20000011582A - 반도체장치의제조방법및제조장치 - Google Patents

반도체장치의제조방법및제조장치 Download PDF

Info

Publication number
KR20000011582A
KR20000011582A KR1019990027536A KR19990027536A KR20000011582A KR 20000011582 A KR20000011582 A KR 20000011582A KR 1019990027536 A KR1019990027536 A KR 1019990027536A KR 19990027536 A KR19990027536 A KR 19990027536A KR 20000011582 A KR20000011582 A KR 20000011582A
Authority
KR
South Korea
Prior art keywords
thin film
forming
insulating substrate
substrate
mask pattern
Prior art date
Application number
KR1019990027536A
Other languages
English (en)
Other versions
KR100305527B1 (ko
Inventor
오아나야스히사
후쿠다가이치
도이다카요시
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP19351498A external-priority patent/JP2000031081A/ja
Priority claimed from JP26381198A external-priority patent/JP2000101086A/ja
Priority claimed from JP11040889A external-priority patent/JP2000243721A/ja
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20000011582A publication Critical patent/KR20000011582A/ko
Application granted granted Critical
Publication of KR100305527B1 publication Critical patent/KR100305527B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 유리기판(10)상에 박막 트랜지스터를 제조하는 경우, 유리기판 (10)상에 비단결정 실리콘박막으로 이루어진 제1박막(30)을 형성하고, 제1박막상에 제2박막(53)을 형성하며, 상기 제2박막을 에칭하여 마스크 패턴(54)을 형성하고, 마스크 패턴을 매개로 하여 상기 제1박막(27)에 불순물 이온을 주입하여 소스영역 (31) 및 드레인영역(33)을 형성한다.
이 때, 마스크 패턴(54) 형성공정과 소스 및 드레인영역의 형성공정을, 기판 (10)을 대기에 노출시키지 않고 연속하여 행한다.

Description

반도체장치의 제조방법 및 제조장치 {METHOD AND APPARATUS FOR MANUFACTU RING SEMICONDUCTOR DEVICE}
본 발명은 절연성 기판상에 형성되는 박막 트랜지스터(Thin Film Transis ter; 이하, TFT라 칭함) 등의 반도체장치의 제조방법 및 제조장치에 관한 것이다.
유리나 석영 등의 절연성 기판상에 TFT 등의 반도체장치를 형성하는 기술은, 액티브 매트릭스(active matrix)형 액정표시장치를 비롯하여 각종 분야에서 이용되고 있으며, 주목을 집중시키고 있다.
종래의 TFT는, 활성층에 비정질 실리콘(이하, a-Si:H라 칭함) 등이 이용되고, 이 a-Si:H에 n+a-Si:H 등의 오옴접촉(ohmic contact)층을 매개로 하여 소스 및 드레인전극이 배치되어 구성된다. 또, 최근에는 그 이동도를 향상시켜 충분한 동작속도를 확보하기 위해, 활성층에 다결정 실리콘(p-Si)을 이용하는 시험이 이루어지고 있다.
이러한 박막 트랜지스터의 제조방법의 일례를 간단히 설명한다.
예컨대, 투명한 유리기판상에 플라즈마 CVD(Chemical Vapor Deposition)법 등으로 비정질 실리콘 박막을 소망하는 막두께로 퇴적하고, ELA(Excimer Laser Annealing) 등의 어닐링(annealing)으로 결정화하여 다결정 실리콘(p-Si)박막을 형성한다. 그리고, 이 p-Si박막을 패터닝(patterning)한 후, 그 위에 게이트 절연막을 퇴적하고, 알루미늄(Al)합금 등의 금속막을 더 퇴적한다.
이 금속막상에 레지스트·패턴(resist pattern)을 배치하고, 레지스트·패턴에 기초하여 금속막을 RIE(Reactive Ion Etching) 등으로 패터닝하여 게이트전극을 형성한다. 그리고, 레지스트를 애싱(ashing)하여 제거한 후, 게이트전극을 마스크 (mask)로서 이용하여 p-Si박막에 불순물 이온의 이온 도핑(doping)을 행함으로써 소스영역 및 드레인영역을 형성한다.
그 후에, 500℃의 온도로 열처리함으로써 주입된 불순물을 활성화한다. 그리고, 그 위에 층간 절연막을 퇴적하고, 소스 및 드레인영역상의 게이트절연막 및 층간 절연막에 각각 콘택트 홀(contact hole)을 웨트 에칭(wet etching)에 의해 형성한다. 이어서, 드레인영역에 전기적으로 접속되는 드레인전극, 소스영역에 전기적으로 접속되는 소스전극을 각각 형성하여 박막 트랜지스터를 완성시킨다.
상술한 박막 트랜지스터의 제조방법에 의하면, 각각의 에칭·패터닝공정과 이온 도핑공정 및 활성화행정은 개별의 처리장치로 행해진다. 이 때문에, 긴 제조시간을 필요로 하여 제조비용을 충분히 절감시키는 것이 곤란했다.
또, 복수의 처리장치간에서 반완성품의 체류가 생기고, 이 원하지 않는 체류가 기판의 소자영역 표면에 대기중의 미소 입자의 부착이나 수분의 흡착을 야기시켜 제조수율을 저하시키는 원인으로 됨을 알 수 있었다.
본 발명은 상기한 기술과제에 대처하여 이루어진 것으로, 그 목적은 제조에 필요한 시간과 고액의 처리장치의 대수(臺數)를 대폭적으로 줄일 수 있는 반도체장치의 제조방법 및 제조장치를 제공함에 있다.
또, 본 발명의 목적은 제조도중에서의 원하지 않는 반완성품의 체류를 저감시키고, 이에 따라 높은 제조수율이 달성되는 반도체장치의 제조방법 및 제조장치를 제공함에 있다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 박막 트랜지스터의 제조공정을 각각 설명하기 위한 단면도이고,
도 2a 내지 도 2c는 도 1g에 나타낸 제조공정에 이어지는 상기 박막 트랜지스터의 제조공정을 각각 설명하기 위한 단면도,
도 3은 상기 제조공정에서 이용되는 본 발명의 실시예에 따른 플라즈마 처리장치를 개략적으로 나타낸 단면도,
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조공정을 각각 설명하기 위한 단면도,
도 5는 본 발명의 실시예에 따른 플라즈마 처리장치를 개략적으로 나타낸 평면도,
도 6은 상기 플라즈마 처리장치의 1개의 프로세스실을 개략적으로 나타낸 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 -- 유리기판, 20 -- 비정질 실리콘(a-Si:H)막,
22 -- 다결정 실리콘(p-Si)막, 30 -- p-Si박막,
31 -- 소스영역, 33 -- 드레인영역,
35 -- LDD영역, 37 -- LDD영역,
39 -- 채널영역, 40 -- p-Si박막,
41 -- 소스영역, 43 -- 드레인영역,
50 -- TEOS막(게이트 절연막), 53 -- Al-Nd합금막,
54 -- 제1패턴, 55 -- 제2패턴,
57 -- 제3패턴,
60 -- 레지스트·패턴(레지스트 마스크),
61 -- 레지스트·패턴(레지스트 마스크),
63 -- 레지스트·패턴(레지스트 마스크),
70 -- 층간 절연막, 81 -- 드레인전극,
83 -- 드레인전극, 85 -- 소스전극,
87 -- 소스전극, 100 -- 플라즈마 처리장치,
102 -- 하우징, 104 -- 카세트 스테이션,
106 -- 반입·반출부, 110 -- 서셉터,
120 -- 진공챔버, 121 -- 로보트 암,
128 -- 기판처리부, 130 -- 펌프,
131a -- 공통실,
131b -- 로드·언로드실(로드 록실),
131c~i -- 프로세스실, 132 -- 반출용 로보트,
133-1~9 -- 게이트 밸브, 140 -- 가스공급계,
150 -- 유전체, 160 -- 안테나,
170 -- 제1고주파원, 180 -- 제2고주파원,
190 -- 제어부, 210 -- 유리기판,
220a -- 게이트전극, 220b -- 게이트전극,
221a -- 패드부, 221b -- 패드부,
223 -- 산화 실리콘(SiOx)막, 225 -- 질화 실리콘(SiNx)막,
227 -- 비정질 실리콘(a-Si:H)막, 228 -- 오옴접촉영역,
229 -- 질화 실리콘(SiNx)막, 230 -- 에칭보호막,
231 -- 레지스트·패턴(레지스트 마스크),
233 -- 소스전극, 235 -- 드레인전극,
237 -- 패드부, 239 -- 층간 절연막,
241 -- 콘택트 홀, 243 -- 콘택트 홀,
245 -- 콘택트 홀, 251 -- 화소전극,
253 -- 패드전극, 255 -- 패드전극.
상기 목적을 달성하기 위해 본 발명에 따른 반도체장치의 제조방법은,
절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과,
상기 제1박막상에 제2박막을 형성하는 공정, 상기 제2박막을 에칭하여 마스크 패턴을 형성하는 공정 및, 상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하는 공정을 구비하고,
상기 마스크 패턴 형성공정과 상기 이온주입공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하고 있다.
또, 본 발명에 따른 반도체장치의 제조방법은, 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과, 상기 제1박막상에 제2박막을 형성하는 공정, 상기 제2박막상에 레지스트 패턴을 형성하는 공정,
상기 레지스트 패턴에 기초하여 상기 제2박막을 에칭하여 마스크 패턴을 형성하는 공정 및, 상기 마스크 패턴형성공정 후 또는 상기 이온주입공정 후에 상기 레지스트 패턴을 제거하는 공정을 구비하고,
상기 마스크 패턴 형성공정과 이온주입공정 및 상기 제거하는 공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하고 있다.
더욱이, 본 발명에 따른 반도체장치의 제조는, 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과, 상기 제1박막상에 제2박막을 형성하는 공정, 상기 제2박막을 에칭하여 제1마스크 패턴을 형성하는 공정, 상기 제1마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 소스영역 및 드레인영역을 형성하는 공정, 상기 이온주입공정에 이어서 상기 제1마스크 패턴을 사이드 에칭(side etching)하여 제2마스크 패턴을 형성하는 공정 및, 상기 제2마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 상기 소스영역 및 드레인영역보다도 불순물농도가 낮은 전계완화영역을 형성하는 공정을 구비하고,
상기 제1 및 제2마스크 패턴 형성공정과 상기 소스 및 드레인영역 형성공정 및 상기 전계완화영역 형성공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하고 있다.
또, 본 발명에 따른 반도체장치의 제조방법은, 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과, 상기 제1박막상에 제2박막을 형성하는 공정, 상기 제2박막을 에칭하여 제1마스크 패턴을 형성하는 공정 및, 상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 오옴접촉영역을 형성하는 공정을 구비하고,
상기 마스크 패턴 형성공정과 상기 이온주입공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하고 있다.
본 발명에 따른 반도체장치의 제조방법은, 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과, 상기 제1박막상에 제2박막을 형성하는 공정, 상기 제2박막상에 레지스트 패턴을 형성하는 공정, 상기 레지스트 패턴에 기초하여 상기 제2박막을 에칭하여 제1마스크 패턴을 형성하는 공정, 상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 오옴접촉영역을 형성하는 공정 및, 상기 마스크 패턴 형성공정 후 또는 상기 이온주입공정 후에 상기 레지스트 패턴을 제거하는 공정을 구비하고,
상기 마스크 패턴 형성공정과 상기 이온주입공정 및 상기 제거공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하고 있다.
상기와 같이 구성된 반도체장치의 제조방법에 의하면, 패터닝 처리와 이온 도핑처리가 절연성기판을 대기에 노출시키지 않고 연속하여 행해지기 때문에, 제조시간을 대폭적으로 단축할 수 있다. 특히, 동일 챔버내에서 처리를 행함으로써 고가의 처리장치의 수를 저감할 수 있어, 장치에 들어가는 투자를 대폭적으로 삭감할 수 있음과 더불어, 장치 점유면적도 저감할 수 있다. 더욱이, 공정도중에 반완성품의 원하지 않는 체류가 없기 때문에, 기판의 소자영역 표면에 대한 대기중의 미소 입자의 부착이나 수분의 흡착을 방지하여, 종래에 비해 제조수율을 향상시킬 수 있다.
한편, 본 발명에 따른 반도체장치의 제조장치는, 피처리기판을 지지하는 서셉터(suscepter)를 내부에 갖춘 처리실과, 상기 처리실에 접속되어 상기 처리실을 진공 배기하는 배기수단, 상기 처리실에 접속되어 상기 처리실에 반응가스를 공급하는 가스공급수단, 상기 피처리기판에 소정의 전압을 인가하는 제1전원, 상기 처리실내에 도입되는 상기 반응가스를 활성화하는 제2전원을 포함하는 활성화 수단 및, 상기 제1, 제2전원 및 상기 반응가스를 제어하여 상기 피처리기판으로의 이온 도핑처리 및 에칭처리중 어느 한쪽을 선택하여 행하는 제어부를 구비한 것을 특징으로 하고 있다.
(발명의 실시형태)
이하, 도면을 참조하면서 본 발명의 실시예에 따른 반도체장치의 제조방법을 TFT-액정표시패널용의 어레이기판에서의 CMOS구조의 박막 트랜지스터를 제조하는 경우를 예로 들어 상세히 설명한다.
우선, 도 1a에 나타낸 바와 같이 외형치수가 500㎜×600㎜, 두께 0.7㎜의 투명한 유리기판(10)을 준비하고, 이 유리기판의 주·이면(主裏面)상에 두께 50nm의 비정질 실리콘(a-Si:H)박막(20)을 기판온도 400℃로 한 플라즈마 CVD법에 의해 퇴적한다. 그 후, 이 a-Si:H박막(20)을 후술하는 결정화에서의 제거(ablation)의 방지를 위해, 질소분위기내에서 탈수소하여 저수소 농도화한다.
이어서, 박막 트랜지스터의 임계치(Vth)를 제어하기 위해, 붕소(B)이온을 a-Si:H박막(20)내에 이온주입한다. 그 후, 도 1b에 나타낸 바와 같이 a-Si:H박막 (20)을 ELA로 결정화시켜 다결정 실리콘(p-Si)박막(22)으로 한다. ELA로는, 0.3×400㎜의 장척(長尺) 형상의 빔(beam)을 이용하고, 이 빔을 15㎛피치로 주사하여 a-Si:H박막의 결정화를 행했다.
다음으로, 도 1c에 나타낸 바와 같이 소망하는 레지스트·패턴을 마스크로서 이용함과 더불어, CF4및 O2가스를 이용한 CDE(Chemical Dry Etching)에 의해 p-Si박막(22)을 섬형상의 p-Si박막(30, 40)으로 패터닝한다.
이 후, 도 1d에 나타낸 바와 같이 플라즈마 CVD법에 의해 p-Si박막(30, 40)상에 게이트 절연막으로서 TEOS(Tetra Ethoxy Silane)막(50)을 퇴적하고, 더욱이 그 위에 300nm 두께의 Al-Nd(알루미늄-네오디뮴)합금막(53)을 스퍼터성막한다. 그리고, 그 위에 레지스트를 도포하고, 노광, 현상하여 레지스트·패턴(60)을 형성한다. 이 레지스트·패턴(60)은, p-Si박막(40)을 충분히 피복함과 더불어, p-Si박막(30)상의 소정의 위치에 배치된다.
이러한 기판(10)을 도 3에 나타낸 플라즈마 처리장치(100)로 반입하고, 이후의 제조행정을 행한다. 여기에서, 플라즈마 처리장치(100)에 대해 설명한다.
도 3에 나타낸 바와 같이, 이 플라즈마 처리장치(100)는 진공챔버(120)를 규정한 하우징(102)과, 진공챔버내에 배치되어 기판(10)을 지지하는 서셉터(110), 진공챔버(120)에 연통(連通)하여 챔버(120)내를 진공으로 배기하는 펌프(130), 진공챔버(120)에 연통하여 챔버(120)내에 소망하는 가스를 공급하는 가스공급계(140), 서셉터(110)와 대향하는 진공챔버(120)의 상면에 기밀하게 배치된 세라믹 등으로 구성된 유전체(150), 이 유전체(150)상에 배치된 고주파 인가용 안테나(160), 안테나(160)로 고주파를 인가하는 제1고주파원(170), 서셉터(110)로 접속되어 고주파를 인가하는 제2고주파원(180) 및, 제1 및 제2고주파원(170, 180)을 제어하는 제어부(190)를 구비하고 있다.
이 플라즈마 처리장치(100)의 서셉터(110)상에 상술한 기판(10)을 배치하고, 진공챔버(120)내를 50~100mTorr의 진공으로 유지한다. 그리고, 제1고주파원(170)으로부터 안테나(160)로 1000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버(120)내로 500sccm의 Cl2와 500sccm의 BCl3를 공급하여 플라즈마 방전을 행한다. 플라즈마 방전이 안정된 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 200W로 6.0MHz의 고주파를 서셉터(110)로 인가한다.
그러면, 도 1e에 나타낸 바와 같이, 플라즈마 방전에 의해 이온 또는 기(radical)화된 Cl2및 BCl3가스는 기판(10)의 -10V 정도의 자기바이어스(self bias)에 의해 기판(10)측으로 인입되고, RIE모드로 Al-Nd합금막(53)은 레지스트·패턴(60)에 기초하여 거의 수직으로 패터닝되어 제1패턴(54)을 각각 형성한다.
더욱이, 연속하여 제1패턴(54)의 하층의 TEOS막(50)을 제1패턴(54)에 따른 형상으로 패터닝한다. 이는, 후술하는 이온주입시의 바이어스 저감을 위함이다.
그 후, 진공챔버(120)내의 잔류가스를 배기한 후, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 20sccm의 PH3를 진공챔버내로 공급하여 플라즈마 방전을 행한다. 플라즈마 방전이 안정된 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 1500W로 2MHz의 고주파를 서셉터(110)로 인가한다.
플라즈마 방전에 의해 이온 또는 기화된 PH3가스는, 기판(10)의 -200V 정도의 자기바이어스에 의해 기판(10)측으로 인입되어 이온주입이 달성된다. 한편, 이 실시예에서는 시간을 제어하여 인(P)이온의 도우즈량(dose)을 1×1015ions/㎠로 제어하고 있다. 이에 따라, 도 1e에 나타낸 바와 같이 p-Si박막(30)내에 소스영역(31) 및 드레인영역(33)이 형성된다.
이어서, 도 1f에 나타낸 바와 같이 진공챔버(120)내의 잔류가스를 배기한 후, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버내로 CF4를 50sccm, O2를 950sccm 공급하여 레지스트·마스크(60)를 0.5㎛ 정도 사이드 에칭한다.
계속해서, 제1고주파원(170)으로부터 안테나(160)로 1000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버(120)내로의 공급가스 및 가스유량을 500sccm의 Cl2와 500sccm의 BCl3로 변경한다. 동시에, 제2고주파원(180)으로부터 200W로 6.0MHz의 고주파를 서셉터(110)로 인가한다. 이에 따라, 플라즈마 방전에 의해 이온 또는 기화된 Cl2및 BCl3가스는 기판(10)의 -10V 정도의 자기바이어스에 의해 기판(10)측으로 인입되고, 사이드 에칭된 레지스트·마스크(61)에 기초하여 제1패턴(54)을 에칭하여 제2패턴(55)을 형성한다.
여기에서, p-Si박막(30)상의 제2패턴(55)은 게이트전극의 최종형상과 일치하고 있다. 또, 상세히 설명하지 않았지만, 제2패턴(55)의 형성에 이어서 후술하는 이온주입의 바이어스 저감을 위해, TEOS막(50)을 제2패턴(55)에 따른 형상으로 패터닝한다.
그리고, 진공챔버(120)내의 잔류가스를 배기한 후, 제1고주파원(170)으로부터 안테나(160)로 500W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 10sccm의 PH3를 진공챔버내로 공급하여 플라즈마 방전을 행한다. 플라즈마 방전이 안정된 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 2000W로 2MHz의 고주파를 서셉터(110)로 인가한다. 플라즈마에 의해 이온 또는 기화된 PH3가스는, 기판(10)의 -300V 정도의 자기바이어스에 의해 기판(10)측으로 인입되고, 제2패턴(55)을 마스크로 하여 이온주입이 달성된다.
한편, 이 실시예에서는 상술한 바와 마찬가지로 시간을 제어하여 인(P)이온의 도우즈량을 1×1013ions/㎠의 저농도로 제어했다. 이에 따라, p-Si박막(30)내에 LDD(Lightly Doped Drain)영역(35, 37) 및 LDD영역(35, 37) 사이에 끼인 채널영역 (39)을 형성했다.
이어서, 도 1g에 나타낸 바와 같이 진공챔버(120)내의 잔류가스를 배기하고, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버내로 CF4를 50sccm, O2를 950sccm 공급하여 플라즈마 방전을 행한다. 이 때, 기판(10)의 자기바이어스는 거의 0이므로, 플라즈마에 의해 이온 또는 기화된 CF4및 O2가스에 기초한 CDE모드로 레지스트·마스크(61)를 애싱제거한다.
다음으로, 도 2a에 나타낸 바와 같이 기판(10)상에 레지스트를 도포하고, 노광, 현상하여 레지스트·패턴(63)을 형성한다. 이 레지스트·패턴(63)은, p-Si박막 (30)을 충분히 피복함과 더불어, p-Si박막(40)상의 소정의 위치에 배치된다.
그리고, 이 기판(10)을 재차 플라즈마 처리장치(100)의 서셉터(110)상에 배치하고, 진공챔버(120)내를 10mTorr 진공으로 유지한다. 그 후, 제1고주파원(170)으로부터 안테나(160)로 1000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버(120)내로 500sccm의 Cl2와 500sccm의 BCl3를 공급하여 플라즈마 방전을 행한다. 플라즈마 방전이 안정된 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 200W로 6MHz의 고주파를 서셉터(110)로 인가한다.
도 2a에 나타낸 바와 같이, 플라즈마에 의해 이온 또는 기화된 Cl2및 BCl3가스는 기판(10)의 -10V 정도의 자기바이어스에 의해 기판측으로 급속히 인입되고, RIE모드로 p-Si박막(40)상의 Al-Nd합금막으로 이루어진 제2패턴(55)은 레지스트·패턴(63)에 기초하여 거의 수직으로 패터닝되어 게이트전극의 최종형상과 일치한 제3패턴(57)을 형성한다.
더욱이, 연속하여 제3패턴(57)의 하층의 TEOS막(50)을 제3패턴(57)에 따른 형상으로 패터닝한다. 이는, 후술하는 이온주입시의 바이어스 저감을 위함이다.
이어서, 진공챔버(120)내의 잔류가스를 배기한 후, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버내로 20sccm의 B2H6을 공급하여 플라즈마 방전을 안정시킨 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 1500W로 2MHz의 고주파를 서셉터(110)로 인가한다.
플라즈마에 의해 이온 또는 기화된 B2H6가스는, 기판(10)의 -200V 정도의 자기바이어스에 의해 기판(10)측으로 인입되어 이온주입이 달성된다. 한편, 이 실시예에서는 상술한 바와 마찬가지로 시간을 제어하여 붕소(B)이온의 도우즈량을 1×1015ions/㎠로 제어했다. 이에 따라, p-Si박막(40)내에 소스영역(41) 및 드레인영역(43), 소스 및 드레인영역(41, 43) 사이에 끼인 채널영역(45)을 형성했다.
이어서, 도 2b에 나타낸 바와 같이 진공챔버(120)내의 잔류가스를 배기하고, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버내로 CF4를 50sccm, O2를 950sccm 공급하여 플라즈마 방전을 안정시킨다. 이 때, 기판(10)의 자기바이어스는 거의 0이므로, 플라즈마에 의해 이온 또는 기화된 CF4및 O2가스에 기초한 CDE모드로 레지스트·마스크(63)는 애싱제거된다.
그 후, 기판(10)을 약 500℃의 온도로 열처리하여 주입된 불순물을 활성화한다. 그리고, 도 2c에 나타낸 바와 같이 이 기판(10)상에 플라즈마 CVD법에 의해 층간 절연막(70)으로서 질화 실리콘막(SiNx)을 퇴적하고, 또 도시하지 않았지만 투명전극으로서, 예컨대 ITO(Indium Tin Oxide)막을 스퍼터법에 의해 퇴적하여 소정의 형상으로 패터닝한다. 그리고, 소스영역 및 드레인영역(31, 33, 41, 43)상의 층간 절연막(70)에 각각 콘택트 홀을 웨트 에칭에 의해 형성한다.
그 후, 스퍼터링에 의해 Al-Nd합금막을 퇴적하고 패터닝함으로써, 드레인영역에 전기적으로 접속된 드레인전극(81, 83), 소스영역에 전기적으로 접속된 소스전극 (85, 87)을 형성한다.
이 후, 필요에 따라 질화 실리콘막 등으로 보호막을 형성하고, 수소분위기내에서 열처리함으로써 소자특성을 안정화시킨다. 이상의 행정에 의해, 박막 트랜지스터의 제조가 종료된다.
이상 설명한 바와 같이, 상술한 제조방법에 의하면 Al-Nd합금막(53)의 패터닝, 인(P)이온의 이온 도핑, 레지스트·마스크(60)의 사이드 에칭, 제1패턴(54)의 에칭, 더욱이 인(P)이온의 이온 도핑, 레지스트·마스크(61)의 애싱을 대기에 노출시키지 않고 연속하여 실행할 수 있다. 그 때문에, 제조시간을 종래에 비해 대폭적으로 단축할 수 있었다.
마찬가지로, 제2패턴(55)의 패터닝, 붕소(B)이온의 이온 도핑, 레지스트·마스크(61)의 애싱을 대기에 노출시키지 않고 연속하여 처리할 수 있기 때문에, 제조시간을 종래에 비해 대폭적으로 단축할 수 있었다.
게다가, 공정도중에 반완성품의 원하지 않는 체류가 없기 때문에, 기판의 소자영역 표면에 대한 대기중의 미소 입자의 부착이나 수분의 흡착을 방지하여, 종래에 비해 제조수율을 거의 25% 향상시킬 수 있었다.
또, RIE장치, CDE장치, 이온주입장치 및 애싱장치를 하나의 플라즈마 처리장치에 모을 수 있어, 개별 처리장치의 수를 저감하여 장치에 들어가는 투자를 대폭적으로 삭감할 수 있고, 또 장치 점유면적을 대폭적으로 줄일 수 있었다.
상기 실시예에서는, 이온 도핑행정에서의 바이어스 저감을 도모하기 위해, Al-Nd합금막(53)의 패터닝에 이어서 게이트 절연막으로서의 TEOS막(50)을 제거하는 구성으로 했지만, 이온 도핑공정에 있어서 충분한 바이어스가 인가될 수 있으면 TEOS막을 제거하지 않아도 좋다.
또, 상기 실시예에서는 박막 트랜지스터의 임계치(Vth)를 제어하기 위해, 붕소(B)이온을 채널 도프(channel dope)했지만, 이 채널 도프와 a-Si:H박막(20)의 패터닝 등을 연속하여 행하도록 해도 좋다. 또, ELA 등의 결정화 행정 후에 채널 도프 및 패터닝을 연속하여 행하도록 해도 좋다.
다음으로, 본 발명의 반도체장치의 제조방법을 TFT-액정표시패널용의 어레이기판에서의 역스태거형의 박막 트랜지스터를 제조하는 경우를 예로 들어 상세히 설명한다.
우선, 도 4a에 나타낸 바와 같이 외형 치수가 500㎜×600㎜, 0.7㎜ 두께의 투명한 유리기판(210)을 준비하고, 그 주·이면상에 300nm 두께의 Al-Nd합금막 및 50nm 두께의 MO막을 순차 스퍼터링법에 의해 퇴적한다. 이들 막을 소정 형상으로 패터닝하여 게이트전극(220a, 220b)과, 게이트전극과 일체의 주사선(도시하지 않음), 주사선으로부터 인출된 경사 배선부(도시하지 않음) 및 경사 배선부에 접속된 OLB패드부(Outer Lead Bonding Pad; 221a, 221b)를 형성한다.
이어서, 도 4b에 나타낸 바와 같이 게이트 절연막으로서 150nm의 산화 실리콘(SiOx)막(223) 및 두께 150nm의 질화 실리콘(SiNx)막(225)과, 활성층으로서 기여하는 반도체층으로서 두께 50nm의 비정질 실리콘(a-Si:H)박막(227) 및, 더욱이 두께 300nm의 질화 실리콘(SiNx)막(229)을 기판온도 300℃로 한 플라즈마 CVD법에 의해 연속하여 퇴적한다. 여기에서는, 반도체층으로서 대면적에 걸쳐 비교적 균질한 막질(膜質)을 확보할 수 있는 a-Si:H박막을 이용했지만, 이 외에도 다결정 실리콘 박막 등 각종 반도체막을 이용할 수 있다.
다음으로, 질화 실리콘막(229)상에 포토 레지스트(photo resist)를 도포하여 게이트전극(220a, 220b)을 마스크로 하고, 포토 레지스트의 이면노광을 이용하여 도 4c에 나타낸 바와 같이 게이트전극(220a, 220b)에 대응하는 영역에 선택적으로 레지스트 패턴(61)을 형성한다. 이 실시예에서는 포토 레지스트의 현상을 약액으로 행하고 있지만, 후술하는 플라즈마 처리장치(100)내에서 드라이(dry) 현상할 수 있다.
그리고, 이러한 기판(210)을 도 3에 나타낸 상술한 플라즈마 처리장치(100)로 반입한다. 즉, 플라즈마 처리장치(100)의 서셉터(110)상에 상기 기판(210)을 배치하고, 진공챔버(120)내를 50~100mTorr의 진공으로 유지한다. 그리고, 제1고주파원(170)으로부터 안테나(160)로 3000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버(120)내로 250sccm의 CHF3와 50sccm의 O2를 공급하여 플라즈마 방전을 안정시킨 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 500W로 6.0MHz의 고주파를 서셉터(110)로 인가한다.
플라즈마에 의해 이온 또는 기화된 CHF3및 O2가스는 기판(210)의 -10V 정도의 자기바이어스에 의해 기판(210)측으로 인입되고, SiNx막(229)은 레지스트·패턴(231)에 기초하여 거의 수직으로 패터닝되어 도 4d에 나타낸 바와 같이 에칭보호막(230)을 형성한다.
이어서, 진공챔버(120)내의 잔류가스를 배기한 후, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버(120)내로 20sccm의 PH3를 공급하여 플라즈마 방전을 안정시킨 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 1500W로 2MHz의 고주파를 서셉터(110)로 인가한다.
플라즈마에 의해 이온 또는 기화된 PH3가스는, 기판(210)의 -200V 정도의 자기바이어스에 의해 기판(210)측으로 인입되어 이온도핑이 달성된다.
한편, 이 실시예에서는 시간을 제어하여 인(P)이온의 도우즈량을 1×1016ions/㎠로 제어하고 있다. 이에 따라, a-Si박막(227)내에 오옴접촉영역 (228)을 형성했다.
이 오옴접촉영역(228)은, a-Si박막(227)의 두께방향 전체에 걸쳐 형성되는 것이어도, 또 표층 근방에만 형성되는 것이어도 상관없다. 여기에서는, a-Si박막(227)의 표층으로부터 두께방향으로 8nm의 영역에서 인(P)이온의 주입량을 1×1016ions/㎠로 설정했다. 이는, a-Si박막(227)이 이온주입에 의해 받는 손실을 경감시키기 위함이다.
이어서, 진공챔버(120)내의 잔류가스를 배기하고, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 CF4를 50sccm, O2를 950sccm 공급하여 플라즈마 방전을 안정시킨다. 이 때, 기판(210)의 자기바이어스는 거의 0이므로, 플라즈마에 의해 이온 또는 기화된 CF4및 O2가스에 기초한 CDE모드로 레지스트·마스크(231)는 애싱제거된다.
이 후, 다른 처리장치로 상기 기판(210)을 옮겨 싣고, 질소분위기내에서 약 250℃ 온도로 1시간 열처리하여 불순물의 활성화를 행했다.
다음으로, 기판(210)상에 300nm 두께의 Al-Nd합금막을 스퍼터링법에 의해 퇴적하고, 그 위에 레지스트를 도포하며, 노광, 현상하여 레지스트 패턴을 형성한다. 그리고, 상기와 마찬가지의 플라즈마 처리장치(100)의 서셉터(110)상에 기판(210)을 배치하고, 진공챔버(120)내를 10mTorr의 진공으로 유지한다. 그 후, 제1고주파원(170)으로부터 안테나(160)로 1000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 500sccm의 Cl2와 500sccm의 BCl3를 공급하여 플라즈마 방전을 안정시킨 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 200W로 6MHz의 고주파를 서셉터(110)로 인가한다.
플라즈마에 의해 이온 및 기화된 Cl2및 BCl3가스는 기판(210)의 -10V 정도의 자기바이어스에 의해 기판측으로 급속히 인입되고, RIE모드로 Al-Nd합금막은 레지스트·패턴에 기초하여 거의 수직으로 패터닝된다. 이에 따라, 도 4e에 나타낸 바와 같이, 소스 및 드레인전극(233, 235), 드레인전극(235)과 일체의 신호선(도시하지 않음), 신호선으로부터 인출된 경사 배선부(도시하지 않음) 및 경사 배선부에 접속된 OLB패드부(237)를 형성한다.
이어서, 진공챔버(120)내의 잔류가스를 배기한 후, 제1고주파원(170)으로부터 안테나(160)로 3000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 CF4를 250sccm, O2를 50sccm 공급하여 플라즈마 방전을 안정시킨다. 이 때, 기판(210)의 자기바이어스는 거의 0이므로, 플라즈마에 의해 이온 또는 기화된 CF4및 O2가스에 기초한 CDE모드로 소스전극(233) 및 드레인전극(235), 신호선, 경사 배선부 및 OLB패드부(237)에 따라, a-Si박막(227), SiNx막(225)을 선택적으로 제거한다.
더욱이, 진공챔버(120)내의 잔류가스를 배기한 후, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 CF4를 50sccm, O2를 950sccm 공급하여 플라즈마 방전을 안정시킨다. 이 때, 기판(210)의 자기바이어스는 거의 0이므로, 플라즈마에 의해 이온 또는 기화된 CF4및 O2가스에 기초한 CDE모드로 레지스트 마스크는 애싱제거된다.
다음으로, 도 4f에 나타낸 바와 같이 기판(210) 전면에 폴리이미드나 아크릴계 등의 유기수지를 3미크론의 두께로 도포하고, 건조, 경화시켜 층간 절연막(239)을 형성한다. 이 층간 절연막(239)은 층간절연으로서의 기능에 덧붙여 평활화의 기능을 가지고 있다. 그리고, OLB패드부(221a, 221b)상의 층간 절연막(239) 및 SiOx막(223), OLB패드부(237)상의 층간 절연막(239), 소스전극(233)상의 층간 절연막(239)을 각각 선택적으로 제거하여 콘택트 홀(241, 243, 245)을 각각 형성한다.
그 후, ITO 등의 투명도전막을 스퍼터링법에 의해 퇴적하고, 소망하는 형상으로 패터닝하여 화소전극(251)과 OLB패드전극(253, 255)을 각각 형성한다. 이 후, 필요에 따라 질화 실리콘막 등으로 보호막을 형성한다.
이상과 같이, 상기 제조방법에 있어서도 SiNx막(229)의 패터닝, 인(P)이온의 이온주입, 레지스트·마스크(231)의 애싱을 동일한 진공챔버(120)내에서 연속하여 행함으로써, 제조시간을 종래에 비해 대폭적으로 단축할 수 있었다. 게다가, 공정도중에 반완성품의 원하지 않는 체류가 없기 때문에, 종래에 비해 제조수율을 대폭적으로 향상시킬 수 있었다.
또, 하나의 플라즈마 처리장치에 의해 RIE장치, CDE장치, 이온주입장치 및 애싱장치의 기능을 달성할 수 있어, 장치에 들어가는 투자를 대폭적으로 삭감할 수 있고, 또 장치 점유면적을 대폭적으로 줄일 수 있었다.
또한, 플라즈마 처리장치(100)를 RIE장치로서 사용하는 경우, 기판에 절대치로 50~150V 정도의 자기바이어스가 생기도록 제어부(190)에 의해 제2고주파원(180)을 제어하는 것이 바람직하다. 또, 플라즈마 처리장치(100)를 CDE장치로서 사용하는 경우는 기판에 실질적으로 OV의 자기바이어스가 생기도록, 이온주입장치로서 사용하는 경우는 기판에 절대치로 150V보다도 큰 자기바이어스가 생기도록, 더욱이 애싱장치로서 사용하는 경우는 기판에 실질적으로 0V의 자기바이어스가 생기도록, 각각 제어부(190)에 의해 제2고주파원(180)을 제어하는 것이 바람직하다.
상술한 실시예에서는, 역스태거구조의 TFT를 예로 들어 설명했지만, 코플레이너(coplanar)구조의 TFT이어도 상관없다. 또, 에칭가스로서 Cl2, BCl3, CF4, CHF3, O2나, 이 외에도 SF5나 C2F5, C3F3등을 사용할 수 있다.
상술한 2개의 실시예에서는, 플라즈마 처리장치로서 가장 간략한 배치(batch)식의 싱글 챔버 타입을 예시했지만, 로드 록(load lock)실, 언로드 록(unload lock)실을 진공챔버에 기밀하게 연결시키는 것, 더욱이 공통 진공실에 복수의 진공챔버를 기밀하게 연결시킨 클러스터 타입(cluster type) 등을 사용할 수 있음은 말할 것도 없다. 또, 멀티챔버 타입에서는 각각의 공정을 전용 챔버에서 처리해도 좋다. 구체적으로는, RIE챔버, 이온주입챔버(붕소 및 인(P)용), CDE챔버 및 애싱챔버의 5개 프로세스 챔버와, 2개 로드 록실이 공통 진공실로 연결된 클러스터 타입이 실용적이다.
이하, 본 발명을 멀티챔버 타입의 플라즈마 처리장치에 적용한 실시예에 대해 설명한다.
도 5에 나타낸 바와 같이, 플라즈마 처리장치(100)는 복수매의 기판을 수납한 3개의 카세트(C)가 배치가능한 카세트 스테이션(cassette station; 104)과, 기판처리부(128) 및, 카세트 스테이션(104)과 기판처리부(128) 사이에 설치된 반입·반출부(106)를 구비하고 있다. 반입·반출부(106)는 카세트 스테이션(104)의 카세트(C)에 수납되는 각 기판을 기판처리부(128)에 대해 반입·반출하기 위한 로보트 암(robot arm; 121)을 갖추고 있다.
또, 기판처리부(128)는 진공기밀하게 형성되고, 거의 중앙에 반송용 로보트(132)를 갖춘 8각형모양의 공통실(131a)과, 이 공통실(131a)과 반입·반출부 (106) 사이에 배치되어 기판처리부(128)내에 기판의 반입·반출을 제어하는 로드·언로드실(131b) 및, 공통실(131a)에 각각 기밀하게 연결된 7개의 프로세스실(131c, 131d, 131e, 131f, 131g, 131h, 131i)을 구비하고 있다.
프로세스실(131c, 131d, 131f, 131g, 131h)은 거의 동일한 구성이므로, 예컨대 프로세스실(131c)을 대표로 설명한다. 도 6에 나타낸 바와 같이, 프로세스실 (131c)은 하우징(102)내에 규정된 진공챔버(120)와, 진공챔버내에 배치되어 기판 (10)을 지지하는 서셉터(110), 진공챔버(120)에 접속되어 진공챔버내를 진공으로 유지하는 펌프(130), 진공챔버에 접속되어 챔버내에 소망하는 가스를 공급하는 가스공급계(140), 진공챔버(120)의 서셉터(110)와 대향하는 상면에 기밀하게 배치된 세라믹 등으로 이루어진 유전체(150), 이 유전체(150)상에 배치된 고주파 인가용의 안테나(160), 안테나(160)로 고주파를 인가하는 제1고주파원(170), 서셉터(110)로 고주파를 인가하는 제2고주파원(180) 및, 제1 및 제2고주파원(170, 180)을 제어하는 제어부(190)를 구비하고 있다. 또한, 다른 프로세스실(131d, 131f, 131g, 131h)도 거의 동일 구성이므로, 이후 동일한 부호를 이용하여 설명한다.
다음으로, 플라즈마 처리장치(100)에 의해 구동회로 일체형의 TFT-LCD용의 어레이기판의 제작에서의 CMOS구조의 박막 트랜지스터를 제조하는 방법을 설명한다. 여기에서, 각 제조공정은 상술한 도 1a 내지 도 1g 및 도 2a 내지 도 2c를 참조하여 설명한다.
먼저, 도 1a에 나타낸 바와 같이 외형치수가 500㎜×600㎜, 두께 0.7㎜의 투명한 유리기판(10)상에 두께 50nm의 비정질 실리콘(a-Si:H)박막(20)을 기판온도 400℃로 한 플라즈마 CVD법에 의해 퇴적한다. 그 후, 이 a-Si:H박막(20)을 후술하는 결정화에서의 제거의 방지를 위해, 질소분위기내에서 탈수소하여 저수소농도화한다.
다음으로, 이 기판(10)이 수납된 카세트(C)를 플라즈마 처리장치(100)의 카세트 스테이션(104)에 배치한다. 그리고, 먼저 대기압의 로드 록실(131b)의 게이트 밸브(gate balve; 133-1)를 열어 로보트 암(121)으로 기판(10)을 카세트(C)로부터 로드 록실(131b)내로 인도한다. 게이트 밸브(133-1)를 닫고 이 로드 록실(131b)을 공통실(131a)과 거의 동등한, 예컨대 10mTorr로 감압한다.
이어서, 게이트 밸브(133-2)를 열어 반송용 로보트(132)로 로드 록실(131b)로부터 기판(10)을 취출(取出)하고, 프로세스실(131c)의 서셉터(110)상에 반입한다. 그 후, 프로세스실(131c)의 게이트 밸브(133-3)를 닫아 이 프로세스실(131c)을 기밀하게 유지한다.
프로세스실(131c)에서는 박막 트랜지스터의 임계치(Vth) 제어를 위해 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 20sccm의 B2H6을 공급하여 플라즈마 방전시킨다. 플라즈마 방전이 안정된 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 1500W로 2MHz의 고주파를 서셉터(110)로 인가한다. 플라즈마에 의해 이온 또는 기화된 B2H6가스는, 기판(10)의 -200V 정도의 자기바이어스에 의해 기판(10)측으로 인입되어 붕소이온을 a-Si:H박막(20)내에 이온주입된다.
프로세스실(131c)의 잔류가스를 한 번 배기한 후, 게이트 밸브(133-3)를 열어 반송용 로보트(132)로 공통실(131a)을 매개로 하여 프로세스실(131c)로부터 프로세스실(131e)로 기판(10)을 반송한다. 그리고, 프로세스실(131e)의 게이트 밸브(133-5)를 닫아 이 프로세스실(131e)에서 도 1b에 나타낸 바와 같이 a-Si:H박막(20)을 ELA에 의해 결정화시켜 다결정 실리콘(p-Si)박막(22)으로 한다. ELA로는, 0.3×400㎜의 장척형상의 빔을 이용하고, 이 빔을 15㎛피치로 주사하여 결정화를 행했다.
다음으로, 게이트 밸브(133-5)를 열고, 반송용 로보트(132)로 기판(10)을 로드 록실(131b)로 인도한다. 게이트 밸브(133-2)를 닫아 로드 록실(131b)을 대기압으로 한 후, 게이트 밸브(133-1)를 열어 기판(10)을 로보트 암(121)으로 카세트 스테이션(104)의 카세트(C)로 반출한다.
그리고, 이와 같이 하여 처리된 기판(10)은 다른 장치로 인도되고, 도시하지 않았지만 소망하는 레지스트·패턴을 마스크로 하여 도 1c에 나타낸 바와 같이 p-Si박막(22)을 CF4및 O2가스를 이용한 CDE에 의해 섬형상의 p-Si박막(30, 40)으로 패터닝한다.
이 후, 도 1d에 나타낸 바와 같이 p-Si박막(30, 40)상에 게이트 절연막으로서 플라즈마 CVD법에 의해 TEOS막(50)을 퇴적하고, 더욱이 그 위에 300nm 두께의 Al-Nd합금막(53)을 스퍼터성막한다. 그리고, 그 위에 레지스트를 도포하고, 노광, 현상하여 레지스트·패턴(60)을 형성한다. 이 레지스트·패턴(60)은, p-Si박막(40)을 충분히 피복함과 더불어, p-Si박막(30)상의 소정의 위치에 배치된다.
이러한 기판(10)을 재차 플라즈마 처리장치(100)의 카세트 스테이션(104)의 카세트(C)내에 배치한다. 그리고, 대기압의 로드 록실(131b)의 게이트 밸브(133-1)를 열어 로보트 암(121)으로 기판(10)을 카세트(C)로부터 로드 록실(131b)내로 인도한다. 게이트 밸브(133-1)를 닫고, 이 로드 록실(131b)을 공통실(131a)과 거의 동등한 10mTorr로 감압한다.
이어서, 게이트 밸브(133-2)를 열어 반송용 로보트(132)로 로드 록실(131b)의 기판(10)을 취출하여 프로세스실(131f)의 서셉터(110)상에 배치한다. 그리고, 게이트 밸브(133-6)를 닫아 프로세스실(131f)을 기밀하게 유지한다.
이 프로세스실(131f)을, 예컨대 10mTorr로 감압유지하고, 제1고주파원(170)으로부터 안테나(160)로 1000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 500sccm의 Cl2와 500sccm의 BCl3를 공급하여 플라즈마 방전을 행한다. 플라즈마 방전이 안정된 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 200W로 6MHz의 고주파를 서셉터(110)로 인가한다. 플라즈마에 의해 이온 또는 기화된 Cl2및 BCl3가스는, 기판(10)의 -10V 정도의 자기바이어스에 의해 기판(10)측으로 인입되고, RIE모드로 Al-Nd합금막(53)은 레지스트·패턴(60)에 기초하여 거의 수직으로 패터닝되어 도 1e에 나타낸 바와 같이 제1패턴(54)을 각각 형성한다.
더욱이, 연속하여 제1패턴(54)의 하층의 TEOS막(50)을 제1패턴(54)에 따른 형상으로 패터닝한다. 이는, 후술하는 이온주입시의 바이어스 저감을 위함이다.
그리고, 프로세스실(131f)의 잔류가스를 한 번 배기한 후, 게이트 밸브(133-6)를 열어 기판(10)을 반송용 로보트(132)로 공통실(131a)을 매개로 하여 프로세스실(131d)로 반송하고, 게이트 밸브(133-4)를 닫아 기밀하게 유지한다. 그리고, 프로세스실(131d)의 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 20sccm의 PH3을 공급하여 플라즈마 방전을 안정시킨 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 1500W로 2MHz의 고주파를 서셉터(110)로 인가한다. 플라즈마에 의해 이온 또는 기화된 PH3가스는, 기판(10)의 -200V 정도의 자기바이어스에 의해 기판(10)측으로 인입되어 이온주입이 달성된다.
한편, 이 실시예에서는 시간을 제어하여 인(P)이온의 도우즈량을 1×1015ions/㎠로 제어했다. 이에 따라, p-Si박막(30)내에 소스영역 및 드레인영역(31, 33)을 형성했다.
다음으로, 프로세스실(131d)의 잔류가스를 배기한 후, 게이트 밸브(133-4)를 열어 기판(10)을 반송용 로보트(132)로 공통실(131a)을 매개로 하여 프로세스실(131g)로 인도하고, 더욱이 게이트 밸브(133-7)를 닫아 프로세스실 (131g)을 기밀하게 유지한다. 그 후, 도 1f에 나타낸 바와 같이 가스공급계(140)로부터 CF4를 50sccm, O2를 950sccm 공급하여 레지스트·마스크(60)를 0.5㎛ 정도 사이드 에칭한다. 계속해서, 가스공급계(140)로부터의 공급가스 및 가스유량을 500sccm의 Cl2와 500sccm의 BCl3로 변경하고, 이와 같이 사이드 에칭된 레지스트·마스크(61)에 기초하여 제1패턴(54)을 에칭하여 제2패턴(55)을 형성한다. 여기에서, p-Si박막(30)상의 제2패턴(55)은 게이트전극의 최종형상과 일치하고 있다. 또, 상세히 설명하지 않았지만, 제2패턴(55)의 형성에 이어서 후술하는 이온주입의 바이어스 저감을 위해, TEOS막(50)을 제2패턴(55)에 따른 형상으로 패터닝한다.
그리고, 프로세스실(131g)의 잔류가스를 배기한 후, 게이트 밸브(133-7)를 열어 기판(10)을 공통실(131a)을 매개로 하여 프로세스실(131d)로 인도하고, 더욱이 게이트 밸브(133-4)를 닫아 프로세스실(131d)을 기밀하게 유지한다. 그 후에, 제1고주파원(170)으로부터 안테나(160)로 500W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 10sccm의 PH3를 공급하여 플라즈마 방전을 안정시킨다. 그 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 2000W로 2MHz의 고주파를 서셉터(110)로 인가한다. 플라즈마에 의해 이온 또는 기화된 PH3가스는, 기판(10)의 -200V 정도의 자기바이어스에 의해 기판(10)측으로 인입되어 이온주입이 달성된다.
한편, 이 실시예에서는 상술한 바와 마찬가지로 시간을 제어하여 인(P)이온의 도우즈량을 1×1015ions/㎠의 저농도로 제어했다. 이에 따라, p-Si박막(30)내에 LDD영역(35, 37) 및 LDD영역(35, 37) 사이에 끼인 채널영역(39)을 형성했다.
이어서, 프로세스실(131d)의 잔류가스를 배기하고, 게이트 밸브(133-4)를 열어 반송용 로보트(132)로 기판(10)을 공통실(131a)을 매개로 하여 프로세스실(131h)로 인도한다. 그리고, 게이트 밸브(133-8)를 닫아 프로세스실(131h)을 기밀하게 유지한다. 이 상태에서, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 진공챔버내로 CF4를 50sccm, O2를 950sccm을 공급하여 플라즈마 방전을 안정시킨다. 이 때, 기판(10)의 자기바이어스는 거의 0이므로, 플라즈마에 의해 이온 또는 기화된 CF4및 O2가스에 기초한 CDE모드로 도 1g에 나타낸 바와 같이 레지스트·마스크(61)를 애싱제거한다.
그리고, 프로세스실(131h)의 잔류가스를 배기한 후, 게이트 밸브(133-8)를 열어 반송용 로보트(132)로 공통실(131a)을 매개로 하여 기판(10)을 로드 록실(131b)로 반출한다. 다음으로, 게이트 밸브(133-2)를 닫아 로드 록실(131b)을 대기압으로 한 후, 게이트 밸브(133-1)를 열어 기판(10)을 로보트 암(121)으로 카세트 스테이션(104)의 카세트(C)로 반출한다.
그리고, 다른 장치에 의해 도 2a에 나타낸 바와 같이, 레지스트를 도포하고, 노광, 현상하여 레지스트·패턴(63)을 형성한다. 이 레지스트·패턴(63)은, p-Si박막(30)을 충분히 피복함과 더불어, p-Si박막(30)상의 소정의 위치에 배치된다.
이러한 기판(10)을 재차 플라즈마 처리장치(100)의 카세트 스테이션(104)의 카세트(C)에 배치한다. 그리고, 대기압의 로드 록실(131b)의 게이트 밸브(133-1)를 열어 로보트 암(121)으로 기판(10)을 카세트(C)로부터 로드 록실(131b)내로 인도한다. 게이트 밸브(133-1)를 닫고, 이 로드 록실(131b)을 공통실(131a)과 거의 동등한 10mTorr로 감압한다.
이어서, 게이트 밸브(133-2)를 열어 반송용 로보트(132)로 기판(10)을 공통실(131a)을 매개로 하여 프로세스실(131f)의 서셉터(110)상에 배치한다. 게이트 밸브(133-6)를 닫아 프로세스실(131f)을 기밀하게 유지한 상태에서, 프로세스실 (131f)의 챔버(120)내를 10mTorr의 진공으로 유지한다. 그 후, 제1고주파원(170)으로부터 안테나(160)로 1000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계 (140)로부터 500sccm의 Cl2와 500sccm의 BCl3를 공급하여 플라즈마 방전을 안정시킨다. 이 상태에서, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 200W로 6MHz의 고주파를 서셉터(110)로 인가한다.
플라즈마에 의해 이온 또는 기화된 Cl2및 BCl3가스는, 기판(10)의 -10V 정도의 자기바이어스에 의해 기판측으로 급속히 인입되고, RIE모드로 p-Si박막(40)상의 Al-Nd합금막으로 이루어진 제2패턴(55)은 레지스트·패턴(63)에 기초하여 거의 수직으로 패터닝되어 게이트전극의 최종형상과 일치한 제3패턴(57)을 형성한다.
더욱이, 연속하여 제3패턴(57)의 하층의 TEOS막(50)을 제3패턴(57)에 따른 형상으로 패터닝한다. 이는, 후술하는 이온주입시의 바이어스 저감을 위함이다.
그리고, 프로세스실(131f)의 챔버(120)내의 잔류가스를 배기한 후, 게이트 밸브(133-6)를 열어 반송용 로보트(132)로 기판(10)을 공통실(131a)을 매개로 하여 프로세스실(131d)로 인도한다.
다음으로, 게이트 밸브(133-4)를 닫아 프로세스실(131d)을 기밀하게 유지한 상태에서, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 20sccm의 B2H6을 공급하여 플라즈마 방전을 안정시킨다. 그 후, 제어부(190)의 제어에 기초하여 제2고주파원(180)으로부터 1500W로 2MHz의 고주파를 서셉터(110)로 인가한다.
플라즈마에 의해 이온 또는 기화된 B2H6가스는, 기판(10)의 -200V 정도의 자기바이어스에 의해 기판(10)측으로 인입되어 이온주입이 달성된다. 한편, 이 실시예에서는 상술한 바와 마찬가지로 시간을 제어하여 붕소(B)이온의 도우즈량을 1×1015ions/㎠로 제어했다. 이에 따라, p-Si박막(40)내에 소스영역 및 드레인영역 (41, 43) 사이에 끼인 채널영역(45)을 형성했다.
다음으로, 프로세스실(131d)의 채널(120)내의 잔류가스를 배기한 후, 게이트 밸브(133-4)를 열어 기판(10)을 프로세스실(131h)로 인도하고, 게이트 밸브(133-8)를 닫는다. 그리고, 제1고주파원(170)으로부터 안테나(160)로 2000W로 13.56MHz의 고주파를 인가함과 더불어, 가스공급계(140)로부터 CF4를 50sccm, O2를 950sccm 공급하여 플라즈마 방전을 안정시킨다. 이 때, 기판(10)의 자기바이어스는 거의 0이므로, 플라즈마에 의해 이온 또는 기화된 CF4및 O2가스에 기초한 CDE모드로 도 2에 나타낸 바와 같이 레지스트·마스크(63)는 애싱제거된다.
그리고, 프로세스실(131h)의 잔류가스를 배기하고, 게이트 밸브(133-8)를 열어 기판(10)을 공통실(131a)을 매개로 하여 프로세스실(131i)로 반송한다.
프로세스실(131i)의 게이트 밸브(133-9)를 닫고, 기판(10)을 약 500℃의 온도로 열처리함으로써 주입된 불순물을 활성화시킨다.
이어서, 게이트 밸브(133-9)를 열어 공통실(131a)을 매개로 하여 기판(10)을 로드 록실(131b)로 인도한다. 게이트 밸브(133-2)를 닫아 로드 록실(131b)을 대기압으로 한 후, 게이트 밸브(133-1)를 열어 기판(10)을 카세트(C)로 반출한다.
그리고, 이 기판(10)상에 층간 절연막(70)으로서 플라즈마 CVD법에 의해 질화 실리콘막(SiNx)을 퇴적하고, 또 도시하지 않았지만 투명전극으로서, 예컨대 ITO막을 스퍼터법에 의해 퇴적하여 소정의 형상으로 패터닝한다. 그리고, 소스 및 드레인영역(31, 33, 41, 43)상의 층간 절연막(70)에 각각 콘택트 홀을 웨트 에칭에 의해 형성한다.
이 후, 도 2c에 나타낸 바와 같이 스퍼터링법에 의해 Al-Nd합금막을 퇴적하고 패터닝함으로써, 드레인영역에 전기적으로 접속되는 드레인전극(81, 83)과 소스영역에 전기적으로 접속되는 소스전극(85, 87)을 형성한다.
최후로, 필요에 따라 질화 실리콘막 등으로 보호막을 형성하고, 수소분위기내에서 열처리함으로써 소자특성을 안정화시킨다.
이상과 같이 구성된 플라즈마 처리장치에 의하면, Al-Nd합금막(53)의 패터닝, 인(P)이온의 이온주입, 레지스트·마스크(60)의 사이드 에칭, 제1패턴(54)의 에칭, 더욱이 인(P)이온의 이온주입, 레지스트·마스크(61)의 애싱을 대기에 노출시키지 않고 연속하여 처리할 수 있다. 그 때문에, 제조시간을 종래에 비해 대폭적으로 단축할 수 있었다.
마찬가지로, 제2패턴(55)의 패터닝, 붕소(B)이온의 이온주입, 레지스트·마스크(61)의 애싱을 대기에 노출시키지 않고 연속하여 처리할 수 있기 때문에, 제조시간을 종래에 비해 대폭적으로 단축할 수 있었다. 게다가, 공정도중에 반완성품의 원하지 않는 체류가 없기 때문에, 종래에 비해 제조수율을 거의 25% 향상시킬 수 있었다.
또, RIE장치, CDE장치, 이온주입장치 및 애싱장치를 하나의 제조장치에 모을 수 있기 때문에, 장치에 들어가는 투자를 대폭적으로 삭감할 수 있고, 또 장치 점유면적을 대폭적으로 줄일 수 있었다.
상기 실시예에 의하면, 예컨대 프로세스실(131c)의 유지·보수가 필요한 경우라도 거의 동일 공정의 프로세스실(131d) 혹은 프로세스실(131f, 131g, 131h)을 가스종류와 투입파워의 제어에 의해 이온주입용으로 이용할 수 있기 때문에, 가동률을 대폭적으로 손상시키는 일도 없다.
이 실시예에서는, 거의 동일 구성의 프로세스실(131c, 131d, 131f, 131g, 131h)내와 프로세스실(131c, 131d)을 이온주입용으로, 프로세스실(131f, 131g, 131h)을 에칭용으로 구분하여 이용했다. 이는, 각 프로세스실(131c, 131d, 131f, 131g, 131h)로의 배관을 간편하게 하기 위함과, 잔류가스 등에 의한 불순물의 혼입을 방지하기 위함이다.
그렇지만, 본 발명은 이 실시예에 한정되지 않고, 가스종류와 투입파워를 각각 제어하여 각 프로세스실에서 이온 도핑과 에칭 등을 연속하여 처리하는 것이어도 무방하다.
또, 이 실시예에서는 ELA 처리용의 프로세스실(131a), 불순물의 활성화를 위한 프로세스실(131i)을 플라즈마 처리장치(100)에 연결했지만, 반도체막 혹은 절연막 성막용의 CVD처리실 등을 연결할 수도 있다.
더욱이, 상술한 복수의 실시예에 있어서, 플라즈마 처리장치의 안테나(160)는 유전체(160) 상면에 배치되어 있지만, 진공챔버내에서 유전체의 하면측에 배설되어도 좋다.
본 발명에 의하면, 제조에 필요로 하는 시간과 고액의 처리장치의 대수를 대폭적으로 줄일 수 있는 반도체장치의 제조방법 및 제조장치를 제공할 수 있다.
또한, 제조도중에서 원하지 않는 반완성품의 체류를 저감시키고, 이에 따라 높은 제조수율이 달성되는 반도체장치의 제조방법 및 제조장치를 제공할 수 있다.

Claims (29)

  1. 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과,
    상기 제1박막상에 제2박막을 형성하는 공정,
    상기 제2박막을 에칭하여 마스크 패턴을 형성하는 공정 및,
    상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하는 공정을 구비하고,
    상기 마스크 패턴 형성공정과 상기 이온주입공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 마스크 패턴 형성공정과 상기 이온주입공정은, 동일 챔버내에서 반응가스의 종류를 다르게 함으로써 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 마스크 패턴 형성공정과 상기 이온주입공정의 각각은, 각각의 상기 반응가스를 플라즈마화하는 공정과, 상기 플라즈마화공정에 의해 생성되는 이온 또는 기(radical)를 상기 절연성 기판에 생기는 전위차에 의해 상기 절연성 기판으로 인입하는 공정을 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 이온주입공정에 사용되는 상기 반응가스는, 인 또는 붕소를 함유하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제3항에 있어서, 상기 절연성 기판에 생기는 전위차는, 자기바이어스에 기초하여 발생되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 자기바이어스는, 상기 절연성 기판에 인가되는 고주파원의 전압 또는 주파수를 제어함으로써 조정되는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 절연성 기판상에 비단결정 실리콘박막을 형성하는 공정과,
    상기 비단결정 실리콘박막을 이 비단결정 실리콘박막상에 배치된 마스크 패턴에 기초하여 패터닝하는 공정 및,
    상기 비단결정 실리콘박막에 불순물 이온을 주입하는 공정을 구비하고,
    상기 패터닝공정과 상기 이온주입공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 패터닝공정과 상기 이온주입공정은, 동일 챔버내에서 반응가스의 종류를 다르게 함으로써 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제8항에 있어서, 상기 패터닝공정과 상기 이온주입공정의 각각은, 각각의 상기 반응가스를 플라즈마화하는 공정과, 상기 플라즈마화공정에 의해 생성되는 이온 또는 기를 상기 절연성 기판에 생기는 전위차에 의해 상기 절연성 기판으로 인입하는 공정을 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 절연성 기판에 생기는 전위차는, 자기바이어스에 기초하여 발생되는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 자기바이어스는, 상기 절연성 기판에 인가되는 고주파원의 전압 또는 주파수를 제어함으로써 조정되는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제7항에 있어서, 상기 이온주입공정은, 박막 트랜지스터의 채널영역의 불순물농도를 결정하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과,
    상기 제1박막상에 제2박막을 형성하는 공정,
    상기 제2박막상에 레지스트 패턴을 형성하는 공정,
    상기 레지스트 패턴에 기초하여 상기 제2박막을 에칭하여 마스크 패턴을 형성하는 공정,
    상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하는 공정 및,
    상기 마스크 패턴형성공정 후 또는 상기 이온주입공정 후에 상기 레지스트 패턴을 제거하는 공정을 구비하고,
    상기 마스크 패턴 형성공정과 이온주입공정 및 상기 제거하는 공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과,
    상기 제1박막상에 제2박막을 형성하는 공정,
    상기 제2박막을 에칭하여 제1마스크 패턴을 형성하는 공정,
    상기 제1마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 소스영역 및 드레인영역을 형성하는 공정,
    상기 이온주입공정에 이어서 상기 제1마스크 패턴을 사이드 에칭하여 제2마스크 패턴을 형성하는 공정 및,
    상기 제2마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 상기 소스영역 및 드레인영역보다도 불순물농도가 낮은 전계완화영역을 형성하는 공정을 구비하고,
    상기 제1 및 제2마스크 패턴 형성공정과 상기 소스 및 드레인영역 형성공정 및 상기 전계완화영역 형성공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과,
    상기 제1박막상에 제2박막을 형성하는 공정,
    상기 제2박막을 에칭하여 마스크 패턴을 형성하는 공정 및,
    상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 오옴접촉영역을 형성하는 공정을 구비하고,
    상기 마스크 패턴 형성공정과 상기 이온주입공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 절연성 기판상에 비단결정 실리콘 박막으로 이루어진 제1박막을 형성하는 공정과,
    상기 제1박막상에 제2박막을 형성하는 공정,
    상기 제2박막상에 레지스트 패턴을 형성하는 공정,
    상기 레지스트 패턴에 기초하여 상기 제2박막을 에칭하여 마스크 패턴을 형성하는 공정,
    상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 오옴접촉영역을 형성하는 공정 및,
    상기 마스크 패턴 형성공정 후 또는 상기 이온주입공정 후에 상기 레지스트 패턴을 제거하는 공정을 구비하고,
    상기 마스크 패턴 형성공정과 상기 이온주입공정 및 상기 제거공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 절연성 기판상에 게이트전극을 형성하는 공정과,
    상기 게이트전극상에 게이트 절연막을 퇴적하는 공정,
    상기 게이트 절연막상에 비단결정 실리콘박막으로 이루어진 제1박막을 퇴적하는 공정,
    상기 제1박막상에 제2박막을 퇴적하는 공정,
    상기 제2박막상에 상기 게이트전극에 대응한 레지스트 패턴을 형성하는 공정,
    상기 레지스트 패턴에 기초하여 상기 제2박막을 에칭하여 마스크 패턴을 형성하는 공정,
    상기 마스크 패턴을 매개로 하여 상기 제1박막에 불순물 이온을 주입하여 오옴접촉영역을 형성하는 공정 및,
    상기 마스크 패턴 형성공정 후 또는 상기 이온주입공정 후에 상기 레지스트 패턴을 제거하는 공정을 구비하고,
    상기 마스크 패턴 형성공정과 상기 이온주입공정 및 상기 제거공정을, 상기 절연성 기판을 대기에 노출시키지 않고 연속하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 이온주입공정에 이어서 상기 오옴접촉영역에 접하는 소스전극 및 드레인전극을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 비단결정 실리콘박막으로 이루어진 제1박막과 상기 제1박막상에 위치한 제2박막이 형성된 절연성 기판을 진공챔버내에 배치하는 공정과,
    상기 진공챔버내에 제1반응가스를 공급하고, 제1전원으로부터 인가하는 제1전압에 기초하여 상기 제1반응가스를 플라즈마화함과 더불어, 제2전원으로부터 상기 절연기판에 제2전압을 인가하며, 상기 플라즈마화에 의해 생성한 이온 또는 기를 상기 절연기판에 생기는 전위차에 의해 절연기판측으로 인입하여 상기 제2박막을 에칭함으로써 마스크 패턴을 형성하는 공정 및,
    상기 진공챔버내의 상기 제1반응가스를 배기한 후, 상기 진공챔버내에 제2반응가스를 공급하고, 상기 제1전원으로부터 인가하는 제3전압에 기초하여 상기 제2반응가스를 플라즈마화함과 더불어, 상기 제2전원으로부터 상기 절연기판에 제4전압을 인가하며, 상기 플라즈마화에 의해 생성한 이온 또는 기를 상기 절연기판에 생기는 전위차에 의해 절연기판측으로 인입하여 상기 제1박막에 이온주입하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  20. 피처리기판을 지지하는 서셉터를 내부에 갖춘 처리실과,
    상기 처리실에 접속되어 상기 처리실을 진공 배기하는 배기수단,
    상기 처리실에 접속되어 상기 처리실에 반응가스를 공급하는 가스공급수단,
    상기 피처리기판에 소정의 전압을 인가하는 제1전원,
    상기 처리실내에 도입되는 상기 반응가스를 활성화하는 제2전원을 포함하는 활성화수단 및,
    상기 제1, 제2전원 및 상기 반응가스를 제어하여 상기 피처리기판으로의 이온 도핑처리 및 에칭처리중 어느 쪽을 선택하여 행하는 제어부를 구비한 것을 특징으로 하는 반도체장치의 제조장치.
  21. 제20항에 있어서, 상기 활성화수단은, 상기 서셉터에 대향하여 배치된 유전체층을 포함하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
  22. 제21항에 있어서, 상기 활성화수단은, 상기 유전체층에 대향하여 배치됨과 더불어 상기 제2전원에 접속된 안테나를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
  23. 제20항에 있어서, 상기 처리실에 연통함과 더불어, 상기 피처리기판을 반송하는 반송수단이 설치된 공통실을 더 구비하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
  24. 제23항에 있어서, 상기 공통실에 연통함과 더불어, 상기 피처리기판을 열처리하는 가열실을 더 구비하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
  25. 제24항에 있어서, 상기 가열실은, 엑시머·레이저·어닐실을 포함하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
  26. 제24항에 있어서, 상기 가열실은, 도핑된 이온을 캐리어로서 작용시키는 열처리를 실시하는 열처리실을 포함하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
  27. 진공으로 유지가능한 공통실과,
    상기 공통실에 기밀하게 연결되고, 처리실을 각각 갖추고 있으며, 각각이 상기 처리실내에 설치되어 피처리기판을 지지하는 서셉터와, 상기 처리실에 접속되어 상기 처리실을 진공배기하는 배기수단, 상기 처리실에 접속되어 상기 처리실에 가스를 공급하는 가스공급수단, 상기 피처리기판에 소정의 전압을 인가하는 제1전원, 상기 처리실내에 도입되는 상기 가스를 활성화하는 제2전원을 포함하는 활성화수단 및, 상기 제1, 제2전원 및 상기 가스를 제어하여 상기 피처리기판으로의 이온 도핑처리 및 에칭처리중 어느 한쪽을 선택하여 행하는 제어부를 갖춘 제1 및 제2처리부를 구비하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
  28. 제27항에 있어서, 상기 제1처리부는 이온 도핑처리, 상기 제2처리부는 에칭처리로 선택제어되는 것을 특징으로 하는 반도체장치의 제조장치.
  29. 제27항에 있어서, 상기 공통실에 기밀하게 연결되어 상기 공통실에 대해 상기 피처리기판을 반입, 반출하기 위한 로드 록실을 더 구비하고 있는 것을 특징으로 하는 반도체장치의 제조장치.
KR1019990027536A 1998-07-09 1999-07-08 반도체장치의 제조방법 및 제조장치 KR100305527B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1998-193514 1998-07-09
JP19351498A JP2000031081A (ja) 1998-07-09 1998-07-09 半導体装置の製造方法
JP1998-263811 1998-09-18
JP26381198A JP2000101086A (ja) 1998-09-18 1998-09-18 半導体装置の製造方法
JP1999-040889 1999-02-19
JP11040889A JP2000243721A (ja) 1999-02-19 1999-02-19 半導体装置の製造装置

Publications (2)

Publication Number Publication Date
KR20000011582A true KR20000011582A (ko) 2000-02-25
KR100305527B1 KR100305527B1 (ko) 2001-11-01

Family

ID=27290631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027536A KR100305527B1 (ko) 1998-07-09 1999-07-08 반도체장치의 제조방법 및 제조장치

Country Status (3)

Country Link
US (2) US6146929A (ko)
KR (1) KR100305527B1 (ko)
TW (1) TW460742B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709204B1 (ko) * 2000-11-14 2007-04-18 삼성에스디아이 주식회사 티에프티 어레이 상에 칼라 필터가 형성된 엘시디 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100309919B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 작업대상물의절단및분류자동화시스템과그제어방법
US6223165B1 (en) * 1999-03-22 2001-04-24 Keen.Com, Incorporated Method and apparatus to connect consumer to expert
TW447138B (en) * 2000-04-28 2001-07-21 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
KR100397875B1 (ko) * 2000-05-18 2003-09-13 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR100378259B1 (ko) * 2001-01-20 2003-03-29 주승기 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치
US7163849B2 (en) * 2002-01-09 2007-01-16 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US20030194877A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Integrated etch, rinse and dry, and anneal method and system
WO2006008889A1 (ja) * 2004-07-20 2006-01-26 Sharp Kabushiki Kaisha プラズマ処理装置
US7329618B2 (en) * 2005-06-28 2008-02-12 Micron Technology, Inc. Ion implanting methods
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
JP2007258453A (ja) * 2006-03-23 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ、及びその製造方法
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
CN105234742B (zh) * 2015-10-29 2017-03-22 丽水学院 自动过滤回收的环保机床
US10651257B2 (en) * 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN110747446A (zh) * 2019-11-21 2020-02-04 深圳市捷佳伟创新能源装备股份有限公司 制作双面透明导电氧化物薄膜的镀膜设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS639978A (ja) * 1986-06-30 1988-01-16 Nec Corp 薄膜トランジスタの製造方法
JPH027563A (ja) * 1988-06-27 1990-01-11 Hitachi Ltd 半導体装置の製造方法
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
JPH06224217A (ja) * 1993-01-26 1994-08-12 Sharp Corp 薄膜トランジスタの製造方法
JP3635469B2 (ja) * 1993-08-20 2005-04-06 富士通株式会社 多結晶ＳｉＴＦＴの製造方法
JP2642849B2 (ja) * 1993-08-24 1997-08-20 株式会社フロンテック 薄膜の製造方法および製造装置
US5543356A (en) * 1993-11-10 1996-08-06 Hitachi, Ltd. Method of impurity doping into semiconductor
KR960026438A (ko) * 1994-12-29 1996-07-22 김주용 박막 트랜지스터 제조방법
US5888413A (en) * 1995-06-06 1999-03-30 Matsushita Electric Industrial Co., Ltd. Plasma processing method and apparatus
JP3220394B2 (ja) * 1996-09-27 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置
US5902704A (en) * 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6074917A (en) * 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709204B1 (ko) * 2000-11-14 2007-04-18 삼성에스디아이 주식회사 티에프티 어레이 상에 칼라 필터가 형성된 엘시디 제조방법

Also Published As

Publication number Publication date
KR100305527B1 (ko) 2001-11-01
TW460742B (en) 2001-10-21
US6146929A (en) 2000-11-14
US6372083B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
KR100305527B1 (ko) 반도체장치의 제조방법 및 제조장치
KR100283350B1 (ko) Ｍｉｓ 박막 반도체 디바이스
US6673126B2 (en) Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
JP3161450B2 (ja) 基板処理装置、ガス供給方法、及び、レーザ光供給方法
US5888855A (en) Method of manufacturing active matrix display
US6444507B1 (en) Fabrication process for thin film transistors in a display or electronic device
KR100279217B1 (ko) 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
WO2013123786A1 (zh) 薄膜晶体管阵列基板及其制作方法
KR100623691B1 (ko) 표시장치의 제조방법
KR100459219B1 (ko) 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
KR100313386B1 (ko) 에칭장치
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
JP3204735B2 (ja) 水素化アモルファスシリコン薄膜トランジスタの製造方法
JP2002198364A (ja) 半導体装置の作製方法
JP3510973B2 (ja) 薄膜半導体装置の製造方法
KR20050110345A (ko) 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치
JP2000243721A (ja) 半導体装置の製造装置
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
US7541226B2 (en) Manufacturing process of thin film transistor
JP2000031081A (ja) 半導体装置の製造方法
CN106960815B (zh) 一种制作阵列基板的方法
JP3210568B2 (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee