CN103000531A - 一种用于低温多晶硅薄膜晶体管的制造方法 - Google Patents

一种用于低温多晶硅薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN103000531A
CN103000531A CN2012105456967A CN201210545696A CN103000531A CN 103000531 A CN103000531 A CN 103000531A CN 2012105456967 A CN2012105456967 A CN 2012105456967A CN 201210545696 A CN201210545696 A CN 201210545696A CN 103000531 A CN103000531 A CN 103000531A
Authority
CN
China
Prior art keywords
manufacture method
drain
metal layer
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105456967A
Other languages
English (en)
Inventor
吴彦佑
方俊雄
蔡志鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN2012105456967A priority Critical patent/CN103000531A/zh
Publication of CN103000531A publication Critical patent/CN103000531A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种用于低温多晶硅薄膜晶体管的制造方法，包括：形成多晶硅主动层，以便在基板上定义出多晶硅主动区；形成图案化的透明导电氧化物金属层，用以定义出漏极掺杂区与源极掺杂区；形成栅极金属层；采用离子植入制程，形成该漏极掺杂区、该源极掺杂区以及轻掺杂漏极端；分别形成漏极金属层和源极金属层于栅极金属层的两侧；以及形成绝缘保护层于漏极金属层和源极金属层的上方。相比于现有技术，本发明利用透明导电氧化物金属层及栅极绝缘层的总厚度与单个栅极绝缘层之间的厚度差异，搭配P+植入能量，从而使用同一道掺杂制程即可达到轻掺杂漏极端、漏极掺杂区和源极掺杂区所需的掺杂剂量，进而减少光罩的使用数量。

Description

一种用于低温多晶硅薄膜晶体管的制造方法
技术领域
本发明涉及一种薄膜晶体管，尤其涉及一种用于低温多晶硅薄膜晶体管的制造方法。
背景技术
传统的薄膜晶体管液晶显示器（Thin Film Transistor LiquidCrystal Display，TFT-LCD）的制程往往是以沉积方式，将液晶显示器的各层结构依序沉积堆叠到基板上，为了实现高精细度的组件与像素排列，低温多晶硅薄膜晶体管（Low TemperaturePolycrystalline Silicon Thin Film Transistor，LTPS TFT）具有高载流子迁移率（Mobility）与高输出电流等特性，常用于高分辨率显示器上，并且，低温多晶硅技术已逐渐取代非晶硅技术从而成为薄膜晶体管研发的主流。
东芝股份有限公司(Kabushiki Kaisha Toshiba)的一篇申请号为US6,037,195的美国专利提供了一种薄膜晶体管的制造方法。为制造CMOS多晶硅薄膜晶体管，其制造步骤需使用多达8道光罩(针对液晶显示产品)，而当其应用于OLED（Organic Light EmittingDiode）液晶显示产品时则最少需使用9道光罩，远较一般的非晶硅组件的5道或6道光罩更为复杂且耗时。
为降低薄膜晶体管阵列的制造成本，减少光罩的使用数量，乐金电子（LG Electronics Inc.）的一篇申请号为US5,913,113的美国专利提供了一种液晶显示设备的薄膜晶体管的制造方法。为制造PMOS多晶硅薄膜晶体管，其制造步骤使用6道光罩（针对液晶显示产品），而当其应用于OLED液晶显示产品时则最少需使用7道光罩，虽然该方法节省了光罩的用量，但由于其金属线制程先于镭射结晶制程，因而制程范围易受到限制。
此外，乐金飞利浦液晶显示股份有限公司（LG.Philips LCDCo.）的一篇申请号为US6,338,987的美国专利提供了一种形成多晶硅层的方法以及制造薄膜晶体管的方法。为制造PMOS多晶硅薄膜晶体管，其制造步骤使用5道光罩的制程（针对液晶显示产品），但当其应用于OLED液晶显示产品时则最少需使用6道光罩，然该方法最关键且困难之处是在于，同时蚀刻不同深度的介电层，容易导致制程范围(process window)狭窄，而且，金属线制程先于镭射结晶制程，也会使制程范围受到限制。
另外，工业技术研究院（ITRI）的一篇申请号为US7,566,598的美国专利提供了一种使用光敏性低k介电材料制造LTPS TFT的减少光罩的方法。为制造PMOS多晶硅薄膜晶体管，其制造步骤使用5道光罩的制程（针对液晶显示产品），但当其应用于OLED液晶显示产品时则最少需使用6道光罩。虽然该方法使用光敏性低k介电材料于介电层，无需涂布光阻并且能进行曝光、显影并直接蚀刻栅极绝缘层，但实际上并未因此而节省光罩的用量。此外，由于使用光敏性低介电材料作为栅极绝缘层的蚀刻光罩，也会使其制程范围受到限制。
有鉴于此，如何设计一种用于低温多晶硅薄膜晶体管的制造方法，确实能够降低光罩的使用数量，以克服上述制程中的缺陷或不足，是业内相关技术人员亟待解决的一项课题。
发明内容
针对现有技术中的用于低温多晶硅薄膜晶体管的制造方法所存在的上述缺陷，本发明提供了一种新颖的、用于低温多晶硅薄膜晶体管的制造方法。
依据本发明的一个方面，提供了一种用于低温多晶硅薄膜晶体管的制造方法，包括以下步骤：
形成一多晶硅主动层，藉由所述多晶硅主动层在完成前置处理的基板上定义出一多晶硅主动区；
形成一图案化的透明导电氧化物金属层，用以在所述多晶硅主动层定义出一漏极掺杂区与一源极掺杂区；
形成一栅极金属层；
采用离子植入制程，形成所述漏极掺杂区、所述源极掺杂区以及一轻掺杂漏极端（Lightly Doped Drain，LDD）；
分别形成一漏极金属层和一源极金属层于所述栅极金属层的两侧；以及
形成一绝缘保护层于所述漏极金属层和源极金属层的上方。
优选地，透明导电氧化物金属层的材质为氧化铟锡（ITO）、氧化锌铝（AZO）、氧化锌镓（GZO）或氧化铟锌（IZO）。
优选地，采用同一掺杂制程实现轻掺杂漏极端、源极掺杂区和漏极掺杂区所需的掺杂剂量。
优选地，上述离子植入步骤的掺杂粒子为磷元素的正离子。
优选地，源极金属层和漏极金属层分别通过一贯通孔电性连接至所述透明导电氧化物金属层。
优选地，该制造方法还包括：形成一栅极绝缘层于所述透明导电氧化物金属层与所述栅极金属层之间。更优选地，栅极绝缘层为一氧化硅层。
在其中的一实施例中，该制造方法还包括：形成一介电层于所述栅极绝缘层与所述绝缘保护层之间。
在其中的一实施例中，该低温多晶硅薄膜晶体管适用于有机发光二极管（Organic Light Emitting Diode，OLED）显示器。进一步，该OLED显示器的像素存储电容为一平行板电容，藉由所述透明导电氧化物金属层、所述栅极绝缘层和所述栅极金属层构成。
采用本发明的用于低温多晶硅薄膜晶体管的制造方法，形成一图案化的透明导电氧化物金属层，用以在多晶硅主动层定义出一漏极掺杂区和一源极掺杂区，然后采用离子植入制程，形成该漏极掺杂区、源极掺杂区以及一轻掺杂漏极端。相比于现有技术，该制造方法利用透明导电氧化物金属层及栅极绝缘层的总厚度与单个栅极绝缘层之间的厚度差异，搭配P+植入能量，从而使用同一道掺杂制程即可达到轻掺杂漏极端、漏极掺杂区和源极掺杂区所需的掺杂剂量，进而减少光罩的使用数量。此外，像素存储电容由透明导电氧化物金属层、栅极绝缘层和栅极金属层构成一平行板电容，从而能够改善传统的半导体电容较耗电的缺失。
附图说明
读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，
图1示出依据本发明的一实施方式的制造方法所形成的低温多晶硅薄膜晶体管的结构示意图；以及
图2示出图1的低温多晶硅薄膜晶体管的制造方法的流程图。
具体实施方式
为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
下面参照附图，对本发明各个方面的具体实施方式作进一步的详细描述。
图1示出依据本发明的一实施方式的制造方法所形成的低温多晶硅薄膜晶体管的结构示意图，图2示出图1的低温多晶硅薄膜晶体管的制造方法的流程图。
首先参照图2，在本发明的制造方法中，首先执行步骤S101，形成一多晶硅主动层，藉由该多晶硅主动层在完成前置处理的基板（preprocessed substrate）上定义出一多晶硅主动区。然后，在步骤S103中，形成一图案化的透明导电氧化物金属层，用以在上述多晶硅主动层定义出一漏极掺杂区与一源极掺杂区。接着，执行步骤S105，形成一栅极金属层。然后，在步骤S107和步骤S109中，依次采用离子植入制程，形成上述漏极掺杂区、上述源极掺杂区以及一轻掺杂漏极端，以及分别形成一漏极金属层和一源极金属层于该栅极金属层的两侧。最后，在步骤S111中，形成一绝缘保护层于漏极金属层和源极金属层的上方。
将图2与图1相结合，其中，数字标记1对应于像素区域，数字标记2对应于低温多晶硅薄膜晶体管区域，数字标记3对应于像素存储电容，在下文中，为描述方便起见，直接使用薄膜晶体管2和像素存储电容3进行描述。
首先，在已完成前置处理的基板100上形成一多晶硅主动层101，藉由该多晶硅主动层101在该基板100上定义出一多晶硅主动区。然后，在基板100和多晶硅主动层101的上方形成一图案化的透明导电氧化物金属层102。利用多晶硅主动层101上方的部分透明导电氧化物金属层在上述多晶硅主动层101定义出一漏极掺杂区104与一源极掺杂区106，在一些实施例中，漏极掺杂区和源极掺杂区的位置可以互换。
接着，形成一栅极金属层（也可称为栅电极）108。然后，采用离子植入制程，形成上述已定义好的漏极掺杂区106、源极掺杂区104以及一轻掺杂漏极端110。在该制造方法中，由于利用透明导电氧化物金属层102及栅极绝缘层118的总厚度与单个栅极绝缘层108之间的厚度差异，搭配掺杂粒子植入能量，从而使用同一道掺杂制程即可达到轻掺杂漏极端110、漏极掺杂区104和源极掺杂区106所需的掺杂剂量，进而可减少光罩的使用数量。例如，上述离子植入步骤的掺杂粒子为磷元素的正离子。在掺杂制程完成后，再分别形成一漏极金属层112和一源极金属层114于该栅极金属层108的两侧。最后，形成一绝缘保护层116于漏极金属层112和源极金属层114的上方。
在一具体实施例中，透明导电氧化物金属层的材质为氧化铟锡（ITO）、氧化锌铝（AZO）、氧化锌镓（GZO）或氧化铟锌（IZO）。
在一具体实施例中，源极金属层114和漏极金属层112分别通过一贯通孔电性连接至透明导电氧化物金属层102。
此外，该制造方法还可形成一栅极绝缘层118，该栅极绝缘层118设置于透明导电氧化物金属层102与栅极金属层108之间。较佳地，该栅极绝缘层118为一氧化硅（SiO2）层。
此外，该制造方法还可形成一介电层120于栅极绝缘层118与绝缘保护层116之间，如图1所示。
以下，简要结合表1和表2来数据阐释透明导电氧化物金属层为氧化铟锡，且氧化铟锡的厚度不同时，LDD区域和S/D区域内实际所掺杂的剂量。
表1（ITO厚度为70nm）
50KeV 55KeV 63KeV 70KeV
硼1（原子/cm3） 3.98×1019 4.07×1019 3.68×1019 2.86×1019
硼2（原子/cm3） 1.79×1019 1.48×1019 9.93×1018 6.22×1018
其中，硼1对应于S/D区域，此时S/D区域掺杂的P+为7.47×1019原子/cm3，硼2对应于LDD区域，此时LDD区域掺杂的P+为2.8×1018原子/cm3。
表2（ITO厚度为80nm）
63KeV 70KeV 75KeV 80KeV
硼1（原子/cm3） 3.04×1019 2.86×1019 2.47×1019
硼2（原子/cm3） 6.22×1018 4.79×1018 3.6×1018
其中，硼1对应于S/D区域，此时S/D区域掺杂的P+为7.47×1019原子/cm3，硼2对应于LDD区域，此时LDD区域掺杂的P+为2.8×1018原子/cm3。由表1和表2可知，当离子植入的能量不同，ITO的厚度不同时，S/D区域和LDD区域内掺杂的剂量也不尽相同。
需要指出的是，采用本发明所制造的低温多晶硅薄膜晶体管可适用于有机发光二极管（Organic Light Emitting Diode，OLED）显示器。例如，该OLED显示器的像素存储电容3为一平行板电容，藉由透明导电氧化物金属层102、栅极绝缘层118和栅极金属层108构成。
采用本发明的用于低温多晶硅薄膜晶体管的制造方法，形成一图案化的透明导电氧化物金属层，用以在多晶硅主动层定义出一漏极掺杂区和一源极掺杂区，然后采用离子植入制程，形成该漏极掺杂区、源极掺杂区以及一轻掺杂漏极端。相比于现有技术，该制造方法利用透明导电氧化物金属层及栅极绝缘层的总厚度与单个栅极绝缘层之间的厚度差异，搭配P+植入能量，从而使用同一道掺杂制程即可达到轻掺杂漏极端、漏极掺杂区和源极掺杂区所需的掺杂剂量，进而减少光罩的使用数量。此外，像素存储电容由透明导电氧化物金属层、栅极绝缘层和栅极金属层构成一平行板电容，从而能够改善传统的半导体电容较耗电的缺失。
上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。

Claims (10)

1.一种用于低温多晶硅薄膜晶体管（Low TemperaturePolycrystalline Silicon Thin Film Transistor，LTPS-TFT）的制造方法，其特征在于，该制造方法包括以下步骤：
形成一多晶硅主动层，藉由所述多晶硅主动层在完成前置处理的基板上定义出一多晶硅主动区；
形成一图案化的透明导电氧化物金属层，用以在所述多晶硅主动层定义出一漏极掺杂区与一源极掺杂区；
形成一栅极金属层；
采用离子植入制程，形成所述漏极掺杂区、所述源极掺杂区以及一轻掺杂漏极端（Lightly Doped Drain，LDD）；
分别形成一漏极金属层和一源极金属层于所述栅极金属层的两侧；以及
形成一绝缘保护层于所述漏极金属层和源极金属层的上方。
2.根据权利要求1所述的制造方法，其特征在于，所述透明导电氧化物金属层的材质为氧化铟锡（ITO）、氧化锌铝（AZO）、氧化锌镓（GZO）或氧化铟锌（IZO）。
3.根据权利要求1所述的制造方法，其特征在于，采用同一掺杂制程实现轻掺杂漏极端、源极掺杂区和漏极掺杂区所需的掺杂剂量。
4.根据权利要求1所述的制造方法，其特征在于，上述离子植入步骤的掺杂粒子为磷元素的正离子。
5.根据权利要求1所述的制造方法，其特征在于，所述源极金属层和所述漏极金属层分别通过一贯通孔电性连接至所述透明导电氧化物金属层。
6.根据权利要求1所述的制造方法，其特征在于，该制造方法还包括：
形成一栅极绝缘层于所述透明导电氧化物金属层与所述栅极金属层之间。
7.根据权利要求6所述的制造方法，其特征在于，所述栅极绝缘层为一氧化硅层。
8.根据权利要求6所述的制造方法，其特征在于，该制造方法还包括：
形成一介电层于所述栅极绝缘层与所述绝缘保护层之间。
9.根据权利要求6所述的制造方法，其特征在于，所述低温多晶硅薄膜晶体管适用于有机发光二极管（Organic Light EmittingDiode，OLED）显示器。
10.根据权利要求9所述的制造方法，其特征在于，所述OLED显示器的像素存储电容为一平行板电容，藉由所述透明导电氧化物金属层、所述栅极绝缘层和所述栅极金属层构成。
CN2012105456967A 2012-12-14 2012-12-14 一种用于低温多晶硅薄膜晶体管的制造方法 Pending CN103000531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105456967A CN103000531A (zh) 2012-12-14 2012-12-14 一种用于低温多晶硅薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105456967A CN103000531A (zh) 2012-12-14 2012-12-14 一种用于低温多晶硅薄膜晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN103000531A true CN103000531A (zh) 2013-03-27

Family

ID=47928957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105456967A Pending CN103000531A (zh) 2012-12-14 2012-12-14 一种用于低温多晶硅薄膜晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN103000531A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014146363A1 (zh) * 2013-03-20 2014-09-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板
WO2016086484A1 (zh) * 2014-12-05 2016-06-09 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN105789325A (zh) * 2016-04-18 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN106601786A (zh) * 2016-11-26 2017-04-26 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN107680974A (zh) * 2017-09-21 2018-02-09 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014146363A1 (zh) * 2013-03-20 2014-09-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016086484A1 (zh) * 2014-12-05 2016-06-09 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105336745B (zh) * 2015-09-30 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105789325A (zh) * 2016-04-18 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
WO2017181449A1 (zh) * 2016-04-18 2017-10-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN105789325B (zh) * 2016-04-18 2019-05-03 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN106601786A (zh) * 2016-11-26 2017-04-26 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN107680974A (zh) * 2017-09-21 2018-02-09 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置

Similar Documents

Publication Publication Date Title
CN103000531A (zh) 一种用于低温多晶硅薄膜晶体管的制造方法
US10211229B2 (en) Polysilicon thin film transistor and manufacturing method thereof, array substrate
CN104538357B (zh) 制作阵列基板的方法和阵列基板
TW451597B (en) Electroluminescence display device
CN101656233B (zh) 薄膜晶体管基板的制造方法
US10068809B2 (en) TFT backplane manufacturing method and TFT backplane
KR101850662B1 (ko) 고해상도 amoled 백플레인의 제조방법
US7612378B2 (en) Semiconductor device with multiple impurity regions and image display apparatus
US9515190B2 (en) Method for manufacturing polysilicon thin film transistor
CN104465702A (zh) Amoled背板的制作方法
KR20150040873A (ko) 반도체 장치
KR20150056052A (ko) 박막 트랜지스터 구동 백 플레이트 및 그 제조방법
CN102130156A (zh) 薄膜晶体管、开关电路以及场效应晶体管
CN102544070A (zh) 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
US9735186B2 (en) Manufacturing method and structure thereof of TFT backplane
CN108447822A (zh) Ltps tft基板的制作方法
JP5360756B2 (ja) 有機電界発光表示装置及びその製造方法
CN101789434B (zh) 影像显示系统及其制造方法
US8610126B2 (en) Flat panel display device with simplified efficient structure and method of manufacturing the same
CN108538861B (zh) 阵列基板及其制造方法、显示面板
CN101021659A (zh) 液晶像素及其制造方法与液晶显示器
CN103915449A (zh) 阵列基板及其制备方法、显示面板及其制备方法
CN109449210B (zh) 阵列基板及显示器件
CN105575974A (zh) 低温多晶硅tft背板的制作方法
CN105097898A (zh) 一种薄膜晶体管、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130327