KR20150056052A - 박막 트랜지스터 구동 백 플레이트 및 그 제조방법 - Google Patents

박막 트랜지스터 구동 백 플레이트 및 그 제조방법 Download PDF

Info

Publication number
KR20150056052A
KR20150056052A KR1020140156835A KR20140156835A KR20150056052A KR 20150056052 A KR20150056052 A KR 20150056052A KR 1020140156835 A KR1020140156835 A KR 1020140156835A KR 20140156835 A KR20140156835 A KR 20140156835A KR 20150056052 A KR20150056052 A KR 20150056052A
Authority
KR
South Korea
Prior art keywords
gate electrode
semiconductor layer
photoconductive semiconductor
region
light
Prior art date
Application number
KR1020140156835A
Other languages
English (en)
Inventor
렁 파오 신
티엔 왕 후앙
Original Assignee
에버디스플레이 옵트로닉스 (상하이) 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버디스플레이 옵트로닉스 (상하이) 리미티드 filed Critical 에버디스플레이 옵트로닉스 (상하이) 리미티드
Publication of KR20150056052A publication Critical patent/KR20150056052A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

본 발명은 박막 트랜지스터, 구동 백 플레이트 및 그들 제조방법을 제공한다. 투광성 절연기판 위에 하나 이상의 비투광성 게이트전극을 형성하는 단계, 투광성 절연기판 위에 게이트전극을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에, 게이트전극과 중첩되는 중첩영역과 중첩영역과 일체 형성되어 게이트전극 밖으로 연장형성되는 초과영역을 포함하는 패턴화된 광전도 반도체층을 형성하는 단계, 전자기복사를 통하여 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 단계, 드레인 영역을 노출시키기 위한 픽셀전극 콘택트 홀이 형성되어 있고 광전도 반도체층을 덮는 패턴화된 보호층을 형성하는 단계, 픽셀전극 콘택트 홀을 통하여 드레인 영역에 연결되는 픽셀전극을 형성하는 단계, 및 보호층을 덮고 픽셀전극의 일부분을 노출시키기 위한 절연층을 형성하는 단계를 적어도 포함한다. 본 발명은 광전도 반도체 재료를 부분적으로 변환시켜 소스 영역, 드레인 영역 및 채널을 단번에 형성하고, 제조공정이 간단하고 설비의 가동률을 제고시킨다.

Description

박막 트랜지스터 구동 백 플레이트 및 그 제조방법{TFT DRIVING BACKPLANE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 구동 백 플레이트 및 그 제조방법에 관한 것으로서 특히 광전도 반도체 재료를 부분적으로 변환시켜 단번에 소스 영역, 드레인 영역 및 채널을 형성하는 박막 트랜지스터 구동 백 플레이트 및 그 제조방법에 관한 것이다.
박막 트랜지스터(TFT，Thin Film Transistor)는 현재 주로 액정 디스플레이와 유기 발광다이오드 디스플레이의 서브 픽셀(sub-pixel)에 사용된다. 박막 트랜지스터 배열로 제조된 구동 백 플레이트는 디스플레이가 보다 높은 픽셀 밀도, 개구율을 실현하고 휘도를 높일 수 있는 관건적인 부품이다. 현재 TFT-LCD는 일반적으로 비정질 실리콘을 활성층으로 하는 TFT 백 플레이트를 사용한다. 그러나 비정질 실리콘(a-Si)의 이동도가 너무 낮아 OLED 디스플레이, 고화질 TFT-LCD 및 3D 표시의 요구를 만족시키지 못한다. 산화금속 반도체는 박막 트랜지스터의 활성층 재료로서 높은 이동도, 낮은 증착온도 및 투광성 광학 특성에 의하여 차세대의 디스플레이 백 플레이트 기술로 인정되고 있으며 현재 세계 범위내의 연구자들의 주목을 받고 있다. 높은 이동도 특징은 높은 리프레시 빈도, 대전류 박막 트랜지스터에 대한 미래 디스플레이 기술의 요구를 만족시킬 수 있다. 또한 100℃보다 낮은 공정온도는 금속산화를 이용하여 플렉서블 디스플레이의 제조가 가능하도록 한다.
현재의 박막 트랜지스터의 구동 백 플레이트는 비정질（a-Si） 박막 트랜지스터 구동 백 플레이트 및 폴리실리콘（Poly-Si） 박막 트랜지스터 구동 백 플레이트 두가지로 나눈다.
비정질（a-Si） 박막 트랜지스터 구동 백 플레이트의 제조공정은 주로 아래 단계를 포함한다.
게이트 및 스캔선을 형성하는 단계는, 금속을 스퍼터링(Sputtering)하여 성막하는 것을 통해 게이트（Gate）층을 형성하고, 게이트에 대해 포토 에칭（Photo-etching）하는 공정을 포함한다.
게이트（Gate） 절연층 및 비정질 실리콘 아이랜드（Island）를 형성하는 단계는, PECVD를 이용하여 연속하여 3층의 막을 형성하고 아이랜드 포토 에칭, 아이랜드 드라이 에칭（Dry etching） 등 공정을 포함하며 유리기판에 TFT용 비정질 실리콘 아이랜드를 형성하는 것을 포함한다.
소스/드레인（S/D） 전극, 데이터 전극 및 채널（Channel）을 형성하는 단계는, 스퍼터링을 이용하여 성막하는 것을 통해 소스/드레인 금속층을 형성하는 공정, 소스/드레인（S/D）포토 에칭, 소스/드레인（S/D） 습식에칭(Wet etching), 채널 드라이 에칭 등 공정을 포함하며 나중에 유리기판에 TFT의 소스 전극, 드레인 전극, 채널 및 데이트선을 형성하는 공정을 포함한다. 이로서 TFT는 제작 완성된다.
보호 절연층 및 비아(VIA)를 형성하는 단계는, PECVD에 의한 성막, 리소그래피, 비아 드라이 에칭 등 공정들을 포함한다. 이러한 공정을 통하여 나중에 유리기판에 TFT 채널 보호 절연층과 비아를 형성한다.
투명 픽셀전극 ITO(Indium tin oxide)을 형성하는 단계는, ITO 투광성 전극층을 스퍼터링하여 성막하는 공정, ITO 포토 에칭, ITO 습식 에칭 등 공정을 거쳐 유리기판에 투광성 픽셀전극을 형성하는 것을 포함한다. 이상의 공정을 거쳐 여러 조의 모든 공정의 제작이 완료된다.
저온 폴리실리콘（Low Temperature Poly-Silicon；LTPS） 기술은 차세대 박막 트랜지스터 액정 디스플레이의 제조기술로서, 저온 폴리실리콘（LTPS） 기술은 주로 레이저 어닐 공정（Laser Anneal）을 통하여 a-Si 박막을 폴리실리콘（Poly-Si） 박막층으로 전환시키는 기술이다. 폴리실리콘 트랜지스터의 전자 이동속도는 비정질 실리콘보다 백 배 정도 제고되고 표시화면의 반응속도가 빠르고 휘도가 높고 해상도가 높은 등 우점을 가지고 있다. 이외에 전자 이동속도가 빠르므로 Poly-Si는 구동회로로 될수 있으며 따라서 주변의 구동회로를 유리기판에 형성할 수 있어 무게를 줄이며 경박화의 요구에 도달할 수 있다. 이외에 LTPS TFT는 구동IC를 LCD 패널 내에 통합하므로써 IC비용이 절감되고 IC 후속 가공에서 발생하는 불량률을 감소할 수 있어 수율을 제고할 수 있다.
종래 기술에서는 8개의 포토마스크를 사용하여 주변 구동회로의 CMOS TFT 부품을 제작하며, 그 중 N-TFT는 LDD 구조를 가지고 있다.
먼저 절연기판（예를 들면 유리기판）에 차례로 완충층과 비정질 실리콘층을 증착한다. 완충층의 작용은 유리기판내의 불순물이 후속의 고온공정에 의하여 확산되어 나오는 것을 방지하는 것이다. 계속하여 엑시머 레이저 기술（Excimer Laser；EL）을 이용하여 당해 비정질 실리콘이 폴리실리콘으로 변하여 폴리실리콘층을 형성하도록 당해 비정질 실리콘층을 스캐닝한다. 그 후 리소그래피 & 에칭 공정을 실시하고 제1포토 레지스트 패턴（제1포토마스크를 사용）을 이용하여 당해 유리기판 상의 폴리실리콘층을 패턴화하여 N-TFT와 P-TFT로 되는 폴리실리콘 아일랜드 부분（poly island）을 형성하고, 계속하여 게이트 절연층을 증착한다.
계속하여 N-TFT의 N+ 이온 주입단계를 실시하여 제2포토레지스트 패턴（제2포토마스크를 사용한다）을 당해 게이트 절연층에 형성한다. 제2포토레지스트 패턴은 N-TFT의 LDD구조와 게이트 영역에 위치한 폴리실리콘 아일랜드 부분을 덮고 그리고 전체 P-TFT 영역에 위치한 폴리실리콘 아일랜드 부분을 덮으며, 계속하여 당해 폴리실리콘 아일랜드 부분에 N+ 이온 주입을 실시하여 N-TFT의 S/D 영역을 형성한다.
그리고 상기 제2포토 레지스트 패턴을 제거하고 게이트 금속층을 증착하여 리소그래피 & 에칭 공정을 실시하며 제3포토 레지스트 패턴（제3포토마스크）을 이용하여 상기 게이트 금속층을 패턴화함으로써 N-TFT와 P-TFT의 게이트 금속을 형성한다. 그 후 직접 상기 게이트 금속을 마스크로 사용하여 이온 주입 단계를 진행하여 N-TFT의 LDD 구조를 형성한다.
그리고, 전체 N-TFT영역을 덮는 제4포토 레지스트 패턴（제4포토마스크를 사용）을 형성하고 P-TFT영영에 P+이온 주입 단계를 실시하여 P-TFT의 S/D영역을 형성한다. 이렇게 N-TFT와 P-TFT의 주요구조를 실질적으로 완성하였다.
계속하여 그 제4포토 레지스트 패턴을 제거하고 유전체층을 당해 유리기판에 증착하여 상기 게이트 금속을 덮은 후, 상기 유전체층과 상기 게이트 절연층에 대하여 리소그래피 & 에칭 공정을 실시하고, 포토 레지스트 패턴（제5포토마스크를 사용한다）을 이용하여N-TFT와P-TFT의 S/D이 노출되도록 N-TFT와 P-TFT의 제1비아 홀을 형성한다. 계속하여 금속층을 증착하고 상기 제1비아 홀을 충전하고 당해 금속층에 대하여 리소그래피 & 에칭 공정을 실시하고 포토 레지스트 패턴（제6포토마스크를 사용）을 이용하여 데이터선（dataline）으로서 N-TFT와 P-TFT의 S/D금속전극을 형성하여 LCD 패널상의 픽셀영역과 LCD 패널 외부의 회로에 연결될 수 있다.
그리고 유리기판에 보호층을 증착하여 상기 S/D금속전극을 덮고, 당해 보호층에 대하여 리소그래피 & 에칭 공정을 실시하고 포토 레지스트 패턴（제7 포토마스크）를 이용하여S/D금속전극의 일부분이 노출되도록 N-TFT와 P-TFT의 제2비아 홀을 형성한다. 계속하여 인듐 주석 산화층（ITO）을 증착하고 상기 제2비아 홀을 충전하고 인듐 주석 산화층에 대하여 리소그래피 & 에칭 공정을 실시하고, 포토 레지스트 패턴（제8포토마스크）를 이용하여 ITO연결전극을 형성하여 당해 LCD 패널 외부의 회로에 연결될 수 있다.
위에서 본 바와 같이, 종래 기술의 구동 백 플레이트의 제조공정은 복잡하고 전체적인 주기가 비교적 길며, 대량의 금속재료가 필요하고 인력이 많이 필요하며 설비의 가동률에 영향을 끼친다.
종래 기술에 존재하는 문제를 고려하여, 본 발명은 박막 트랜지스터 구동 백 플레이트 및 그 제조방법을 제공함으로써, 종래 기술의 문제를 극복하고, 광전도 반도체재료를 부분적으로 변환하여 소스 영역, 드레인 영역 및 채널을 단번에 형성함으로써, 제조 공정이 간단하고, 제조 공정 흐름의 주기가 전반적으로 짧아지고, 대량의 금속재료가 필요하지 않으며, 인력을 감소하고, 설비의 가동률을 제고시킨다.
본 발명의 하나의 양태에 의하면
투광성 절연기판,
투광성 절연기판위에 형성되는 하나 이상의 비투광성 게이트전극,
투광성 절연기판위에 형성되어 게이트전극을 덮는 게이트 절연막,및
게이트 절연막위에 형성되고, 게이트전극과 중첩되는 중첩영역과 중첩영역과 일체 형성되어 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 초과영역은 도체로 변환되어 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 패턴화된 광전도 반도체층
을 포함하는 박막 트랜지스터를 제공한다.
바람직하게 초과영역은 자외선 조사를 통하여 도체로 변환된다.
바람직하게 중첩영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다.
바람직하게 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함한다.
바람직하게 광전도 반도체층은 상호 마주하는 방향에 따라 게이트전극 밖으로 연장형성 된다.
바람직하게 투광성 절연기판의 재료는 유리 또는 가요성 유전체이다.
본 발명의 다른 하나의 양태에 의하면
투광성 절연기판위에 하나 이상의 비투광성 게이트전극을 형성하는 단계,
투광성 절연기판위에 게이트전극을 덮는 게이트 절연막을 형성하는 단계, 및
게이트 절연막위에, 게이트전극과 중첩되는 중첩영역과 중첩영역과 일체 형성되어 게이트전극 밖으로 연장형성되는 초과영역을 포함하는 패턴화된 광전도 반도체층을 형성하는 단계,
전자기복사를 통하여 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 단계를 적어도 포함하는 박막 트랜지스터의 제조방법을 제공한다.
바람직하게 전자기 복사 변환 단계에서, 자외선을 제공하여 투광성 절연기판을 투과하여 광전도 반도체층의 게이트전극 밖으로 연장형성되는 초과영역만을 조사한다.
바람직하게 중첩영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다.
바람직하게 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함한다.
바람직하게 광전도 반도체층은 상호 마주하는 방향에 따라 게이트전극 밖으로 연장형성 된다.
바람직하게 투광성 절연기판의 재료는 유리 또는 가요성 유전체이다.
본 발명의 다른 하나의 양태에 의하면,
투광성 절연기판,
투광성 절연기판위에 형성되는 하나 이상의 비투광성 게이트전극,
투광성 절연기판위에 형성되어 게이트전극을 덮는 게이트 절연막,
게이트 절연막위에 형성되고, 게이트전극과 중첩되는 중첩영역과 중첩영역과 일체 형성되어 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 초과영역은 도체로 변환되어 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 패턴화된 광전도 반도체층,
드레인 영역을 노출시키기 위한 픽셀전극 콘택트 홀이 형성되어 있고 광전도 반도체층을 덮는 패턴화된 보호층,
픽셀전극 콘택트 홀을 통하여 드레인 영역에 연결되는 픽셀전극, 및
보호층위에 형성되어 픽셀전극의 일부분을 노출시키기 위한 절연층
을 포함하는 박막 트랜지스터 구동 백 플레이트를 제공한다.
바람직하게 초과영역은 자외선 조사를 통하여 도체로 변환된다.
바람직하게 중첩영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다.
바람직하게 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함한다.
바람직하게 광전도 반도체층은 상호 마주하는 방향에 따라 게이트전극 밖으로 연장형성 된다.
바람직하게 픽셀전극의 재료는 인듐 주석 산화물이다.
본 발명의 다른 하나의 양태에 의하면
투광성 절연기판위에 하나 이상의 비투광성 게이트전극을 형성하는 단계,
투광성 절연기판위에 게이트전극을 덮는 게이트 절연막을 형성하는 단계,
게이트 절연막위에, 게이트전극과 중첩되는 중첩영역과 중첩영역과 일체 형성되어 게이트전극 밖으로 연장형성되는 초과영역을 포함하는 패턴화된 광전도 반도체층을 형성하는 단계,
전자기복사를 통하여 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 단계,
드레인 영역을 노출시키기 위한 픽셀전극 콘택트 홀이 형성되어 있고 광전도 반도체층을 덮는 패턴화된 보호층을 형성하는 단계,
픽셀전극 콘택트 홀을 통하여 드레인 영역에 연결되는 픽셀전극을 형성하는 단계, 및
보호층을 덮고 픽셀전극의 일부분을 노출시키기 위한 절연층을 형성하는 단계를 적어도 포함하는 박막 트랜지스터 구동 백 플레이트를 제조하는 방법을 제공한다.
바람직하게 전자기 복사 변환 단계에서, 자외선을 제공하여 투광성 절연기판을 투과하여 광전도 반도체층의 게이트전극 밖으로 연장형성되는 초과영역만을 조사한다.
바람직하게 중첩영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다.
바람직하게 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함한다.
바람직하게 광전도 반도체층은 상호 마주하는 방향에 따라 게이트전극 밖으로 연장형성 된다.
바람직하게 픽셀전극의 재료는 인듐 주석 산화물이다.
종래 기술과 비교하면, 상술한 기술을 이용함으로 하여 본 발명의 박막 트랜지스터 구동 백 플레이트 및 그 제조방법은 광전도 반도체재료를 부분적으로 변환하여 소스 영역, 드레인 영역 및 채널을 단번에 형성함으로써 제조 공정이 간단하고, 포토 레지스트 마스크를 여러번 사용할 필요가 없이 제조 공정 흐름의 주기가 전반적으로 짧아지고 대량의 금속재료가 필요하지 않으며 인력이 감소되고 설비의 가동률을 제고시킨다.
아래의 도면을 참조하여 비제한성 실시예를 설명하여 본 발명의 기타 특징, 목적과 우점을 더 선명히 한다.
도1은 본 발명의 제1실시예의 박막 트랜지스터의 제조방법의 흐름도이다.
도2A 내지 도2B는 본 발명의 제1실시예의 박막 트랜지스터의 제조 과정에서의 구조적 변화를 나타내는 개략도이다.
도3은 본 발명의 제2실시예의 박막 트랜지스터의 구동 백 플레이트의 제조방법의 흐름도이다.
도4A 내지 도4E는 본 발명의 제2실시예의 박막 트랜지스터의 구동 백 플레이트의 제조 과정에서의 구조적 변화를 나타내는 개략도이다.
도5는 본 발명의 제3실시예의 제1 박막 트랜지스터의 디스플레이의 제조방법을 나타낸 흐름도이다.
도6은 본 발명의 제3실시예의 제1 박막 트랜지스터의 디스플레이의 구조 개략도이다.
도7은 본 발명의 제4실시예의 제2 박막 트랜지스터의 디스플레이의 제조방법을 나타낸 흐름도이다.
도8은 본 발명의 제4실시예의 제2 박막 트랜지스터의 디스플레이의 구조 개략도이다.
당업자들이 종래의 기술과 상기 실시예를 결합하여 상기 변화예를 실현할 수 있음을 알수 있다. 여기서 중복적으로 설명하지 않는다. 이러한 변화예는 본 발명의 실질적인 내용에 영향을 주지 않으므로 여기서 중복적으로 설명하지 않는다.
[제1실시예]
도1은 본 발명의 제1실시예의 박막 트랜지스터의 제조방법의 흐름도이다. 도1에 나타낸 바와 같이 본 발명의 박막 트랜지스터의 제조방법은 아래의 단계를 포함한다.
우선, 단계S101에서 투광성 절연기판 위에 하나 이상의 비투광성 게이트 전극을 형성하고, 투광성 절연기판 위에 게이트 절연막을 형성하여 게이트전극을 덮는다.
그리고, 단계S102에서 게이트 절연막 위에 패턴화된 광전도 반도체층을 형성하고, 광전도 반도체층은 투광성 절연기판의 방향에 따라 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체로 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 전자기 복사를 통하여 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역으로 한다.
본 발명의 박막 트랜지스터 및 그 제조방법은 광전도 반도체 재료를 부분적으로 변환하여 소스 영역, 드레인 영역 및 채널을 단번에 형성한다.
광전도 반도체층의 양단에 각각 소스 영역과 드레인 영역을 형성하여 소스와 드레인의 기능을 실현함으로써, 에칭(etching)을 이용하여 소스와 드레인을 형성하는 단계를 절감할 수 있어, 재료를 절약하고, 또한 공정을 줄이고 제조주기를 단축시킬 수도 있다.
단계S101 에서 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함한다. 투광성 절연기판의 재료는 유리 또는 가요성(flexibility) 유전체(dielectric material)이다. 픽셀전극의 재료는 인듐 주석 산화물을 포함한다.
단계S102중 전자기 복사 변환 단계에서 광선을 제공하여 투광성 절연기판을 투과하여 광전도 반도체층의 게이트전극 밖으로 연장형성되는 초과영역만을 조사한다. 상기 중첩영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다. 광선은 자외선이다. 광전도 반도체층은 상호 마주하는 방향에 따라 상기 게이트전극 밖으로 연장형성 된다.
도2A 내지 도2B는 본 발명의 제1실시예의 박막 트랜지스터의 제조 과정에서의 구조적 변화를 나타내는 개략도이다.
도1의 단계S101에서 도2A를 참고하면 박막 트랜지스터의 시재료는 투광성 절연기판(1)이다. 투광성 절연기판(1)은 유리 또는 가요성 유전체일 수도 있다. 투광성 절연기판(1)은 이미 알려진 재료 또는 이 후에 연구해내는 임의의 투명한 절연재료일 수도 있다. 투광성 절연기판(1)은 투광성 있는 가요성 유전체로 형성될 수도 있다. 최고 처리 가능 온도 하에서 또는 그 부근 온도에서 어닐링하는것을 통하여 후속의 처리단계 중의 크기의 안정성을 개선한다.
투광성 절연기판(1)의 표면에 스퍼터링을 통하여 비투광성 게이트전극(2)을 형성한다. 게이트전극(2)은 이미 알려진 재료 또는 이후에 연구해내는 임의의 도전재료일 수 있다. 게이트전극(2)은 저항이 작은 금속으로 형성하는 것이 바람직하다. 마스크 리소그래피 등 전통적인 포토 리소그래피 기술을 이용하여 패턴화하고 식각하여 증착시킬 수 있다. 실제적인 제작과정에서는 투광성 절연기판(1)의 표면에 드레인 버스, 데이터 버스, 게이트 구동회로 및 데이터 구동회로 등을 형성할 수도 있다.
투광성 절연기판(1)의 표면에 게이트전극(2)을 형성한 후 계속하여 투광성 절연기판위에 게이트 절연막(3)을 형성한다. 게이트 절연막(3)은 여러가지 유전체 중의 임의의 하나를 포함할 수 있고 다양한 두께로 형성(또는 증착)될 수 있다. 게이트 절연막(3)은 여러가지 알려진 공정 또는 증착 공정중의 어느 하나의 공정에 의하여 형성될 수 있다. 본 실시예에서는 게이트 절연막(3)은 SiNX로 형성되어 있다. 플라즈마 화학증착(PECVD: plasma enhanced chemical vapor deposition)을 통하여 게이트 절연막(3)을 증착할 수 있다. 게이트 절연막(3)이 게이트전극(2)을 완전히 덮도록 한다.
도1의 단계S102에서 도2B를 참조한다. 게이트 절연막(3)을 형성한 후 게이트 절연막위(3)에 패턴화 된 광전도 반도체층(4)을 형성하며, 광전도 반도체층(4)은 알려진 재료 또는 이후 연구해내는 임의의 광전도 반도체 재료일 수 있다. 본 실시예에서는 광전도 반도체층(4)은 인듐 갈륨 아연산화물（IGZO）이며, In2O3：Ga2O3：ZnO=1：1：1인 타겟(Target)을 이용하여 스퍼터링을 통하여 성막한다. 광전도 반도체층(4)은 위치적으로 게이트전극(2)과 중첩되고 범위적으로 게이트전극(2)보다 더 넓다. 광전도 반도체층(4)의 중간부분은 게이트전극(2)에 의하여 덮인다. 광전도 반도체층(4)의 양단은 각각 두 방향으로 게이트전극(2) 밖으로 연장형성 된다. 광전도 반도체층(4)의 양단은 게이트전극(2)에 의하여 덮이지 않는다.
많은 반도체 재료는 광선에 민감하여 광조사를 받지 않을 때 전기가 잘 전도되지 않고 광조사를 받을 때 잘 전도된다. 예를 들면, 상용하는 황화카드뮴(CdS)반 도체 감광성 저항은 광조사가 없을 때 저항이 수십 MΩ에 도달하고 광조사가 있을 때 저항은 수십 KΩ으로 감소된다. 반도체가 광조사를 받은 후 저항이 선명히 작아지는 현상을 "광전도"라 한다. 인듐 갈륨 아연산화물（IGZO）도 광전 반도체의 하나로서 가시광 영역에서는 안정상태에 처하여 있지만 자외선을 조사하면 저항이 대폭 줄어들어 도체로 변환된다.
인듐 갈륨 아연산화물（IGZO）은 투명한 비정질 산화물 반도체（TAOS）로서 이동도가 높고, 균일성이 좋으며, 투명한 등 우점이 있으며 TFT의 핵심부분으로서 활성층의 성막 품질의 제고, 두께 등 박막 트랜지스터의 부품에 직접 영향을 주는 기능의 제고에 유리하다. 인듐 갈륨 아연산화물 박막은 가시광 영역에서는 안정상태에 처하여 있고 그 광학영역은 대체로 3.69eV로서 자외선 영역에 접근한다.
따라서 자외선 평행광선이 투광성 절연기판(1)을 투과하여 광전도 반도체층(4)에 조사된다. 광전도 반도체층(4)과 게이트전극(2)의 중첩영역은 덮이여, 광선B는 게이트전극(2)을 투과하지 못하게 되며 광전도 반도체층(4)의 중간부분이 광선B에 조사되지 않아 여전히 반도체이다.
광전도 반도체층(4)의 양단의 게이트전극 밖으로 연장형성되는 초과영역은 게이트전극(2)에 의하여 덮이지 않고 각각 자외선의 A부분과 C부분에 의하여 조사되어 양단이 전부 도체로 전변된다. 양단이 위치하는 영역이 각각 박막 트랜지스터의 소스 영역(41)과 드레인 영역 (42)이다. 광전도 반도체층(4) 양단의 게이트전극 밖으로 연장형성되는 영역의 길이는 각각 S와 D이고 소스 영역(41)의 넓이는 S이고, 드레인 영역(42)의 넓이는 D이다. 광전도 반도체층(4)의 중간부분은 여전히 반도체이다.
인듐 갈륨 아연산화물 기술은 디스플레이의 소비전력을 OLED에 접근하게 할 수 있으며 비용이 더욱 절감되며 두께도 OLED보다 25%만 높아지고 해상도도 Full HD로부터 Ultra Definition(해상도가 4k*2k）의 수준까지 도달할 수 있다.
인듐 갈륨 아연산화물의 캐리어의 이동도는 비정질 실리콘의 20 내지30배로서, TFT가 픽셀전극에 대한 충방전 속도를 대폭 제고할 수 있고 픽셀의 응답속도를 제고하며 보다 빠른 리프레시율(Refresh rate)을 실현하는 동시에 보다 빠른 응답속도는 픽셀의 라인스캔 속도를 대폭 제고시켜TFT-LCD에서 초고 해상도를 실현할 수 있게 한다. 이외에, 트랜지스터의 수량이 감소되고 각 픽셀의 투광율이 제고되어 인듐 갈륨 아연산화물 디스플레이는 보다 높은 에너지 효율을 가질수 있으며 효율이 제고된다.
본 발명에서 게이트전극(2)의 넓이(L)를 제어하여 직접 광전도 반도체층(4)의 채널의 길이(L)를 형성할 수 있다. 게이트전극(2)에 의하여 차단된 B부분의 광선은 광전도 반도체층(4)에 B부분의 넓이(L)만큼 반도체 영역을 남겨 채널로 한다. 그러므로 채널의 넓이도 L만큼이다. 이러한 방식은 간단하고 효과적으로 개구율을 높일 수 있고 박막 트랜지스터의 광도를 높이는 데에도 유리하다. 마찬가지로 광전도 반도체층(4)의 양단의 각각 게이트전극 밖으로 연장형성 되는 영역의 길이S와 D를 제어하는 것을 통하여 제조공정의 구체적인 수요에 따라 소스 영역(41)과 드레인 영역(42)의 길이를 각각 형성할 수 있다.
계속하여 도2B를 참조하면 본 발명의 박막 트랜지스터는 투광성 절연기판(1), 하나 이상의 비투광성 게이트전극(2), 게이트 절연막(3), 패턴화된 광전도 반도체층(4), 패턴화된 보호층, 하나 이상의 픽셀전극(6) 및 절연층(7)을 포함한다.
게이트전극(2)은 투광성 절연기판(1) 위에 형성된다. 게이트 절연막(3)은 투광성 절연기판(1) 위에 형성되어 게이트전극(2)을 덮는다. 패턴화된 광전도 반도체층(4)은 게이트 절연막(3) 위에 형성되고 광전도 반도체층(4)은 게이트전극(2)과 중첩되며 게이트전극(2) 밖으로 연장형성 된다. 전자기 복사를 통하여 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성된 영역을 도체로 변환시키어 각각 박막 트랜지스터의 소스 영역(41)과 드레인 영역(42)으로 한다. 보호층은 광전도 반도체층을 덮고 보호층에는 드레인 영역(42)을 노출시키기 위한 픽셀전극 콘택트 홀(51)이 형성되어 있다. 픽셀전극(6)은 픽셀전극 콘택트 홀(51)을 통하여 드레인 영역(42)에 연결된다. 절연층(7)은 보호층 위에 형성되며 픽셀전극(6)의 일부분을 노출시킨다.
투광성 절연기판(1)의 재료는 유리 또는 가요성 유전체이다. 광전도 반도체층(4)은 인듐, 갈륨 및 아연 산화물을 포함한다. 픽셀전극(6)의 재료는 인듐 주석 산화물을 포함한다. 광전도 반도체층(4)은 상호 마주하는 방향에 따라 게이트전극(2) 밖으로 연장형성 된다. 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성 된 부분은 광선조사를 통하여 도체로 변환된다. 광전도 반도체층(4)과 게이트전극(2)이 중첩되는 영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다. 광선은 자외선이다.
[제2실시예]
도3은 본 발명의 제2실시예의 박막 트랜지스터 구동 백 플레이트의 제조방법의 흐름도이다. 도3에 나타낸 바와 같이 본 발명의 박막 트랜지스터 구동 백 플레이트의 제조방법은 아래의 단계를 포함한다.
우선, 단계S201에서 투광성 절연기판 위에 하나 이상의 비투광성 게이트전극을 형성하고, 투광성 절연기판위에 게이트 절연막을 형성하여 게이트를 덮는다.
그리고 단계S202에서 게이트 절연막 위에 패턴화된 광전도 반도체층을 형성하고, 광전도 반도체층은 투광성 절연기판의 방향에 따라 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 전자기 복사를 통하여 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역으로 한다.
계속하여 단계S203에서 패턴화된 보호층을 형성하여 광전도 반도체층을 덮고, 보호층 위에는 드레인 영역을 노출시키기 위한 픽셀전극 콘택트 홀이 형성되어 있다.
그리고 단계S204에서 픽셀전극을 형성하고 픽셀전극 콘택트 홀을 통하여 드레인 영역에 연결된다.
최후에 단계S205에서 절연층을 형성하여 보호층을 덮어 픽셀전극의 일부를 노출시킨다.
본 발명의 박막 트랜지스터 구동 백 플레이트 및 그 제조방법은 광전도 반도체 재료의 일부분을 변환하여 소스 영역, 드레인 영역 및 채널을 단번에 형성한다.
광전도 반도체층의 양단에 각각 소스 영역과 드레인 영역을 형성하여 소스와 드레인의 기능을 실현함으로써 에칭을 이용하여 소스와 드레인을 형성하는 단계를 절감할 수 있어, 재료를 절약하고, 또한 공정을 줄이고 제조주기를 단축시킬 수도 있다.
단계S201에서 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함한다. 투광성 절연기판의 재료는 유리 또는 가요성 유전체이다. 픽셀전극의 재료는 인듐 주석 산화물을 포함한다.
단계S202중 전자기 복사 변환 단계에서 광선을 제공하여 투광성 절연기판을 투과하여 광전도 반도체층의 게이트전극 밖으로 연장형성 되는 초과영역만을 조사시킨다. 상기 중첩영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다. 광선은 자외선이다. 광전도 반도체층은 상호 마주하는 방향에 따라 상기 게이트전극 밖으로 연장형성 된다.
도4A 내지 도4E는 본 발명의 제2실시예의 박막 트랜지스터 구동 백 플레이트의 제조 과정에서 구조적 변화를 나타내는 개략도이다.
도3의 단계S201에서 도4A를 참조하면, 박막 트랜지스터 구동 백 플레이트의 시재료는 투광성 절연기판(1)이다. 투광성 절연기판(1)은 유리 또는 가요성 유전체일 수도 있다. 투광성 절연기판(1)은 이미 알려진 재료 또는 이 후에 연구해내는 임의의 투명한 절연재료일 수도 있다. 투광성 절연기판(1)은 투광성 가요성이 있는 유전체로 형성될 수도 있다. 최고 처리 가능 온도하에서 또는 그 부근에서 어닐링하는것을 통하여 후속의 처리단계 중의 크기의 안정성을 개선한다.
투광성 절연기판(1)의 표면에 스퍼터링을 통하여 비투광성 게이트전극(2)을 형성한다. 게이트전극(2)은 이미 알려진 재료 또는 이후에 연구해내는 임의의 도전재료일 수 있다. 게이트전극(2)은 저항이 작은 금속으로 형성하는 것이 바람직하다. 마스크 리소그래피 등 전통적인 포토 리소그래피 기술을 이용하여 패턴화하고 식각하여 증착시킬 수 있다. 실제적인 제작과정에서는 투광성 절연기판(1)의 표면에 드레인 버스, 데이터 버스, 게이트 구동회로 및 데이터 구동회로 등을 형성할 수도 있다.
투광성 절연기판(1)의 표면에 게이트전극(2)을 형성한 후 계속하여 투광성 절연기판 위에 게이트 절연막(3)을 형성한다. 게이트 절연막은 여러가지 유전체 중의 임의의 하나를 포함할 수 있고 다양한 두께로 형성(또는 증착)될 수 있다. 게이트 절연막(3)은 여러가지 알려진 공정 또는 증착 공정중의 하나의 공정에 의하여 형성될 수 있다. 본 실시예에서는 게이트 절연막(3)은 SiNX로 형성될 수 있다. 플라즈마 화학증착(PECVD: plasma enhanced chemical vapor deposition)을 통하여 게이트 절연막(3)을 증착할 수 있다. 게이트 절연막(3)이 게이트전극(2)을 완전히 덮도록 한다.
도3의 단계S202에서 도4B를 참조한다. 게이트 절연막(3)을 형성한 후 게이트 절연막위(3)에 패턴화 된 광전도 반도체층(4)을 형성하며, 광전도 반도체층(4)은 알려진 재료 또는 이후 연구해내는 임의의 광전도 반도체 재료일 수 있다. 본 실시예에서는 광전도 반도체층(4)은 인듐 갈륨 아연산화물（IGZO）이며, In2O3：Ga2O3：ZnO=1：1：1인 타겟을 이용하여 스퍼터링을 통하여 성막한다. 광전도 반도체층(4)은 위치적으로 게이트전극(2)과 중첩되고 범위적으로 게이트전극(2) 보다 더 넓다. 광전도 반도체층(4)의 중간부분은 게이트전극(2)에 의하여 덮인다. 광전도 반도체층(4)의 양단은 각각 두 방향으로 게이트전극(2) 밖으로 연장형성 된다. 광전도 반도체층(4)의 양단은 게이트전극(2)에 의하여 덮이지 않는다.
본 발명에서 게이트전극(2)의 넓이(L)를 제어하여 직접 광전도 반도체층(4)의 채널의 길이(L)를 형성할 수 있다. 게이트전극(2)에 의하여 차단된 B부분의 광선은 광전도 반도체층(4)에 B부분 넓이(L)만큼 반도체 영역을 남겨 채널로 한다. 따라서 채널의 넓이도 L만큼이다. 이러한 방식은 간단하고 효과적으로 개구율을 높일 수 있고 박막 트랜지스터의 광도를 높이는 데에도 유리하다. 마찬가지로 광전도 반도체층(4)의 양단의 각각 게이트전극 밖으로 연장형성 되는 영역의 길이S와 D를 제어하는 것을 통하여 제조공정의 구체적인 수요에 따라 소스 영역(41)과 드레인 영역(42)의 길이를 각각 형성할 수 있다.
도3의 단계S203에서 도4C를 참조한다. 광전도 반도체층(4) 위에 소스 영역(41)과 드레인 영역(42)을 형성한 후 패턴화 된 보호층(5)을 제조한다. 보호층(5)을 형성한 후 게이트 절연막(3)과 광전도 반도체층(4)에서 연장한다. 플라즈마 화학증착(PECVD)을 통하여 보호층(5)을 증착한다. 보호층(5)은 여러가지 유전체 중의 임의의 하나를 포함할 수 있고 다양한 두께로 형성(또는 증착)될 수 있다. 또한 여러가지 알려진 공정 또는 이 후에 연구해 내는 재료증착방법 또는 포토 리소그래피 기술중의 임의의 하나를 이용할 수 있다. 본 실시예에서는 보호층(5)은 SiNX로 형성되어 있다. 이외에 보호층(5)의 패턴에는 픽셀전극 콘택트 홀(51)을 포함한다. 픽셀전극 콘택트 홀(51)은 광전도 반도체층(4)에서 드레인 영역(42)의 상단에 위치하며 드레인 영역(42)의 일부를 노출시킨다.
도3의 단계S204에서 도4D를 참조한다. 보호층(5)을 형성한 후 픽셀전극(6)을 형성한다. 픽셀전극(6)을 픽셀전극 콘택트 홀(51)에 주입하여 드레인 영역(42)에 연결한다. 픽셀전극(6)은 여러가지 투명한 도전재료중의 임의의 하나를 포함할 수 있고 다양한 두께로 형성(또는 증착)될 수 있다. 픽셀전극(6)은 여러가지 알려진 재료 또는 이 후에 연구해 내는 재료를 이용하여 증착방법 또는 포토 리소그래피 기술 중의 임의의 하나에 의하여 형성될 수 있다. 본 실시예에서는 픽셀전극(6)의 재료는 인듐 주석 산화물（ITO, 또는 주석을 도핑한 산화 인듐）을 사용한다. 인듐 주석 산화물의 주요 특성은 전기학적 전도성과 광학적 투명성이다. 그러나, 박막 증착에서 일정한 희생을 시켜야 하는 바 그 이유는 고농도 전하 캐리어가 재료의 전도율을 증가시키지만 투명도가 하강된다는 것이다. 가장 일반적으로는 물리적 기상증착 또는 스퍼터링 증착을 통하여 표면에 인듐 주석 산화물 박막이 증착된다. 인듐 주석 산화물은 인듐 산화물 （In2O3）과 주석 산화물 （SnO2）의 혼합물로서 일반적으로 질량비는 90%의 In2O3, 10%의 SnO2 이다. 인듐 주석 산화물 박막은 또한 과도핑（heavily doping）, 고퇴화（high degeneration）n형 반도체 재료일 수 있고 그 밴드 갭(Bandgap)은 3eV에 접근하고 도전율이 높고 가시광 투과율이 높으며 기계적 경도가 강하고 화학적 안정성이 좋다.
도3의 단계S205에서 도4E를 참조한다. 픽셀전극(6)을 형성한 후 절연층(7)을 형성하여 보호층(5)을 덮어 픽셀전극(6)의 일부분을 노출시킨다. 절연층(7)은 여러가지 유전체 중의 임의의 하나를 포함할 수 있고, 다양한 두께로 형성(또는 증착)될 수 있다.
계속하여 도4E를 참조하면, 본 발명의 박막 트랜지스터 구동 백 플레이트는 투광성 절연기판(1), 하나 이상의 비투광성 게이트전극(2), 게이트 절연막(3), 패턴화된 광전도 반도체층(4), 패턴화된 보호층, 하나 이상의 픽셀전극(6) 및 절연층(7)을 포함한다.
게이트전극(2)은 투광성 절연기판(1) 위에 형성된다. 게이트 절연막(3)은 투광성 절연기판(1) 위에 형성되어 게이트전극(2)을 덮는다. 패턴화된 광전도 반도체층(4)은 게이트 절연막(3) 위에 형성되고 광전도 반도체층(4)은 게이트전극(2)과 중첩되며 게이트전극(2) 밖으로 연장형성 된다. 전자기 복사를 통하여 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성 되는 초과영역을 도체로 변환시키여 각각 박막 트랜지스터의 소스 영역(41)과 드레인 영역(42)으로 한다. 보호층은 광전도 반도체층을 덮고 보호층에는 드레인 영역(42)을 노출시키기 위한 픽셀전극 콘택트 홀(51)이 형성되어 있다. 픽셀전극(6)은 픽셀전극 콘택트 홀(51)을 통하여 드레인 영역(42)에 연결된다. 절연층(7)은 보호층위에 형성되어 픽셀전극(6)의 일부분을 노출시킨다.
투광성 절연기판(1)의 재료는 유리 또는 가요성 유전체이다. 광전도 반도체층(4)은 인듐, 갈륨 및 아연 산화물을 포함한다. 픽셀전극(6)의 재료는 인듐 주석 산화물을 포함한다. 광전도 반도체층(4)은 상호 마주하는 방향을 따라 게이트전극(2) 밖으로 연장형성 된다. 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성 되는 부분은 광선 조사를 통하여 도체로 변환된다. 광전도 반도체층(4)와 게이트전극(2)이 중첩되는 영역은 차폐되어 광선이 조사되지 않아 여전히 반도체이다. 광선은 자외선이다.
[제3실시예]
도5는 본 발명의 제3실시예의 제1 박막 트랜지스터 디스플레이의 제조방법을 나타낸 흐름도이다. 도5에 나타낸 바와 같이 본 발명의 제1 박막 트랜지스터 디스플레이의 제조방법은 아래의 단계를 포함한다.
먼저 단계S301에서 투광성 절연기판 위에 하나 이상의 비투광성 게이트전극을 형성하고, 투광성 절연기판 위에 게이트 절연막을 형성하여 게이트전극을 덮는다.
그리고 단계S302에서 게이트 절연막 위에 패턴화된 광전도 반도체층을 형성하고, 광전도 반도체층은 투광성 절연기판의 방향에 따라 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 전자기 복사를 통하여 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역으로 한다.
그리고 단계S303에서 광전도 반도체층을 덮는 패턴화된 보호층을 형성하고 보호층에는 드레인 영역을 노출시키는 픽셀전극 콘택트 홀이 형성되어 있다.
그리고 단계S304에서 픽셀전극을 형성하고 픽셀전극 콘택트 홀을 통하여 드레인 영역에 연결된다.
그 후 단계S305에서 보호층을 덮는 절연층을 형성하고 픽셀전극의 일부분을 노출시킨다.
최후에 단계S306에서 유기 발광 다이오드 디스플레이 패널을 제공하여 박막 트랜지스터 구동 백 플레이트상의 픽셀전극을 유기 발광 다이오드 디스플레이 패널의 픽셀에 연결한다.
단계S301부터 단계S305는 모두 제2실시예서의 단계S201부터 단계S205와 동일하므로 여기서는 중복적으로 설명하지 않는다.
단계S306에서 본 발명에 의하여 제조한 박막 트랜지스터 구동 백 플레이트과 유기 발광 다이오드 디스플레이 패널을 결합한다. 유기 발광 다이오드 디스플레이 패널은 기지의 또는 이 후에 연구해내는 임의의 유기 발광 다이오드 디스플레이 패널일 수 있다.
도6은 본 발명의 제3실시예에 의한 본 발명의 제1 박막 트랜지스터 디스플레이의 구조 개략도이다. 도6에 표시된 바와 같이 본 발명의 제1 박막 트랜지스터 디스플레이는 투광성 절연기판(1), 하나 이상의 비투광성 게이트전극(2), 게이트 절연막(3), 패턴화된 광전도 반도체층(4), 패턴화된 보호층, 하나 이상의 픽셀전극(6), 절연층(7) 및 유기발광다이오드 디스플레이 패널의 픽셀(8)을 포함한다.
게이트전극(2)은 투광성 절연기판(1) 위에 형성된다. 게이트 절연막(3)은 투광성 절연기판(1) 위에 형성되어 게이트전극(2)을 덮는다. 패턴화된 광전도 반도체층(4)은 게이트 절연막(3) 위에 형성되고 광전도 반도체층(4)은 게이트전극(2)과 중첩되고 게이트전극(2) 밖으로 연장형성 되며, 전자기 복사를 통하여 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성 되는 초과영역을 도체로 변환시키여 각각 박막 트랜지스터의 소스 영역(41)과 드레인 영역(42)으로 한다. 보호층은 광전도 반도체층을 덮고, 보호층에는 드레인 영역(42)의 픽셀전극 콘택트 홀（도4C에서 부호51을 참조한다）이 형성되어 있다. 픽셀전극(6)은 픽셀전극 콘택트 홀을 통하여 드레인 영역(42)에 연결된다. 절연층(7)은 보호층 위에 형성되어 픽셀전극(6)의 일부를 노출시킨다. 박막 트랜지스터 구동 백 플레이트상의 픽셀전극(6)은 유기 발광 다이오드 디스플레이 패널의 픽셀(8)에 연결된다.
투광성 절연기판(1)의 재료는 유리 또는 가요성 유전체이다. 광전도 반도체층(4)은 인듐, 갈륨 및 아연 산화물을 포함한다. 픽셀전극(6)의 재료는 인듐 주석 산화물을 포함한다. 광전도 반도체층(4)은 상호 마주하는 방향에 따라 게이트전극(2) 밖으로 연장형성 된다. 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성 되는 부분은 광선 조사를 통하여 도체로 변환된다. 광전도 반도체층(4)과 게이트전극(2)의 중첩영역은 차폐되어 광선에 조사되지 않으며 여전히 반도체이다. 광선은 자외선이다.
본 발명에 의하여 제조된 박막 트랜지스터 구동 백 플레이트는 각종 유기 발광 다이오드 디스플레이 패널과 최대한으로 결합되어 디스플레이를 형성한다.
[제4실시예]
도7은 본 발명의 제4실시예에 의한 본 발명의 제2 박막 트랜지스터 디스플레이의 제조방법을 나타낸 흐름도이다. 도7에 표시한 바와 같이 본 발명의 제2 박막 트랜지스터 디스플레이의 제조방법은 아래의 단계를 포함한다.
먼저 단계S401에서 투광성 절연기판 위에 하나 이상의 비투광성 게이트전극을 형성하고, 투광성 절연기판 위에 게이트 절연막을 형성하여 게이트전극을 덮는다.
그리고, 단계S402에서 게이트 절연막 위에 패턴화된 광전도 반도체층을 형성하고, 광전도 반도체층은 투광성 절연기판의 방향에 따라 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 전자기 복사를 통하여 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역으로 한다.
그리고, 단계S403에서 광전도 반도체층을 덮는 패턴화된 보호층을 형성하고, 보호층에는 드레인 영역을 노출시키기 위한 픽셀전극 콘택트 홀이 형성되어 있다.
계속하여 단계S404에서 픽셀전극을 형성하고 픽셀전극 콘택트 홀을 통하여 드레인 영역에 연결된다.
그리고 단계S405에서 보호층을 덮는 절연층을 형성하고 픽셀전극의 일부를 노출시킨다.
최후에 단계S406에서 액정 디스플레이 패널을 제공하여 박막 트랜지스터 구동 백 플레이트상의 픽셀전극을 액정 디스플레이 패널의 픽셀에 연결한다.
단계S401부터 단계S405는 제2실시예중의 단계S201부터 단계S205와 동일하므로 여기서 다시 중복적으로 설명하지 않는다.
단계S406에서 본 발명에 의하여 제조한 박막 트랜지스터 구동 백 플레이트와 액정 디스플레이를 결합한다. 액정 디스플레이 패널은 기지의 또는 이 후에 연구해내는 임의의 액정 디스플레이 패널이다.
도8은 본 발명의 제4실시예에 의한 본 발명의 제2 박막 트랜지스터 디스플레이의 구조 개략도이다. 도8에 표시된 바와 같이 본 발명의 제2 박막 트랜지스터 디스플레이는 투광성 절연기판(1), 하나 이상의 비투광성 게이트전극(2), 게이트 절연막(3), 패턴화된 광전도 반도체층(4), 패턴화된 보호층, 하나 이상의 픽셀전극(6), 절연층(7) 및 액정 디스플레이 패널의 픽셀(9)을 포함한다.
게이트전극(2)은 투광성 절연기판(1) 위에 형성된다. 게이트 절연막(3)은 투광성 절연기판(1) 위에 형성되어 게이트전극(2)을 덮는다. 패턴화된 광전도 반도체층(4)은 게이트 절연막(3) 위에 형성되고 광전도 반도체층(4)은 게이트전극(2)과 중첩되고 게이트전극(2) 밖으로 연장형성 되며 전자기 복사를 통하여 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성 되는 초과영역을 도체로 변환시키여 각각 박막 트랜지스터의 소스 영역(41)과 드레인 영역(42)으로 한다. 보호층은 광전도 반도체층을 덮고, 보호층에는 드레인 영역(42)을 노출시키기 위한 픽셀전극 콘택트 홀（도4C의 부호51를 참조한다）이 형성되어 있다. 픽셀전극(6)은 픽셀전극 콘택트 홀을 통하여 드레인 영역(42)에 연결된다. 절연층(7)은 보호층 위에 형성되어 픽셀전극(6)의 일부분을 노출시킨다. 박막 트랜지스터 구동 백 플레이트상의 픽셀전극(6)은 액정 디스플레이 패널의 픽셀(9)에 연결된다.
투광성 절연기판(1)의 재료는 유리 또는 가요성 유전체이다. 광전도 반도체층(4)은 인듐, 갈륨 및 아연 산화물을 포함한다. 픽셀전극(6)의 재료는 인듐 주석 산화물을 포함한다. 광전도 반도체층(4)은 상호 마주하는 방향에 따라 게이트전극(2) 밖으로 연장형성 된다. 광전도 반도체층(4)의 게이트전극(2) 밖으로 연장형성 되는 초과부분은 광선 조사를 통하여 도체로 변환된다. 광전도 반도체층(4)과 게이트전극(2)의 중첩영역은 차폐되어 광선에 조사되지 않아 여전히 반도체이다. 광선은 자외선이다.
본 발명에 의하여 제조된 박막 트랜지스터 구동 백 플레이트를 최대한으로 각종 액정 디스플레이 패널과 결합하여 디스플레이를 형성한다.
이상과 같이 본 발명의 박막 트랜지스터 구동 백 플레이트 및 그 제조방법은 광전도 반도체재료를 부분적으로 변환시키는 것을 통하여 소스 영역, 드레인 영역 및 채널을 단번에 형성함으로써, 제조 공정이 간단하고, 포토 레지스트 마스크를 여러번 사용할 필요가 없이, 제조 공정 흐름의 주기가 전반적으로 짧고, 대량의 금속재료를 필요하지 않으며, 인력을 감소하고, 설비의 가동률을 제고시킨다.
위에서 본 발명의 구체적인 실시예에 대하여 설명하였다. 본 발명은 상술한 특정된 실시방식에 국한되어 있지 않고 본 분야의 기술자들은 특허청구범위 내에서 각종 변형과 수정을 진행할 수 있으며 이는 본 발명의 실질적인 내용에 영향을 주지 않는다.
1 투광성 절연기판
2 게이트전극
3 게이트 절연막
4 광전도 반도체층
41 소스 영역
42 드레인 영역
5 보호층
51 픽셀전극 콘택트 홀
6 픽셀전극
7 절연층
8 유기발광다이오드 디스플레이 패널의 픽셀
9 액정 디스플레이 패널의 픽셀

Claims (20)

  1. 투광성 절연기판,
    상기 투광성 절연기판 위에 형성되는 하나 이상의 비투광성 게이트전극,
    상기 투광성 절연기판 위에 형성되어 상기 게이트전극을 덮는 게이트 절연막, 및
    상기 게이트 절연막 위에 형성되고, 상기 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 상기 초과영역은 도체로 변환되어 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 패턴화된 광전도 반도체층
    을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 초과영역은 자외선 조사를 통하여 도체로 변환되는 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 광전도 반도체층은 상호 마주하는 방향에 따라 상기 게이트전극 밖으로 연장형성되는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 투광성 절연기판의 재료는 유리 또는 가요성 유전체인 것을 특징으로 하는 박막 트랜지스터.
  6. 투광성 절연기판 위에 하나 이상의 비투광성 게이트전극을 형성하는 단계,
    상기 투광성 절연기판 위에 상기 게이트전극을 덮는 게이트 절연막을 형성하는 단계, 및
    상기 게이트 절연막 위에, 상기 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하는 패턴화된 광전도 반도체층을 형성하는 단계,
    전자기복사를 통하여 상기 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 단계를 적어도 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제6항에 있어서,
    상기 전자기 복사 변환 단계에서, 자외선을 제공하여 상기 투광성 절연기판을 투과하여 상기 광전도 반도체층의 상기 게이트전극 밖으로 연장형성되는 초과영역만을 조사하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제6항에 있어서,
    상기 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제6항에 있어서,
    상기 광전도 반도체층은 상호 마주하는 방향에 따라 상기 게이트전극 밖으로 연장형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제6항에 있어서,
    상기 투광성 절연기판의 재료는 유리 또는 가요성 유전체인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 투광성 절연기판,
    상기 투광성 절연기판 위에 형성되는 하나 이상의 비투광성 게이트전극,
    상기 투광성 절연기판 위에 형성되어 상기 게이트전극을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되고, 상기 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하고, 상기 초과영역은 도체로 변환되어 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 패턴화된 광전도 반도체층,
    상기 드레인 영역을 노출시키기 위한 픽셀전극 콘택트 홀이 형성되어 있고 상기 광전도 반도체층을 덮는 패턴화된 보호층,
    상기 픽셀전극 콘택트 홀을 통하여 상기 드레인 영역에 연결되는 픽셀전극, 및
    상기 보호층위에 형성되어 상기 픽셀전극의 일부분을 노출시키기 위한 절연층
    을 포함하는것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트.
  12. 제11항에 있어서,
    상기 초과영역은 자외선 조사를 통하여 도체로 변환되는 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트.
  13. 제11항에 있어서,
    상기 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함하는 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트.
  14. 제11항에 있어서,
    상기 광전도 반도체층은 상호 마주하는 방향에 따라 상기 게이트전극 밖으로 연장형성되는 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트.
  15. 제11항에 있어서,
    상기 픽셀전극의 재료는 인듐 주석 산화물인 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트.
  16. 투광성 절연기판 위에 하나 이상의 비투광성 게이트전극을 형성하는 단계,
    상기 투광성 절연기판 위에 상기 게이트전극을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에, 상기 게이트전극과 중첩되는 중첩영역과 상기 중첩영역과 일체 형성되어 상기 게이트전극 밖으로 연장형성되는 초과영역을 포함하는 패턴화된 광전도 반도체층을 형성하는 단계,
    전자기복사를 통하여 상기 초과영역을 도체로 변환시켜 각각 박막 트랜지스터의 소스 영역과 드레인 영역을 형성하는 단계,
    상기 드레인 영역을 노출시키기 위한 픽셀전극 콘택트 홀이 형성되어 있고 상기 광전도 반도체층을 덮는 패턴화된 보호층을 형성하는 단계,
    상기 픽셀전극 콘택트 홀을 통하여 상기 드레인 영역에 연결되는 픽셀전극을 형성하는 단계, 및
    상기 보호층을 덮고 상기 픽셀전극의 일부분을 노출시키기 위한 절연층을 형성하는 단계를 적어도 포함하는 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트를 제조하는 방법.
  17. 제16항에 있어서,
    상기 전자기 복사 변환 단계에서, 자외선을 제공하여 상기 투광성 절연기판을 투과하여 상기 광전도 반도체층의 상기 게이트전극 밖으로 연장형성되는 초과영역만을 조사하는 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트를 제조하는 방법.
  18. 제16항에 있어서,
    상기 광전도 반도체층은 인듐, 갈륨 및 아연 산화물을 포함하는 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트를 제조하는 방법.
  19. 제16항에 있어서,
    상기 광전도 반도체층은 상호 마주하는 방향에 따라 상기 게이트전극 밖으로 연장형성되는 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트를 제조하는 방법.
  20. 제16항에 있어서,
    상기 픽셀전극의 재료는 인듐 주석 산화물인 것을 특징으로 하는 박막 트랜지스터 구동 백 플레이트를 제조하는 방법.
KR1020140156835A 2013-11-14 2014-11-12 박막 트랜지스터 구동 백 플레이트 및 그 제조방법 KR20150056052A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310567220.8A CN104637950A (zh) 2013-11-14 2013-11-14 薄膜晶体管驱动背板及其制造方法
CN201310567220.8 2013-11-14

Publications (1)

Publication Number Publication Date
KR20150056052A true KR20150056052A (ko) 2015-05-22

Family

ID=53042972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140156835A KR20150056052A (ko) 2013-11-14 2014-11-12 박막 트랜지스터 구동 백 플레이트 및 그 제조방법

Country Status (5)

Country Link
US (2) US20150129870A1 (ko)
JP (1) JP2015095657A (ko)
KR (1) KR20150056052A (ko)
CN (1) CN104637950A (ko)
TW (1) TWI563639B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063022A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102091664B1 (ko) 2013-09-27 2020-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
CN104900531A (zh) 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN105789279A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法
CN105789222B (zh) * 2016-04-29 2018-11-06 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板制作方法
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
CN106206796A (zh) * 2016-07-26 2016-12-07 无锡中洁能源技术有限公司 一种高转化率太阳能背板结构
CN106601757A (zh) * 2017-03-06 2017-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
CN109148491B (zh) * 2018-11-01 2021-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN111796456A (zh) * 2020-07-09 2020-10-20 Tcl华星光电技术有限公司 背板和背板的制备方法
CN112509974B (zh) * 2020-12-01 2021-07-02 绵阳惠科光电科技有限公司 一种igzo阵列基板的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2010191107A (ja) * 2009-02-17 2010-09-02 Videocon Global Ltd 液晶表示装置及びその製造方法
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP2012255840A (ja) * 2011-06-07 2012-12-27 Japan Display West Co Ltd 表示装置および電子機器
CN105097710A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063022A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
JP2015095657A (ja) 2015-05-18
TW201519416A (zh) 2015-05-16
TWI563639B (en) 2016-12-21
CN104637950A (zh) 2015-05-20
US20160358951A1 (en) 2016-12-08
US20150129870A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
KR20150056052A (ko) 박막 트랜지스터 구동 백 플레이트 및 그 제조방법
CN110047880B (zh) 显示面板
US8883579B2 (en) Array substrate for organic electroluminescent display device and method of fabricating the same
US8748897B2 (en) Array substrate for organic electroluminescent display device
CN105702623B (zh) Tft阵列基板的制作方法
JP7140780B2 (ja) アレイ基板及びその製造方法、表示装置
US8377760B2 (en) Thin film transistor
CN104977764A (zh) 一种阵列基板及其制作方法、液晶显示器
CN102651343B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
KR20120046356A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US9214476B1 (en) Pixel structure
JP2021506098A5 (ko)
CN103022145A (zh) 阵列基板、显示装置及制备方法
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
TW201503374A (zh) 氧化物半導體薄膜電晶體
KR101731970B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
CN208028063U (zh) 一种感光组件、阵列基板、显示装置
KR101397125B1 (ko) 유기전기발광소자용 어레이 기판 및 그의 제조 방법
KR102060377B1 (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
CN111223818A (zh) 像素驱动电路及其制作方法
KR20150066134A (ko) 어레이 기판 및 그 제조방법
CN105789319A (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application