JPS63119269A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPS63119269A
JPS63119269A JP26455686A JP26455686A JPS63119269A JP S63119269 A JPS63119269 A JP S63119269A JP 26455686 A JP26455686 A JP 26455686A JP 26455686 A JP26455686 A JP 26455686A JP S63119269 A JPS63119269 A JP S63119269A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
hydrogen
deposited
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26455686A
Other languages
English (en)
Inventor
Ryuma Hirano
龍馬 平野
Takashi Hirao
孝 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26455686A priority Critical patent/JPS63119269A/ja
Publication of JPS63119269A publication Critical patent/JPS63119269A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタの製造方法に関する2ペー/ ものである。
従来の技術 多結晶シリコン薄膜トランジスタの製造に当ってそのシ
リコン薄膜中の結晶粒界や結晶欠陥、ゲート絶縁膜との
界面のトラップ準位等をターミネートシ、その電気特性
でOFF時のリーク電流(7) 減少、しきい値’!圧
(V (h) (7)低下、0N10FF比の向上等を
させて特性を改善するのに水素化が製造工程の中で行わ
れている。ジーピー、ボラック、アイイーイーイー、イ
ーディーエル−5(G。
P、POLLACK、IEEE  EDL−5)P46
8  では保護膜として用いる窒化シリコンSiN!膜
をプラズマCVD法で堆積しそのSiNx膜中にある水
素を400℃〜5oo℃で熱処理して薄膜トランジスタ
内に熱拡散させて水素化を行っている。
発明が解決しようとする問題点 上述のような方法では薄膜トランジスタ中に取り適寸れ
て結晶欠陥等をターミネートする水素がプラズマCVD
法によるSiN工膜からの熱拡散なので、その水素量等
の制御が困難で電気特性の改善を最適化しにくいし、そ
のバラツキも大きい。
又、保護膜のSiN□膜も多量の水素を含みそれを熱拡
散させているので保護膜それ自体としての特性が十分で
はなく、水分を含みやすくなったり、電気絶縁性が十分
とれないこともあり、電気特性が良くて信頼性、安定性
のある多結晶シリコン薄膜トランジスタの実現は困難で
あると言う問題点があった。
問題点を解決するだめの手段 これらの問題点を解決するために保護膜を堆積する前に
水素放電により生成した水素イオンを10keV 以下
の電圧により加速して薄膜トランジスタ表面に照射して
水素化を行いその後、保護膜を堆積する0 作  用 水素放電によシ生成した水素イオンを10hV以下に加
速して照射を行うので大面積に渡って制御性良くしかも
照射ダメージが少なくて水素化が可能となり、その後に
保護膜を形成するので保護膜は水素を含む必要が々〈単
なる保護膜として十分なものを自由に形成できる。
実施例 第1図に本発明による薄膜トランジスタの実施例を示す
実施例1 石英基板1上に減圧化学気相成長法(LPCVD)によ
り温度550℃〜650℃で厚さ2000への多結晶シ
リコン薄膜2を堆積し、島状にパターン化し、ゲート絶
縁膜3を熱酸化で700人成長さぜ、ゲート多結晶シリ
コン膜4を堆積し、ゲート電極のパターンニングを行っ
た後にセルフアライメントでソース・ドレインのイオン
注入を行い、常圧CVDで層間絶縁膜5のS 102を
堆積し900℃、30分で活性化を行い、コンタクトホ
ールを開けて、アルミ配線6を行い多結晶シリコン薄膜
トランジスタの形成を行った。作ったのは0MO8とそ
のアレイでゲート長し=3〜15μm、ゲート幅w=e
〜150μmのものを作製した。その後、水素化を水素
の放電により生成した水素イオンで10−3Torr以
下の真空中で加速電圧2hV。
5、−: イオン電流4 X 10  A/cr;1. 室温で1
0分〜60分行った。その後、最後に保護膜7としてS
iN工を電子サイクロトロン共鳴(ECR)CVD法で
5iH4−N2 系のガスを用い基板温度3o○℃以下
で膜厚6000人の堆積を行った。保護膜の堆積時の基
板温度は水素の脱離が生じる45012以下が好ましい
が500℃でも可能である。従来のプラズマCVD法に
よる保護膜はS I H4NH3系のガスを使いSiN
xの成膜を行い膜中に水素が数チ以上含有され安定性、
信頼性がなかったがECRCVD法によるS I N 
xの保護膜7では水素の含有量が少なく水や耐薬品性等
に優れていて安定性・信頼性のあるものであった。電気
特性はW / L = 100 pm / 10 pm
でOFF時のリーク電流はドレイン電圧VDが5vのと
きゲート幅当り1x 10−13A / pm でしき
い値電圧4〜6■。
0N10FF比は6ケタであった。又、保護膜に樹脂を
使っても問題はなかった。
実施例2 薄膜トランジスタの形成は第1の実施例と同様61・−
7 に行い水素イオンの照射時の基板温度を200″C〜6
50℃にして行った。基板温度を2oo℃以上に一ヒる
と図2に示すように単結晶シリコンのデータだがシリコ
ンの化学エツチングが水素反応種によって起る。その効
果のため、アルミ配線を行うときにSiが3%含有され
たA7基板をマグネトロンスパッタで堆積しパターン出
し時に残ったStや、レジスト、エツチング液等による
表面の汚染層をエツチングしながら水素化が起なわれそ
の後、その土に保護膜が堆積できる。作製された薄膜ト
ランジスタの実施例1と同じスクールのものではリーク
電流はI X 1 o−”A/μmと小さかった。基板
温度を550℃よりも高くするとシリコン薄膜からの水
素の離脱が著しく、又、電極にA7を使っていてA/の
拡散が生じるので良くない。基板温度は大きなエツチン
グが生じない程度に水素化の時間、加速電圧、イオン電
流等との関係から決めれば良い。
実施例3 薄膜トランジスタの形成と水素イオンの照射は7 ・ 
 2 第1の実施例と同様に行い水素イオンの照射後、40o
℃〜560℃でN2中で1時間熱処理を行った。400
℃以上で熱処理をするのは水素イオンの照射により水素
がシリコン薄膜中の欠陥をターミネートする量よりもか
なり多く入った場合とか部分的にそのようなことがある
時に特にソース・ドレインにボロンを注入して形成した
Pch の薄膜トランジスタのOFF時のリーク電流が
大きくなるのでそのような水素を放出させるためである
そのような水素は欠陥をターミネートしている水素より
も放出が少し低い400℃程度から生じる。
又、500℃よりも熱処理温度を高くすると水素の放出
が顕著になり反対に電気特性が悪くなるので熱処理時間
は5〜20分程度程度くする必要があった。この結果、
OFF時のリーク電流が実施例1,2よりも小さくでき
た。又、しきい値電圧もNch  (ソース・ドレイン
にヒ素を注入)ではL =10μmで2〜3vと低くな
った。又、熱処理温度は45o℃〜500℃で効果が顕
著であった。
さらに、本実施例1.2.3を石英基板上にLPCVD
法で堆積した多結晶シリコン膜をカーボンのストリップ
ヒータを使ってZo ne−me 73 を法で再結晶
化したシリコン膜による薄膜トランジスタに適用しだが
、同様な効果があった。再結晶化しても完全に単結晶と
同程度に無欠陥になっていないためだと考えられる。
発明の効果 以上のように本発明によれば薄膜トランジスタの水素化
と保護膜の形成が独立にできるため水素化、保護膜の各
々に最適な条件で薄膜トランジスタの作製が可能と々り
電気特性、信頼性、安定性の良い薄膜トランジスタがで
きた。さらに、保護膜に樹脂等のものも使えるようにな
った。又、水素化を10keV以下の低エネルギーイオ
ンを用いて行うため、直接高エネルギーの水素のプラズ
マや水素イオンに突ることが々く制御性良く水素化がで
きてさらに水素のイオン照射時に基板温度を」二ること
によって表面層を清浄化した上に保護膜が堆積できて電
気特性、安定性等に良い薄膜ト9A−ン ランジスタができた。又、水素イオン照射後、熱処理す
ることによってOFF時のリーク電流等の改善ができた
。又、多結晶シリコン薄膜、再結晶化シリコン薄膜に対
して本発明が効果があることが確認できた。本発明はそ
れ以外のアモルファスシリコン薄膜、ダイヤモンド薄膜
、シリコンカーバイド薄膜、化合物半導体薄膜等の他の
半導体薄膜を用いた薄膜トランジスタ、センサ等の機能
素子にも効果があると考えられる。又、本実施例で示し
た薄膜トランジスタの上に配線もしくは何かのデバイス
を作製した場合は保護膜7は層間絶縁膜又は単に絶縁膜
と呼ばれることはあるが発明の思想は同じである。
【図面の簡単な説明】
第1図は本発明の一実施例の薄膜トランジスタの製造方
法を説明するための断面図、第2図は第2の実施例で水
素イオン照射時に起きる単結晶シリコン基板のエツチン
グレートと基板温度との関係を説明するだめの図である
。 1・・・・・・石英基板、2・・・・・・シリコン薄膜
、3・・・・・・1oベー/ ゲート絶縁膜、4・・・・・・ゲート電極、6・・・・
・・層間絶縁膜、6・・・・・・A7配線、7・・・・
・・保護膜。

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁体基板上もしくは絶縁膜上に半導体薄膜を形
    成し、この半導体薄膜を用いて薄膜トランジスタを形成
    し、水素イオンを10keV以下の電圧により加速し薄
    膜トランジスタの表面に照射した後に保護膜を堆積する
    ことを特徴とする薄膜トランジスタの製造方法。
  2. (2)水素イオンの照射を基板温度200℃〜550℃
    で行うことを特徴とする特許請求の範囲第1項記載の薄
    膜トランジスタの製造方法。
  3. (3)水素イオン照射後、400℃〜550℃で熱処理
    を行った後、保護膜を形成することを特徴とする特許請
    求の範囲第1項記載の薄膜トランジスタの製造方法。
JP26455686A 1986-11-06 1986-11-06 薄膜トランジスタの製造方法 Pending JPS63119269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26455686A JPS63119269A (ja) 1986-11-06 1986-11-06 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26455686A JPS63119269A (ja) 1986-11-06 1986-11-06 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS63119269A true JPS63119269A (ja) 1988-05-23

Family

ID=17404916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26455686A Pending JPS63119269A (ja) 1986-11-06 1986-11-06 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS63119269A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544470A1 (en) 1991-11-20 1993-06-02 Sharp Kabushiki Kaisha Thin film transistor, method of fabricating the same and ion implantation method used in the fabrication
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544470A1 (en) 1991-11-20 1993-06-02 Sharp Kabushiki Kaisha Thin film transistor, method of fabricating the same and ion implantation method used in the fabrication
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor

Similar Documents

Publication Publication Date Title
JPH0523055B2 (ja)
JPS62177909A (ja) 半導体装置の製造方法
JPS6276772A (ja) 電界効果型トランジスタの製造方法
JPS6133253B2 (ja)
JPS63119269A (ja) 薄膜トランジスタの製造方法
JPH0770481B2 (ja) シリコン半導体層の形成方法
JP2882844B2 (ja) 薄膜半導体装置の製造方法
JPH0558257B2 (ja)
JP3941316B2 (ja) 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器
JP2001210828A (ja) 薄膜半導体装置の製造方法
JPS6226573B2 (ja)
JP2864658B2 (ja) 薄膜トランジスタの製造方法
JPH0828509B2 (ja) 薄膜トランジスターの活性領域の形成方法
JP2864623B2 (ja) 半導体装置の製造方法
JPH07273339A (ja) 薄膜半導体装置の製造方法
JP2987987B2 (ja) 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法
JPH0412629B2 (ja)
JPH04370937A (ja) 半導体装置の製造方法
JP2565192B2 (ja) 半導体装置の製造方法
JP2815997B2 (ja) 薄膜半導体装置の製造方法
JPH0227769A (ja) 半導体装置
JPH04186634A (ja) 薄膜半導体装置の製造方法
JPS63283068A (ja) 薄膜トランジスタの製造方法
JP3236861B2 (ja) 半導体薄膜の製造方法
JPH05251358A (ja) 半導体装置の製造方法