JPH1012890A

JPH1012890A - 薄膜半導体装置の製造方法

Info

Publication number: JPH1012890A
Application number: JP8181566A
Authority: JP
Inventors: Masabumi Kunii; 正文国井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-06-20
Filing date: 1996-06-20
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】比較的低ドーズ量におけるイオンドーピング
の制御性を改善して不純物濃度のばらつきを低減化す
る。【解決手段】薄膜半導体装置を製造する為、ゲート絶
縁膜を間にしてゲート電極及び半導体薄膜の積層を絶縁
基板１７上に形成する工程と、この半導体薄膜に不純物
を注入して薄膜トランジスタを形成する注入工程とを行
なう。この注入工程では、不純物を含むドーパントガス
の希釈ガスに対する混合比が０．１％未満に調製された
原料ガスをイオン化し、そのまま質量分離をかけずに電
界加速して半導体薄膜に照射する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置等の駆動基板に用いられる薄膜半導
体装置の製造方法に関する。より詳しくは、薄膜半導体
装置に集積形成される薄膜トランジスタの不純物注入技
術に関する。

【０００２】

【従来の技術】薄膜半導体装置を製造する為には、ゲー
ト絶縁膜を間にしてゲート電極及び半導体薄膜の積層を
絶縁基板上に形成する工程と、この半導体薄膜に不純物
を注入して薄膜トランジスタを形成する注入工程とを行
なう。近年、イオンドーピング装置を利用した不純物の
注入技術が注目を集めている。このイオンドーピング装
置では、不純物を含む原料ガスをイオン化した後、その
まま質量分離をかけずに大面積の絶縁基板に照射してい
る。イオンドーピング装置は短時間で大面積の絶縁基板
（例えば、３０cm×３５cm角以上）に対して、高ドーズ
量で不純物を打ち込む事ができる。この為、高スループ
ットが実現でき、次世代の大面積液晶ディスプレイに用
いる駆動基板（ＴＦＴ基板）の製造装置として有望視さ
れている。イオンドーピング装置は例えばＪａｐａｎ
Ｄｉｓｐｌａｙ９２Ｄｉｇ．ｐｐ．２０６−２０７
に開示されている。又、このイオンドーピング装置を用
いた薄膜トランジスタの製造技術が、例えばＪａｐａｎ
ｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｉｅｄＰｈｙ
ｓｉｃｓ，ｖｏｌ．３３．ｐｐ．６３５−６３８，１９
９４に開示されている。

【０００３】

【発明が解決しようとする課題】イオンドーピング装置
では、水素等で希釈したＢ₂ Ｈ₆ ，ＰＨ₃ 等のドーパン
トガスを高周波プラズマでイオン化させ、電界加速して
絶縁基板上に成膜された半導体薄膜に打ち込む。従来、
一般的な希釈率としては、希釈ガスに対するドーパント
ガスの混合比で０．１％〜１０％程度の値が採用されて
いた。この濃度範囲の原料ガスを用いると、１×１０¹⁶
／cm² 程度の高ドーズ量で不純物を半導体薄膜に１分間
程度の短時間で打ち込む事が可能である。これにより、
高スループットで高不純物濃度のソース／ドレイン領域
を薄膜トランジスタに形成する事が可能である。しかし
反面、１×１０¹²／cm² 〜１×１０¹⁴／cm² 程度の低ド
ーズ量を精度良く制御し且つばらつきを小さく抑える事
が困難であった。この様な低ドーズ量の不純物注入は、
例えば多結晶シリコン薄膜トランジスタの製造に必須と
されるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉ
ｎｓ）領域の形成や、薄膜トランジスタの閾電圧（Ｖｔ
ｈ）の制御に用いられる。従来のイオンドーピング装置
では、比較的低ドーズ量のライトドーピングを精度良く
且つばらつきを抑えて実施する事が困難であった。この
為、多結晶シリコン薄膜トランジスタのＬＤＤ構造や薄
膜トランジスタのＶｔｈ制御を行なう上で障害となって
いた。

【０００４】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は低ドーズ量のドーピングを精度良く
制御し且つばらつきを小さく抑える事ができる薄膜半導
体装置の製造方法を提供する事を目的とする。かかる目
的を達成する為に以下の手段を講じた。即ち、本発明に
よれば薄膜半導体装置は基本的に、ゲート絶縁膜を間に
してゲート電極及び半導体薄膜の積層を絶縁基板上に形
成する工程と、該半導体薄膜に不純物を注入して薄膜ト
ランジスタを形成する注入工程とにより製造される。特
徴事項として、前記注入工程は、該不純物を含むドーパ
ントガスの希釈ガスに対する混合比が０．１％未満に調
製された原料ガスをイオン化し、そのまま質量分離をか
けずに電界加速して該半導体薄膜に照射するイオン注入
工程を採用している。

【０００５】前記イオン注入工程では、例えば多結晶シ
リコンからなる半導体薄膜に１×１０¹³／cm² 以下のド
ーズ量で不純物を領域選択的に注入し、薄膜トランジス
タのチャネル領域と高不純物濃度のソース／ドレイン領
域との間に低不純物濃度のＬＤＤ領域を形成する。ある
いは、前記イオン注入工程では、多結晶シリコンからな
る半導体薄膜に対して少なくともゲート電極と重なる部
分に１×１０¹³／cm²以下のドーズ量で不純物を注入
し、予め薄膜トランジスタの閾電圧を調整する。なお、
前記イオン注入工程の条件は、８３mW/cm²未満に設定さ
れた高周波電力を印加して原料ガスをイオン化する事が
好ましい。又、１μＡ／cm² 以下の電流密度で該イオン
化した原料ガスを照射する事が好ましい。なお、前記イ
オン注入工程は絶縁基板を回転させながら該原料ガスを
照射する事が好ましい。本発明は、特にアクティブマト
リクス型表示装置の駆動基板に用いられる薄膜半導体装
置の製造方法に好適である。

【０００６】本発明によれば、希釈ガスに対するドーパ
ントガスの混合比を０．１％未満に調製してイオン注入
工程を行なっている。従来の希釈率に比べ低く設定して
いる。その分、不純物を比較的穏やかなレートで注入す
る事が可能となり、低ドーズ量を精度良く制御できると
共に絶縁基板の面内における不純物濃度のばらつきを低
く抑える事が可能になる。希釈率を低く抑える事で原料
ガスのイオン化状態が安定し経時的な変化の影響を受け
にくくなる。又、時間をかけて不純物を注入する事によ
り、絶縁基板の全面に対して均一化された条件で不純物
を打ち込む事が可能になる。又、高周波電力を下げたり
イオン電流密度を下げることはドーパントガスを希釈す
ることと同様の効果がある。

【０００７】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は、本発明にかかる
薄膜半導体装置の製造方法に用いられるイオンドーピン
グ装置の構成を示す。真空チャンバ１０にはプラズマ発
生用のコイル電極１１、イオン引き出し電極１２、加速
電極１３、減速電極１４が装備されている。コイル電極
１１には高周波電源１５が接続しており、高周波電力を
供給してＲＦプラズマを発生させる。ガス系統について
は、配管を通して複数個のガスシリンダ１８が真空チャ
ンバ１０に接続されている。これらのガスシリンダ１８
はエアーバルブ、電磁バルブ又は機械式バルブを用いて
切り換えができる様になっている。ガス流量はマスフロ
ーコントローラ（ＭＦ）１６により制御され、ガス系統
は操作パネル（図示せず）上の設定により自動切り換え
ができる。処理対象となる絶縁基板１７はステージ上に
搭載される。このステージは回転可能であり、例えば１
分間に２０回転する。なお、絶縁基板１７には予めゲー
ト絶縁膜を間にしてゲート電極及び半導体薄膜の積層が
形成されている。真空チャンバ１０に導入された原料ガ
スはＲＦプラズマにより電離イオンに励起され、イオン
引出電極１２及び加速電極１３を介して矢印で示す様に
イオンシャワーとなって絶縁基板１７の表面に打ち込ま
れる。本例では、複数のガスシリンダ１８に複数種のガ
スが貯蔵されている。１番目のガスシリンダにはＨ₂ １
００％の希釈ガスが収容されている。２番目のガスシリ
ンダには不純物Ｐを含んだＰＨ₃ を予めＨ₂ で５％に希
釈したドーパントガスが貯蔵されている。このドーパン
トガスは例えばＮチャネル型薄膜トランジスタのソース
／ドレイン領域形成に用いられる。３番目のガスシリン
ダにはＰＨ₃ を予めＨ₂ で０．１％に希釈したドーパン
トガスが貯蔵されている。このドーパントガスは例えば
Ｎチャネル型薄膜トランジスタのＬＤＤ領域形成に用い
られる。４番目のガスシリンダには不純物Ｂを含むＢ₂
Ｈ₆ を予めＨ₂ で５％に希釈したドーパントガスが収容
されている。このドーパントガスは例えばＰチャネル型
薄膜トランジスタのソース／ドレイン領域形成に用いら
れる。最後の５番目のガスシリンダにはＢ₂ Ｈ₆ を予め
Ｈ₂ で０．１％に希釈したドーパントガスが貯蔵されて
いる。このドーパントガスは例えば薄膜トランジスタの
閾電圧調整に用いられる。この様に、本例では５系統の
ガスを用いているが、これに限られるものではない。必
要に応じてガス種やガス濃度を変えたガス系統を増設し
ても良い。このイオンドーピング装置では加速電圧を１
００KVまで設定可能であり、３０cm×４０cm角の大型基
板にも対応できる様になっている。

【０００８】かかる構成を有するイオンドーピング装置
を用いて注入工程を行なう。即ち、絶縁基板１７の表面
に予め成膜された半導体薄膜に不純物を注入して薄膜ト
ランジスタを形成する。本発明の特徴事項として、この
注入工程では不純物を含むドーパントガスの希釈ガスに
対する混合比が０．１％未満に調製された原料ガスをイ
オン化し、そのまま質量分離をかけずに電界加速して半
導体薄膜に照射する。これにより、比較的低ドーズ量で
不純物を精度良く注入可能であり且つ基板面内に渡って
不純物濃度のばらつきを低く抑える事が可能になる。以
下、希釈率を０．１％未満に設定した理由を、実験結果
に基づいて詳細に説明する。この実験では、図１に示し
たイオンドーピング装置を用いてステージの上にシリコ
ンウェハを搭載し、希釈率を変えた原料ガスをドーピン
グし、シリコンウェハの抵抗値を測定した。具体的に
は、ｐ型で高抵抗のシリコンウェハ中に不純物をイオン
ドーピングし、窒素雰囲気中９６０℃で３０分間アニー
ルして不純物を活性化した後、シート抵抗値のウェハ面
内ばらつき及びウェハ間ばらつきを測定した。この時用
いた原料ガスは０．１％のＰＨ₃ を含むドーパントガス
と１００％のＨ₂ からなる希釈ガスとの混合物とした。
このドーパントガスと希釈ガスの混合比を変えてＰＨ₃
の濃度を調節した。なお、シリコンウェハの初期抵抗は
１ＭΩ・cm以上である。

【０００９】先ず、第１の条件として、希釈率が０．１
％のＰＨ₃ を含むドーパントガスのみでイオンドーピン
グを行ない、シリコンウェハに不純物を打ち込んだ。イ
オンドーピングでは質量分離を行なわないのでイオンシ
ャワー中にはＨ＋，Ｐ＋，ＰＨ₂ ＋等種々の電離イオン
が含まれている。これら全ての電離イオンを含んだ全ド
ーズ量は１×１０¹⁴／cm² に設定した。なお、全ドーズ
量は例えば真空チャンバ内に設けたファラデイカップで
イオン電流を測定する事によりモニタした。この条件で
連続４枚のシリコンウェハにイオンドーピングを行なっ
た。この時の加速電圧は１０KVに設定され、高周波電力
は１３．５６KHz で５０Ｗに設定され、ガス流量は４５
sccmに設定された。以上のドーピング条件で全ドーズ量
が１×１０¹⁴／cm² となる迄に１枚当たり１５秒を要し
た。一般に、Ｈ₂で０.１％に希釈されたＰＨ₃ をドーピ
ングガスとして用いた場合、全ドーズ量１×１０¹⁴／cm
²のうち、目的の不純物となるＰ＋イオンの実効的な割
合は１％程度であり、残りの殆どは水素イオンのドーズ
である。従って、全ドーズ量が１×１０¹⁴／cm² の場
合、Ｐ＋のドーズ量は１×１０¹²／cm² 程度である。即
ち、本実験では比較的低ドーズ量の領域でイオンドーピ
ングを行なっている。実際、Ｈ₂ で０．１％に希釈した
ＰＨ₃ のドーパントガスを用いてシリコンウェハにイオ
ンドーピングし、ＳＩＭ分析にてＰ＋イオンの面密度を
調べたところ、全ドーズ量に対して１％程度の割合でＰ
＋イオンが打ち込まれている事が確認された。

【００１０】次いで、第２の条件としてＨ₂ で予め０．
１％に希釈したＰＨ₃ のドーパントガスと１００％Ｈ₂
の希釈ガスとを１：１の比率で混合し、全ドーズ量が２
×１０¹⁴／cm² となる様にシリコンウェハにイオンドー
ピングを行なった。第２の条件ではＰＨ₃ ガスの希釈率
を第１の条件と比較して２倍に調製している。従って、
実効的なＰ＋イオンのドーズ量は第１の条件に略等しく
１×１０¹²／cm² 程度である。この際のドーピング時間
は１枚当たり２５秒であった。この第２の条件も第１の
条件と同様な設定下でイオンドーピングが行なわれた。
即ち、高周波電力は１３．５６KHz ，５０Ｗで、加速電
圧は１０KVである。全イオンによる電流密度は２．８μ
Ａ／cm² 〜７．６μＡ／cm² である。なお、真空チャン
バの有効径は４８cmであり、高周波電力は対面積当たり
２７．６mW／cm² となる。

【００１１】第３の条件として、Ｈ₂ で０．１％に希釈
されたＰＨ₃ のドーパントガスと１００％Ｈ₂ の希釈ガ
スとを１：２の比率で混合し、これを用いてシリコンウ
ェハに全ドーズ量３×１０¹⁴／cm² だけイオンドーピン
グを行なった。この条件ではＰＨ₃ ガスの希釈率を第１
の条件に比較して３倍としているので、実効的なＰ＋イ
オンのドーズ量は第１の条件と略等しく１×１０¹²／cm
² 程度である。他の設定値も第１の条件及び第２の条件
と同様である。即ち、高周波電力は１３．５６KHz ，５
０Ｗで、加速電圧は１０KVである。ガス流量は４５sccm
である。又、全イオンによる電流密度は２．８μＡ／cm
² 〜７．６μＡ／cm² である。なお、この際のドーピン
グ時間はウェハ１枚当たり３６秒かかった。

【００１２】最後に、第４の条件として、ガス流量は第
３の条件と同一で高周波電力を１５０Ｗに増大させ、全
ドーズ量３×１０¹⁴／cm² だけシリコンウェハに対して
イオンドーピングを行なった。この際のドーピング時間
はウェハ１枚当たり１９秒であった。ドーピング時間が
第３の条件に比較して短いのは高周波電力を増大させた
為イオンの量が増えた事に起因する。なお、その他の設
定条件は全て第３の条件と同様である。

【００１３】この様にして作成したシリコンウェハを前
述した様に窒素雰囲気中９６０℃で３０分間アニールし
不純物を活性化させた後で、ウェハ面内９点のシート抵
抗値を測定した。その結果を図２に示す。図中、横軸の
no１〜no４は同一条件下で作成された４枚のシリコンウ
ェハのサンプルを表わしている。又、縦軸はシート抵抗
値ρｓを表わしている。グラフ中●印は各サンプルにお
ける平均値を示し、△印はウェハ面内９点のシート抵抗
値のうちの最大値を表わしている。▽印は最小値であ
る。図２のグラフから明らかな様に、第１の条件ではシ
ート抵抗が数ｋΩ／□〜数百ｋΩ／□と大きくばらつい
ている。これに対し、第２の条件ではばらつきが数十ｋ
Ω／□〜１００ｋΩ／□程度と減少している。さらに第
３の条件では、シート抵抗値のばらつきが１０ｋΩ／□
〜３０ｋΩ／□と一層ばらつきが少なくなり安定する事
が分かる。この理由は、第１の条件ではドーズ時間が１
５秒と短い為、高周波プラズマが発生してから十分に安
定した状態になる前にドーピングが終了してしまうのに
対し、水素希釈率を上げＰＨ₃ の濃度を下げた条件では
実効的に等しいドーズ量を得る為にドーピング時間が延
長されている。この為高周波プラズマが安定し、その結
果安定したイオンビーム電流を取り出す事ができる。
又、ドーピング時間を延長できる事からドーピング中の
基板の回転数も増え、この両者の相乗効果によりシリコ
ンウェハの抵抗値のばらつきが少なくなるものと考えら
れる。なお、高周波プラズマが発生してから安定するま
での間、シャッタや電磁レンズ等でイオンビームを遮断
し、プラズマが安定した後にイオンビームをシリコンウ
ェハ上に導入する方法も考えられる。しかし、この方法
でもドーパントガス濃度が高いとドーピング時間が短縮
されるので、結果的に基板の回転数が少なくなり、ばら
つき低減の効果は少ない。以上の様に、本実験結果から
明らかな事は、Ｐ＋イオンの実効ドーズ量が１×１０¹²
／cm² 〜１×１０¹³／cm² 程度の低ドーズ条件ではＰＨ
₃ ／Ｈ₂ ガス系においてＰＨ₃ 濃度を０．１％未満、望
ましくは０．０５％以下に調製する事が必要である。こ
れは、ＰＨ₃ ／Ｈｅガス系やＢ₂ Ｈ₆ ／Ｈ₂ ガス系、Ｂ
₂ Ｈ₆ ／Ｈｅガス系でも同様である。

【００１４】高周波電力を増大させた第４の条件では第
３の条件に比較すると抵抗値のばらつきが増えてしまう
事が図２から分かる。これは、高周波電力を増大させる
と発生したプラズマの空間的均一性が出しにくい事に起
因している。又、ドーピング時間が短くなる為基板回転
数が少なくなる事にも起因している。従って、ＬＤＤ領
域の形成や閾電圧の制御等比較的低濃度のイオンドーピ
ングを行なう場合には、プラズマの高周波電力は１５０
Ｗ未満に設定する事が必要であり、特に５０Ｗ以下が望
ましい。なお、この高周波電力を単位面積当たりに換算
すると、８３mW／cm² 未満に設定する事が必要で、特に
２８mW／cm² 以下が望ましい。又、イオンビーム電流を
下げる事によってドーズ時間を長くできる。これによ
り、高周波電力を下げる事と同様の効果がある。電流密
度を１μＡ／cm² 以下に設定すれば、ドーズ時間を３倍
以上に延ばせるのでばらつき低減に効果が大きい。

【００１５】次に、図３を参照して本発明にかかる薄膜
半導体装置製造方法の具体例を詳細に説明する。この具
体例では図１に示したイオンドーピング装置を用いて絶
縁基板上にＮチャネル型の薄膜トランジスタを集積形成
している。先ず(ａ)に示す様に、ガラス板等からなる絶
縁基板３００の上にバッファ層３０１としてＳｉＯ₂膜
やＳｉＮ_x 膜等を約１００nm〜２００nmの厚みで堆積す
る。続いて非晶質シリコン等からなる半導体薄膜３０２
を約３０nm〜８０nmの膜厚でプラズマＣＶＤ法又はＬＰ
ＣＶＤ法等により成膜する。なお、バッファ層３０１は
必ずしも必要ではない。ここで非晶質シリコンの成膜に
プラズマＣＶＤ法を用いた場合は、膜中の水素を脱離さ
せる為に窒素雰囲気中で４００℃〜４５０℃１時間程度
のアニールを行なう。この脱水素化アニールはＲＴＰ等
のランプアニールを用いても良い。次いで、レーザアニ
ール又は固相成長等の手段を用いて非晶質シリコンを多
結晶シリコンに転換する。多結晶シリコンに転換された
半導体薄膜３０２をエッチングでアイランド状にパタニ
ングし、この上にプラズマＣＶＤ法、常圧ＣＶＤ法、減
圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、スパッタリング法等で
ＳｉＯ₂ を５０〜１００nmの厚みで成膜し、ゲート絶縁
膜３０３とする。ここで必要ならばイオンドーピング装
置のガス系を０．１％未満のＢ₂ Ｈ₆ ／Ｈ₂ 希釈ガスに
切り換え、薄膜トランジスタのＶｔｈを制御する目的で
イオンドーピングを行なう。この時の全ドーズ量は１×
１０¹²／cm² 〜２×１０¹⁴／cm² 程度に設定する。従っ
て、Ｂ＋イオンのドーズ量は２×１０¹²／cm² 以下であ
る。実際、Ｖｔｈを制御する為には１×１０¹³／cm² 以
下の低ドーズ量で精度良くＢ＋のイオンドーピングを制
御する事が必要である。なお、このＶｔｈを制御するイ
オンドーピング工程はゲート絶縁膜３０３の成膜前に行
なっても良い。場合によってはこのイオンドーピング工
程は省略できる。

【００１６】次に（ｂ）に示す様に、ゲート絶縁膜３０
３の上に、Ａｌ，ＴｉＭｏ，Ｗ，Ｔａ，Ｄｏｐｅｄｐ
ｏｌｙ・Ｓｉ等あるいはこれらの合金を２００nm〜８０
０nmの厚みで成膜し、所定の形状にパタニングしてゲー
ト電極３０４に加工する。次いで、ガス系を０．１％未
満のＰＨ₃ ／Ｈ₂ ガスに切り換え、ＬＤＤ構造を作成す
る為のＬＤＤイオンドーピング３０５を絶縁基板３００
の全面に対して行なう。水素イオンを含む全ドーズ量は
６×１０¹²／cm² 〜３×１０¹⁴／cm² 程度である。従っ
て、Ｐ＋イオンのドーズ量は３×１０¹²／cm² 以下とな
る。一般に、ＬＤＤ領域を形成する為には不純物イオン
を１×１０¹³／cm² 以下の低ドーズで精度良くイオン注
入しなければならない。

【００１７】続いて（ｃ）に示す様に、Ｎチャネルのレ
ジストパタン３０６を形成し、再びガス系を切り換え５
％ＰＨ₃ ／Ｈ₂ ガスでＮチャネルのドーピング３０７を
１×１０¹⁵／cm² 程度のドーズ量で実施する。これによ
り、Ｎチャネルのソース／ドレイン領域３０８が形成さ
れる。この結果、ゲート電極３０４直下のチャネル領域
とソース／ドレイン領域３０８との間に低不純物濃度の
ＬＤＤ領域が残される事になる。なお、ＣＭＯＳ回路を
形成する場合、図示しないがＰチャネルのレジストパタ
ンを形成し、５％のＢ₂ Ｈ₆ ／Ｈ₂ ガス系に切り換え、
ドーズ量１×１０¹⁵／cm² 程度でイオンドーピングすれ
ば良い。これにより、Ｐチャネル型の薄膜トランジスタ
が形成される。

【００１８】最後に（ｄ）に示す様に、ＰＳＧ膜３０９
を約６００nmの厚みで成膜し、３００℃〜４００℃程度
でアニールしてドーパントを活性化させる。イオンドー
ピングを行なうと多結晶シリコン中に多量の水素を導入
する事ができる為、これらの低温活性化が可能になる。
又低温活性化アニールの代わりにレーザ活性化アニール
を行なっても良い。続いてコンタクトホールをＰＳＧ膜
３０９に開け、Ａｌ・Ｓｉ等の金属膜をスパッタリング
し、所定の形状にパタニングして配線電極３１０に加工
する。この上に、ＳｉＯ₂ 膜３１１及びＳｉＮ_x 膜３１
２を２００nm〜４００nmの厚みで連続的に成膜し、水素
化アニールを窒素雰囲気中３５０℃で１時間実施して薄
膜トランジスタの完成となる。なお、この様にして製造
された薄膜半導体装置をアクティブマトリクス型表示装
置の駆動基板として用いる場合、ＳｉＮ_x 膜３１２の上
に画素電極を形成し、一方の配線電極３１０にコンタク
トホールを介して接続させる。

【００１９】図４は、本発明にかかる薄膜半導体装置の
製造方法の他の具体例を示す工程図である。先ず（ａ）
に示す様に、ガラス等からなる絶縁基板４００の上に、
ＳｉＯ₂ 膜やＳｉＮ_x 膜等を約１００nm〜２００nmの厚
みで堆積しバッファ層４０１とする。次いで、Ａｌ，Ｔ
ａ，Ｍｏ，Ｗ，Ｃｒ又はこれらの合金を１００nm〜２０
０nmの厚みで成膜し、所定の形状にパタニングしてゲー
ト電極４０２に加工する。特に、Ａｌ，Ｔａ，Ｍｏ／Ｔ
ａ等を用いた場合は、その表面を陽極酸化する事でゲー
ト絶縁膜４０３を形成できる。次いで、プラズマＣＶＤ
法、常圧ＣＶＤ法、減圧ＣＶＤ法等でＳｉＮ_x 膜を５０
nmの厚みで堆積し、さらに連続的にＳｉＯ₂ 膜を約２０
０nmの厚みで堆積し、ゲート絶縁膜４０４を形成する。
さらにこの上に、連続的に非晶質シリコンを約３０nm〜
８０nmの厚みで成膜し半導体薄膜４０５を設ける。ここ
で、プラズマＣＶＤ法を用いた場合は膜中の水素を脱離
させる為に窒素雰囲気中で４００℃〜４５０℃１時間程
度のアニールを行なう。この脱水素化アニールはＲＴＰ
等のランプアニールを用いても良い。必要ならばここで
イオンドーピング装置のガス系統を０．１％未満のＢ₂
Ｈ₆ ／Ｈ₂ 希釈ガスに切り換え、薄膜トランジスタのＶ
ｔｈを制御する目的でイオンドーピングを行なう。この
場合の全ドーズ量は１×１０¹²／cm² 〜３×１０¹⁴／cm
² 程度に設定される。この段階でレーザアニール又は固
相成長法を用いて非晶質シリコンを結晶化させ、さらに
パタニングして半導体薄膜４０５を薄膜トランジスタの
素子領域とする。

【００２０】次に（ｂ）に示す様に、ＳｉＯ₂ 膜を約１
００nm〜３００nmの厚みで堆積し、ゲート電極４０２を
マスクとしたセルフアライメントの裏面露光を行ない、
上述したＳｉＯ₂ 膜をパタニングしてエッチングストッ
パ４０６に加工する。ここでガス系を０．１％未満のＰ
Ｈ₃ ／Ｈ₂ ガスに切り換え、ＬＤＤ構造を作成する為の
ＬＤＤイオンドーピング４０７を絶縁基板４００の全面
に対して行なう。全ドーズ量は４×１０¹²／cm² 〜３×
１０¹⁴／cm² である。

【００２１】（ｃ）に示す様に、ＬＤＤイオンドーピン
グ後、Ｎチャネル用のレジストパタン４０９を作成し、
再びガス系を切り換え、５％ＰＨ₃ ／Ｈ₂ ガスでＮチャ
ネルのドーピング４１０を実行する。このＮチャネルド
ーピングは例えば１×１０¹⁵／cm² 程度のドーズ量で行
なう。これにより、半導体薄膜４０５中に高不純物濃度
のソース／ドレイン領域４０８が形成される。又、エッ
チングストッパ４０６の直下に位置するチャネル領域と
ソース／ドレイン領域４０８との間には低不純物濃度の
ＬＤＤ領域が残される。なお、ＣＭＯＳプロセスの場合
は、図に示さないがＰチャネル用のレジストパタンを形
成し、５％Ｂ₂ Ｈ₆ ／Ｈ₂ のガスに切り換え、全ドーズ
量が１×１０¹⁵／cm² 程度でイオンドーピングを行な
う。この後、３００℃〜４００℃程度でアニールし、ド
ーパントを活性化させる。活性化アニールをレーザアニ
ールでも行なえる事は先の実施例と同様である。

【００２２】最後に（ｄ）に示す様に、ＳｉＯ₂ 膜４１
２を２００nm程度の厚みで成膜し、コンタクトホールを
開口した後、Ｍｏ，Ａｌ等の金属膜を２００nm〜４００
nmの厚みでスパッタリングし、これをパタニングして配
線電極４１１に加工する。この上に、ＳｉＮ_x 膜４１３
を２００nm〜４００nmの厚みで成膜し、窒素雰囲気中３
５０℃で１時間程度水素化アニールを施して薄膜トラン
ジスタの完成となる。

【００２３】図４に示した製造方法で作成した薄膜半導
体装置につき、これに含まれる６４個のＬＤＤ構造薄膜
トランジスタのオン電流を測定した。その結果を図５に
示す。薄膜トランジスタの大きさはチャネル幅が１０μ
ｍでありチャネル長も１０μｍである。オン電流測定時
のドレイン電圧Ｖｄｓは１５Ｖに設定した。図５のグラ
フから明らかな様に、オン電流は１×１０^-5Ａ以上に集
中している。

【００２４】同じく図４に示した製造方法により作成さ
れた半導体薄膜に含まれるＬＤＤ構造薄膜トランジスタ
を１２８個抜き取り、そのリーク電流分布を測定した。
その結果を図６に示す。なお、リーク電流測定時のゲー
ト電圧Ｖｇｓは６Ｖに設定し、ドレイン電圧Ｖｄｓは１
０Ｖに設定した。図６のグラフから明らかな様に、リー
ク電流は１×１０^-12 Ａ以下に集中している。以上の事
から、オン／オフ比が極めて高い薄膜トランジスタが本
発明の製造方法によりばらつき少なく得られる事が分か
る。

【００２５】図７は、本発明に従って製造された薄膜半
導体装置を駆動基板として組み立てられたアクティブマ
トリクス型表示装置の一例を示す模式的な斜視図であ
る。この表示装置は駆動基板１０１と対向基板１０２と
の間に液晶等からなる電気光学物質１０３を保持した構
造となっている。なお、対向基板１０２の内面には図示
しないが対向電極が形成されている。一方、駆動基板１
０１の内表面には画素アレイ部１０４と周辺回路部とが
集積形成されている。周辺回路部は垂直走査回路１０５
と水平走査回路１０６とに分かれている。又、駆動基板
１０１の上端側には外部接続用の端子電極１０７も形成
されている。各端子電極１０７は配線１０８を介して垂
直走査回路１０５及び水平走査回路１０６に接続してい
る。画素アレイ部１０４には互いに交差するゲート配線
１０９と信号配線１１０が形成されている。ゲート配線
１０９は垂直走査回路１０５に接続し、信号配線１１０
は水平走査回路１０６に接続している。両配線１０９，
１１０の交差部には画素電極１１１とこれを駆動するス
イッチング素子とが形成されている。このスイッチング
素子は本発明に従って作成されたＬＤＤ構造の薄膜トラ
ンジスタ１１２からなる。

【００２６】アクティブマトリクス型表示装置のスイッ
チング素子として用いられる多結晶シリコン薄膜トラン
ジスタ１１２のリーク電流を減少させる方法の１つに、
ＬＤＤ領域を形成する方法が良く知られている。ＬＤＤ
領域を効果的に機能させる為にはＬＤＤ領域の結晶性が
良く欠陥の少ない多結晶シリコン薄膜を成膜する必要が
ある。ＬＤＤ領域の不純物濃度は例えば膜厚が５０nm程
度の場合、不純物を１×１０¹²／cm² 〜１×１０¹³／cm
² 程度のドーズ量で打ち込む事が必要である。例えば、
ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｙｓｉｃｓ
Ｖｏｌ，４６，Ｎｏ．１２，ｐ５２４７（１９７５）
に記載されている様に、膜中の欠陥密度が大きいとＬＤ
Ｄ領域中のキャリアは全て欠陥準位にトラップされ、結
晶粒界のエネルギー障壁が高くなる為ＬＤＤ領域の抵抗
が下がらない。

【００２７】一方、本発明で採用されているイオンドー
ピング装置は質量分離を行なわずに不純物イオンを半導
体薄膜に打ち込む為、ＰＨ₃ ／Ｈ₂ ，Ｂ₂ Ｈ₆ ／Ｈ₂ 等
の希釈ガスを原料ガスとして用いる時は、水素イオンも
同時に打ち込まれる。この水素イオンの打ち込み効果に
より水素パッシベーションが行なわれ、多結晶シリコン
中の欠陥を大幅に下げられる。この効果によりＬＤＤ抵
抗を下げ、ＬＤＤ領域を効果的に機能させる事ができる
様になる。このパッシベーション効果は水素のみに限ら
れない。例えば原料ガスにＢＦ₂ ，ＡｓＦ₅ ，ＰＨ₃ ／
Ｆ₂ 等を用いれば、弗素イオンＦ＋がＢ＋イオンやＰ＋
イオン等と同時に打ち込まれる。弗素イオンは水素イオ
ンと同様に欠陥準位をターミネイトする効果がある事が
知られているので、この方法でもＬＤＤを効果的に形成
できる。又、活性層（チャネル領域）に対してもパッシ
ベーション効果が同様に得られる。従来は活性層の水素
化を行なう事によって薄膜トランジスタの性能向上を図
っていたが、イオンドーピング工程による水素化で代用
させる事が可能になる。

【００２８】

【発明の効果】本発明により、従来のイオンドーピング
装置では制御困難であった低ドーズ量のコントロールが
容易となり、３０cm×３０cm角以上の大面積基板に対し
て１×１０¹²／cm² 〜１×１０¹⁴／cm² 程度の全ドーズ
量をばらつき少なく正確に打ち込む事が可能になった。
従って、大面積の絶縁基板上に形成した多結晶シリコン
の薄膜トランジスタに低温プロセスでＬＤＤ構造を形成
する事が可能になり、大面積の絶縁基板上に高性能の多
結晶シリコン薄膜トランジスタを集積形成する事ができ
る様になった。従って、本発明を利用する事により大面
積の絶縁基板上に周辺回路一体型の高解像度液晶表示装
置を組み立てる事が可能になる。この様に本発明の効果
は絶大なものがある。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置の製造方法に用
いられるイオンドーピング装置の構造図である。

【図２】本発明にかかるイオンドーピング条件を示すグ
ラフである。

【図３】本発明にかかる薄膜半導体装置の製造方法の第
１実施例を示す工程図である。

【図４】本発明にかかる薄膜半導体装置の製造方法の第
２実施例を示す工程図である。

【図５】本発明に従って製造された薄膜半導体装置に含
まれる薄膜トランジスタのオン電流分布を示すグラフで
ある。

【図６】同じく薄膜トランジスタのリーク電流分布を示
すグラフである。

【図７】本発明に従って製造された薄膜半導体装置を駆
動基板として用いたアクティブマトリクス型表示装置の
一例を示す模式的な斜視図である。

【符号の説明】

１１…コイル電極、１２…イオン引出電極、１３…加速
電極、１４…減速電極、１５…高周波電源、１６…マス
フローコントローラ、１７…絶縁基板、１８…ガスシリ
ンダ、３００…絶縁基板、３０２…半導体薄膜、３０３
…ゲート絶縁膜、３０４…ゲート電極、３０５…ＬＤＤ
イオンドーピング、３０７…Ｎチャネルイオンドーピン
グ、３０８…ソース／ドレイン領域

Claims

【特許請求の範囲】

【請求項１】ゲート絶縁膜を間にしてゲート電極及び
半導体薄膜の積層を絶縁基板上に形成する工程と、該半
導体薄膜に不純物を注入して薄膜トランジスタを形成す
る注入工程とを含む薄膜半導体装置の製造方法におい
て、前記注入工程は、該不純物を含むドーパントガスの希釈
ガスに対する混合比が０．１％未満に調製された原料ガ
スをイオン化し、そのまま質量分離をかけずに電界加速
して該半導体薄膜に照射するイオン注入工程を含む事を
特徴とする薄膜半導体装置の製造方法。
【請求項２】前記イオン注入工程は、多結晶シリコン
からなる半導体薄膜に１×１０¹³／cm² 以下のドース量
で不純物を領域選択的に注入し、薄膜トランジスタのチ
ャネル領域と高不純物濃度のソース／ドレイン領域との
間に低不純物濃度の領域を形成する事を特徴とする請求
項１記載の薄膜半導体装置の製造方法。
【請求項３】前記イオン注入工程は、多結晶シリコン
からなる半導体薄膜に対して少なくともゲート電極と重
なる部分に１×１０¹³／cm² 以下のドース量で不純物を
注入し、予め薄膜トランジスタの閾電圧を調整する事を
特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項４】前記イオン注入工程は、絶縁基板を回転
させながら該原料ガスを照射する事を特徴とする請求項
１記載の薄膜半導体装置の製造方法。
【請求項５】ゲート絶縁膜を間にしてゲート電極及び
半導体薄膜の積層を絶縁基板上に形成する工程と、該半
導体薄膜に不純物を注入して薄膜トランジスタを形成す
る注入工程とを含む薄膜半導体装置の製造方法におい
て、前記注入工程は、該不純物を含む原料ガスに対して８３
mW／cm² 未満に設定された高周波電力を印加してイオン
化し、そのまま質量分離をかけずに電界加速して該半導
体薄膜に照射するイオン注入工程を含む事を特徴とする
薄膜半導体装置の製造方法。
【請求項６】ゲート絶縁膜を間にしてゲート電極及び
半導体薄膜の積層を絶縁基板上に形成する工程と、該半
導体薄膜に不純物を注入して薄膜トランジスタを形成す
る注入工程とを含む薄膜半導体装置の製造方法におい
て、前記注入工程は、該不純物を含む原料ガスをイオン化し
て、そのまま質量分離をかけずに電界加速し１μＡ／cm
² 以下の電流密度で該半導体薄膜に照射するイオン注入
工程を含む事を特徴とする薄膜半導体装置の製造方法。
【請求項７】ゲート絶縁膜を間にしてゲート電極及び
半導体薄膜の積層を一方の絶縁基板上に形成する工程
と、該半導体薄膜に不純物を領域選択的に注入して薄膜
トランジスタを集積形成する注入工程と、該薄膜トラン
ジスタに接続して画素電極を集積形成する工程と、予め
対向電極が形成された他方の絶縁基板を該一方の絶縁基
板に接合し両者の間に電気光学物質を保持する工程とを
含む表示装置の製造方法において、前記注入工程は、該不純物を含むドーパントガスの希釈
ガスに対する混合比が０．１％未満に調製された原料ガ
スをイオン化し、そのまま質量分離をかけずに電界加速
して該半導体薄膜に照射する事を特徴とする表示装置の
製造方法。