KR100237709B1 - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100237709B1
KR100237709B1 KR1019960036623A KR19960036623A KR100237709B1 KR 100237709 B1 KR100237709 B1 KR 100237709B1 KR 1019960036623 A KR1019960036623 A KR 1019960036623A KR 19960036623 A KR19960036623 A KR 19960036623A KR 100237709 B1 KR100237709 B1 KR 100237709B1
Authority
KR
South Korea
Prior art keywords
substrate
cooling
manufacturing
doping
temperature
Prior art date
Application number
KR1019960036623A
Other languages
English (en)
Other versions
KR970013387A (ko
Inventor
다카오 오가사와라
츠토무 우에모토
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970013387A publication Critical patent/KR970013387A/ko
Application granted granted Critical
Publication of KR100237709B1 publication Critical patent/KR100237709B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 미세영역으로의 불순물 도프가 가능하고 또한 가급적 높은 처리량을 얻는 것을 목적으로 하는 다결정실리콘을 활성층으로 사용한 박막트랜지스터의 제조방법에 관한 것으로서, 본 발명은 기판(1)상에 다결정실리콘막을 형성한 후, 이 다결정실리콘막을 패터닝함으로써 박막트랜지스터의 활성층(2a)이 되는 층을 형성하는 제1공정과, 상기 활성층이 되는 불순물 이온을 도핑하는 제2공정과, 상기 제2공정의 도핑 후에 상기 기판을 냉각기구로 냉각시키는 제3공정과, 상기 제2공정과 상기 제3공정을 반복함으로써 상기 활성층이 되는 층에 소스 및 드레인영역을 형성하는 제4공정을 구비하고 있는 것을 특징으로 한다.

Description

박막트랜지스터의 제조방법
제1도는 본 발명에 의한 박막트랜지스터의 제조방법의 제1실시형태의 도핑특성을 나타내는 그래프.
제2도는 본 발명에 의한 제조방법의 제1실시형태에 의해 제조된 박막트랜지스터의 단면도.
제3(a)도 내지 제3(d)도는 본 발명에 의한 제조방법의 제1실시형태의 제조공정을 나타내는 공정단면도.
제4(a)도 내지 제4(d)도는 본 발명에 의한 제조방법의 제1실시형태의 제조공정을 나타내는 공정단면도.
제5도는 본 발명에 의한 제조방법의 제1실시형태의 효과를 설명하는 그래프.
제6도는 본 발명에 의한 제조방법의 제1실시형태의 효과를 설명하는 그래프.
제7(a)도 내지 제7(d)도는 종래의 제조방법의 공정단면도.
제8(a)도 내지 제8(d)도는 종래의 제조방법의 공정단면도.
제9도는 본 발명에 의한 제조방법의 제2실시형태의 이온도핑 특성을 나타내는 그래프.
제10도는 본 발명에 의한 제조방법의 제3실시형태의 이온도핑 특성을 나타내는 그래프.
제11(a)도 내지 제11(d)도는 본 발명에 의한 제조방법의 제4실시형태의 제조공정 단면도.
제12(a)도 내지 제12(b)도는 본 발명에 의한 제조방법의 제4실시형태의 제조공정 단면도.
제13(a)도 내지 제13(f)도는 본 발명에 의한 제조방법의 제5실시형태의 제조공정 단면도.
제14(a)도 내지 제14(d)도는 본 발명에 의한 제조방법의 제5실시형태의 제조공정 단면도.
제15도는 본 발명의 제조방법에 사용되는 이온도핑장치의 구성을 나타내는 단면도.
제16도는 제15도에 나타난 이온도핑장치에 있어서의 플라즈마의 발생, 인출전압 및 가속전압의 타이밍차트.
제17도는 본 발명의 제조방법에 사용되는 이온도핑장치의 다른 구성을 나타내는 구성도.
제18도는 본 발명의 제조방법에 사용되는 기판 냉각기구의 제1구체예의 구성도를 나타내는 단면도.
제19도는 본 발명의 제조방법에 사용되는 기판 냉각기구의 제2구체예의 구성도를 나타내는 단면도.
제20도는 본 발명의 제조방법에 사용되는 기판 냉각기구의 제3구체예의 구성도를 나타내는 단면도.
제21도는 본 발명의 제조방법에 사용되는 기판 냉각기구의 제4구체예의 구성도를 나타내는 단면도.
제22도는 본 발명의 제조방법에 사용되는 기판 냉각기구의 제5구체예의 구성도를 나타내는 단면도.
제23도는 본 발명의 제조방법에 사용되는 가열장치의 구성을 나타내는 단면도.
제24(a)도는 냉각전에 가열하지 않고 이온도핑을 실시한 경우의 문제점의 설명도.
제24(b)도는 제23도에 나타낸 가열장치를 사용한 후에 냉각을 실시하고 이온도핑시킨 경우의 효과를 설명하는 설명도.
제25도는 제23도에 나타낸 가열장치에 의한 기판가열과 이온빔조사(照射)의 타이밍차트이고,
제26도는 본 발명에 의한 제조방법의 다른 도핑특성을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 무알칼리기판 2a,2b : 도전층
3a,3b : 다결정실리콘막의 섬 4a : n+층
4a1: 소스영역 4a2: 드레인영역
4b : p+층 4b1: 소스영역
4b2: 드레인영역 5 : 게이트절연막
7a,7b : 게이트전극 9,11 : 포토레지스트마스크
10,12 : 알루미늄막 13 : 절연막
15 : 신호선 22 : 언더코트막
23a : 다결정실리콘막의 섬 23b : 다결정실리콘막
24 : 게이트절연막 25a,25b : 게이트전극
26a : 소스드레인영역 28a,28b : 포토레지스트패턴
29 : 소스드레인영역 30 : 레지스트패턴
32 : 소스드레인영역 33 : 층간절연막
35a1: 소스전극 35a2: 드레인전극
35b1: 소스전극 35b2: 드레인전극
41 : 유리기판 42 : 언더코트막
43 : 금속막 43a,43b : 게이트전극
44 : 게이트절연막 45 : 다결정실리콘막
45b1: 소스영역 45b2: 드레인영역
46 : 엑시머레이져광 47a,47b : SiO2층
48,49 : 레지스트패턴 50 : 층간절연막
51 : 컨택트홀 53a1: 소스전극
53a2: 드레인전극 53b1: 소스전극
53b2: 드레인전극 60 : 플라즈마실
61 : 제1전극 62 : 제2전극
63 : 억제전극 64 : 접지전극
68 : 기판 100a : n형박막트랜지스터
100b : p형박막트랜지스터 101 : 냉각가스도입공
102 : 유리기판 103 : 기판누름쇠
104 : 냉각스테이지 106 : 냉각수파이프
107 : 백 플레이트 108 : 이오나이져
110 : 구멍 112 : 노즐
120 : 가열장치 121 : 금속판
122 : 할로겐히터
본 발명은 다결정실리콘을 활성층에 사용한 박막트랜지스터의 제조방법에 관한 것이다.
근래, 다결정실리콘이나 비결정실리콘(아모르퍼스실리콘이라고도 한다)은 CVD법(Chemical Vapor Deposition)등에 의해 투명기판상에 성막이 가능하기 때문에, 액정표시장치로의 응용이 활발히 이루어지고 있다. 이들은 표시부인 화소부 스위칭소자로서의 응용을 시작으로 다결정실리콘막에 관해서는 상기 화소부 스위칭소자를 작동시키기 위한 구동회로(주로 CMOS트랜지스터로 구성된다)으로의 응용도 연구되고 있다.
박막트랜지스터(이하, TFT(Thin Film Transistor)라고도 한다)의 활성층에 아모르퍼스실리콘을 사용한 경우, 공정의 처리온도가 300∼400℃로 낮기 때문에, 대형 유리기판을 사용하고 이 유리기판상에 TFT를 형성하고 있다. 이것에 의해 표시화면의 대형화 및 여러 면을 취할 수 있게 되는 이점은 있지만 TFT의 이동도(응답속도)가 작기 때문에 구동회로의 일체형성을 할 수 없고, 미세화가 어렵다는 문제가 있다.
한편 다결정실리콘을 TFT의 활성층에 사용한 경우는 TFT의 이동도가 크고 미세화가 가능하지만, 공정의 온도가 900∼1000℃로 높다. 이 때문에 내열온도가 600℃ 정도밖에 않되는 대형 유리의 사용이 어렵고 이제까지는 5인치 정도의 석영기판을 사용하고 있었다. 그러나 이것으로는 표시화면의 대형화나 여러 면을 취하는 것이 불가능하고 또한 석영기판자체가 고가이기 때문에 유리기판의 이용을 생각하여 공정의 저온화의 연구가 진행되고 있다. 이 연구의 결과, 레이저어닐(laser anneal)법등의 개발에 의해 공정의 처리온도가 내려가고, 대형 유리기판상에 다결정실리콘을 활성층으로 이용한 TFT의 형성이 활발하게 시도되어 왔다.
다결정실리콘을 TFT의 활성층에 사용한 CMOS트랜지스터의 종래의 제조방법을 제7(a)도 내지 제7(d)도 및 제8(a)도 내지 제8(d)도를 참조하여 설명한다. 우선 무알칼리기판(1) 상에 다결정실리콘막을 예를 들면, CVD법 및 그 후의 열공정을 사용하여 형성한 후, CDE법(Chemical Dry Etching)에 의해 패터닝함으로써 n형 TFT용의 다결정실리콘막의 섬(3a)과 p형 TFT용의 다결정실리콘막의 섬(3b)을 형성한다(제7(a)도 참조). 또한 섬(3a),(3b)은 n형 TFT, p형 TFT의 활성층이 된다. 그후, CVD법을 사용하여 전면에 게이트절연막(5)을 퇴적시킨다(제7(a)도 참조). 다음으로 게이트절연막(5)상에 금속막을 스패터에 의해 형성시킨 후, CDE법을 사용하여 상기 금속막을 패터닝함으로써 게이트전극(7a)(7b)을 형성한다(제7(b)도 참조). 계속하여 전면에 순알루미늄막(10)을 스패터에 의해 형성시키고, PEP(Photo Engraving Process) 및 에칭을 실시함으로써 p형 TFT 형성영역상에만 알루미늄막(10)을 잔존시킨다(제7(c)도 참조).
다음으로 이온도핑장치를 사용하여 게이트전극(7a)를 마스크로 하여 자기정합적으로 전면에 P(인)이온을 도프하고 활성층(3a)중에 n+층(4a)을 형성시킨다(제7(d)도 참조). 계속하여 p형 TFT 형성영역상의 알루미늄막(10)을 에칭등에 의해 박리시킨 후, 다시 전면에 알루미늄막(12)을 스패터에 의해 형성하고 PEP 및 에칭을 실시함으로써 이번에는 n형 TFT 형성영역상에만 알루미늄막(12)을 잔존시킨다(제8(a)도 참조).
다음에 이온도핑장치를 사용하여 게이트전극(7b)을 마스크로 하여 자기 정합적으로 B(붕소) 이온을 도프하여 활성층(3b)중에 p+층(4b)을 형성한다(제8(b)도 참조). 계속하여 n형 TFT 형성영역상의 알루미늄막(12)을 박리한 후, CVD법을 사용하여 전면에 절연막(13)을 퇴적시킨다(제8(c)도 참조). 그리고 이 절연막(13)에 컨택트홀을 열고, 이 컨택트홀에 금속막을 메움으로써 신호선(15)을 형성하고 CMOS트랜지스터를 완성한다(제8(d)도 참조).
일반적으로 TFT의 제조에 있어서 다결정실리콘을 활성층에 사용한 경우의 공정온도는 높고, 5인치의 석영기판을 사용하고 있다. 이 때 불순물 도프에 이온주입장치를 사용하고 또한 불순물 도프시의 마스크재에는 포토레지스트를 사용해 왔다. 그러나 대형 유리기판상에 다결정실리콘을 활성층으로 사용한 TFT를 형성하는 경우에는 이온 주입장치 대신에 이온도핑장치를 사용함과 동시에 마스크재에 포토레지스트 대신에 알루미늄을 사용하고 있다. 이것은 다음 이유에 기인한다.
이온주입장치는 불순물 이온을 빔에 집속시키고, 가속하여 기판상을 스캐닝하여 도핑을 실시한다. 따라서 기판이 커질수록, 또한 도프량이 많아질수록, 1장당 처리시간이 길어진다. 이에 대해서 이온도핑장치는 챔버내에서 이온화된 불순물을 집속시키지 않고 가속하고, 기판 전면에 일괄하여 도핑을 하기 때문에 대형기판으로의 고농도 도프를 단시간에 실시할 수 있다. 이것이 대형기판에 이온도핑장치를 사용하는 이유이다.
불순물 도프시에는 기판이나 TFT를 구성하는 원자와 가속된 불순물이 충돌하여 기판의 온도가 상승한다. 이 때문에 이온 주입장치 및 이온도핑장치 어느쪽에도 기판의 냉각기구가 구비되어 있지만, 기판의 재료인 유리의 열전도율이 낮고, 이것을 완전하게 억제할 수는 없다. 기판의 온도상승은 빔전류가 높을수록, 또한 가속전압이 높을수록 현저하다.
이온주입장치는 빔 전류의 제어가 용이하고 또한 5인치 기판에 적용시킨 경우에는 기판이 작으므로, 발열량이 작기 때문에 레지스트의 사용이 가능하다.
이에 대해서 이온도핑장치는 빔 전류의 제어가 곤란하고, 적용된 기판도 일반적으로 크기 때문에 발열량은 크며, 조건에 따라서는 기판온도가 300∼400℃까지도 된다. 통상 사용하고 있는 포토레지스트의 내열온도는 130℃ 정도밖에 되지 않기 때문에 대형 기판상에서의 TFT 형성에는 포토레지스트를 사용할 수 없다. 이것이 이온도핑장치에 알루미늄마스크를 사용하는 이유이다.
이와 같이 종래의 대형 기판상에 다결정실리콘으로 이루어진 TFT를 형성하는 경우에는 이온도핑장치에 알루미늄마스크를 사용하고 있지만, 아래와 같은 문제점이 있다.
우선 공정이 늘어난다는 문제가 있다. 이것은 마스크에 포토레지스트를 사용한 경우에는 이 포토레지스트의 패터닝에는 스핀코터(spin coater)에 의한 도포공정, 노광공정(露光工程) 및 알칼리액에 의한 현상의 PEP 공정이 실시되고 또한 불순물 도프 완료 후의 포토레지스트의 박리도 산소가스를 사용한 애싱(ashing)에 의해 용이하게 실시할 수 있다. 이에 대해 마스크로 알루미늄을 사용한 경우에는 기판의 전면에 알루미늄을 스패터한 후 이 알루미늄막상에 포토레지스트를 도포하고 패터닝하여 포토레지스트패턴을 형성한다. 그리고 이 포토레지스트패턴을 마스크로 하여 상기 알루미늄막을 패터닝한 후에 상기 레지스트패턴을 박리한다. 따라서 알루미늄마스크를 사용한 경우는 포토레지스트마스크를 사용한 경우에 비해서 PEP 공정이 1회 증가하게 된다.
그리고 또 하나는 패터닝 정밀도의 문제이다. 다결정실리콘으로 이루어진 TFT는 미세화, 고정밀화가 특징이므로 가공정밀도로서는 2μm∼3μm가 요구된다. 이 가공정밀도는 포토레지스트마스크를 사용한 경우에는 비교적 용이하지만 알루미늄마스크의 경우는 상술한 것과 같이 알루미늄마스크를 형성할 때에 포토레지스트마스크를 사용하기 때문에 일어나는 오차 등의 문제가 있고 알루미늄막의 패터닝에 등방성의 o에칭(wet etching)이 사용되고 있어 알루미늄마스크를 사용한 경우의 가공정밀도는 포토레지스트마스크를 사용한 경우에 비해 떨어지게 된다. 이에 의해 알루미늄마스크를 사용한 경우에는 미세한 영역도핑이 어려워진다.
본 발명은 상기 사정을 고려하여 이루어진 것으로 미세영역으로의 불순물도핑이 가능하고 또한 가급적 높은 처리량(through put)을 얻을 수 있는 박막트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 의한 박막트랜지스터의 제조방법은 기판상에 다결정실리콘막을 형성한 후, 이 다결정실리콘막을 패터닝함으로써 박막트랜지스터의 활성층이 되는 층을 형성하는 제1공정과, 상기 활성층이 되는 층에 불순물 이온을 도핑하는 제2의 공정과, 상기 제2공정의 도핑 후에 상기 기판을 냉각기구로 냉각시키는 제3공정과, 상기 제2공정과 제3공정을 반복함으로써 상기 활성층이 되는 층에 소스 및 드레인영역을 형성하는 제4공정을 구비하고 있는 것을 특징으로 한다.
이와 같이 구성된 본 발명의 박막트랜지스터의 제조방법에 따르면 불순물 이온의 도핑과 기판의 냉각이 반복됨으로써 기판온도가 소정온도(예를 들어, 포토레지스트의 내열온도) 이상이 되는 것을 방지할 수 있게 되고, 도핑할 때의 마스크에 가공정밀도가 높은 포토레지스트를 사용할 수 있다. 이에 의해 미세영역으로의 불순물 도프가 가능해진다. 또한 전체 공정수가 알루미늄마스크를 사용하는 경우에 비해 적어지고 처리량을 종래의 경우에 비해 높일 수 있다.
또한 본 발명에 있어서는 기판 냉각시에 약한 도핑을 실시해도 좋다.
또한 도핑은 기판온도에 기초하여 실시하고 포토레지스트가 경화되지 않는 온도 이하의 어떤 소정의 온도에 기판의 온도가 도달한 경우에 도핑동작을 시키는 것이 가능하다.
또한 도핑은 기판을 냉각시키는 냉각기구에 맞는 시간간격으로 계속적으로 실시해도 좋다.
또한 기판의 냉각은 냉각수를 사용하여 기판의 이면(裏面)을 냉각시켜도 좋다.
또한 기판의 냉각은 기판의 표면에 냉각가스를 분출시킴으로써 실시할 수 있다. 또한 기판의 냉각은 기판의 이면을 수소가스를 포함한 가스 분위기에 노출시킴으로써 실시해도 좋다.
본 발명에 의한 박막트랜지스터 제조방법의 제1실시형태를 제1도 내지 제6도를 참조하여 설명한다.
이 실시형태의 제조방법에 의해 제조된 박막트랜지스터(이하, TFT라고도 한다)의 단면을 제2도에 나타낸다. 제2도에서 대형 유리기판(1)상에 n형박막트랜지스터(100a) 및 p형 박막트랜지스터(100b)로 이루어진 CMOS형 TFT가 형성되어 있다. 이들 TFT는 우선 유리기판(1)상에 형성된 예를 들어 박막이 50nm의 다결정실리콘막으로 이루어진 도전층(2a) 및 (2b)와 이들의 도전층(2a) 및 (2b)의 표면을 덮는 게이트절연막(5)과 이 게이트절연막(5)상에 형성된 게이트전극(7a) 및 (7b)로 그 주요부가 형성되어 있다.
도전층(2a)은 게이트전극(7a) 바로 아래에 형성된 채널층(3a)과 게이트전극(7a)을 사이에 두고 형성된 소스영역(4a1) 및 드레인영역(4a2)으로 이루어져 있다. 또한 마찬가지로 도전층(2b)은 게이트전극(7b) 바로 아래에 형성된 채널층(3b)과 게이트전극(7b)을 사이에 두고 형성된 소스영역(4b1) 및 드레인영역(4b2)으로 이루어져 있다.
또한 게이트절연막(5)은 예를 들어 SiO2로 이루어져 있고, 그 적당한 막 두께는 약 100nm 이하이고 CVD법을 사용하여 형성된다. 또한 게이트전극(7a 및 7b)은 금속막으로 이루어져 있고 그 막의 두께는 예를 들어 200nm이다.
그리고 도전층(2a 및 2b)의 소스영역 및 드레인영역의 형성에는 이온도핑장치가 사용됨과 동시에 이온도핑시의 마스크에 포토레지스트의 마스크가 사용된다. 이것에 대해서 아래에 설명한다.
이온도핑장치를 사용하여 유리기판에 P이온을 도프한 경우의 기판온도(T)의 변화의 모습을 제5도에 나타낸다. 제5도에서 횡축은 처리시간, 즉 불순물의 선량(dose)을 나타내고 있다. 그래프(51)는 가속전압 30KeV, 빔 전류 1μA/cm2에서 도프했을 때의 기판온도(T)의 특성을 나타내고 있고, 불순물 도프를 실시함에 따라서 기판의 온도도 상승하고 도프개시 후의 경과시간(ta)에 최고온 Ta에 도달하며 이후에는 온도(Ta) 그대로 일정하게 된다. 그래프(52)는 가속전압 30KeV, 빔전류 5μA/cm2에서 도프했을 때의 기판온도(T)의 특성을 나타내고 있고 도프개시 후의 경과시간(tb)에서 기판온도는 최고온도(Tb:Tb>Ta)에 달한다. 이 제5도의 특성 그래프에서 알 수 있듯이 빔전류가 높으면 높을수록 기판은 높은 기판온도에 도달하는 것을 알 수 있다.
다음으로 빔 전류를 변화시키지 않고(예를 들어 빔 전류 1μA/cm2), 가속전압을 10KeV, 50KeV로 한 경우의 도프시의 기판온도(T)의 변화 모습을 제6도에 나타낸다.
제6도에 나타낸 그래프(61)은 가속전압 10KeV, 빔 전류 1μA/cm2의 조건으로 도핑한 경우의 기판온도의 특성을 나타내고 도프개시 후의 경과시간(tc)에서 최고온도(Tc)에 도달한다. 그래프(62)는 가속전압 50KeV, 빔전류 1μA/cm2의 조건으로 도핑한 경우의 기판온도의 특성을 나타내고 도프개시 후의 경과시간 td(<tc)에서 최고온도 Td에 도달한다.
이 제6도에서 알 수 있는 것과 같이 동일한 빔 전류의 경우에는 기판(T)가 최고온도에 도달하기까지의 경과시간은 가속전압이 크면 짧아진다. 제5도 및 제6도에서 밝혀진 바와 같이 기판의 온도 상승은 불순물 도프시의 가속전압 및 빔 전류의 영향이 크고, 또한 불순물 도프가 시작되고부터 기판이 최고온도에 도달하기까지의 사이에는 어느 정도의 시간이 필요하다는 것을 알 수 있다.
따라서 무알칼리 유리기판상에 형성된 활성층으로 이루어진 다결정실리콘층을 갖는 박막트랜지스터에 대해서 이온도핑장치을 사용하여 불순물 도프를 실시할 때에 빔 전류가 어떤 값 이상이 되지 않도록 제어하고 또한 기판의 온도에 대응하여 빔을 단속적으로 조사하는 것으로 기판온도가 포토레지스트의 내열온도(포토레지스트가 지나치게 경화되어 손상되지 않는 한계온도(약 130℃)) 이상이 되는 것을 방지하고, 이온도핑장치에서도 포토레지스트의 사용을 가능하게 할 수 있다.
예를 들어 제1도에 나타난 것과 같이 도핑 개시후의 경과시간을 t로 하고, t=0에서 빔 조사(照射)를 시작하면 기판온도(T)는 상승을 시작하고, 기판온도(T)가 포토레지스트의 내열온도(약 130℃)에 가까워지면, 예를 들어 120℃가 되면(시간 t1참조) 빔 조사를 멈춘다. 그렇게 되면 이온도핑장치의 기판 냉각기구에 의해 기판이 냉각되고 기판온도는 내려가기 시작한다. 기판온도가 약 40℃ 정도까지 내려가면(시간 t2참조), 다시 빔을 조사하고 불순물의 도프를 재개한다. 이것을 반복함으로써 포토레지스트마스크가 형성된 유리기판에 이온도핑장치를 사용하여 불순물 도프가 가능하게 된다.
다음으로 본 실시형태의 제조방법의 제조공정을 제3(a)도 내지 제3(d)도 및 제4(a)도 내지 제4(d)도에 나타낸다. 이 실시의 형태의 제조방법은 제7(a)도 내지 제7(d)도 및 제8(a)도 내지 제8(d)도에 나타난 종래의 제조방법에서 이온 도핑할 때에 사용된 알루미늄마스크(10,12) 대신에 포토레지스트마스크(9,11)를 사용함과 동시에 이온도핑장치의 빔 조사를, 예를 들어 제1도에 나타나는 것과 같이 기판 온도에 기초하여 단속적으로 실시한 것이다. 또한 본 실시예의 형태의 제조방법에서는 기판온도 검출을 위한 기구가 필요해진다.
이 실시형태의 제조방법을 제3(a)도 내지 제3(d)도 및 제4(a)도 내지 제4(d)도를 참조하여 설명한다.
우선 무알칼리기판(1)상에 다결정실리콘막을 예를 들어 CVD법과 그 후의 열어닐을 사용하여 형성한 후 CDE법(Chemical Dry Etching)으로 패터닝함으로써 n형 TFT용의 다결정실리콘막의 섬(3a)과 p형 TFT용의 다결정실리콘막의 섬(3b)을 형성한다(제3(a)도 참조). 또한 섬(3a,3b)은 각각 n형 TFT, p형 TFT의 활성층이 된다. 그 후 CVD법을 사용하여 전면에 게이트절연막(5)을 퇴적시킨다(제3(a)도 참조).
다음으로 게이트절연막(5)상에 금속막을 스패터에 의해 형성시킨 후, CDE법을 사용하여 상기 금속막을 패터닝함으로써 게이트전극(7a,7b)을 형성한다(제3(b)도 참조). 계속하여 전면에 포토레지스트를 도포하고 PEP(Photo Engraving Process)를 실시함으로써 p형 TFT 형성영역상에만 포토레지스트막(9)을 잔존시킨다(제3(c)도 참조).
다음으로 이온도핑장치를 사용하고 게이트전극(7a)을 마스크로 하고 자기정합적으로 P(인)이온을 도프하고 활성층(3a) 중에 n+층(4a)을 형성한다(제3(d)도 참조). 이 도핑은 제1도에 나타낸 것과 같이 기판온도에 기초하여 단속적으로 실시한다.
계속하여 p형 TFT 형성영역상의 포토레지스트막(9)을 제거한 후, 다시 전면에 포토레지스트를 도포하고 PEP를 실시함으로써 이번에는 n형 TFT 형성영역상에만 포토레지스트막(11)을 잔존시킨다(제4(a)도 참조).
다음으로 이온도핑장치를 사용하여 게이트전극(7b)를 마스크로 하여 자기 정합적으로 B(붕소) 이온을 도프하고 활성층(3b) 중에 p+층(4b)를 형성한다(제4(b)도 참조). 이 도핑도 제1도에 나타낸 것과 같이 기판 기온에 기초하여 단속적으로 실시한다.
계속하여 n형 TFT 형성영역상의 포토레지스트막(11)을 제거한 후, CVD법을 사용하여 전면에 절연막(13)을 퇴적시킨다(제4(c)도 참조). 그리고 이 절연막(13)에 컨택트홀을 열고 이 컨택트홀에 금속막을 채워 넣음으로써 신호선(15)을 형성하고 CMOS트랜지스터를 완성한다(제4(d)도 참조).
또한 상기 실시형태의 제조방법에 있어서는 도핑후의 불순물 프로파일의 피크가 게이트절연막(5)의 범위내 또는 게이트절연막(5)과 도전층(2a,2b) 사이의 계면 부근에 있도록 불순물 이온의 가속을 제어하고 도핑을 실시한다.
예를 들어, 게이트절연막(5)의 막의 두께가 70nm의 경우, 불순물 프로파일의 피크가 게이트절연막(5)과 도전층(2a,2b)의 계면에 위치하기 위해서는 그 가속에너지는 P이온에 관해서는 70KeV, B2이온에 관해서는 50KeV이다.
이상 설명한 것과 같이 본 실시형태의 제조방법에 따르면 이온도핑장치를 사용하고 도핑할 때에는 빔 전류가 단속적으로 조사된다. 이것에 의해 기판온도가 포토레지스트의 내열온도 이상이 되는 것을 방지하는 것이 가능해지고 도핑할 때의 마스크에 포토레지스트를 사용할 수 있다. 포토레지스트마스크는 가공정밀도가 높기 때문에 미세영역으로의 불순물 도프가 가능해진다.
또한 빔 전류가 단속적으로 조사되기 때문에 이온 도핑공정으로서는 알루미늄마스크를 사용하는 종래의 경우에 비해 처리시간은 소요되지만, 본 실시형태에서 마스크에 포토레지스트를 사용할 수 있기 때문에 전체의 공정수가 알루미늄마스크를 사용하는 경우에 비해 적어지고 처리량을 종래의 경우에 비해서 높일 수 있다.
또한 상기 제1실시형태의 제조방법에 있어서는 이온도핑은 기판의 냉각시에는 실시되고 있지 않지만, 기판의 냉각시에도 약하게 도핑해도 좋다.
냉각시에도 약하게 도핑하는 경우를 아래에 설명한다.
제9도는 본 발명에 의한 박막트랜지스터 제조방법의 제2실시형태의 이온도핑 특성을 나타내는 그래프이다. 이 제2실시형태의 제조방법은 제1실시형태의 제조방법과 같은 방법으로 하여 우선 유리기판상에 다결정실리콘으로 이루어진 활성층을 형성하고 계속하여 이 활성층 상에 게이트절연막을 형성하며, 또한 이 게이트절연막상에 게이트전극을 형성한다. 그리고 이온도핑장치를 사용하고 상기 게이트전극을 마스크로 하고 자기정합적으로 불순물을 도프하는 경우에는 제9도에 나타낸 도핑 특성에 기초하여 실시한다. 즉, 우선 빔 전류를 높은 값 I2로 설정하여 빔 조사를 실시한다(제9도의 시각 t0참조), 그렇게 하면 기판의 온도가 온도 T0에서 상승하고 기판의 온도가 이온도핑시의 마스크로서 사용되는 포토레지스트의 내열온도 이하의 어떤 온도 T1이 되었을 때(제9도의 시각 t1참조), 빔 전류를 낮은 값 I0(<I1)으로 설정하고 약한 도핑을 실시함과 동시에 제1실시형태의 경우와 같은 방법으로 하여 기판 냉각기구를 사용하여 기판을 냉각한다.
그리고 기판의 온도가 T0이 되었을 때(제9도의 시각 t2참조) 빔 전류를 다시 높은 값 I1으로 설정하여 도핑을 실시함과 동시에 상기 냉각기구의 동작을 정지시킨다. 그렇게 하면 기판의 온도는 다시 상승한다.
이들의 동작을 반복함으로써 활성층에 불순물을 도핑하고 상기 활성층중에 소스 및 드레인영역을 형성한다.
이 제2실시형태의 제조방법에 따르면 기판의 냉각기간에도 약하게 도핑을 실시하기 때문에, 제1실시형태의 제조방법에 비해서 높은 처리량을 얻을 수 있다. 또한 도핑할 때의 마스크로서는 제1실시형태의 경우와 같은 방법으로 하여 포토레지스트를 사용하는 것이 가능해지기 때문에, 미세영역으로의 불순물 도프를 실시할 수 있다.
다음으로 본 발명에 의한 박막트랜지스터 제조방법의 제3실시형태를 제10도를 참조하여 설명한다. 제10도는 이 제3실시형태의 제조방법의 이온도핑 특성을 나타낸 그래프이다. 이 제3도의 실시형태의 제조방법은 제1실시형태의 제조방법에서 기판을 냉각시키지 않는 기간(예를 들어 제10도의 t0∼t1사이)은 이온도핑장치의 가속전압을 높은 값 V1으로 설정하고 강한 도핑을 실시하며, 기판의 냉각기간(예를 들어 제10도의 시각 t1∼t4) 중의 어느 시간(예를 들어 제10도의 시각 t0∼t1사이)에 상기 가속전압을 낮은 값 V2(<V1)으로 설정하여 약한 도핑을 실시하는 것이다. 또한 냉각기간중의 다른 시간(예를 들어 제10도의 시각 t1∼t2사이 및 t3∼t4사이)은 가속전압은 영으로 설정하여 둔다.
또한 가속전압으로서 높은 전압 V1을 인가하는 기간(예를 들어 제10도의 t0∼t1사이)은 도핑함으로써 기판의 온도가 어떤 소정의 온도 T1, 즉 이온도핑시의 마스크로서 사용되는 포토레지스트의 내열온도 이하의 어느 온도 T1에 도달하기까지의 기간이다. 이 고전압 V1의 인가가 종료되고 가속전압이 0이 되면 냉각기구에 의해 기판이 냉각된다. 그리고 기판이 어느 온도가 되면 가속전압이 저전압 V2로 설정되고(제10도의 시각 t2참조) 약한 도핑이 실시된다. 이 약한 도핑은 기판의 온도가 어느 온도 T2(V1)가 되기까지 실시된다(제10도의 시각 t3참조). 또한 이 약한 도핑기간중에는 냉각기구에 의해 기판은 냉각되어 있다. 이 약한 도핑이 완료되면 가속전압은 다시 0으로 설정된다. 기판이 냉각기구에 의해 냉각되어 온도 T0가 되면(제10도의 시각 t4참조), 냉각기구의 동작이 정지됨과 동시에 가속전압이 다시 고전압 V1으로 설정된다.
이들의 작동을 반복함으로써 활성층에 불순물을 도핑하고 상기 활성층중에 소스 및 드레인영역을 형성한다.
이 제3의 실시형태 제조방법에 의하면 기판 냉각기간 중의 어떤 기간에도 낮은 가속전압에서 약한 도핑을 실시하기 때문에, 제1실시형태의 제조방법에 비해 높은 처리량을 얻을 수 있다. 또한 도핑할 때의 마스크로 포토레지스트마스크를 사용하는 것이 가능해지기 때문에 미세영역으로의 불순물 도프를 실시할 수 있다.
또한 상기 제3실시형태에 있어서는 기판의 한 개의 냉각기간(예를 들어 제10도의 t1∼t2사이)에 약한 도핑은 1회밖에 실시하고 있지 않지만 복수회 실시해도 좋은 것은 말할 나위도 없다.
다음으로 본 발명에 의한 박막트랜지스터 제조방법의 제4실시형태를 제11(a)도 내지 제11(d)도 및 제12(a)도 내지 제12(b)도를 참조하여 설명한다. 이 실시형태의 제조방법은 LDD(Lightly Doped Drain) 구조를 갖는다. 활성층이 다결정실리콘으로 이루어진 CMOSTFT를 제조하는 것이다.
우선 유리기판(21)상에 예를 들어 SiO2로 이루어진 언더코트막(22)을 형성한 후, PECVD법(Plasma-ebhanced Chemical Vapour Deposition)을 이용하여 아모르퍼스실리콘막을 퇴적시키고 이 아모르퍼스실리콘막에 엑시머레이져를 조사하여 다결정실리콘화한다(제11(a)도 참조). 그리고 제11(a)도에 나타낸 것과 같이 이 다결정실리콘막을 패터닝하고 n형 TFT용의 다결정실리콘막의 섬(23a)과, p형 TFT용의 다결정실리콘막(23b)을 형성한다. 이 섬(23a),(23b)는 각각 n형 TFT, p형 TFT의 활성층이 된다.
계속해서 예를 들어 SiO2로 이루어진 두께가 100nm의 게이트절연막(24)을 형성하고, 또한, 이 게이트절연막(24)상에 예를 들어 MoTa로 이루어진 금속막을 스패터법에 의해 퇴적시킨 후 이 금속막을 패터닝함으로써 게이트전극(25a),(25b)를 형성한다(제11(b)도 참조). 그리고 게이트전극(25a),(25b)을 마스크로 하여 이온도핑장치를 사용하여 P이온을 1×10-3cm-2정도 도핑하고 다결정실리콘막(23a),(23b)중에 저농도의 불순물주입층(26)을 형성한다(제11(c)도 참조). 또한 이 도핑은 제1 내지 제3실시형태에서 설명한 도핑방법 중 어느 하나를 사용하여 실시한다.
다음으로 전면에 포토레지스트를 도포하고 패터닝함으로써 n형 TFT의 게이트전극(25a) 및 저농도 소스·드레인영역(26a)이 되는 영역을 덮는 포토레지스트패턴(28a)과, p형 TFT 형성영역을 덮는 포토레지스트패턴(28b)를 형성한다(제11(d)도 참조). 그리고 이들의 포토레지스트패턴(28a),(28b)을 마스크로 하여 이온도핑장치를 사용하여 P이온을 1×1015cm-2정도 도핑함으로써, p형 TFT의 고농도의 소스·드레인영역(29)을 형성한다(제11(d)도 참조). 또한 이 도핑은 제1 내지 제3실시형태에서 설명한 도핑방법 중 어느 하나를 사용하여 실시한다.
다음으로 상기 포토레지스트패턴(28a),(28b)을 제거한 후, 다시 전면에 포토레지스트를 도포하고, 패터닝함으로써 n형 TFT 형성영역 위를 덮는 포토레지스트패턴(30)을 형성한다(제12(a)도 참조). 계속하여 이 레지스트패턴(30) 및 게이트전극(25b)을 마스크로 하고 이온도핑장치를 사용하여 B이온을 1×1015cm-2정도 도핑함으로써 p형 TFT의 소스·드레인영역(32)을 형성한다(제12(a)도 참조). 이 도핑은 제1 내지 제3실시형태에서 설명한 도핑방법 중 어느 하나를 사용하여 실시한다
다음으로 상기 레지스트패턴(30)을 제거한 후, 예를 들어 SiO2로 이루어진 층간절연막(33)을 퇴적시킨다(제12(b)도 참조). 계속하여 도핑한 상기 불순물을 약 600℃에서 활성화시킨 후, 리소그래피기술을 사용하여 상기 층간절연막(33) 및 게이트절연막(24)에 TFT의 소스영역, 드레인영역으로의 컨택트홀을 형성한다. 그 후, 스패터법을 사용하여 상기 컨택트홀을 메우도록 전면에 알루미늄막을 퇴적시키고, 이 알루미늄막을 패터닝함으로써 n형 TFT의 소스전극(35a1), 드레인전극(35a2) 및 p형 TFT의 소스전극(35b1), 드레인영역(35b2)을 형성한다.
이상 설명한 것과 같이 이 제4실시형태의 제조방법도 제1 내지 제3실시형태의 제조방법과 같은 효과를 갖는다는 것은 말할 나위도 없다.
다음으로 본 발명에 의한 박막트랜지스터 제조방법의 제5실시형태를 제13(a)도 내지 제13(f)도 및 제14(a)도 내지 제14(d)도를 참조하여 설명한다. 이 실시형태의 제조방법은 활성층이 다결정실리콘으로 이루어진 보텀(bottom)게이트형 TFT를 제조하는 것이다.
우선 유리기판(41)상에 예를 들어 SiO2로 이루어진 언더코트막(42)을 형성한 후, 예를 들어 MoTa로 이루어진 금속막(43)을 스패법을 사용하여 형성한다(제13(a)도 참조). 계속하여 상기 금속막(43)을 패터닝함으로써 n형 TFT용 게이트전극(43a)과 p형 TFT용 게이트전극(43b)을 형성한다(제13(b)도 참조).
다음으로 전면에 예를 들어 SiO2로 이루어진 두께가 400nm인 게이트절연막(44)를 형성한다(제13(c)도 참조). 계속하여 이 게이트절연막(44) 상에 두께 100nm의 아모르퍼스실리콘막을 형성한 후, 이 아모르퍼스실리콘막에 엑시머레이져(46)를 조사함으로써 다결정실리콘막(45)으로 변환시킨다(제13(d) 참조).
그리고 제13(e)도에 나타낸 것과 같이 이 다결정실리콘막(45)을 패터닝함으로써 n형 TFT의 활성층이 되는 다결정실리콘층(45a) 및 p형 TFT 활성층이 되는 다결정실리콘층(45b)을 형성한다. 계속하여 기판 전면에 예를 들어 두께 400nm의 SiO2를 퇴적시키고 패터닝함으로써 게이트전극(43a),(43b) 상에 이 게이트전극(43a),(43b)과 같은 면적의 SiO2층(47a),(47b)을 형성시킨다(제13(f)도 참조).
다음으로 기판 전면에 포토레지스트를 도포하고 패터닝함으로써 n형 TFT 형성영역을 덮는 레지스트패턴(48)을 형성한다(제14(a)도 참조).
그리고 이 레지스트패터닝(48) 및 SiO2층(47b)을 마스크로 하여 p형 TFT영역의 다결정실리콘층(45b)에 B이온을 이온도핑장치를 사용하여 도핑하고 소스영역(45b1) 및 드레인영역(45b2)을 형성한다(제14(a)도 참조).
계속하여 상기 레지스트패턴(48)을 제거한 후 다시 기판 전면에 포토레지스트를 도포하고 패터닝함으로써 p형 TFT 형성영역을 덮는 레지스트패턴(49)을 형성한다(제14(b)도 참조). 그리고 이 레지스트패턴(49) 및 SiO2층(47a)을 마스크로 하여 n형 TFT 영역의 다결정실리콘층(45a)에 P이온을 이온도핑장치를 사용하여 도핑하고 소스영역(45a1) 및 드레인영역(45a2)을 형성한다(제14(b)도 참조).
다음에 상기 레지스트패턴(49)을 제거한 후, 기판 전면에 예를 들어 SiO2로 이루어진 두께 400nm의 층간절연막(50)을 형성하고 리소그래피기술을 사용하여 이 층간절연막(50)에 컨택트홀(51)을 연다(제14(c)도 참조). 계속하여 스패터법을 사용하여 상기 컨택트홀(50)을 메우도록 기판 전면에 알루미늄막을 퇴적시키고, 이 알루미늄막을 패터닝함으로써 n형 TFT의 소스전극(53a1), 드레인전극(53a2) 및 p형 TFT의 소스전극(53b1), 드레인전극(53b2)을 형성하여 TFT를 완성한다(제14(d)도 참조).
또한 이 제5실시형태의 제조방법에 있어서는 불순물 B이온 및 P이온의 이온도핑방법은 제1 내지 제3실시형태에서 설명한 이온도핑방법 중 어느 것인가를 사용한다.
이상 설명한 것과 같이, 이 제5의 실시형태의 제조방법도 제1 내지 제3실시형태의 제조방법과 같은 효과를 갖는다는 것은 말할 나위도 없다.
다음으로 상기 제1 내지 제5실시형태의 제조방법에서 사용된 이온도핑장치를 제15도 및 제16도를 참조하여 설명한다. 제15도는 상기 도핑장치의 구성단면도이고 제16도는 이온도핑할 때의 플라즈마의 발생, 인출전압, 가속전압의 타이밍도이다.
우선 고주파스위치가 ON되어 고주파전압이 제1전압으로 인가되고, 플라즈마가 발생한다(제16도의 시각 t0참조), 그 후, 가속전압이 제1전극에 인가된다(제16도의 시각 t1참조). 그리고 계속하여 인출전압이 제1전극과 제2전극 사이에 인가된다(제16도 시각 t2참조). 이 인출전압이 인가됨으로써 이온빔의 조사가 개시된다. 한편 조사의 종료시에는 우선 고주파 스위치를 OFF하는 것으로 플라즈마의 발생이 멈추고(제16도의 시각 t3참조), 계속하여 인출전압이 0이 되며(제16도의 시각 t4참조), 그 후 가속전압이 0이 된다(제16도 시각 t5참조). 따라서 상술한 이온도핑장치에 있어서는 인출전압의 인가와 플라즈마의 발생이 동시에 실시되고 있을 때(제16도의 시각 t0∼t3의 기간)만 이온빔의 조사가 실시된다. 따라서 종래와 같이 가속전압 또는 인출전압만으로 이온빔을 조사하는 경우에 비해서 조사시간을 짧게 하는 것이 가능하다. 이 때문에 대전류를 사용하여 조사를 실시해도 기판의 온도가 올라가기 어렵다. 또한 대전류를 사용한 조사 때문에 기판 표면의 온도가 상승하고 이에 의해 도핑된 불순물 원자가 재배치되어 활성화된다.
다음으로 본 발명에 의한 제조방법으로 사용된 이온도핑장치의 다른 구체예의 구성을 제17도에 나타낸다. 이 도핑장치는 플라즈마실(60)과 기판(68) 사이에 제1전극(61), 제2전극(62), 억제전극(63) 및 접지전극(64)가 설치되어 있다. 그리고 이들의 각 전극에는 중앙에 슬릿이 설치되고 이 슬릿을 통해 이온 플라즈마가 기판(68)에 조사된다. 따라서 이온빔은 선상(線狀)이 되고, 그 때문에 도핑됨으로써 발생하는 열은 기판(68)내에서 빠져나갈 수 있고 또한 대전류를 사용할 수 있다.
다음으로 본 발명에 의한 제조방법에서 사용되는 기판 냉각기구에 관해서 설명한다. 이 기판 냉각기구의 제1구체예의 구성을 제18도에 나타낸다. 이 기판 냉각기구는 유리기판(102)의 이면을 냉각시키는 것이고 이 냉각에는 도핑의 원료가스가 되는 수소로 희석된 PH3또는 B2H6가스가 사용된다.
제18도에 있어서, 유리기판(102)은 기판누름쇠(103)에 의해 눌러지고 있다. 원료가스는 백 플레이트(107)를 관통하는 구멍을 통하여 냉각스테이지(104)에 보내진다. 그리고 냉각스테이지(104)내에 설치된 복수의 냉각가스도입공(101)을 통하여 기판(102)의 이면으로 보내진다. 이 도입공(101)는 가스가 통과할 때에 냉각스테이지(104)내에 설치되어 있는 냉각수 파이프(106)에 의해 냉각된다.
이 때문에 기판(102)의 이면은 저진공으로 또한 수소가스로 채워지게 된다. 수소가스는 열도전이 좋고, 기판(102)의 열을 효율적으로 냉각스테이지(104)로 전달할 수 있다. 따라서 종래의 경우에 곤란했던, 기판(102)과 냉각스테이지(104)의 열적 접촉을 높이는 것이 가능해지고 기판의 냉각효율을 높일 수 있다.
또한 냉각가스에 원료가스가 사용되고 있기 때문에 이 가스가 이온도핑장치의 주입실내로 새어나와도 이온도핑장치의 주입실 및 이온원에 거의 균일한 압력이 되도록 확산된 후, 이온원에서 플라즈마화되어 이온화되고, 그 후 기판(102)에 박힌다. 이 때문에 가스가 주입실내로 새어나와도 이온도핑장치에는 하등의 악영향을 주지 않는다.
또한 백 플레이트(107)와 냉각스테이지(104) 사이의 공간은 실(seal)부재(105)에 의해 봉지되어 있다.
다음으로 기판 냉각기구의 제2구체예의 구성을 제19도에 나타낸다. 이 기판 냉각기구는 기판누름쇠(103)로 눌러진 유리기판(102)의 이면을 냉각스테이지(104)를 사용하여 냉각시킴과 동시에 기판(102)의 표면에 이오나이저(ionizer)(108)를 사용하여 냉각가스를 분사함으로써 냉각시키는 것이다. 냉각스테이지(104)에는 종래의 경우와 마찬가지로 냉각수 파이프(도면에 나타내지 않는다)가 설치되어 이 냉각수 파이프에 물을 흘림으로써 유리기판(102)의 이면이 냉각된다.
또한 이오나이저(108)를 사용한 냉각가스의 분사는 이온빔조사와 이온빔조사 사이에 실시된다.
이 제2구체예의 냉각기구의 타이밍차트를 제20도에 나타낸다. 제20도에 있어서 강한 이온빔 조사가 완료된 직후에 기판(102)의 표면에 냉각가스를 흘림으로써 기판(102)의 온도를 급격히 저하시킬 수 있다. 그 후 냉각가스를 멈춤으로써 기판(102)의 냉각속도는 저하되지만, 진공도는 좋아진다. 진공도가 어느 플라즈마 발생가능 영역까지 가면, 플라즈마를 발생시켜서 이온빔을 조사한다.
다음으로 기판 냉각기구의 제3구체예의 구성을 제21도에 나타낸다. 이 기판 냉각기구는 제19도에 나타낸 제2구체예의 기판 냉각기구에 있어서, 이오나이저(108)를 사용하는 대신에 기판누름쇠(103)중에 설치한 구멍(110)을 통하여 냉각가스를 기판 표면으로 송출하는 것이다. 이와 같이 함으로써 제2구체예의 냉각기구에 비해서 기판(102)의 표면을 따라서 냉각가스의 흐름을 형성하는 것이 가능해지고 보다 효율적으로 냉각시키는 것이 가능하다.
다음으로 기판 냉각기구의 제4의 구체적인 구성을 제22도에 나타낸다. 이 기판 냉각기구는 기판누름쇠(103)로 눌려진 유리기판(102)을 냉각스테이지(104)와 함께 회전시킨다. 그리고 이온도핑장치의 접지전극(제15도 참조)의 아래에서 노즐(112)을 사용하여 회전하고 있는 기판 중앙에 냉각가스를 분사하는 것이다. 이에 의해 냉각가스가 기판(102)의 중앙에서 주변을 향하여 기판표면을 따라서 흐르기 때문에 냉각효율이 향상된다. 또한 기판(102)의 이면을 제2 또는 제3구체예와 동일하게 냉각스테이지(104)내에 설치된 냉각수 파이프를 통과하는 냉각수에 의해 냉각된다.
다음으로 기판 냉각기구의 제5구체예를 제23도, 제24(a)도 및 제24(b)도를 참조하여 설명한다. 이 제5구체예의 기판 냉각기구는 냉각스테이지(104)의 변화에 제23도에 나타낸 가열장치(120)를 설치한 것이다. 또한 냉각은 자연방열에 의해 실시한다. 그리고 기판(102)의 이면을 냉각하기 전에 제23도에 나타낸 것과 같이 가열장치(120)를 사용하여 기판(102)의 이면을 가열한 것이다.
종래의 경우와 같이 기판의 냉각전에 가열하지 않는 경우에는 제24(a)도에 나타낸 것과 같이 기판(102)의 표면으로의 이온도핑에 의해 기판(102)은 냉각스테이지(104)에 대해서 블록부가 되도록 변형되기 때문에, 기판(102)과 냉각스테이지(104) 사이에 간격이 생기고 냉각시킬 수 없게 되는 문제점이 발생한다. 이에 대해 냉각전에 기판(102)의 이면을 가열하는 것으로 제24(b)도에 나타낸 것과 같이 기판(102)이 가열장치(120)의 금속판(121)에 대해서 오목형으로 변형되고, 이것에 의해 가열장치(120)와 유리기판(102) 사이가 밀접해져 양호한 냉각을 실시할 수 있다.
또한 제23도에 나타낸 가열장치는 He 가스 분위기중에 놓아진 할로겐히터(122)에 의해 이 할로겐히터(122)와 유리기판(102)의 이면 사이에 설치된 금속판(121)을 통해서 상기 유리기판(102)의 이면이 가열된다. 그렇게 되면 기판(102)의 이면과 가열장치(120)의 금속판(121)의 사이가 좁아진다. 그 후 도핑을 실시해도 기판(102)의 도달온도는 종래와 같이 가열장치를 사용하지 않는 경우에 비해 크게 저하된다. 이 때문에 도우즈량이 1×1016cm-2정도로 주입된 경우, 종래의 냉각방법으로는 350℃ 정도까지 기판(102)의 온도가 상승하지만, 가열장치를 사용한 경우는 200℃ 이하까지 냉각 가능했다. 이것은 기판(102)과 가열장치(120)의 금속판(121)이 가열 중 접촉함으로써 이온빔 조사에 의해 발생하는 열이 금속판(121)을 열어서 열용량이 큰 가열장치로 빠져나가기 때문이라고 생각된다.
또한 상술한 경우의 기판가열과 이온빔 조사의 타이밍차트를 제25도에 나타낸다. 제25도에서 알 수 있는 것과 같이 기판가열 후에 냉각이 실시되고, 계속하여 이온빔 조사가 실시되며 이온빔 조사중에 기판가열이 종료되어 자연방열에 의해 기판(102)이 냉각된다.
또한 상기 실시형태의 제조방법에 있어서는 기판온도에 기초하여 빔 전류를 단속적으로 조사하고 있지만, 기판 온도를 검출하지 않고 빔 전류의 단속적인 제어를 소정 시간간격으로 실시해도 좋다. 예를 들어 알루미늄마스크를 사용한 경우의 도핑이 연속적으로 600초 실시되는 박막트랜지스터에 대해서 포토레지스트를 마스크로 사용한 경우에는 제26도에 나타낸 것과 같이 120초간 이온빔을 조사하고 그 후 300초간의 냉각기간을 두는 것을 반복해도 좋다. 이 경우의 시간간격은 기판 냉각기구에 따른 값이 된다.
이상 서술한 것과 같이 발명에 따르면 미세영역으로의 불순물 도핑이 가능하고 또한 가급적 높은 처리량을 얻을 수 있다.

Claims (16)

  1. 기판의 반도체층상에 선택적으로 레지스트패턴을 형성하는 공정과, 상기 레지스트패턴을 마스크로서 상기 반도체층 상에 플라즈마화되고 이온화된 원료가스를 주입하는 도핑공정을 구비하고, 상기 도핑공정은 제1빔전류 및 제1가속전압에 기초하여 상기 기판의 온도상승을 수반하는 복수의 제1기간과, 상기 제1기간에 연속하고 상기 기판의 온도상승을 억제하는 제2기간을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 도핑공정의 상기 제2기간은 상기 제1빔전류보다도 작은 제2빔전류 또는 상기 제1가속전압보다도 작은 제2가속전압에 기초하여 상기 제1기간의 주입보다도 약한 주입으로 제어되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 도핑공정의 상기 제1기간은 상기 레지스트패턴이 경화되는 온도 이하의 소정 온도에 상기 기판의 온도가 도달한 경우에 정지하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 도핑공정의 상기 제2기간은 상기 기판을 냉각구조에 의해 냉각하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 기판의 냉각은 냉각수를 이용하여 상기 기판의 이면을 냉각함으로써 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 제4항에 있어서, 상기 기판의 냉각은 상기 기판의 이면으로 냉각가스를 분사함으로써 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제1항에 있어서, 상기 제2기간은 상기 주입이 정지되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 제7항에 있어서, 상기 도핑공정의 상기 제2기간은 상기 기판을 냉각구조에 의해 냉각되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 기판의 냉각은 냉각수를 이용하여 상기 기판의 이면을 냉각함으로써 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  10. 제8항에 있어서, 상기 기판의 냉각은 상기 기판의 표면에 냉각가스를 분사함으로써 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  11. 제1항에 있어서, 상기 기판은 유리기판상에 상기 반도체층으로서 다결정실리콘막이 배치되어 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  12. 제11항에 있어서, 상기 반도체층은 상기 다결정실리콘막이 절연막으로 피복되어 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  13. 제12항에 있어서, 상기 절연막과 상기 레지스트패턴과의 사이에는 상기 레지스트패턴에 기초하여 패터닝된 게이트전극이 배치되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  14. 제13항에 있어서, 상기 도핑공정에 의해 상기 다결정실리콘막 속에 소스 및 드레인영역이 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  15. 제1항에 있어서, 상기 도핑공정은 플라즈마화되고 이온화된 상기 원료가스를 소정의 빔전류로 인도하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  16. 제15항에 있어서, 상기 도핑공정의 상기 제2기간의 빔전류는 상기 제1기간의 빔전류보다도 작은 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR1019960036623A 1995-08-31 1996-08-30 박막트랜지스터의 제조방법 KR100237709B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7-223468 1995-08-31
JP22346895 1995-08-31
JP14723896A JP3514912B2 (ja) 1995-08-31 1996-06-10 薄膜トランジスタの製造方法
JP8-147238 1996-06-10

Publications (2)

Publication Number Publication Date
KR970013387A KR970013387A (ko) 1997-03-29
KR100237709B1 true KR100237709B1 (ko) 2000-01-15

Family

ID=26477846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960036623A KR100237709B1 (ko) 1995-08-31 1996-08-30 박막트랜지스터의 제조방법

Country Status (4)

Country Link
US (1) US5834343A (ko)
JP (1) JP3514912B2 (ko)
KR (1) KR100237709B1 (ko)
TW (1) TW364068B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JP2002071936A (ja) * 2000-09-05 2002-03-12 Toppan Printing Co Ltd ガラス基板の冷却方法及び冷却装置
JP2002118074A (ja) * 2000-10-06 2002-04-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
CN1301539C (zh) * 2003-07-28 2007-02-21 友达光电股份有限公司 形成低温多晶硅薄膜晶体管的方法
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
JP5134223B2 (ja) * 2006-09-06 2013-01-30 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
TWI435376B (zh) 2006-09-26 2014-04-21 Applied Materials Inc 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理
US8008157B2 (en) * 2006-10-27 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device with raised source and drain regions
US8569837B2 (en) * 2007-05-07 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having elevated source/drain regions
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
SG160300A1 (en) * 2008-10-03 2010-04-29 Semiconductor Energy Lab Method for manufacturing soi substrate
CN106783934A (zh) * 2017-01-06 2017-05-31 昆山工研院新型平板显示技术中心有限公司 薄膜形成方法以及oled面板形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371025A (en) * 1991-09-06 1994-12-06 Gold Star, Ltd. Method of making thin film transistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238858A (en) * 1988-10-31 1993-08-24 Sharp Kabushiki Kaisha Ion implantation method
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
US5348897A (en) * 1992-12-01 1994-09-20 Paradigm Technology, Inc. Transistor fabrication methods using overlapping masks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371025A (en) * 1991-09-06 1994-12-06 Gold Star, Ltd. Method of making thin film transistors

Also Published As

Publication number Publication date
TW364068B (en) 1999-07-11
US5834343A (en) 1998-11-10
KR970013387A (ko) 1997-03-29
JP3514912B2 (ja) 2004-04-05
JPH09129895A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
KR100237709B1 (ko) 박막트랜지스터의 제조방법
US5595944A (en) Transistor and process for fabricating the same
KR100283350B1 (ko) Ｍｉｓ 박막 반도체 디바이스
US6093935A (en) Transistor and method for manufacturing the same
US5512494A (en) Method for manufacturing a thin film transistor having a forward staggered structure
US6355512B1 (en) Method for producing semiconductor device
US6541313B2 (en) Transistor and process for fabricating the same
EP0609867A2 (en) Process for fabricating a semiconductor crystallized layer and process for fabricating a semiconductor device using the same
JPH06151344A (ja) レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法
JP3968484B2 (ja) 薄膜トランジスタの製造方法
US7394130B2 (en) Transistor and method for manufacturing the same
US6740547B2 (en) Method for fabricating thin-film transistor
JP2502789B2 (ja) 薄膜トランジスタの製造方法
US6140164A (en) Method of manufacturing a semiconductor device
KR100313386B1 (ko) 에칭장치
JP3486421B2 (ja) 薄膜半導体装置の製造方法
JP3510973B2 (ja) 薄膜半導体装置の製造方法
JP2000058472A (ja) 半導体装置の製造方法
JP3730185B2 (ja) 薄膜トランジスタの製造方法
JPH10223911A (ja) 薄膜半導体装置
JP3953605B2 (ja) 薄膜トランジスタの製造方法
JPH0982661A (ja) 半導体装置の製造方法及びイオンドーピング装置
JPH06188264A (ja) 薄膜トランジスタの製造方法
Hirano et al. Fabrication of polycrystalline silicon thin‐film transistors by ion shower doping technique
KR100253722B1 (ko) 박막 반도체 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee