JP4634569B2 - イオン注入装置及び薄膜半導体装置 - Google Patents

イオン注入装置及び薄膜半導体装置 Download PDF

Info

Publication number
JP4634569B2
JP4634569B2 JP2000155091A JP2000155091A JP4634569B2 JP 4634569 B2 JP4634569 B2 JP 4634569B2 JP 2000155091 A JP2000155091 A JP 2000155091A JP 2000155091 A JP2000155091 A JP 2000155091A JP 4634569 B2 JP4634569 B2 JP 4634569B2
Authority
JP
Japan
Prior art keywords
ion implantation
implantation apparatus
gas
chamber
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000155091A
Other languages
English (en)
Other versions
JP2001332509A (ja
Inventor
代 雄 嘉
田 充 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2000155091A priority Critical patent/JP4634569B2/ja
Publication of JP2001332509A publication Critical patent/JP2001332509A/ja
Application granted granted Critical
Publication of JP4634569B2 publication Critical patent/JP4634569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、所定の物質をプラズマ中で励起してイオンを発生させるプラズマ室と、イオンビームを試料に衝突させて試料に前記物質を注入する処理室とを有するイオン注入装置、及びこのイオン注入装置を用いて作成された薄膜半導体装置に関する。
【0002】
【従来の技術】
近年、多結晶シリコン(以下、ポリシリコンと言う)や非晶質シリコン(以下、アモルファスシリコンと言う)が薄膜トランジスタ(以下、TFTとも言う)を使用するアクティブマトリクス型の液晶表示装置に盛んに利用されるようになってきた。このうち、ポリシリコンはアモルファスシリコンよりも高性能の移動度を有し、かつ、600℃以下で作成することを要求されるガラス基板上に回路を作り込むことが可能であるため、アモルファスシリコンよりもその応用は盛んである。
【0003】
例えば、ポリシリコンは、液晶表示装置の表示部である画素部スイッチング素子としての応用を始め、さらに、画素スイッチング素子を動作させるための、主にCMOSトランジスタで構成される駆動回路への応用も研究されている。
【0004】
【発明が解決しようとする課題】
ポリシリコンTFTの製造においてはイオン注入装置による数回に亘る不純物の注入工程が存在する。これらの注入工程で発生したり内壁に付着したりするパーティクルがデバイスに取り込まれると、特性劣化や配線不良を引き起こし、完成後の液晶表示装置の輝点欠不良、滅点欠不良、線欠不良等を引き起こしていた。このため、歩留まりが悪化し、生産性を著しく低下させることがあった。
【0005】
このような、イオン注入装置に起因する不良は、ポリシリコンTFTが液晶表示装置に使用されるようになって初めて分かってきた。また、イオンビームがライン状に発生するイオン注入装置は、従来、液晶表示素子の生産用には使用されておらず、上記の不良は初めて観測された現象でもある。
【0006】
上述したように、イオンビームがライン状に発生するイオン注入装置では、プラズマ室にてイオンを発生させ、このイオンを試料に注入する。パーティクルはこのプラズマ反応時に気相中で化学反応を進行させた結果発生するパウダー(粉)状パーティクルと、一旦、膜状になって装置の内壁などに堆積したのちに剥がれてできるフレーク状パーティクルとがある。ライン状ビームのイオン注入装置ではイオン密度が非常に高いため、発生したパーティクルが帯電し、試料に注入されるという現象が起きる。特に、B26(ジボラン)ガスを使用した場合、その現象は顕著であった。
【0007】
本発明は上記の問題点を解決するためになされたもので、第1の目的は試料に注入されるパーティクルを低く抑制することのできるイオン注入装置を提供するにある。
【0008】
本発明の第2の目的は、生産性を高め、かつ、スイッチング特性に優れた薄膜半導体装置を提供するにある。
【0009】
【課題を解決するための手段】
本発明は、
所定の物質をプラズマ中で励起してイオンを発生させるプラズマ室と、イオンビームを試料に衝突させて試料にイオンを注入する処理室とを有するイオン注入装置において、
所定の物質としてB26ガスを主体とし、このB26ガスがH2,N2,Ar,Ne,Kr,F2,O2のうちのいずれか1種類又は複数種類のガスで希釈し、かつ、B26ガスの濃度を1乃至40%の範囲から選択してプラズマ室に供給する希釈ガス供給手段と、
プラズマ室及び処理室でなるチャンバーの真空度が2×10-4Torr以上に保持されることを条件として、希釈ガスの流量を5乃至40sccmの範囲から選択し、チャンバー内に発生するパーティクル数を制御することが可能なガス流量選択手段と、
を備えたことを特徴とするものである。
【0010】
【発明の実施の形態】
以下、本発明を図面に示す好適な実施形態に基づいて詳細に説明する。
【0011】
一般に、イオン注入装置は、イオン源系、引出し及び加速系、並びに試料系及び真空系等の要素から構成されている。図1は本発明に係るイオン注入装置の概略構成図であり、イオン注入装置1はイオン源系としてのプラズマ室2と、引出し及び加速系を構成する引出し電極7、抑制電極8、グランド電極9と、試料系を構成するビームラインカーボン10a,10b、固定ファラデー11とを備えている。このイオン注入装置はホロカソード型と呼ばれるもので、説明の都合上、プラズマ室2以外の各構成要素の収容空間を処理室6と称することとする。
【0012】
ここで、プラズマ室2はアンテナとも称される3個の高周波コイル(図では1個のみを示した)3を内蔵し、気中放電を利用して気体である物質のイオンを作るものである。この高周波コイル3に対向する部位に多数の開口が列状に、かつ、複数列形成されてなるプラズマ電極4が設けられ、このプラズマ電極4がプラズマ室2と処理室6との仕切りになっている。なお、プラズマ室2はプラズマ密度を高めるために永久磁石で覆う場合もある。そして、プラズマ室2の内部には、例えば、エアーシリンダで駆動することによりプラズマ電極4の開口面積を複数種類に変化させるように開口列数を変えることのできる開口面積可変手段としての上部シャッター5a及び下部シャッター5bが設けられている。
【0013】
引出し電極7はプラズマ電極4の外側に配置され、プラズマ室2内のイオンを引き出すもので、抑制電極8は試料としてのガラス基板12の表面に叩き付けられて発生する2次電子の逆流を抑制するものであり、グランド電極9は引出し電極7との相互作用にてイオンを加速するものである。また、ビームラインカーボン10a,10bはビームラインを保護するものであり、固定ファラデー11はビーム電流量を測定するものである。
図2は図1に示したイオン注入装置の主要部の概略構成図であり、図中、図1と同一の要素には同一の符号を付してその説明を省略する。ここで、プラズマ室2から引き出され、さらに、加速されたイオンビーム20が、真空搬送ロボット22によって矢印X方向に往復駆動されるガラス基板12に叩きつけられる。また、プラズマ室2とは反対側の処理室6の外側にガラス基板を待機させるロードロック室21が設けられ、さらに、プラズマ室2及び処理室6の内部空気を排除し、所定の真空度を保持するように、真空系としてのターボポンプ23及びこれに接続されたドライポンプ24を備えている。
【0014】
また、プラズマ室2に対するガス導入経路に、B26ガスを主体とし、このB26ガスをH2,N2,Ar,Ne,Kr,F2,O2のうちのいずれか1種類又は複数種類のガスで希釈し、かつ、B26ガスの濃度を1乃至40%の範囲から選択してプラズマ室2に供給する希釈ガス供給手段31と、プラズマ室2及び処理室6でなるチャンバーの真空度が2×10-4Torr以上に保持されることを条件として、希釈ガスの流量を5乃至40sccmの範囲から、チャンバー内に発生するパーティクル数が最小になる値を外部から選択することが可能なガス流量選択手段32とを備えている。
【0015】
上記のように構成されたイオン注入装置におけるイオンビームの発生方法の一例を以下に説明する。
【0016】
希釈ガス供給手段31によりB26ガスをH2,N2,Ar,Ne,Kr,F2,O2のうちのいずれか1種類又は複数種類のガスで希釈し、濃度が20%のB26ガスをプラズマ室2に導入する。このとき、ガス流量選択手段32によってチャンバー内の分圧が2×10-4Torr以下になるように、予め実験によって定めた値にガス流量を選択する。また、図示省略の高周波電源により3個の高周波コイル3にそれぞれ13.56MHz,50Wの電力を投入し、誘導プラズマを発生させて原料ガスをイオン種に分解する。この状態で引出し電極7に3kVの電圧を供給してイオン種を引き出す。さらに、引出し電極7とグランド電極9との間に77kVの電圧を印加してイオンを加速する。このとき、抑制電極8にはマイナスの電圧が印加されるようになっており、例えば、−4kVの電圧を印加し、試料であるガラス基板12で発生した2次電子の飛来を防止する。
【0017】
こうして、ライン状のビームを形成し、ガラス基板12にイオン注入を行う。
この実施形態に係るプラズマ室2の容量は105L程度で、チャンバーと併せた全容量は約1800Lである。このイオン注入装置を利用してガラス基板12にイオン注入する度毎にパーティクルの発生数を調べたところ図3に示すパーティクルの各種パラメータ依存性のデータが得られた。
【0018】
図3の下部は真空系によりチャンバーの真空度を1×10-4以上の状態を保持しながら希釈ガスの流量を40sccmとして、B26ガスの濃度を10%,20%,30%,40%の4種類に変化させたとき、粒径が1μm以下のパーティクル数が概略70,230,500,530個であったことを示している。なお、図中の斜線部は粒径によって大、中、小に分けた「小」のパーティクルを表し、白枠の部分が「大」及び「中」を併せたパーティクルを表している。これらの関係から明らかなように、B26ガスの濃度を下げるほどパーティクル数は減少することが分かる。従って、B26ガスの濃度は一般に使用される1乃至40%の範囲で、生産性等他の条件を考慮してパーティクルの発生数が最小になるように濃度を選定することができる。
【0019】
一方、図3の上部は真空系によりチャンバーの真空度を1×10-4以上の状態を保持しながらB26ガスの濃度を40%として、ガス流量を20sccm,40sccm,60sccmの3種類に変化させたとき、粒径が1μm以下のパーティクル数が概略160,520,820であったことを示している。従って、希釈ガスの流量を少なくするほどパーティクル数は減少することが分かる。従って、希釈ガスの流量は一般に使用される5乃至40sccmの範囲から、チャンバー内に発生するパーティクル数が最小になるように流量を選定することができる。
【0020】
かくして、希釈ガス供給手段31がB26ガスを主体とし、このB26ガスがH2,N2,Ar,Ne,Kr,F2,O2のうちのいずれか1種類又は複数種類のガスで希釈し、B26ガスの濃度を1乃至40%の範囲から選択してプラズマ室2に供給するとき、ガス流量選択手段32によってチャンバーの真空度が2×10-4Torr以上に保持されることを条件として、希釈ガスの流量を5乃至40sccmの範囲から、パーティクルの発生数が最小になる値を外部から選択することにより、試料に注入されるパーティクルを低く抑制することができる。
【0021】
また、この実施形態に示したイオン注入装置を使用すれば生産性を高め、かつ、スイッチング特性に優れた薄膜半導体装置が得られる。
【0022】
さらに、この薄膜半導体装置を使用して液晶表示装置を作製することにより、輝点欠不良、滅点欠不良、線欠不良等を引き起こし難いものが得られる。
【0023】
以上、パーティクルの発生を抑制するイオン注入装置について説明したが、このイオン注入装置を用いて薄膜トランジスタを製造する方法について、図4乃至図7を参照して以下に説明する。
【0024】
先ず、図4(a)に示すように、無アルカリガラス基板101上に酸化シリコン膜102とアモルファスシリコン103をCVD法によって成膜する。続いて、アモルファスシリコン103中のH(水素)量を減らすために、N2(窒素)ガス中でアニールを行う。次に、図4(b)に示すように、イオン注入装置を用いてB2Hx+(水素化ボロン)中のB(ボロン)を1×1012/cm2のドーズ量でアモルファスシリコン103に注入する。このB(ボロン)はnチャネル及びpチャネルのTFTの閾値Vthを変え、CMOS回路の動作が可能な値にするものである。次に、図4(c)に示すように、エキシマレーザELAを用いてアモルファスシリコン103を瞬時溶融させ、ポリシリコン層104を成長させる。次に、ポリシリコン層104をCDE(Chemical Dry Etching)法によりパターニングすることにより、図4(d)に示すように、n型TFT用のポリシリコン層の島104nと、 p型TFT用のポリシリコン層の島104pとを形成する。
【0025】
次に、図5(a)に示すように、CVD(Chemical Vapor Deposition)法を用いて全面にゲート酸化膜105を堆積する。続いて、図5(b)に示すように、スパッタリングによって全面に金属膜を形成した後、RIE(Reactive Ion Etching)法により金属膜をパターニングすることによって、ゲート電極108n,108pを形成する。さらに、レジスト109を塗布した後、PEP(Photo Engraving Process)でn型TFTの上部全体を被覆する。そして、B2Hx+(水素化ボロン)中のB(ボロン)を、例えば、ドーズ量5×1014/cm2、加速電圧80keVにて注入することにより、ゲート電極108pをマスクとしてポリシリコン層の島104pに高濃度でドーピングする。この結果、ゲート電極108pの下部が活性層145としてその両側に高濃度導電層が形成される。その後、レジスト109をアッシング法により除去する。
【0026】
次に、図5(c)に示すように、PHx+(水素化リン)中のP(リン)を、例えば、ドーズ量2×1013/cm2、加速電圧80keVにて注入することにより、ゲート電極108nをマスクとしてポリシリコン層の島104nに低濃度でドーピングする。この結果、ゲート電極108nの下部が活性層144としてその両側に低濃度導電層141が形成される。
【0027】
次に、図6(a)に示すように、再度レジストを塗布し、PEPでp型TFT領域上部全体、及びn型TFT領域の一部を被覆する。その後、イオンドーピング法にて、PHx+(水素化リン)中のP(リン)を、例えば、ドーズ量5×1014/cm2、加速電圧80keVにて注入する。この場合、PHx+(水素化リン)としてPH3(ホスフィン)ガスを使用する。その後、レジストを剥離する。このとき、nチャネルの高濃度導電層142,143とゲート電極下の活性層144の間には低濃度のn型層141が形成される。この低濃度層141はドレイン端近傍の電界を下げて、リーク電流を下げ、TFTの劣化を防ぐ役目を持つ。その後、例えば、N2(窒素)ガス雰囲気中にて、600℃で1時間アニールを行う。これはイオンドーピング法により注入した不純物を活性化するためである。
【0028】
次に、図6(b)に示すように、PECVD(プラズマエンハンストCVD)法によりSiO2(酸化膜)層を例えば400nm成膜する。さらに、図6(c)に示すように、PEP法にて、ソース及びドレインのコンタクト部の酸化膜に穴110aを開ける。この場合ソース及びドレインのコンタクト部以外をフォトレジストで覆い、例えば、エッチング液として弗化アンモニウム溶液を用いる。その後、フォトレジストを剥離液にて除去した後、図6(d)に示すように、コンタクトホールに金属膜を埋め込むことにより、信号線111を形成する。この場合、スパッタリングによりMo,Al,Moの順に成膜する。その膜厚は50nm,400nm,50nmである。その後、PEP、エッチング工程を経て配線を形成し、最終的に図7に示すようなCMOSトランジスタが完成する。
【0029】
なお、上記実施形態では薄膜半導体装置としてCMOSトランジスタを作成する場合について説明したが、これと全く同様にしてMOSトランジスタを作成し得ることは言うまでもない。
【0030】
かくして、パーティクルの発生を抑制したイオン注入装置を用いて、生産性を高め、かつ、スイッチング特性に優れた薄膜半導体装置を提供することができる。
【0031】
【発明の効果】
以上の説明によって明らかなように、本発明によれば、試料に注入されるパーティクルを低く抑制することのできるイオン注入装置を提供することができる。
【0032】
もう一つの発明によれば、このイオン注入装置を用いることにより生産性を高め、かつ、スイッチング特性に優れた薄膜半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明に係るイオン注入装置の一実施形態の概略構成図。
【図2】図1に示したイオン注入装置の主要部の概略構成図。
【図3】図1に示したイオン注入装置の操作に応じて変化するパーティクルの各種パラメータ依存性を示す特性図。
【図4】図1に示したイオン注入装置を用いて作成する薄膜半導体装置の製造工程を示す断面図。
【図5】図1に示したイオン注入装置を用いて作成する薄膜半導体装置の製造工程を示す断面図。
【図6】図1に示したイオン注入装置を用いて作成する薄膜半導体装置の製造工程を示す断面図。
【図7】図1に示したイオン注入装置を用いて作成する薄膜半導体装置の完成品の断面図。
【符号の説明】
1 イオン注入装置
2 プラズマ室
3 高周波コイル
4 プラズマ電極
5a 上部シャッター
5b 下部シャッター
6 処理室
7 引出し電極
8 抑制電極
9 グランド電極
12 ガラス基板
23 ターボポンプ
24 ドライポンプ
31 希釈ガス供給手段
32 ガス流量選択手段
101 ガラス基板
102 酸化シリコン膜
105 ゲート酸化膜
108p,108n ゲート電極
111 信号線
141 低濃度導電層
142,143 高濃度導電層
144,145 活性層

Claims (3)

  1. 所定の物質をプラズマ中で励起してイオンを発生させるプラズマ室と、イオンビームを試料に衝突させて前記試料に前記イオンを注入する処理室とを有するイオン注入装置において、
    前記所定の物質としてB26ガスを主体とし、このB26ガスがH2,N2,Ar,Ne,Kr,F2,O2のうちのいずれか1種類又は複数種類のガスで希釈し、かつ、B26ガスの濃度を1乃至40%の範囲から選択して前記プラズマ室に供給する希釈ガス供給手段と、
    前記プラズマ室及び処理室でなるチャンバーの真空度が2×10-4Torr以上に保持されることを条件として、希釈ガスの流量を5乃至40sccmの範囲から選択し、前記チャンバー内に発生するパーティクル数を制御することが可能なガス流量選択手段と、
    を備えたことを特徴とするイオン注入装置。
  2. 前記プラズマ室と前記処理室とが、イオンを引き出すための開口部を有するプラズマ電極で仕切られていることを特徴とする請求項1に記載のイオン注入装置。
  3. 請求項1に記載のイオン注入装置を用いて作製された薄膜半導体装置。
JP2000155091A 2000-05-25 2000-05-25 イオン注入装置及び薄膜半導体装置 Expired - Fee Related JP4634569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000155091A JP4634569B2 (ja) 2000-05-25 2000-05-25 イオン注入装置及び薄膜半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000155091A JP4634569B2 (ja) 2000-05-25 2000-05-25 イオン注入装置及び薄膜半導体装置

Publications (2)

Publication Number Publication Date
JP2001332509A JP2001332509A (ja) 2001-11-30
JP4634569B2 true JP4634569B2 (ja) 2011-02-16

Family

ID=18660088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000155091A Expired - Fee Related JP4634569B2 (ja) 2000-05-25 2000-05-25 イオン注入装置及び薄膜半導体装置

Country Status (1)

Country Link
JP (1) JP4634569B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235795B2 (en) * 2004-08-12 2007-06-26 Applied Materials, Inc. Semiconductor device manufacturing apparatus and a method of controlling a semiconductor device manufacturing process
US7943204B2 (en) * 2005-08-30 2011-05-17 Advanced Technology Materials, Inc. Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
US7655931B2 (en) * 2007-03-29 2010-02-02 Varian Semiconductor Equipment Associates, Inc. Techniques for improving the performance and extending the lifetime of an ion source with gas mixing
US8598022B2 (en) 2009-10-27 2013-12-03 Advanced Technology Materials, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
US8779383B2 (en) 2010-02-26 2014-07-15 Advanced Technology Materials, Inc. Enriched silicon precursor compositions and apparatus and processes for utilizing same
TWI585042B (zh) 2010-02-26 2017-06-01 恩特葛瑞斯股份有限公司 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
SG10201801299YA (en) 2013-08-16 2018-03-28 Entegris Inc Silicon implantation in substrates and provision of silicon precursor compositions therefor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250749A (ja) * 1995-01-13 1996-09-27 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの製造方法及びその製造装置
JPH09288981A (ja) * 1996-04-23 1997-11-04 Nissin Electric Co Ltd イオンビーム引き出し方法
JPH11154482A (ja) * 1997-11-19 1999-06-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11317175A (ja) * 1998-02-26 1999-11-16 Eaton Corp イオン源およびそのためのアテネ―タ
JPH11329336A (ja) * 1998-05-11 1999-11-30 Nissin Electric Co Ltd イオン注入装置
JPH11329271A (ja) * 1998-05-08 1999-11-30 Nissin Electric Co Ltd イオンビーム発生方法およびその装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250749A (ja) * 1995-01-13 1996-09-27 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの製造方法及びその製造装置
JPH09288981A (ja) * 1996-04-23 1997-11-04 Nissin Electric Co Ltd イオンビーム引き出し方法
JPH11154482A (ja) * 1997-11-19 1999-06-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11317175A (ja) * 1998-02-26 1999-11-16 Eaton Corp イオン源およびそのためのアテネ―タ
JPH11329271A (ja) * 1998-05-08 1999-11-30 Nissin Electric Co Ltd イオンビーム発生方法およびその装置
JPH11329336A (ja) * 1998-05-11 1999-11-30 Nissin Electric Co Ltd イオン注入装置

Also Published As

Publication number Publication date
JP2001332509A (ja) 2001-11-30

Similar Documents

Publication Publication Date Title
US5397718A (en) Method of manufacturing thin film transistor
US6635521B2 (en) CMOS-type semiconductor device and method of fabricating the same
US6468843B2 (en) MIS semiconductor device having an LDD structure and a manufacturing method therefor
US6773944B2 (en) Method of manufacturing a semiconductor device
JP2796175B2 (ja) 薄膜トランジスターの製造方法
US6033973A (en) Ion doping device and method of cleaning ion doping system
JP2516951B2 (ja) 半導体装置の製造方法
JP4634569B2 (ja) イオン注入装置及び薄膜半導体装置
KR970004484B1 (ko) 반도체 소자의 ldd mosfet 제조방법
JP2007287451A (ja) イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法
JPH0864549A (ja) イオンドーピング方法及びイオンドーピング装置
KR20080033561A (ko) 기판 도핑 방법
JPH1012890A (ja) 薄膜半導体装置の製造方法
JP2001332208A (ja) イオン注入装置及びこの装置を用いて作成された薄膜半導体装置
US6875676B2 (en) Methods for producing a highly doped electrode for a field effect transistor
JP3260165B2 (ja) 薄膜素子の製造方法
JP2000340790A (ja) 半導体装置およびその製造方法ならびに電界効果型トランジスタ
US20050048712A1 (en) Method for forming high voltage complementary metal-oxide semiconductor by utilizing retrograde ion implantation
JP4346132B2 (ja) 薄膜トランジスタの製造方法
JP2000277743A (ja) 薄膜トランジスタの製造方法
JP2659000B2 (ja) トランジスタの製造方法
JPH08293279A (ja) 非質量分離型イオン注入装置
JP2753018B2 (ja) 薄膜トランジスターの製造方法
KR100334968B1 (ko) 매몰 채널 pmos 트랜지스터 제조 방법
JPH05243270A (ja) 薄膜トランジスターの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101119

R150 Certificate of patent or registration of utility model

Ref document number: 4634569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees