JP2001332208A - イオン注入装置及びこの装置を用いて作成された薄膜半導体装置 - Google Patents

イオン注入装置及びこの装置を用いて作成された薄膜半導体装置

Info

Publication number
JP2001332208A
JP2001332208A JP2000154944A JP2000154944A JP2001332208A JP 2001332208 A JP2001332208 A JP 2001332208A JP 2000154944 A JP2000154944 A JP 2000154944A JP 2000154944 A JP2000154944 A JP 2000154944A JP 2001332208 A JP2001332208 A JP 2001332208A
Authority
JP
Japan
Prior art keywords
ion
ion implantation
gas
plasma
implantation apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000154944A
Other languages
English (en)
Inventor
Takeshi Kashiro
代 雄 嘉
Mitsuru Shibata
田 充 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000154944A priority Critical patent/JP2001332208A/ja
Publication of JP2001332208A publication Critical patent/JP2001332208A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electron Sources, Ion Sources (AREA)

Abstract

(57)【要約】 【課題】 試料にイオン注入する際にパーティクルの発
生を抑制することのできるイオン注入装置を提供する。
また、このイオン注入装置を用いて、生産性を高め、か
つ、スイッチング特性に優れた薄膜半導体装置を提供す
る。 【解決手段】 所定の物質をプラズマ中で励起してイオ
ンを発生させるプラズマ室と、イオンビームを試料に衝
突させて試料にイオンを注入する処理室とを有するイオ
ン注入装置において、プラズマ室及び処理室の少なくと
も一方に、その外部から空気、H2Oガス、O2ガス等の
酸化性ガスを随時導入することが可能なガス導入口を設
けたことを特徴としている。薄膜半導体装置はこのイオ
ン注入装置を用いて作成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、所定の物質をプラ
ズマ中で励起してイオンを発生させるプラズマ室と、イ
オンビームを試料に衝突させて試料に前記物質を注入す
る処理室とを有するイオン注入装置、及びこのイオン注
入装置を用いて作成された薄膜半導体装置に関する。
【0002】
【従来の技術】近年、多結晶シリコン(以下、ポリシリ
コンと言う)や非晶質シリコン(以下、アモルファスシ
リコンと言う)が薄膜トランジスタ(以下、TFTとも
言う)を使用するアクティブマトリクス型の液晶表示装
置に盛んに利用されるようになってきた。このうち、ポ
リシリコンはアモルファスシリコンよりも高性能の移動
度を有し、かつ、600℃以下で作成することを要求さ
れるガラス基板上に回路を作り込むことが可能なため、
アモルファスシリコンよりもその応用は盛んである。
【0003】例えば、ポリシリコンは、液晶表示装置の
表示部である画素部スイッチング素子としての応用を始
め、さらに、画素スイッチング素子を動作させるため
の、主にCMOSトランジスタで構成される駆動回路へ
の応用も研究されている。
【0004】
【発明が解決しようとする課題】ポリシリコンTFTの
製造においてはイオン注入装置による数回に亘る不純物
の注入工程が存在する。これらの注入工程で発生したパ
ーティクルがデバイスに取り込まれると、特性劣化や配
線不良を引き起こし、完成後の液晶表示装置の輝点欠不
良、滅点欠不良、線欠不良等を引き起こしていた。この
ため、歩留まりが悪化し、生産性を著しく低下させるこ
とがあった。
【0005】このような、イオン注入装置に起因する不
良は、ポリシリコンTFTが液晶表示装置に使用される
ようになって初めて分かってきた。また、イオンビーム
がライン状に発生するイオン注入装置は、従来、液晶表
示素子の生産用には使用されておらず、上記の不良は初
めて観測された現象でもある。
【0006】上述したように、イオンビームがライン状
に発生するイオン注入装置では、プラズマ室にてイオン
を発生させ、このイオンを試料に注入する。パーティク
ルはこのプラズマ反応時に気相中で化学反応を進行させ
た結果発生するパウダー(粉)状パーティクルと、一
旦、膜状になって装置の内壁などに堆積したのちに剥が
れてできるフレーク状パーティクルとがある。ライン状
ビームのイオン注入装置ではイオン密度が非常に高いた
め、発生したパーティクルが帯電し、試料に注入される
という現象がある。特に、ジボラン(B26)ガスを使
用した場合、その現象は顕著であった。
【0007】本発明は上記の問題点を解決するためにな
されたもので、第1の目的は試料にイオン注入する際に
パーティクルの発生を抑制することのできるイオン注入
装置を提供するにある。
【0008】本発明の第2の目的はパーティクルの発生
を抑制したイオン注入装置を用いて、生産性を高め、か
つ、スイッチング特性に優れた薄膜半導体装置を提供す
るにある。
【0009】
【課題を解決するための手段】本発明は、所定の物質を
プラズマ中で励起してイオンを発生させるプラズマ室
と、イオンビームを試料に衝突させて試料にイオンを注
入する処理室とを有するイオン注入装置において、プラ
ズマ室及び処理室の少なくとも一方に、その外部から空
気、H2Oガス、O2ガス等の酸化性ガスを随時導入する
ことが可能なガス導入口を設けたことを特徴としてい
る。
【0010】
【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明する。
【0011】一般に、イオン注入装置は、イオン源系、
引出し及び加速系、並びに試料系及び真空系等の要素か
ら構成されている。図1は本発明に係るイオン注入装置
の概略構成図であり、イオン注入装置1はイオン源系と
してのプラズマ室2と、引出し及び加速系を構成する引
出し電極7、抑制電極8、グランド電極9と、試料系を
構成するビームラインカーボン10a,10b、固定フ
ァラデー11とを備えている。このイオン注入装置はホ
ロカソード型と呼ばれるもので、説明の都合上、プラズ
マ室2以外の各構成要素の収容空間を処理室6と称する
こととする。
【0012】ここで、プラズマ室2はアンテナとも称さ
れる三つの高周波コイル3を内蔵し、気中放電を利用し
て気体である物質のイオンを作るものである。この高周
波コイル3に対向する部位に多数の開口が列状に、か
つ、複数列形成されてなるプラズマ電極4が設けられ、
このプラズマ電極4がプラズマ室2と処理室6との仕切
りになっている。なお、プラズマ室2はプラズマ密度を
高めるために永久磁石で覆う場合もある。そして、プラ
ズマ室2の内部には、例えば、エアーシリンダーで駆動
することによりプラズマ電極4の開口面積を複数種類に
変化させるように開口列数を変えることのできる上部シ
ャッター5a及び下部シャッター5bが設けられてい
る。
【0013】引出し電極7はプラズマ電極4の外側に配
置され、プラズマ室2内のイオンを引き出すもので、抑
制電極8は試料としてのガラス基板12の表面に叩き付
けられて発生する2次電子の逆流を抑制するものであ
り、グランド電極9は引出し電極7との相互作用にてイ
オンを加速するものである。また、ビームラインカーボ
ン10a,10bはビームラインを保護するものであ
り、固定ファラデー11はビーム電流量を測定するもの
である。図2は図1に示したイオン注入装置の主要部の
概略構成図であり、図中、図1と同一の要素には同一の
符号を付してその説明を省略する。ここで、プラズマ室
2から引き出され、さらに、加速されたイオンビーム2
0が、真空搬送ロボット22によって矢印X方向に往復
駆動されるガラス基板12に叩きつけられる。また、プ
ラズマ室2とは反対側の処理室6の外側にガラス基板を
待機させるロードロック室21が設けられ、さらに、プ
ラズマ室2及び処理室6の内部空気を排除し、所定の真
空度を保持するように、ターボポンプ23及びこれに接
続されたドライポンプ24を備えている。また、プラズ
マ室2にはイオンを生成する気体の導入口(図示を省
略)とは別に、その外部から空気、H2Oガス、O2ガス
等の酸化性ガスを随時導入することが可能なガス導入口
31が設けられ、処理室6にもこれと全く同様のガス導
入口32が設けられている。なお、これらのガス導入口
31,32はイオン注入時に閉鎖する図示省略の弁を備
えている。また、プラズマ室2の内壁は絶縁物として、
表面をアルマイト処理してなるアルミニウムの耐食性酸
化被膜で覆った構成としている。
【0014】上記のように構成された本実施形態の動作
について、最初にイオンビームの発生方法を、つぎにガ
ス導入口31又はガス導入口32から酸化性ガスを導入
する方法を以下に説明する。
【0015】(1)イオンビームの発生方法 プラズマ室2に濃度が40%のジボラン(B26)ガス
を、チャンバー内圧力が1×10-4Torr以下になる
ように導入し、図示省略の高周波電源により三つの高周
波コイル3にそれぞれ13.56MHz,50Wの電力
を投入し、誘導プラズマを発生させて原料ガスをイオン
種に分解する。この状態で引出し電極7に3kVの電圧
を供給してイオン種を引き出す。さらに、引出し電極7
とグランド電極9との間に77kVの電圧を印加してイ
オンを加速する。このとき、抑制電極8にはマイナスの
電圧が印加されるようになっており、例えば、−4kV
の電圧を印加し、試料であるガラス基板12で発生した
2次電子の飛来を防止する。
【0016】こうして、ライン状のビームを形成し、ガ
ラス基板12にイオン注入を行う。この実施形態に係る
プラズマ室2の容量は105L程度で、チャンバーと併
せた全容量は約1800Lである。このイオン注入装置
を利用してガラス基板12にイオン注入する度毎にパー
ティクルの発生数を調べたところ図3の左半分に示す結
果が得られた。すなわち、真空系により所定の内圧にし
てから直線Pに示す如くイオン注入を行う毎にパーティ
クル数が急増し、その後は曲線Qに示すように略2次曲
線に従って減少するが、一定数以下には下がらない状態
が継続する。
【0017】(2)酸化性ガスの導入方法 a.処理室側からの導入 一旦プラズマ室2内にジボラン(B26)ガスを導入し
た後、ガス導入口32から大気を導入し、真空度を76
0Torr近傍まで低下させる。この状態で、例えば、
10分間保持する。その後、再度真空引きを行い、真空
度を5×10 -6Torr以下まで上昇させる。その後は
通常どおりに使用し、直線Rに従ってパーティクルが増
加した段階で再度ガス導入口32から大気を導入する操
作をする。 b.プラズマ室側からの導入 一旦プラズマ室2内にジボラン(B26)ガスを導入し
た後、ガス導入口31から大気を導入する。このとき、
チャンバーの真空度を3×10-4Torrとする。この
状態で、例えば、15分間保持する。その後、大気導入
を停止し、再度真空引きを行い、真空度を5×10-6
orr以下まで低下させる。その後は通常どおりに使用
し、直線Rに従ってパーティクルが増加し始めたところ
で再度ガス導入口31から大気を導入する操作をする。
上述したように、ライン状ビームのイオン注入装置を用
いてガラス基板12にイオン注入する際、処理室6側又
はプラズマ室2側から大気を導入し、プラズマ室2内の
酸化処理、あるいは、ボロンの反応物を生成することに
より、内壁面をコーティングして安定化させることによ
り、パーティクルの発生を抑制することができる。
【0018】なお、プラズマ室2内の酸化処理、あるい
は、ボロンの反応物を生成するために大気を導入する代
わりに、H2OガスやO2ガス等の酸化性ガスを用いても
上述したと同様な結果が得られた。
【0019】なおまた、プラズマ室2の内壁を絶縁物と
して、例えば、表面をアルマイト処理してなるアルミニ
ウムの耐食性酸化被膜で覆う構成とすることにより、壁
面がより安定化され、パーティクルの発生をより少なく
できる。
【0020】さらに、上記実施形態では、プラズマ室2
及び処理室6の両方にガス導入口を設けたが、プラズマ
室2及び処理室6のいずれか一方のみにガス導入口を設
ける構成にすることもできる。
【0021】以上、パーティクルの発生を抑制するイオ
ン注入装置について説明したが、このイオン注入装置を
用いて薄膜トランジスタを製造する方法について、図4
乃至図7を参照して以下に説明する。
【0022】先ず、図4(a)に示すように、無アルカ
リガラス基板101上に酸化シリコン膜102とアモル
ファスシリコン103をCVD法によって成膜する。続
いて、アモルファスシリコン103中の水素(H)量を
減らすために、窒素(N2)ガス中でアニールを行う。
次に、図4(b)に示すように、イオン注入装置を用い
て水素化ボロン(B2Hx+ )中のボロン(B)を1×1
12/cm2のドーズ量でアモルファスシリコン103
に注入する。このボロン(B)はnチャネル及びpチャ
ネルのTFTの閾値Vthを変え、CMOS回路の動作が
可能な値にするものである。次に、図4(c)に示すよ
うに、エキシマレーザELAを用いてアモルファスシリ
コン103を瞬時溶融させ、ポリシリコン層104を成
長させる。次に、ポリシリコン層104をCDE(Chem
ical Dry Etching)法によりパターニングすることによ
り、図4(d)に示すように、n型TFT用のポリシリ
コン層の島104nと、 p型TFT用のポリシリコン
層の島104pとを形成する。
【0023】次に、図5(a)に示すように、CVD
(Chemical Vapor Deposition)法を用いて全面にゲー
ト酸化膜105を堆積する。続いて、図5(b)に示す
ように、スパッタリングによって全面に金属膜を形成し
た後、RIE(Reactive Ion Etching)法により金属膜
をパターニングすることによって、ゲート電極108
n,108pを形成する。さらに、レジスト109を塗
布した後、PEP(PhotoEngraving Process)でn型T
FTの上部全体を被覆する。そして、水素化ボロン(B
2Hx+ )中のボロン(B)を、例えば、ドーズ量5×1
14/cm2、加速電圧80keVにて注入することに
より、ゲート電極108pをマスクとしてポリシリコン
層の島104pに高濃度でドーピングする。この結果、
ゲート電極108pの下部が活性層145としてその両
側に高濃度導電層が形成される。その後、レジスト10
9をアッシング法により除去する。
【0024】次に、図5(c)に示すように、水素化リ
ン(PHx+)中のリン(P)を、例えば、ドーズ量2×
1013/cm2、加速電圧80keVにて注入すること
により、ゲート電極108nをマスクとしてポリシリコ
ン層の島104nに低濃度でドーピングする。この結
果、ゲート電極108nの下部が活性層144としてそ
の両側に低濃度導電層141が形成される。
【0025】次に、図6(a)に示すように、再度レジ
ストを塗布し、PEPでp型TFT領域上部全体、及び
n型TFT領域の一部を被覆する。その後、イオンドー
ピング法にて、水素化リン(PHx+ )中のリン(P)
を、例えば、ドーズ量5×1014/cm2、加速電圧8
0keVにて注入する。この場合、水素化リン(PHx+
)としてホスフィン(PH3)ガスを使用する。その
後、レジストを剥離する。このとき、nチャネルの高濃
度導電層142,143とゲート電極下の活性層144
の間には低濃度のn型層141が形成される。この低濃
度層141はドレイン端近傍の電界を下げて、リーク電
流を下げ、TFTの劣化を防ぐ役目を持つ。その後、例
えば、窒素(N2)雰囲気中にて、600℃で1時間ア
ニールを行う。これはイオンドーピング法により注入し
た不純物を活性化するためである。
【0026】次に、図6(b)に示すように、PECV
D(プラズマエンハンストCVD)法により酸化膜(S
iO2)層を例えば400nm成膜する。さらに、図6
(c)に示すように、PEP法にて、ソース及びドレイ
ンのコンタクト部の酸化膜に穴110aを開ける。この
場合ソース及びドレインのコンタクト部以外をフォトレ
ジストで覆い、例えば、エッチング液として弗化アンモ
ニウム溶液を用いる。その後、フォトレジストを剥離液
にて除去した後、図6(d)に示すように、コンタクト
ホールに金属膜を埋め込むことにより、信号線111を
形成する。この場合、スパッタリングによりMo,A
l,Moの順に成膜する。その膜厚は50nm,400
nm,50nmである。その後、PEP、エッチング工
程を経て配線を形成し、最終的に図7に示すようなCM
OSトランジスタが完成する。
【0027】なお、上記実施形態では薄膜半導体装置と
してCMOSトランジスタを作成する場合について説明
したが、これと全く同様にしてMOSトランジスタを作
成し得ることは言うまでもない。
【0028】かくして、パーティクルの発生を抑制した
イオン注入装置を用いて、生産性を高め、かつ、スイッ
チング特性に優れた薄膜半導体装置を提供することがで
きる。
【0029】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、試料にイオン注入する際にパーティクル
の発生を抑制することのできるイオン注入装置を提供す
ることができる。
【0030】また、もう一つの発明によれば、生産性を
高め、かつ、スイッチング特性に優れた薄膜半導体装置
を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るイオン注入装置の一実施形態の概
略構成図。
【図2】図1に示したイオン注入装置の主要部の概略構
成図。
【図3】図1に示したイオン注入装置の操作に応じて変
化するパーティクルの遷移図。
【図4】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の製造工程を示す断面図。
【図5】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の製造工程を示す断面図。
【図6】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の製造工程を示す断面図。
【図7】図1に示したイオン注入装置を用いて作成する
薄膜半導体装置の完成品の断面図。
【符号の説明】
1 イオン注入装置 2 プラズマ室 3 高周波コイル 4 プラズマ電極 5a 上部シャッター 5b 下部シャッター 6 処理室 7 引出し電極 8 抑制電極 9 グランド電極 12 ガラス基板 23 ターボポンプ 24 ドライポンプ 101 ガラス基板 102 酸化シリコン膜 105 ゲート酸化膜 108p,108n ゲート電極 111 信号線 141 低濃度導電層 142,143 高濃度導電層 144,145 活性層
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 616L 21/336 Fターム(参考) 5C030 DD01 DE05 5C034 CC01 CC13 5F110 AA26 BB02 BB04 CC02 DD02 DD13 EE44 FF29 GG02 GG13 GG32 GG34 GG44 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL12 HL23 HM15 NN04 NN23 NN35 PP03 PP35 QQ11

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】所定の物質をプラズマ中で励起してイオン
    を発生させるプラズマ室と、イオンビームを試料に衝突
    させて前記試料に前記イオンを注入する処理室とを有す
    るイオン注入装置において、 前記プラズマ室及び処理室の少なくとも一方に、その外
    部から空気、H2Oガス、O2ガス等の酸化性ガスを随時
    導入することが可能なガス導入口を設けたことを特徴と
    するイオン注入装置。
  2. 【請求項2】前記プラズマ室の内壁面を絶縁物で被覆し
    たことを特徴とする請求項1に記載のイオン注入装置。
  3. 【請求項3】前記絶縁物はアルミニウムの耐食性酸化被
    膜であることを特徴とする請求項2に記載のイオン注入
    装置。
  4. 【請求項4】前記プラズマ室と前記処理室とが、イオン
    を引き出すための開口部を有するプラズマ電極で仕切ら
    れていることを特徴とする請求項1に記載のイオン注入
    装置。
  5. 【請求項5】前記開口部は、イオン数を1×1011乃至
    5×1015/cm2の範囲で変化させることのできる開
    口面積可変手段を備えたことを特徴とする請求項1に記
    載のイオン注入装置。
  6. 【請求項6】請求項1に記載のイオン注入装置を用いて
    作成された薄膜半導体装置。
JP2000154944A 2000-05-25 2000-05-25 イオン注入装置及びこの装置を用いて作成された薄膜半導体装置 Pending JP2001332208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000154944A JP2001332208A (ja) 2000-05-25 2000-05-25 イオン注入装置及びこの装置を用いて作成された薄膜半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000154944A JP2001332208A (ja) 2000-05-25 2000-05-25 イオン注入装置及びこの装置を用いて作成された薄膜半導体装置

Publications (1)

Publication Number Publication Date
JP2001332208A true JP2001332208A (ja) 2001-11-30

Family

ID=18659961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000154944A Pending JP2001332208A (ja) 2000-05-25 2000-05-25 イオン注入装置及びこの装置を用いて作成された薄膜半導体装置

Country Status (1)

Country Link
JP (1) JP2001332208A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145908A1 (en) * 2008-05-30 2009-12-03 Axcelis Technologies, Inc. Control of particles on semiconductor wafers when implanting boron hydrides

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145908A1 (en) * 2008-05-30 2009-12-03 Axcelis Technologies, Inc. Control of particles on semiconductor wafers when implanting boron hydrides
CN102047376A (zh) * 2008-05-30 2011-05-04 艾克塞利斯科技公司 注入硼烷时在半导体基片上的粒子控制
JP2011523764A (ja) * 2008-05-30 2011-08-18 アクセリス テクノロジーズ, インコーポレイテッド 水素化ホウ素を半導体ウェハに注入する場合の該半導体ウェハにおける粒子の制御

Similar Documents

Publication Publication Date Title
US5397718A (en) Method of manufacturing thin film transistor
US7250658B2 (en) Hybrid planar and FinFET CMOS devices
JP4633310B2 (ja) Mosトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したcmosトランジスタの形成方法
US6413881B1 (en) Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
JP2796175B2 (ja) 薄膜トランジスターの製造方法
JP2516951B2 (ja) 半導体装置の製造方法
JPH09102550A (ja) Ldd cmos形成方法
KR101019987B1 (ko) 상변화 메모리 소자의 다이오드 형성방법
JPH03269940A (ja) イオン注入装置及びそれを用いた半導体集積回路装置の製造方法
JP4634569B2 (ja) イオン注入装置及び薄膜半導体装置
JP2007287451A (ja) イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法
JP2001332208A (ja) イオン注入装置及びこの装置を用いて作成された薄膜半導体装置
JPH0864549A (ja) イオンドーピング方法及びイオンドーピング装置
JP3260165B2 (ja) 薄膜素子の製造方法
US5925915A (en) Semiconductor on insulator devices
US6867104B2 (en) Method to form a structure to decrease area capacitance within a buried insulator device
CN112103190B (zh) 一种半导体器件的结构及其制备方法
US20050048712A1 (en) Method for forming high voltage complementary metal-oxide semiconductor by utilizing retrograde ion implantation
JPH09115852A (ja) 不純物導入装置及び不純物導入方法
JP2000277743A (ja) 薄膜トランジスタの製造方法
KR20070036202A (ko) 반도체소자의 제조방법
JP2659000B2 (ja) トランジスタの製造方法
JP3342382B2 (ja) イオン源及びイオンビーム引出し方法
JPH05243270A (ja) 薄膜トランジスターの製造方法
JPH06168956A (ja) 薄膜トランジスタの製造方法