CN112103190B - 一种半导体器件的结构及其制备方法 - Google Patents
一种半导体器件的结构及其制备方法 Download PDFInfo
- Publication number
- CN112103190B CN112103190B CN202011207288.1A CN202011207288A CN112103190B CN 112103190 B CN112103190 B CN 112103190B CN 202011207288 A CN202011207288 A CN 202011207288A CN 112103190 B CN112103190 B CN 112103190B
- Authority
- CN
- China
- Prior art keywords
- metal oxide
- oxide semiconductor
- type metal
- stress
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 104
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 104
- 239000000463 material Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000010408 film Substances 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H01L29/66477—
-
- H01L21/8234—
-
- H01L27/088—
-
- H01L29/7843—
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种半导体器件结构及其制备方法，所述制备方法至少包括以下步骤：提供一集成电路，所述集成电路包括N型金属氧化物半导体区域和P型金属氧化物半导体区域；在所述N型金属氧化物半导体区域和所述P型金属氧化物半导体区域上形成一第一应力缓冲层；去除部分所述第一应力缓冲层，暴露所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域；在剩余的所述第一应力缓冲层表面及暴露的所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面形成呈压缩应力的应力材料层或呈拉伸应力的应力材料层，本发明可减少半导体工艺步骤，节约成本的目的。
Description
技术领域
本发明属于半导体技术领域，特别是涉及一种半导体器件的结构及其制备方法。
背景技术
应变硅技术是提升亚微米器件性能与增加集成密度最有潜力的方法，它能够有效抑制器件短沟道效应，提升器件开关速度和驱动能力。应变硅技术分为单轴应变技术和双轴应变技术。单轴应变技术相对于双轴应变技术有诸多优势，如面内单轴应力对载流子迁移率提升效果更显著，应用单轴应变技术的器件阈值漂移不明显。
然而，目前应变硅技术中的制备工艺也及其复杂。
发明内容
本发明的目的在于提供一种半导体器件的结构及其制备方法，实现了在保证N型金属氧化物半导体和P型金属氧化物半导体性能的同时，减少工艺步骤，节约成本的目的。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体器件的制备方法，所述制备方法至少包括以下步骤：
提供一集成电路，所述集成电路包括N型金属氧化物半导体区域和P型金属氧化物半导体区域；
在所述N型金属氧化物半导体区域和P型金属氧化物半导体区域上形成一第一应力缓冲层，所述第一应力缓冲层覆盖所述N型金属氧化物半导体区域和P型金属氧化物半导体区域表面；
去除部分所述第一应力缓冲层，暴露所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域；
在剩余的所述第一应力缓冲层表面及暴露的所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面形成呈压缩应力的应力材料层或呈拉伸应力的应力材料层。
在本发明的一个实施例中，所述第一应力缓冲层所用材料为氮化硅或氧化硅。
在本发明的一个实施例中，所述呈压缩应力的应力材料层的所用材料为氮化硅。
在本发明的一个实施例中，所述呈拉伸应力的应力材料层的所用材料为氮化硅
在本发明的一个实施例中，所述制备方法还包括：在所述第一应力缓冲层上形成第二应力缓冲层，所述第二应力缓冲层覆盖所述第一应力缓冲层，所述第二应力缓冲层所用材料与所述第一应力缓冲层所用材料相同或不同。
在本发明的一个实施例中，去除所述第一应力缓冲层的方法包括以下步骤：
在第一应力缓冲层上形成光刻胶层；
去除位于所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面的光刻胶层，获得仅位于所述P型金属氧化物半导体区域或所述N型金属氧化物半导体区域的表面上的第一图案化光阻层；
以第一图案化光阻层为掩膜，去除位于所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面上的部分第一应力缓冲层。
在本发明的一个实施例中，所述第一应力缓冲层的制备方法包括：
提供一衬底；
将所述衬底置于温度800℃-900℃的密闭腔室中；
在所述密闭腔室中维持反应压强为15torr-20torr的条件下，通入一氧化二氮和氢气混合气体。
在本发明的一个实施例中，所述一氧化二氮流量为25slm-35slm，氢气流量为0.1slm-0.15slm。
本发明还提供一种半导体器件的结构，所述结构包括：
集成电路，其包括N型金属氧化物半导体区域和P型金属氧化物半导体区域；
呈拉伸应力的应力材料层，其形成于所述N型金属氧化物半导体区域的表面；
呈压缩应力的应力材料层，其形成于所述P型金属氧化物半导体区域的表面。
本发明实现了在保证N型金属氧化物半导体和P型金属氧化物半导体性能的同时，减少工艺步骤，节约成本的目的。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种半导体器件的制备方法的方法流程图；
图2至图8为图1中对应步骤S1至步骤S4的一实施例的结构示意图；
图9至图11为图1中对应另一实施例的结构示意图；
图12至图13为图1中对应另一实施例的结构示意图；
图14至图16为图1中对应另一实施例的结构示意图。
附图标记
1、集成电路；2、第一掩膜；3、第二掩膜；10、N型金属氧化物半导体区域；20、P型金属氧化物半导体区域；30、第一应力缓冲层；40、呈压缩应力的应力材料层；50、呈拉伸应力的应力材料层；60、第二应力缓冲层；100、第一图案化光阻层；200、第二图案化光阻层；101、P型衬底；103、第一栅极；201、N型衬底；203、第二栅极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
应变硅技术是提升亚微米器件性能与增加集成密度最有潜力的方法，它能够有效抑制器件短沟道效应，提升器件开关速度和驱动能力。应变硅技术分为单轴应变技术和双轴应变技术。单轴应变技术相对于双轴应变技术有诸多优势，如面内单轴应力对载流子迁移率提升效果更显著，应用单轴应变技术的器件阈值漂移不明显。通过本发明半导体器件的制备方法，可改善以下很多问题: 例如N型金属氧化物半导体和P型金属氧化物半导体需要应力性质相反的单轴应力分别提升性能，例如拉伸接触蚀刻停止层应力源可以明显改善N型金属氧化物半导体驱动电流的饱和电流，但会降低P型金属氧化物半导体的性能，而压缩接触蚀刻停止层应力源则会提高P型金属氧化物半导体的性能并降低N型金属氧化物半导体的性能，这不仅需要分别淀积拉、压应力的薄膜，还需要至少使用两次掩膜来实现分区域淀积，这增加了工艺复杂度。
请参阅图1，本发明提供一种半导体器件的制备方法，所述制备方法至少包括以下步骤：
S1. 提供一集成电路，所述集成电路包括N型金属氧化物半导体区域和P型金属氧化物半导体区域；
S2. 在所述N型金属氧化物半导体区域和所述P型金属氧化物半导体区域上形成一第一应力缓冲层，所述第一应力缓冲层覆盖所述N型金属氧化物半导体区域和所述P型金属氧化物半导体区域表面；
S3. 去除部分所述第一应力缓冲层，暴露所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域；
S4. 在剩余的所述第一应力缓冲层表面及暴露的所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面形成呈压缩应力的应力材料层或呈拉伸应力的应力材料层。
请一并参阅图2，在步骤S1中，提供一集成电路1，所述集成电路1例如包括互补金属氧化物半导体，所述集成电路1可以包括N型金属氧化物半导体区域10和P型金属氧化物半导体区域20。其中N型金属氧化物半导体是指由P型衬底和两个高浓度N扩散区构成的金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管导通时在两个高浓度N扩散区间形成N型导电沟道，所述N型金属氧化物半导体场效应晶体管可以为N沟道增强型金属氧化物半导体场效应晶体管，也可以为N沟道耗尽型金属氧化物半导体场效应晶体管，N沟道增强型金属氧化物半导体场效应晶体管是指在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的N沟道金属氧化物半导体场效应晶体，N沟道耗尽型金属氧化物半导体场效应晶体管是指在不加栅极电压时，就有导电沟道产生的N沟道金属氧化物半导体场效应晶体。其中P型金属氧化物半导体是指P沟道金属氧化物半导体场效应晶体管，所述P沟道金属氧化物半导体场效应晶体管可分为P沟道增强型场效应晶体管与P沟道耗尽型场效应晶体管，P沟道增强型场效应晶体管是在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不导通，栅极上加有足够的正电压(源极接地)时，栅极下的N型硅表面呈现P型反型层，成为连接源极和漏极的沟道，改变栅压可以改变沟道中的电子密度，从而改变沟道的电阻。P沟道耗尽型场效应晶体管是指N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小。具体的，N型金属氧化物半导体区域10可以包括P型衬底101、N型掺杂区和第一栅极103，所述N型掺杂区设置在所述P型衬底101中，所述第一栅极103设置在所述P型衬底101上，在一些实施例中，所述N型金属氧化物半导体还可以包括第一绝缘层，所述第一绝缘层位于P型衬底101和第一栅极103之间。P型金属氧化物半导体区域20可以包括N型衬底201、P型掺杂区和第二栅极203，所述P型掺杂区设置在所述N型衬底201中，所述第二栅极203设置在所述N型衬底201上，在一些实施例中，所述P型金属氧化物半导体还可以包括第二绝缘层，所述第二绝缘层设置在所述N型衬底201和第二栅极203之间。
请一并参阅图3至图8，在步骤S2至步骤S4中，在所述N型金属氧化物半导体区域10和所述P型金属氧化物半导体区域20的表面形成应力材料层，所述应力材料层覆盖所述N型金属氧化物半导体区域10和所述P型金属氧化物半导体区域20。所述应力材料层包括两部分，其中一部分应力材料层呈拉伸应力，其中另一部分应力材料层呈压缩应力。本实施例中，例如在N型金属氧化物半导体区域10上，应力材料层呈拉伸应力，在P型金属氧化物半导体区域20上，应力材料层呈压缩应力。在一些实施例中，可以首先在N型金属氧化物半导体区域10和所述P型金属氧化物半导体区域20表面沉积呈压缩应力的应力材料层40，再在P型金属氧化物半导体区域20对应的呈压缩应力的应力材料层40的上方设第一掩膜2，暴露所述N型金属氧化物半导体区域10对应的呈压缩应力的应力材料层40，对暴露的区域进行光刻工艺，去除N型金属氧化物半导体区域10上方对应的呈压缩应力的应力材料层40，暴露所述N型金属氧化物半导体区域10。在暴露的所述N型金属氧化物半导体区域10表面，及部分剩余呈压缩应力的应力材料层40表面沉积呈拉伸应力的应力材料层50，再在N型金属氧化物半导体区域10对应的呈拉伸应力的应力材料层50的上方设一第二掩膜3，暴露所述P型金属氧化物半导体区域20对应的呈拉伸应力的应力材料层50，对暴露的区域进行光刻工艺，去除P型金属氧化物半导体区域20上方对应的呈拉伸应力的应力材料层50，暴露所述P型金属氧化物半导体区域20对应上方的呈压缩应力的应力材料层40。
请一并参阅图9至图13，在一些实施例中，在所述N型金属氧化物半导体区域10和P型金属氧化物半导体区域20上还可以形成一第一应力缓冲层30，第一应力缓冲层30为应力较小，对N型金属氧化物半导体区域10、P型金属半导体区域20的性能影响很小的材料层，所述第一应力缓冲层30覆盖所述N型金属氧化物半导体区域10和所述P型金属氧化物半导体区域20表面，所述第一应力缓冲层30材料可以选用氮化硅或氧化硅，本实施例中例如采用氮化硅，这是因为氮化硅薄膜介质常数大，抗热震性好，化学稳定性高，同时氮化硅密度例如为3.8g/cm3，致密性好，抗杂质扩散和水汽渗透能力强，而且具有良好的力学性能和绝缘性能，以及抗氧化、抗腐蚀和耐摩擦等性能。第一应力缓冲层30的制备方法可以选用等离子增强型化学气相沉积、离子束增强沉积、直流反应溅射、电子回旋共振等离子体化学气相沉积及热分解等方法，本实施例中采用等离子增强型化学气相沉积方法制备氮化硅成为第一应力缓冲层30。在真空反应室中通入硅烷和氨气作为反应气源，在高频电磁场的作用下，使气体产生活性离子和高能电子，它们之间相互作用，使化学反应的温度大大降低淀积出均匀的氮化硅膜，其反应主要是通过表面吸附作用和由低能离子轰击而增加的异质自由基原理而进行的，可看成是硅氮自由基之间的聚合。受不同沉积工艺条件的影响，等离子增强型化学气相沉积制备的氮化硅薄膜的硅/氮比不同，具体的，本实施例中，衬底温度例如为800℃-900℃，具体例如为850℃，反应气体N2O 流量例如为25slm-35slm，具体例如为30slm，H2流量例如为0.1slm-0.15slm，具体例如为0.12slm，反应压强例如为15torr-20torr，具体例如为18torr。此条件下制备接近化学计量比的氮化硅薄膜，作为第一应力缓冲层30，此条件下制备的氮化硅薄膜内应力小，均匀性好。
请一并参阅图9至图13，在一些实施例中，去除部分第一应力缓冲层30，暴露所述N型金属氧化物半导体区域10或P型金属氧化物半导体区域20。具体的，例如可以去除覆盖在N型金属氧化物半导体区域10上的第一应力缓冲层30，暴露所述N型金属氧化物半导体区域10，例如还可以去除覆盖在P型金属氧化物半导体区域20上的第一应力缓冲层30，暴露所述P型金属氧化物半导体区域20。更具体的，去除覆盖在N型金属氧化物半导体区域10上的第一应力缓冲层30，例如可以包括以下步骤：在P型金属氧化物半导体区域20对应的部分第一应力缓冲层30上覆盖一掩膜，所述掩膜暴露所述N型金属氧化物半导体区域10对应的部分第一应力缓冲层30，对暴露的区域进行光刻工艺，去除N型金属氧化物半导体区域10上对应的部分第一应力缓冲层30。更具体的，在本实施例中，在P型金属氧化物半导体区域20对应的部分第一应力缓冲层30上形成第一图案化光阻层100，由第一图案化光阻层100定义出N型金属氧化物半导体区域10的位置，第一图案化光阻层100暴露N型金属氧化物半导体区域10对应的部分第一应力缓冲层30。在一些实施例中，可例如利用旋涂法在第一应力缓冲层30上形成光刻胶层，经过曝光，显影工艺，去除位于N型金属氧化物半导体区域10上方的光刻胶层，获得仅位于P型金属氧化物半导体区域20上方的第一图案化光阻层100，以第一图案化光阻层100为掩膜，去除位于N型金属氧化物半导体区域10上方的部分第一应力缓冲层30，在本实施例中，例如可利用反应离子刻蚀或等离子体刻蚀工艺进行刻蚀，即通过反应离子刻蚀或等离子体刻蚀工艺刻蚀N型金属氧化物半导体区域10对应的部分第一应力缓冲层30，以暴露出N型金属氧化物半导体区域10的衬底及栅极的表面及侧壁材料，然后可以采用灰化法去除光刻胶层。去除覆盖在P型金属氧化物半导体区域20上的第一应力缓冲层30，例如可以包括以下步骤：在N型金属氧化物半导体区域10对应的部分第一应力缓冲层30上覆盖一掩膜，所述掩膜暴露所述P型金属氧化物半导体区域20对应的部分第一应力缓冲层30，对暴露的区域进行光刻工艺，去除P型金属氧化物半导体区域20上对应的部分第一应力缓冲层30。更具体的，在本实施例中，在N型金属氧化物半导体区域10对应的部分第一应力缓冲层30上形成第二图案化光阻层200，由第二图案化光阻层200定义出N型金属氧化物半导体区域10的位置，第二图案化光阻层200暴露P型金属氧化物半导体区域20对应的部分第一应力缓冲层30。在一些实施例中，可例如利用旋涂法在第一应力缓冲层30上形成光刻胶层，经过曝光，显影工艺，去除位于P型金属氧化物半导体区域20上方的光刻胶层，获得仅位于N型金属氧化物半导体区域10上方的第二图案化光阻层200，以第二图案化光阻层200为掩膜，去除位于P型金属氧化物半导体区域20上方的部分第一应力缓冲层30，在本实施例中，例如可利用反应离子刻蚀或等离子体刻蚀工艺进行刻蚀，即通过反应离子刻蚀或等离子体刻蚀工艺刻蚀P型金属氧化物半导体区域20对应的部分第一应力缓冲层30，以暴露出N型金属氧化物半导体区域10的衬底及栅极的表面及侧壁材料，然后可以采用灰化法去除光刻胶层。
请一并参阅图9至图13，在一些实施例中，在剩余的所述第一应力缓冲层30表面及暴露的所述N型金属氧化物半导体区域10或所述P型金属氧化物半导体区域20的表面形成呈压缩应力的应力材料层40或呈拉伸应力的应力材料层50，所述应力材料层覆盖所述剩余的所述第一应力缓冲层30表面及暴露的所述N型金属氧化物半导体区域10或所述P型金属氧化物半导体区域20。所述应力材料层所用材料为氮化硅。当部分所述应力材料层形成于N型金属氧化物半导体区域10上时，所述应力材料层为呈拉伸应力的应力材料层50。当部分所述应力材料层形成于P型金属氧化物半导体区域上时，所述应力材料层为呈压缩应力的应力材料层40。具体的，当部分所述应力材料层形成于N型金属氧化物半导体区域10上时，所述应力材料层为拉伸氮化硅材料层，当部分所述应力材料层形成于P型金属氧化物半导体区域上时，所述应力材料层为压缩氮化硅材料层。拉伸氮化硅材料层的应力例如为1400-1800MPa，优选为例如1600MPa，压缩氮化硅材料层的应力例如为-550MPa—-350MPa，优选为例如490MPa。本实施例中，对于氮化硅薄膜层应力而言，淀积工艺是最主要的影响因素，氮化硅薄膜层的制备方法包括很多种，此处不做限定。本实施例中，例如采用等离子增强型化学气相沉积高应力应力材料层，影响应力材料层薄膜应力的因素主要为温度和薄膜成分。这两个关键的条件也分别决定了薄膜内的热应力和本征应力。等离子增强型化学气相沉积的淀积温度较低，氮化硅薄膜中的应力梯度和平均应力是由硅和氮的比例和衬底温度决定的，氢在薄膜中也起到了改变薄膜微观结构，调节薄膜应力性质的作用，通过调节氮化硅制备中硅烷和氨气的流量比和衬底温度来调节氮化硅薄膜的应力。硅和氮的比例通常是由硅烷和氨气的流量比来控制，同时使用等离子增强型化学气相沉积氮化硅薄膜，仪器的功率及频率也会对薄膜应力造成影响，本实施例中，衬底温度例如400K，硅烷流量例如5sccm，氨气流量例如50sccm，氮气流量例如100sccm。
请一并参阅图9至图13，由于呈拉伸应力的应力材料层50的应力源可以明显改善N型金属氧化物半导体驱动电流的饱和电流，但会降低P型金属氧化物半导体的性能，而呈压缩应力的应力材料层40的应力源则会提高P型金属氧化物半导体的性能并降低N型金属氧化物半导体的性能。本发明通过在N型金属氧化物半导体区域10或P型金属氧化物半导体区域20上设置一第一应力缓冲层30，由于第一应力缓冲层30的缓冲作用，例如拉伸的氮化硅层可以改善N型金属氧化物半导体的性能，而对P型金属氧化物半导体的性能的影响很小，由于第一应力缓冲层30的缓冲作用，压缩的氮化硅层可以改善P型金属氧化物半导体的性能，而对N型金属氧化物半导体的性能的影响很小。本发明实现了在保证N型金属氧化物半导体和P型金属氧化物半导体性能的同时，减少工艺步骤，节约成本的目的。
请参阅图14至图16，在其他实施例中，在所述第一应力缓冲层30上还可以形成第二应力缓冲层，所述第二应力缓冲层60覆盖所述第一应力缓冲层30，所述第二应力缓冲层60所用材料与所述第一应力缓冲层30所用材料相同或不同，第二应力缓冲层60的作用可以与第一应力缓冲层30作用相同，以加强缓冲层的缓冲效果，设置多层缓冲层有利于例如拉伸的氮化硅层可以改善N型金属氧化物半导体的性能，而对P型金属氧化物半导体的性能的影响很小，多层缓冲层有利于压缩的氮化硅层可以改善P型金属氧化物半导体的性能，而对N型金属氧化物半导体的性能的影响很小。
请参阅图8、图11、图13和图16，本发明还提供一种半导体器件的结构，所述结构包括：集成电路1、呈拉伸应力的应力材料层40和呈压缩应力的应力材料层50。
所述集成电路1例如包括互补金属氧化物半导体，所述集成电路1可以包括N型金属氧化物半导体区域10和P型金属氧化物半导体区域20。其中N型金属氧化物半导体是指由P型衬底和两个高浓度N扩散区构成的金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管导通时在两个高浓度N扩散区间形成N型导电沟道，所述N型金属氧化物半导体场效应晶体管可以为N沟道增强型金属氧化物半导体场效应晶体管，也可以为N沟道耗尽型金属氧化物半导体场效应晶体管，N沟道增强型金属氧化物半导体场效应晶体管是指在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的N沟道金属氧化物半导体场效应晶体，N沟道耗尽型金属氧化物半导体场效应晶体管是指在不加栅极电压时，就有导电沟道产生的N沟道金属氧化物半导体场效应晶体。其中P型金属氧化物半导体是指P沟道金属氧化物半导体场效应晶体管，所述P沟道金属氧化物半导体场效应晶体管可分为P沟道增强型场效应晶体管与P沟道耗尽型场效应晶体管，P沟道增强型场效应晶体管是在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不导通，栅极上加有足够的正电压(源极接地)时，栅极下的N型硅表面呈现P型反型层，成为连接源极和漏极的沟道，改变栅压可以改变沟道中的电子密度，从而改变沟道的电阻。P沟道耗尽型场效应晶体管是指N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小。具体的，N型金属氧化物半导体区域10可以包括P型衬底101、N型掺杂区和第一栅极103，所述N型掺杂区设置在所述P型衬底101中，所述第一栅极103设置在所述P型衬底101上，在一些实施例中，所述N型金属氧化物半导体还可以包括第一绝缘层，所述第一绝缘层位于P型衬底101和第一栅极103之间。P型金属氧化物半导体区域20可以包括N型衬底201、P型掺杂区和第二栅极203，所述P型掺杂区设置在所述N型衬底201中，所述第二栅极203设置在所述N型衬底201上，在一些实施例中，所述P型金属氧化物半导体还可以包括第二绝缘层，所述第二绝缘层设置在所述N型衬底201和第二栅极203之间。
在所述N型金属氧化物半导体区域10的表面形成呈拉伸应力的应力材料层50，及在所述P型金属氧化物半导体区域20的表面形成呈压缩应力的应力材料层40的方法前文已有详述，在此不再赘述。
以上公开的本发明选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (7)
1.一种半导体器件的制备方法，其特征在于，所述制备方法至少包括以下步骤：
提供一集成电路，所述集成电路包括N型金属氧化物半导体区域和P型金属氧化物半导体区域；
在所述N型金属氧化物半导体区域和所述P型金属氧化物半导体区域上形成一第一应力缓冲层，所述第一应力缓冲层覆盖所述N型金属氧化物半导体区域和所述P型金属氧化物半导体区域表面，所述第一应力缓冲层所用材料为氮化硅；
在所述第一应力缓冲层上形成第二应力缓冲层，所述第二应力缓冲层覆盖所述第一应力缓冲层，所述第二应力缓冲层所用材料与所述第一应力缓冲层所用材料不同；
去除部分所述第二应力缓冲层及其所覆盖的所述第一应力缓冲层，暴露所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域；
在剩余的所述第二应力缓冲层表面及暴露的所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面形成呈压缩应力的应力材料层或呈拉伸应力的应力材料层。
2.根据权利要求1所述一种半导体器件的制备方法，其特征在于，所述呈压缩应力的应力材料层的所用材料为氮化硅。
3.根据权利要求1所述一种半导体器件的制备方法，其特征在于，所述呈拉伸应力的应力材料层的所用材料为氮化硅。
4.根据权利要求1所述一种半导体器件的制备方法，其特征在于，去除所述第一应力缓冲层的方法包括以下步骤：
在所述第一应力缓冲层上形成光刻胶层；
去除位于所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面的所述光刻胶层，获得仅位于所述P型金属氧化物半导体区域或所述N型金属氧化物半导体区域的表面上的第一图案化光阻层；
以所述第一图案化光阻层为掩膜，去除位于所述N型金属氧化物半导体区域或所述P型金属氧化物半导体区域的表面上的部分所述第一应力缓冲层。
5.根据权利要求1所述一种半导体器件的制备方法，其特征在于，所述第一应力缓冲层的制备方法包括：
提供一衬底；
将所述衬底置于温度800℃-900℃的密闭腔室中；
在所述密闭腔室中维持反应压强为15torr-20torr的条件下，通入一氧化二氮和氢气混合气体。
6.根据权利要求5所述一种半导体器件的制备方法，其特征在于，所述一氧化二氮流量为25slm-35slm，氢气流量为0.1slm-0.15slm。
7.一种半导体器件的结构，其采用如权利要求1-6中任一项所述半导体器件的制备方法制得，其特征在于，所述半导体器件的结构包括：
所述集成电路，其包括所述N型金属氧化物半导体区域和所述P型金属氧化物半导体区域；
所述呈拉伸应力的应力材料层，其形成于所述N型金属氧化物半导体区域的表面；
所述呈压缩应力的应力材料层，其形成于所述P型金属氧化物半导体区域的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011207288.1A CN112103190B (zh) | 2020-11-03 | 2020-11-03 | 一种半导体器件的结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011207288.1A CN112103190B (zh) | 2020-11-03 | 2020-11-03 | 一种半导体器件的结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112103190A CN112103190A (zh) | 2020-12-18 |
| CN112103190B true CN112103190B (zh) | 2021-02-19 |
Family
ID=73784515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011207288.1A Active CN112103190B (zh) | 2020-11-03 | 2020-11-03 | 一种半导体器件的结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112103190B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499634A (zh) * | 2002-11-04 | 2004-05-26 | 台湾积体电路制造股份有限公司 | Cmos元件及其制造方法 |
| CN1979807A (zh) * | 2005-11-29 | 2007-06-13 | 联华电子股份有限公司 | 互补式金属氧化物半导体元件及其形成方法 |
| CN101241913A (zh) * | 2007-02-07 | 2008-08-13 | 台湾积体电路制造股份有限公司 | 互补型金属氧化物半导体装置、半导体装置及其制造方法 |
| CN101286478A (zh) * | 2007-04-11 | 2008-10-15 | 联华电子股份有限公司 | 互补式金属氧化物半导体晶体管及其制造方法 |
-
2020
- 2020-11-03 CN CN202011207288.1A patent/CN112103190B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499634A (zh) * | 2002-11-04 | 2004-05-26 | 台湾积体电路制造股份有限公司 | Cmos元件及其制造方法 |
| CN1979807A (zh) * | 2005-11-29 | 2007-06-13 | 联华电子股份有限公司 | 互补式金属氧化物半导体元件及其形成方法 |
| CN101241913A (zh) * | 2007-02-07 | 2008-08-13 | 台湾积体电路制造股份有限公司 | 互补型金属氧化物半导体装置、半导体装置及其制造方法 |
| CN101286478A (zh) * | 2007-04-11 | 2008-10-15 | 联华电子股份有限公司 | 互补式金属氧化物半导体晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112103190A (zh) | 2020-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7015082B2 (en) | High mobility CMOS circuits | |
| KR100283788B1 (ko) | 전계효과박막트랜지스터의제조방법 | |
| US7521307B2 (en) | CMOS structures and methods using self-aligned dual stressed layers | |
| TWI391516B (zh) | 低溫製造高應變ｐｅｃｖｄ氮化矽薄膜之方法 | |
| TWI411100B (zh) | 用於增進通道載子移動性之具有高應力襯料之基於Ｓｉ-Ｇｅ的半導體裝置 | |
| US7741169B2 (en) | Mobility enhancement by strained channel CMOSFET with single workfunction metal-gate and fabrication method thereof | |
| KR100354438B1 (ko) | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 | |
| US8222100B2 (en) | CMOS circuit with low-k spacer and stress liner | |
| US20060244074A1 (en) | Hybrid-strained sidewall spacer for CMOS process | |
| JP2011171706A (ja) | トランジスタ及びその製造方法 | |
| US20070218624A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008283182A (ja) | Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法 | |
| US8062952B2 (en) | Strain transformation in biaxially strained SOI substrates for performance enhancement of P-channel and N-channel transistors | |
| KR20040033362A (ko) | 반도체 소자의 제조 방법 | |
| CN112103190B (zh) | 一种半导体器件的结构及其制备方法 | |
| US7811892B2 (en) | Multi-step annealing process | |
| US20110309452A1 (en) | Methods of manufacturing semiconductor devices | |
| US11121043B2 (en) | Fabrication of transistors having stressed channels | |
| KR100499755B1 (ko) | Ｍｄｄ 와 선택적 ｃｖｄ 실리사이드를 갖는 디프서브미크론 ｃｍｏｓ 소스/드레인 제조방법 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| US9318345B2 (en) | Enhancing transistor performance by reducing exposure to oxygen plasma in a dual stress liner approach | |
| KR100666933B1 (ko) | 반도체 장치의 제조방법 | |
| CN111952247B (zh) | 一种半导体器件及其制备方法 | |
| US7268088B2 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
| CN116314197A (zh) | 氧化物半导体三维集成的cascode增强型GaN功率器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |