JP2006005294A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006005294A JP2006005294A JP2004182489A JP2004182489A JP2006005294A JP 2006005294 A JP2006005294 A JP 2006005294A JP 2004182489 A JP2004182489 A JP 2004182489A JP 2004182489 A JP2004182489 A JP 2004182489A JP 2006005294 A JP2006005294 A JP 2006005294A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 239000012535 impurity Substances 0.000 claims abstract description 58
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 33
- 150000004706 metal oxides Chemical class 0.000 claims description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- -1 rare earth silicate Chemical class 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 8
- 229910001404 rare earth metal oxide Inorganic materials 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 8
- 229910052727 yttrium Inorganic materials 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 43
- 230000000295 complement effect Effects 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 138
- 239000010410 layer Substances 0.000 description 55
- 239000007772 electrode material Substances 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 22
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000007769 metal material Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 完全空乏型MISFETでは、単結晶SOI層が数十nm程度と薄くなると、不純物濃度によるしきい値電圧Vthの制御には原理的に限界があり、相補型MISFETにおいてp型とn型の双方の所期のVthを同時に実現することは困難であった。
【解決手段】MISFETのゲート絶縁膜を金属酸化物4と酸窒化膜3の積層とし、ゲート電極5はソース・ドレイン6と同じ導電型の多結晶Si半導体膜を用いて形成する。ゲート絶縁膜と半導体膜のゲート電極に発生するフラットバンド電圧のシフトにより、エンハンスメントの所期のVthが同時に達成される。不純物濃度によりVthを制御する場合に較べ、1つのMISFETに対する不純物の個数の統計的なゆらぎによるVthのばらつきを低減できるため、Vth、電源電圧ともに低く設定することが可能となる。
【選択図】 図1
【解決手段】MISFETのゲート絶縁膜を金属酸化物4と酸窒化膜3の積層とし、ゲート電極5はソース・ドレイン6と同じ導電型の多結晶Si半導体膜を用いて形成する。ゲート絶縁膜と半導体膜のゲート電極に発生するフラットバンド電圧のシフトにより、エンハンスメントの所期のVthが同時に達成される。不純物濃度によりVthを制御する場合に較べ、1つのMISFETに対する不純物の個数の統計的なゆらぎによるVthのばらつきを低減できるため、Vth、電源電圧ともに低く設定することが可能となる。
【選択図】 図1
Description
本発明は半導体装置に係り、特にSOI(Silicon on Insulator)構造を有するMISFET(Metal/Insulator/Semiconductor Field Effect Transistor)に関する。
近年、LSIの高集積化、高性能化に伴ない、MISFETの微細化が進み、ゲート長がスケーリングされることで、しきい値電圧Vthが低下する短チャネル効果の問題が顕著となっている。この短チャネル効果は、MISFETのソースおよびドレイン部分の空乏層の広がりが、チャネル長の微細化に伴い、チャネル部分にまで影響を与えることに起因する。この影響を防ぐためには、チャネル部分の不純物濃度を高くし、ソースおよびドレイン部分の空乏層の広がりを抑制することが考えられる。しかし、チャネル部分の不純物濃度を高くすると、不純物散乱の増大に伴うキャリアの移動度により、駆動電流の劣化が問題となる。また、不純物濃度を高くすると、基板とソース、ドレイン間の寄生容量が増大し、MISFETの高速動作を阻害することになる。
また、従来、これらMISFETのしきい値電圧Vthは、チャネル領域の不純物濃度によって制御されている。チャネルの不純物濃度の制御は、100nmノード程度のデザインルールのLSIまでは、イオン注入技術と短時間熱処理技術とを駆使して比較的良好に行われている。
しかし、100nmノードもしくはそれ以降の、より微細なデザインルールのMISFETにおいては、チャネルの不純物量によってしきい値電圧Vthを制御をする方法では、チャネル長が短くなるにつれて、1個当たりのMISFETのしきい値電圧Vthに寄与する不純物の絶対数が少なくなるため、統計的なゆらぎによるしきい値電圧Vthのばらつきが無視できなくなり、しきい値電圧Vthを制御できなくなっている(例えば、非特許文献1参照)。
このような問題を解決するため、近年、SOI構造が注目されている。この構造では絶縁膜(例えば酸化シリコン膜)によって完全な素子間分離を行うため、ソフトエラーやラッチアップが抑制され、集積度の高いLSIにおいても高い信頼性が得られるだけでなく、拡散層の接合容量が低減されるため、スイッチングにともなう充放電が少なくなり、高速、低消費電力化に対しても有利になる。
このSOI型MISFETには、大別して二つの動作モードがある。一つはゲート電極直下のボディ領域に誘起された空乏層がボディ領域の底面、すなわち埋め込み酸化膜との界面にまで到達する完全空乏型(Full Depletion)SOIである。もう一つは空乏層がボディ領域の底面まで到達せず、中性領域が残る部分空乏型(Partial Depletion)SOIである。
完全空乏型SOI−MISFETでは、ゲート直下の空乏層の厚さが埋め込み酸化膜によって制限されるため、空乏電荷量が部分空乏型SOI−MISFETよりも大幅に減少し、代わってドレイン電流に寄与する可動電荷が増える。その結果、急峻なサブスレッショルド特性(S特性)が得られるという利点がある。
すなわち、急峻なS特性が得られると、オフリーク電流を抑制しながらしきい値電圧Vthを下げることができる。その結果、低い動作電圧でもドレイン電流が確保され、例えば1V以下で動作する(しきい値電圧Vthも0.3V以下、本明細書中では0.1Vを目標とする)ような、極めて消費電力の少ないMISFETの作製が可能となる。
また、通常の半導体シリコン基板に作製したMISFETの場合、上述した短チャネル効果の問題があるが、完全空乏型SOI−MISFETの場合は酸化膜で基板と素子が分離されており、空乏層が広がることがないため、完全空乏型SOI−MISFETでは、基板濃度を低くすることができる。従って、不純物散乱の増大に伴うキャリア移動度の低下が抑制されるため、高駆動電流化を図ることができる。さらに、不純物濃度によりしきい値電圧Vthを制御する方法に較べて、1つのMISFETに対する不純物の個数の統計的なゆらぎによるしきい値電圧Vthのばらつきを低減させることができる。
一方、完全空乏型SOI−MISFETの場合、単結晶SOI層が数十nm程度と薄いため、不純物濃度によるしきい値電圧Vthの制御には原理的に限界がある。また、チャネル部の不純物濃度を、例えば1×1018cm−3以上の高濃度にすると、不純物散乱の増大に伴いキャリアの移動度が低下するので、電流駆動能力が低下する上に、しきい値電圧VthのSOI層の膜厚依存性の増大が無視できなくなる。
従って、チャネル部の不純物濃度制御の他、ゲート電極材料(従来から用いられているn型の半導体膜ゲート電極材料およびp型の半導体膜電極材料に加え、金属電極材料)の仕事関数によってもMISFETのしきい電圧Vthを制御できるようにすることが、微細MISFET対応のプロセスとして切望されるようになってきている。
例えば、nチャネル型MISFETにn型の多結晶シリコンゲート電極材料を、pチャネル型MISFETにp型の多結晶シリコンゲート電極材料を用いて、完全空乏型SOI−MISFETを作製した場合についての報告がある(例えば、非特許文献2参照)。
また、nチャネル型MISFETにp型の多結晶シリコンゲート電極材料を、pチャネル型MISFETにn型の多結晶シリコンゲート電極材料を用いて、完全空乏型SOI−MISFETを作製した場合の報告もある(例えば、非特許文献3参照)。
また、ゲート電極を金属材料で形成し、金属材料の仕事関数を利用して、完全空乏化型SOI−MISFETのしきい値電圧Vthを制御する報告もある(例えば、非特許文献4、非特許文献5参照)。
さらに、金属酸化物ゲート絶縁膜として高誘電率(high−K)材料のアルミナ(Al2O3)を用い、シリコン基板と金属酸化物ゲート絶縁膜界面に酸化膜(SiO2)またはシリコン酸窒化膜(SiON)を設けてリーク電流を抑制する構成が知られている(例えば、特許文献1参照)。
またさらに、n型ポリシリコンゲートを有するエンハンスメント型の薄膜SOIデバイスを得るために、nチャネル型MOSFETのゲート酸化膜を、Alが1000ppm含まれるAl水溶液中に浸すことにより、Alによる負の固定電荷をゲート酸化膜中に形成できることが知られている(例えば、特許文献2参照)。
しかしながら、従来から用いられているn型の多結晶シリコンゲート電極材料およびp型の多結晶シリコンゲート電極材料に加え、金属電極材料による仕事関数制御では、nチャネル型MISFETおよびpチャネル型MISFETのしきい値電圧Vthを同時に実現することができないという問題がある。
以下に、その詳細について説明する。なお、MISFETのゲート絶縁膜として酸化膜を用いたMOSFETの場合を例に説明するが、MOSFETだけに限定するものではないことはもちろんである。
図3A(非特許文献2の図6に相当する)は、nチャネル型MISFETにゲート絶縁膜として酸化膜を用い、ゲート電極材料としてn型の多結晶シリコンを用いて、完全空乏型SOI−nチャネルMOSFET(以下、「nMOS」と言う)を作製した場合のドレイン・ソース間電流(以下、単に「ドレイン電流」と言う)Idsのゲート・ソース間電圧(以下、単に「ゲート電圧」と言う)Vgsの静特性(以下、Ids−Vgs特性という)である。ここでは、ドレイン・ソース間に印加される電圧Vds(以下、単に「ドレイン電圧」と言う」)が、1.2Vと0.05Vの場合の特性を示している。横軸はゲート電圧Vgs(V)であり、縦軸はドレイン電流Idsである。図中aで示した矢印は、例えばドレイン電圧Vdsが1.2Vの時にドレイン電流Idsが1nA流れる時の目標とするゲート電圧(しきい値電圧)を示しているが、0.1Vのしきい値電圧を有するエンハンスメント型MOSFETが得られずに、矢印bに示すように、しきい値電圧がデプレッション型のnMOSとなっている。
図3A(非特許文献2の図6に相当する)は、nチャネル型MISFETにゲート絶縁膜として酸化膜を用い、ゲート電極材料としてn型の多結晶シリコンを用いて、完全空乏型SOI−nチャネルMOSFET(以下、「nMOS」と言う)を作製した場合のドレイン・ソース間電流(以下、単に「ドレイン電流」と言う)Idsのゲート・ソース間電圧(以下、単に「ゲート電圧」と言う)Vgsの静特性(以下、Ids−Vgs特性という)である。ここでは、ドレイン・ソース間に印加される電圧Vds(以下、単に「ドレイン電圧」と言う」)が、1.2Vと0.05Vの場合の特性を示している。横軸はゲート電圧Vgs(V)であり、縦軸はドレイン電流Idsである。図中aで示した矢印は、例えばドレイン電圧Vdsが1.2Vの時にドレイン電流Idsが1nA流れる時の目標とするゲート電圧(しきい値電圧)を示しているが、0.1Vのしきい値電圧を有するエンハンスメント型MOSFETが得られずに、矢印bに示すように、しきい値電圧がデプレッション型のnMOSとなっている。
図3B(非特許文献2の図2に相当する)はpチャネル型MOSFET(以下、「pMOS」と言う)にp型の多結晶シリコンゲート電極材料を用いて、完全空乏型SOI−pMOSを作製した場合のIds−Vgs特性である。nMOSと同様に、図中aで示す目標とする−0.1Vのしきい値電圧を有するエンハンスメント型pMOSのしきい値電圧が得られずに、矢印bに示すようにデプレッション型となってしまう。
したがって、図3A及び図3Bから明らかなように、多結晶シリコンゲート電極材料を用いた場合は、nMOS、pMOS共に、デプレッション型となり、通常回路で必要とされる所期のしきい値電圧Vthよりも小さい値となってしまう。その結果、オフリーク電流が大幅に増大するといった問題が生じる。
次に、nMOSにp型の多結晶シリコンゲート電極材料を、pMOSにn型の多結晶シリコンゲート電極材料を用いて、完全空乏型SOI−MOSFETのしきい電圧制御が試みられた例(非特許文献3参照)を、図4Aおよび図4Bに示す。同図は、作製されたMOSFETのId−Vgs特性である。この場合、高しきい値電圧化が可能となるため、nMOSおよびpMOSともに、エンハンスメント型のMOSFETが作製可能になる。
ここで、n型の多結晶シリコンゲート電極材料とp型の多結晶シリコンゲート電極材料とでは仕事関数差は約1.1V存在する。すなわち、例えば、nMOSの場合、p型の多結晶シリコンゲート電極材料を用いることで、n型の多結晶シリコンゲート電極材料を用いた場合に較べて、しきい値電圧Vthは約1.1Vと大きく高しきい電圧Vth側にシフトすることになる。そのため、通常回路で必要とされる所期のしきい電圧Vthよりも大きい値となる結果、駆動電流が低下するといった問題が生じる。
一方、ゲート電極を金属材料で形成し、金属材料の仕事関数を利用して、完全空乏化型SOI−MISFETのしきい値電圧Vthを制御しようとする様々な試みも行われ、例えば、非特許文献4では金属ゲート電極材料としてTiNを適用したSOI−CMOSが開示されている。図5に、非特許文献4の図2に示されたTiNを用いた完全空乏型SOI−MOSFETのドレイン電流Ids−ゲート電圧Vgs特性を示す。Ids=1nAの時のNMOSのしきい値電圧は0.4V、pMOSのしきい値電圧は−0.5Vであり、この場合も目標とする絶対値で0.1Vのしきい値電圧Vthを、nMOSおよびpMOSとも同時に実現できていないことがわかる。
これは、ゲート電極の材料が決まると、MOSFETのしきい値電圧VthはMOSFETのデバイス構造(チャネル不純物濃度、ゲート絶縁膜の膜厚等)によって必然的に決まるので、ゲート電極を単に金属で形成する場合には、1種類のしきい値電圧Vthを有するMOSFETしか作製することができないという本質的な問題に起因する。
そのため、nMOSとpMOSを同時に目標のしきい値電圧に設定しようとする場合には、nMOSとpMOSでそれぞれ個別の仕事関数を有する金属材料を適用する必要があり、プロセスが複雑化するという難点がある。また、ゲート電極に金属材料を用いるので従来プロセスとの整合性に欠けるという根本的な問題も存在する。
以上のように、完全空乏型SOI−MISFETでは、nチャネル型MISFETとpチャネル型MISFETのしきい値電圧Vthを同時に制御することが困難であった。
本発明は、上記従来の課題に鑑みてなされたものであり、その目的は、nチャネル型MISFETとpチャネル型MISFETのしきい値電圧Vthを同時に制御できることを可能とする半導体装置を提供することにある。
本発明は、本発明者らがAl2O3やHfO2をはじめとする金属酸化物膜を用いてMISFETのゲート絶縁膜を形成すると、下記新現象が生じることを見出した結果に基づいている。以下、これに関して説明する。
図6A及び図6Bに、金属酸化物ゲート絶縁膜として、Al2O3を用いて作製したMISFETの、容量(C)−電圧(V)測定結果(以下、「C−V曲線」と言う)を示す。ここで、特許文献1に記載されているように、シリコン基板と金属酸化物ゲート絶縁膜界面に、酸窒化膜を形成することで、移動度の劣化を抑制したゲート電極構造としている。また、ゲート電極材料として、nチャネル型MISFET(以下、「nMISFET」と言う)にはn型の多結晶シリコンを、pチャネル型MISFET(以下、「pMISFET」と言う)にはp型の多結晶シリコンを用いた。
図6A及び図6Bより、pMISFETとnMISFETの実測されたC−V曲線(丸印)は、矢印s1とs2で示すように、計算結果で予測されるC−V曲線(実線)からそれぞれ大きくシフトしており、フラットバンド電圧シフトが、nMISFETとpMISFET共に発生していることがわかる。
ゲート絶縁膜に、Al2O3/SiO2を用いた場合のフラットバンド電圧VFBのシフト量の測定結果は、nMISFETでは+0.44V、pMISFETでは−0.25Vであった。すなわち、ゲート絶縁膜にAl2O3を用いると、nMISFETのフラットバンド電圧は図7Aに示すように正の方向(ネガティブ・チャージ)に、pMISFETの場合には図7Bに示すように、負の方向(ポジティブ・チャージ)にと、それぞれ異なる方向にシフトしている。なお、図7Aおよび図7Bにおいて黒丸は、ゲート絶縁膜にSiO2を用いた場合のしきい値電圧Vthを示す。
例えば、特許文献2に開示されているように、ゲート酸化膜をアルミニウム(Al)の溶液中に浸すことで、Alによる負の固定電荷−Qss(ネガティブ・チャージ)を膜中に形成することが可能となる。すなわち、nMISFETのしきい値電圧Vthを正の方向(エンハンスメント方向)にシフトさせることが可能となることが知られている。しかし、Alによって膜中に発生する負の固定電荷−Qss(ネガティブ・チャージ)をpMISFETに適用した場合、pMISFETのしきい値電圧Vthは、ネガティブ・チャージにより正の方向、すなわちデプレッション方向にシフトし、オフリーク電流が増大する。これは、前述した本実験結果のpMISFETが負の方向へシフトするのとは反対の挙動である。
ここで、金属酸化物ゲート絶縁膜であるAl2O3膜厚、および界面層である酸窒化膜の膜厚を変化させてもフラットバンド電圧のシフト量は変化しないことが、実験結果より確認されている。
以上の結果から、フラットバンド電圧シフトを発生させる固定電荷は、金属酸化物膜中あるいは酸窒化膜に存在するのではなく、金属酸化膜とその上部に存在するゲート電極との界面に発生しているものと考えられる。さらに、この界面に発生する固定電荷は、nMISFETのフラットバンド電圧を、正の方向(ネガティブ・チャージ)に、pMISFETの場合には、負の方向(ポジティブ・チャージ)にと、それぞれ異なる方向にシフトさせる。そのため、nMISFETおよびpMISFETのしきい値電圧Vthは、同じエンハンスメント方向へのシフトが可能であり、nMISFETとpMISFETのしきい値電圧Vthを同時に制御することが可能となる。本発明は、発明者らが得たこの知見により成されたものである。
前述した本発明の目的を達成する代表的な手段の一例を示せば、次の通りである。すなわち、本発明に係る半導体装置は、半導体基板と、前記半導体基板上に絶縁膜を介して形成された半導体層と、前記半導体層に形成されたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に形成されたチャネル領域と、前記チャネル領域上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート電極とを備えた電界効果型トランジスタを有する半導体装置であって、前記ゲート絶縁膜は、シリコン酸化膜よりも高い誘電率を有する金属酸化物を用いて形成されたゲート絶縁膜であり、前記ゲート電極は、前記ソース領域およびドレイン領域と同じ導電型の半導体膜と高融点金属膜とを順に重ねた構造を具備することを特徴とするものである。
ここで、前記高誘電金属膜の代わりに高融点金属シリサイド膜を用いてもよい。
また、前記半導体膜は多結晶シリコン膜とすれば好適である。
ここで、前記高誘電金属膜の代わりに高融点金属シリサイド膜を用いてもよい。
また、前記半導体膜は多結晶シリコン膜とすれば好適である。
本発明によれば、完全空乏型SOI−MISFETに対して、多結晶シリコンゲート電極と金属酸化物間に発生するフラットバンド電圧のシフトを利用することで、nMISFETとpMISFETの双方において、所期のしきい値電圧Vthを同時に実現することができ、半導体装置の低電力化と高速化を両立させることが可能となる。
以下、本発明に係る半導体装置の好適ないくつかの実施例について、添付図面を参照しながら詳細に説明する。なお、各断面図において、要部は他の部分よりも拡大して示されている。各部の材質、導電型、および製造条件等は本実施例の記載に限定されるものではなく、種々の設計変更が可能であることは言うまでもない。
図1は本発明に係るMISFETの第1の実施例を示す完成断面図であり、図2A〜図2Cは、その製造工程を順に示す断面図である。本実施例は、薄膜SOI基板のnMISFETのしきい値電圧Vthをエンハンスメント型にするために、高誘電率材料である金属酸化物ゲート絶縁膜とn型多結晶シリコンゲート電極とを用いて形成したことを特徴としている。
以下、図2A〜図2Cを用いて本実施例のMISFETの製造方法を説明する。図2Aに示すように、半導体基板1上に絶縁性のSiO2からなるBOX(Buried Oxide)層8が形成され、さらにBOX層8上に薄い単結晶Si層からなるSOI層13を有する基板を用いる。なお、後述する他の実施例では、SOI層を有する基板について参照符号を付して特に図示してはいないないが、本実施例の図2Aに示したSOI層13を有する基板と同様の構造である。
SOI−MISFETを完全空乏型で動作させるためには、SOI層13の膜厚をゲート長の1/3〜1/4に設定する必要がある。したがって、100nmノード以降のデバイスでは、SOI層の膜厚を25nm以下にすることが望ましい。
基板1上にシリコン酸化膜を用いた素子分離領域としてSTI(Shallow Trench Isolation)2を形成する。続いて、酸素雰囲気中で1000℃の熱処理によりSiO2膜3を、0.6nm形成する。その後、トリメチルアルミニウム[Al(CH3)3]を原料ガスに、H2Oを酸化ガスに用いる原子層堆積CVD法(ALCVD法)によって、350℃で1.0nmのAl2O3膜4を堆積した。
以上の工程によって、0.6nmのSiO2膜3と1.0nmの高誘電体膜絶縁膜(ここでは金属酸化物であるAl2O3)4とからなるゲート絶縁膜を形成することができる。引き続き、Al2O3膜中の欠陥を修復するために、1000℃の減圧酸素雰囲気中で30秒のアニール処理を行うことが望ましい。なお、上記0.6nmのSiO2膜3を形成した後、Al2O3膜4の形成前に、NO雰囲気中で、例えば900℃10秒程度の熱処理を行って、SiO2膜3をシリコン酸窒化膜(SION)に置き換えてもよい。
ここで、金属酸化物4としては、Al,Zr,Hf,Y,Laなどの希土類酸化物膜又は希土類シリケート膜、もしくは、Al酸化膜とAl酸化膜上に形成されるZr,Hf,Y,Laなどの希土類酸化物膜又は希土類シリケート膜の積層膜、等を使用することができ、その膜厚も適宜変更することができる。
次に、多結晶シリコンを堆積し、さらに、例えばリンを高濃度イオン注入し、続いて例えば900℃の窒素雰囲気中で2分の熱処理を行う。熱処理後、ゲート電極構造に加工してn型の低抵抗多結晶シリコンゲート電極5を形成する(図2A参照)。n型の低抵抗多結晶シリコンゲート電極5は、前述のごとく高濃度イオン注入を行うのではなく、モノシラン(SiH4)とホスフィン(PH3)を用い630℃の温度で堆積を行って形成したそのままの(In-Situ)リンドープ多結晶Si膜を用いてもなんら問題はない。
ゲート電極5を形成後、このゲート電極5をマスクとしてAsイオンを、例えば加速エネルギー3keV、注入量1×1015cm−2の条件でイオン注入し、ソースおよびドレイン領域の位置にn型の不純物拡散層領域6を形成する(図2B参照)。
次に、例えばシリコン酸化膜をCVD(Chemical Vapor Deposition)法等により堆積し、この絶縁膜をエッチバックしてサイドウォール7を形成する。
続いて、アニールにより不純物の活性化処理を行う。この処理は、例えば1000℃で1秒程度で行うが、できる限り処理時間を短くし、熱履歴を短くすることにより、不純物の拡散を抑制するのが望ましい。アニール処理後、拡散層領域6およびゲート電極5の表層に金属シリサイド層9を形成する(図2C参照)。このシリサイド層は、例えば、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド等の金属シリサイドを用いることができる。金属シリサイド層を形成した後、層間絶縁膜10、さらにはドレインおよびソース電極を含む配線用電極11を所望の回路方式に従って形成することにより、図1に示した構造のnMISFETが得られる。
本実施例では、MISFETを形成する基板としてSOI基板を使用し、完全空乏型MISFETのように、チャネル領域12を1018cm−3以下の低濃度とし、ゲート電極5と金属酸化膜4の導入によるフラットバンド電圧のシフトを利用してしきい値電圧Vthを制御した。
チャネル領域12の不純物濃度を低濃度に保っているので、不純物散乱の増大に伴うキャリアの移動度の低下が抑制されるため、高駆動電流化が期待できる。さらに、MISFETのしきい値電圧Vthをチャネル領域の不純物濃度により制御する場合に比較して、1つのMISFETに対する不純物の個数の統計的なゆらぎによるしきい値電圧Vthのばらつきを低減させることができ、しきい値電圧Vth、電源電圧ともに低く設定することが可能となる。
また、ゲート絶縁膜として高誘電体絶縁膜であるAl2O3を用い、かつ、チャネル領域12との界面に酸化膜または酸窒化膜を設けているので、図8の特性線図から分かるように、酸化膜だけの場合に比べてゲートリーク電流ILKを低減することも可能となる。このため、半導体装置の低電力化、高速化を図ることができる。尚、図8において、横軸Toxは酸化膜換算膜厚(EOT)であり、縦軸はゲート電圧VG=1V印加した時の単位面積当たりのゲートリーク電流である。
また、本実施例のMISFETの構造は、薄膜SOI基板に形成するpMISFETのしきい値電圧Vthをエンハンスメント型にするために利用することもできる。その際、高誘電率材料である金属酸化物ゲート絶縁膜とp型多結晶シリコンゲート電極を用いて形成することにより、図7Bに示すように、pMISFETのしきい値電圧制御が可能となる。
従って、pMISFETにおいても、本実施例のnMISFETと同様に、チャネル領域の不純物濃度を低濃度に保つことが可能で、不純物散乱の増大に伴うキャリアの移動度の低下が抑制されるため、高駆動電流化が期待できる。さらに、MISFETのしきい値電圧Vthをチャネル領域の不純物濃度により制御する場合に比較して、1つのMISFETに対する不純物の個数の統計的なゆらぎによるしきい値電圧Vthのばらつきを低減させることができ、しきい値電圧Vthおよび電源電圧を、ともに低く設定することが可能となる。また、高誘電体絶縁膜とチャネル領域との界面に酸化膜またはSiON膜を設けているので、ゲートリーク電流も低減する。よって半導体装置の低電力化、高速化を図ることができる。
図9は、本発明に係るMISFETの第2の実施例を示す断面図である。なお、図9において、第1の実施例の図1で示した構成要素と同じ構成部分には同じ参照符号を付して、その重複説明を省略する。すなわち、本実施例の構造は第1の実施例と比べて、ゲート電極5の側壁にオフセットスペーサ14が追加されている点が第1の実施例と相違する。
この構造を追加するには、第1の実施例で説明した製造工程における多結晶シリコンゲート電極5を形成した後に、例えば酸化シリコン膜や窒化シリコン、酸化チタン膜等をCVD法により10nm程度堆積し、この絶縁膜をエッチバックすることによりゲート電極5の側壁にオフセットスペーサ14を形成すればよい。
続いて、この状態より、オフセットスペーサ14をマスクとしてヒ素(As)イオンを、例えば加速エネルギー3keV、注入量1×1015cm−2の条件でイオン注入し、ソースおよびドレイン領域の位置にn型の不純物拡散層領域6を形成する。前記オフセットスペーサ14の堆積膜厚は、適宜変更可能である。
この後のサイドウォール7の形成工程からは、すべて第1の実施例と同様の工程を行うことにより、図9に示した構造が完成する。
本実施例のnMISFETは、オフセットスペーサ14をマスクとして、ソース及びドレイン領域となる不純物拡散層領域6を形成するので、拡散層領域のチャネル領域12への横方向広がりを抑制でき、ゲート電極5と不純物拡散層領域6とのオーバーラップ領域が小さく、実効チャネル長を大きく確保することができる。このため、第1の実施例よりもさらにMISFETを微細化することが可能となるとともに、ゲート電極5と不純物拡散層領域6間とのオーバーラップ容量を小さく保てるため、寄生容量が減少し、第1の実施例よりもさらなるMISFETの高速化が可能となる。
本実施例のMISFET構造もpMISFETに適用できることは勿論であり、上記利点の外に、第1の実施例で述べた作用・効果も同様に有することは言うまでもない。
図10は、本発明に係るMISFETの第3の実施例を示す断面図であり、低しきい値電圧(絶対値で、0.3V以下、目標Vth=0.1V)を有するエンハンスメント型nMISFETとpMISFETの双方を同一基板上に形成する場合の実施例である。
図10に示すように、半導体基板1上に絶縁性のSiO2からなるBOX層8が形成され、さらにBOX層8上に薄いSi層からなるSOI層を有する基板を用いる。この時、SOI−MISFETを完全空乏型で動作させるためには、SOI層の膜厚をゲート長の1/3〜1/4に設定する必要がある。したがって、100nmノード以降のデバイスでは、SOI層の膜厚を25nm以下にすることが望ましい。
基板1上にシリコン酸化膜を用いた素子分離領域としてSTI2を形成する。続いて、酸素雰囲気中で1000℃の熱処理によりSiO2膜3を、0.6nm形成する。その後、トリメチルアルミニウム[Al(CH3)3]を原料ガスに、H2Oを酸化ガスに用いる原子層堆積CVD法(ALCVD法)によって、350℃で1.0nmのAl2O3膜4を堆積した。
以上の工程によって、0.6nmのSiO2膜3と1.0nmの高誘電体膜絶縁膜(ここでは金属酸化物であるAl2O3)4とからなるゲート絶縁膜を形成することができる。引き続き、Al2O3膜中の欠陥を修復するために、1000℃の減圧酸素雰囲気中で30秒のアニール処理を行うことが望ましい。なお、上記0.6nmのSiO2膜3を形成した後、Al2O3膜4の形成前に、NO雰囲気中で、例えば900℃10秒程度の熱処理を行って、SiO2膜3をシリコン酸窒化膜(SiON)に置き換えてもよい。
ここで、金属酸化物4としては、Al,Zr,Hf,Y,Laなどの希土類酸化物膜又は希土類シリケート膜、もしくは、Al酸化膜とAl酸化膜上に形成されるZr,Hf,Y,Laなどの希土類酸化物膜又は希土類シリケート膜の積層膜、等を使用することができ、その膜厚も適宜変更することができる。
次に、多結晶シリコンを堆積し、nMISFETとなる領域には例えばリンを、pMISFETとなる領域には例えばホウ素を高濃度イオン注入し、続いて例えば900℃の窒素雰囲気中で2分の熱処理を行う。熱処理後ゲート電極構造に加工し、n型の低抵抗多結晶シリコンゲート電極23、およびp型の低抵抗多結晶シリコンゲート電極24を形成する。
ゲート電極23,24を形成後、この状態より、nMISFETに対して、ゲート電極23をマスクとして、例えばAsイオンを、加速エネルギー3keV、注入量1×1015cm−2の条件でイオン注入し、ソースおよびドレイン領域の位置にn型の不純物拡散層領域25を形成する。なお、Asイオンを注入する際に、pMISFET領域上は、例えばホトレジストにより覆ってAsイオンが注入されないようにしておく。
次に、pMISFETに対して、ゲート電極24をマスクとして、例えばBF2イオンを、加速エネルギー3keV、注入量1×1015cm−2の条件でイオン注入し、ソースおよびドレイン領域の位置にp型の不純物拡散層領域26を形成する。次に、例えばシリコン酸化膜をCVD法等により堆積した後、この絶縁膜をエッチバックしてサイドウォール29,30を形成する。なお、BF2イオンを注入する際に、Asイオン注入の際に設けたpMISFET領域上のホトレジストを除去し、今度はnMISFET領域上を、例えばホトレジストにより覆ってBF2イオンが注入されないようにしておく。
続いて、アニールにより不純物の活性化処理を行う。この処理は、例えば1000℃で1秒程度行うが、できる限り処理時間を短くし、熱履歴を短くすることにより、不純物の拡散を抑制するのが望ましい。アニール処理後、拡散層領域25,26およびゲート電極23,24の表層に金属シリサイド層34を形成する。このシリサイド層は、例えば、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド等の金属シリサイドを用いることができる。金属シリサイド層を形成した後、層間絶縁膜35、さらにはドレインおよびソース電極を含む配線用電極36を所望の回路方式に従って形成することにより、同一のSOI基板上に図10に示した構造の相補型MISFETが得られる。
本実施例でも、MISFETを構成する基板としてSOI基板を使用し、完全空乏型MISFETのように、チャネル領域37,38を1018cm−3以下の低濃度とし、n型多結晶シリコンゲート電極23と金属酸化膜4、およびn型多結晶シリコンゲート電極24と金属酸化膜4の導入によるフラットバンド電圧のシフトを利用して、nチャネル型MISFETとpチャネル型MISFETの双方において、所期のしきい値電圧Vthを制御した。
このようにフラットバンド電圧のシフトを利用すると、金属材料を用いることなく、従来から広く用いられているn型およびp型多結晶シリコンゲート電極により、nMISFETおよびpMISFETの双方のしきい値電圧を同時制御することができる。
このため次のような問題を解消できる。すなわち、ゲート電極を金属材料で形成し、金属材料の仕事関数を利用して、完全空乏化型SOI−MISFETのしきい値電圧Vthを制御する場合には、ゲート電極の材料が決まると、MISFETのしきい値電圧VthはMISFETのデバイス構造(チャネル不純物濃度、ゲート絶縁膜の膜厚等)によって必然的に決まるので、ゲート電極を単に金属で形成すると、1種類のしきい値電圧Vthを有するMISFETしか作製することができなかったという問題。
また、nMISFETとpMISFETを同時に目標のしきい値電圧に設定しようとする場合には、nMISFETとpMISFETでそれぞれ個別の仕事関数を有する金属材料を用いる必要があったため、プロセスが複雑化するという問題。
さらに、金属材料を適用する場合は、従来プロセスとの整合性に欠けるという問題。これらの問題が無くなる。
しかも、本実施例によれば、チャネル領域37,38の不純物濃度を低濃度に保っているので、不純物散乱の増大に伴うキャリアの移動度の低下が抑制されるため、相補型MISFETの高駆動電流化が期待できる。
さらに、MISFETのしきい値電圧Vthを、チャネル領域の不純物濃度により制御する場合に比較して、1つのMISFETに対する不純物の個数の統計的なゆらぎによるしきい値電圧Vthのばらつきを低減させることができ、しきい値電圧Vthと電源電圧ともに低く設定することが可能となる。
また、ゲート絶縁膜に高誘電体絶縁膜4を用い、この高誘電体絶縁膜4とシリコン基板のチャネル領域との界面にSiO2膜またはSiON膜を設けているので、ゲートリーク電流も低減する。よって半導体装置の低電力化、高速化を図ることができる。
図11は本発明に係るMISFETの第4の実施例を示す断面図であり、低しきい値電圧(絶対値で、0.3V以下、目標Vth=0.1V)を有するエンハンスメント型nMISFETとpMISFETの双方を同一基板上に形成する場合の実施例である。なお、図11において、第3の実施例の図10で示した構成要素と同じ構成部分には同じ参照符号を付してその重複説明を省略する。すなわち、本実施例の構造は第3の実施例と比べて、nMISFETのゲート電極23の側壁にオフセットスペーサ27が、pMISFETのゲート電極24の側壁にオフセットスペーサ28が、それぞれ追加されている点が第3の実施例と相違する。
この構造を追加するには、第3の実施例で説明した製造工程における多結晶シリコンゲート電極23,24を形成した後に、例えば酸化シリコン膜や窒化シリコン膜、酸化チタン膜等をCVD法により10nm程度堆積し、この絶縁膜をエッチバックすることによりゲート電極23,24の側壁に、それぞれオフセットスペーサ27,28を形成すればよい。
続いて、この状態より、nMISFETに対してゲート電極23とオフセットスペーサ27をマスクとして、例えばAsイオンを、加速エネルギー3keV、注入量1×1015cm−2の条件でイオン注入し、ソースおよびドレイン領域の位置にn型の不純物拡散層領域25を形成する。なお、Asイオンを注入をする際に、pMISFET領域上は、例えばホトレジストにより覆ってAsイオンが注入されないようにしておく。
次に、pMISFETに対して、ゲート電極24とオフセットスペーサ28をマスクとして、例えばBF2イオンを、加速エネルギー3keV、注入量1×1015cm−2の条件でイオン注入し、ソースおよびドレイン領域の位置にp型の不純物拡散層領域26を形成する。なお、BF2イオンを注入をする際に、Asイオン注入の際に設けたpMISFET領域上のホトレジストを除去し、今度はnMISFET領域上を、例えばホトレジストにより覆ってBF2イオンが注入されないようにしておく。
次に、例えばシリコン酸化膜をCVD法等により堆積した後、この絶縁膜をエッチバックしてサイドウォール29,30を形成する工程からは、すべて第3の実施例と同様の工程を行うことにより、図11に示した構造が完成する。
本実施例でも、第3の実施例と同様に、MISFETを構成する基板としてSOI基板を使用し、完全空乏型MISFETのように、チャネル領域37,38を1018cm−3以下の低濃度とし、n型多結晶シリコンゲート電極23と金属酸化膜4、およびp型多結晶シリコンゲート電極24と金属酸化膜4の導入によるフラットバンド電圧のシフトを利用して、nチャネル型MISFETとpチャネル型MISFETの双方において、所期のしきい値電圧Vthを制御した。
このようにフラットバンド電圧のシフトを利用すると、金属材料を用いることなく、従来から広く用いられているn型およびp型多結晶シリコンゲート電極により、nMISFETおよびpMISFETの双方のしきい値電圧を同時制御することができる。
このため、第3の実施例で述べた問題も同様に解消できると共に、本実施例では更に、次のような効果を奏する。すなわち、オフセットスペーサ27,28をマスクとしてn型の不純物拡散層領域25およびp型の不純物拡散層領域26を形成するので、拡散層領域のチャネル領域37および38への横方向広がりを抑制できる。このため、n型多結晶シリコンゲート電極23とn型の不純物拡散層領域25間、およびp型多結晶シリコンゲート電極24とp型の不純物拡散層領域26間のオーバーラップ領域が小さく、実効チャネル長を大きく確保することができる。したがって、第3の実施例よりもさらにMISFETを微細化することが可能となる。
また、n型多結晶シリコンゲートゲート電極23とn型の不純物拡散層領域25間、およびp型多結晶シリコンゲートゲート電極24とp型の不純物拡散層領域26間のオーバーラップ容量も小さく保てるため、寄生容量が減少し、第3の実施例よりもさらなるMISFETの高速化が可能となる。
しかも、チャネル領域37および38の不純物濃度を、完全空乏型MISFETのように、1018cm−3以下の低濃度に保っているので、不純物散乱の増大に伴うキャリアの移動度の低下が抑制されるため、高駆動電流化が期待できる。さらに、MISFETのしきい値電圧Vthをチャネル領域の不純物濃度により制御する場合に比較して、1つのMISFETに対する不純物の個数の統計的なゆらぎによるしきい値電圧Vthのばらつきを低減させることができ、しきい値電圧Vth、電源電圧ともに低く設定することが可能となる。また、高誘電体絶縁膜4を適用し、高誘電体膜4とチャネル領域との界面にSiO2膜またはSiON膜を設けているので、ゲートリーク電流も低減する。よって半導体装置の低電力化、高速化を図ることができる。
以上、本発明の好適な実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の精神を逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。
1…半導体基板、2…素子分離酸化膜(STI:Shallow Trench Isolation)、3…シリコン酸化膜(または、シリコン酸窒化膜)、4…金属酸化膜、5,23,24…ゲート電極、6…ソース・ドレイン不純物領域、7,29,30…サイドウォール、8…BOX層、9,34…金属シリサイド層、10,35…層間絶縁膜、11,36…金属電極、12,37,38…チャネル領域、13…SOI層(単結晶シリコン層)、14,27,28…オフセットスペーサ。
Claims (14)
- 半導体基板と、前記半導体基板上に絶縁膜を介して形成された半導体層と、前記半導体層に形成されたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に形成されたチャネル領域と、前記チャネル領域上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート電極とを備えた電界効果型トランジスタを有する半導体装置であって、
前記ゲート絶縁膜は、シリコン酸化膜よりも高い誘電率を有する金属酸化物を用いて形成されたゲート絶縁膜であり、
前記ゲート電極は、前記ソース領域およびドレイン領域と同じ導電型を有する半導体膜、又は前記半導体膜と高融点金属膜とを順に重ねた積層構造、又は前記半導体膜と高融点金属シリサイド膜とを順に重ねた積層構造のいずれかから成ることを特徴とする半導体装置。 - 請求項1において、
前記金属酸化物は、Al,Zr,Hf,Y,Laなどの希土類酸化物膜、又は希土類シリケート膜の中から選択されるいずれかの膜であることを特徴とする半導体装置。 - 請求項1において、
前記金属酸化物は、Al酸化膜と、該Al酸化膜上に形成されるZr,Hf,Y,Laなどの希土類酸化物膜又は希土類シリケート膜の中から選択されるいずれかの膜との積層膜であることを特徴とする半導体装置。 - 請求項1において、
前記半導体層と、前記ゲート絶縁膜との間には、少なくとも0.5nmの厚さのシリコン酸化膜又はシリコン酸窒化膜を有することを特徴とする半導体装置。 - 請求項1において、
前記チャネル領域を構成する半導体層の厚さは、厚くとも25nmであることを特徴とする半導体装置。 - 請求項1において、
前記チャネル領域の不純物濃度は、1×1018cm−3以下であることを特徴とする半導体装置。 - 請求項1において、
前記ゲート電極の側壁には、絶縁膜から成るオフセットスペーサと、前記オフセットスペーサを介して設けられた絶縁膜から成るサイドウォールとを有することを特徴とする半導体装置。 - 半導体基板と、前記半導体基板上に絶縁膜を介して形成された半導体層と、前記半導体層に選択的に形成された第1のソース及びドレイン領域と、前記半導体層に選択的に形成された第2のソース及びドレイン領域と、前記第1のソース及びドレイン領域間に形成された第1のチャネル領域と、前記第2のソース及びドレイン領域間に形成された第2のチャネル領域と、前記第1及び第2のチャネル領域上に形成されたゲート絶縁膜と、前記第1のチャネル領域上部に前記ゲート絶縁膜を介して形成された第1のゲート電極と、前記第2のチャネル領域上部に前記ゲート絶縁膜を介して形成された第2のゲート電極とを具備して成る半導体装置であって、
前記ゲート絶縁膜は、シリコン酸化膜よりも高い誘電率を有する金属酸化物を用いて形成されたゲート絶縁膜であり、
前記第1のゲート電極は、前記第1のソース及びドレイン領域と同じ第1導電型の半導体膜、又は前記第1導電型の半導体膜と高融点金属膜とを順に重ねた積層構造、又は前記第1導電型の半導体膜と高融点金属シリサイド膜とを順に重ねた積層構造のいずれかであり、
前記第2のゲート電極は、前記第2のソース及びドレイン領域と同じ第2導電型の半導体膜、又は前記第2導電型の半導体膜と高融点金属膜とを順に重ねた積層構造、又は前記第2導電型の半導体膜と高融点金属シリサイド膜とを順に重ねた積層構造のいずれかであることを特徴とする半導体装置。 - 請求項8において、
前記金属酸化物は、Al,Zr,Hf,Y,Laなどの希土類酸化物膜、又は希土類シリケート膜の中から選択されるいずれかの膜であることを特徴とする半導体装置。 - 請求項8において、
前記金属酸化物は、Al酸化膜と、前記Al酸化膜上に形成されるZr,Hf,Y,Laなどの希土類酸化物膜又は希土類シリケート膜の中から選択されるいずれかの膜との積層膜であることを特徴とする半導体装置。 - 請求項8において、
前記半導体層と、前記ゲート絶縁膜との間には、少なくとも0.5nmの厚さのシリコン酸化膜又はシリコン酸窒化膜を有することを特徴とする半導体装置。 - 請求項8において、
前記第1及び第2のチャネル領域を構成する半導体層の厚さは、厚くとも25nmであることを特徴とする半導体装置。 - 請求項8において、
前記第1及び第2のチャネル領域の不純物濃度は、1×1018cm−3以下であることを特徴とする半導体装置。 - 請求項8において、
前記第1及び第2のゲート電極の側壁には、絶縁膜から成るオフセットスペーサと、前記オフセットスペーサを介して設けられた絶縁膜から成るサイドウォールとを有することを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182489A JP2006005294A (ja) | 2004-06-21 | 2004-06-21 | 半導体装置 |
TW094116117A TW200603404A (en) | 2004-06-21 | 2005-05-18 | Semiconductor device |
KR1020050051237A KR20060049216A (ko) | 2004-06-21 | 2005-06-15 | 반도체장치 |
US11/155,674 US20060001111A1 (en) | 2004-06-21 | 2005-06-20 | Semiconductor device |
CNA2005100773250A CN1713399A (zh) | 2004-06-21 | 2005-06-20 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182489A JP2006005294A (ja) | 2004-06-21 | 2004-06-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005294A true JP2006005294A (ja) | 2006-01-05 |
Family
ID=35513010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182489A Pending JP2006005294A (ja) | 2004-06-21 | 2004-06-21 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060001111A1 (ja) |
JP (1) | JP2006005294A (ja) |
KR (1) | KR20060049216A (ja) |
CN (1) | CN1713399A (ja) |
TW (1) | TW200603404A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270773A (ja) * | 2007-03-23 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作成方法 |
US8168968B2 (en) | 2009-11-11 | 2012-05-01 | Samsung Mobile Display Co., Ltd. | Thin film transistor and organic light emitting display device using the same |
KR20150018395A (ko) * | 2013-08-09 | 2015-02-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7087480B1 (en) * | 2002-04-18 | 2006-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to make high-k transistor dielectrics |
US7579623B2 (en) * | 2005-07-22 | 2009-08-25 | Translucent, Inc. | Stacked transistors and process |
US7696024B2 (en) * | 2006-03-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7892961B2 (en) * | 2007-05-31 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming MOS devices with metal-inserted polysilicon gate stack |
US7821081B2 (en) * | 2008-06-05 | 2010-10-26 | International Business Machines Corporation | Method and apparatus for flatband voltage tuning of high-k field effect transistors |
US8673703B2 (en) * | 2009-11-17 | 2014-03-18 | International Business Machines Corporation | Fabrication of graphene nanoelectronic devices on SOI structures |
KR102139209B1 (ko) * | 2010-02-18 | 2020-07-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 장치 |
US8841664B2 (en) * | 2011-03-04 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9231111B2 (en) * | 2013-02-13 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6814965B2 (ja) * | 2017-03-06 | 2021-01-20 | パナソニックIpマネジメント株式会社 | 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法 |
EP4135038A4 (en) * | 2020-04-10 | 2024-02-21 | Optohub Co., Ltd | SEMICONDUCTOR IMAGE SENSOR |
CN113611735A (zh) * | 2021-08-05 | 2021-11-05 | 西安电子科技大学 | 基于soi工艺的堆叠层栅极mos场效应管及制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518631B1 (en) * | 2001-04-02 | 2003-02-11 | Advanced Micro Devices, Inc. | Multi-Thickness silicide device formed by succesive spacers |
US6504214B1 (en) * | 2002-01-11 | 2003-01-07 | Advanced Micro Devices, Inc. | MOSFET device having high-K dielectric layer |
US6555879B1 (en) * | 2002-01-11 | 2003-04-29 | Advanced Micro Devices, Inc. | SOI device with metal source/drain and method of fabrication |
-
2004
- 2004-06-21 JP JP2004182489A patent/JP2006005294A/ja active Pending
-
2005
- 2005-05-18 TW TW094116117A patent/TW200603404A/zh unknown
- 2005-06-15 KR KR1020050051237A patent/KR20060049216A/ko not_active Application Discontinuation
- 2005-06-20 CN CNA2005100773250A patent/CN1713399A/zh active Pending
- 2005-06-20 US US11/155,674 patent/US20060001111A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270773A (ja) * | 2007-03-23 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作成方法 |
US8168968B2 (en) | 2009-11-11 | 2012-05-01 | Samsung Mobile Display Co., Ltd. | Thin film transistor and organic light emitting display device using the same |
KR20150018395A (ko) * | 2013-08-09 | 2015-02-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2015057819A (ja) * | 2013-08-09 | 2015-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102304824B1 (ko) * | 2013-08-09 | 2021-09-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20060049216A (ko) | 2006-05-18 |
CN1713399A (zh) | 2005-12-28 |
TW200603404A (en) | 2006-01-16 |
US20060001111A1 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6371822B2 (ja) | 半導体チップ | |
US6861304B2 (en) | Semiconductor integrated circuit device and method of manufacturing thereof | |
US20060001111A1 (en) | Semiconductor device | |
US8487382B2 (en) | Device scheme of HKMG gate-last process | |
US7754593B2 (en) | Semiconductor device and manufacturing method therefor | |
TWI503979B (zh) | 包含一場效電晶體於一覆矽的絕緣層構造的半導體裝置 | |
US9269804B2 (en) | Gate recessed FDSOI transistor with sandwich of active and etch control layers | |
US20130328136A1 (en) | Structure and method for forming programmable high-k/metal gate memory device | |
US8912590B2 (en) | Semiconductor device including monos-type memory cell | |
JPWO2004112139A1 (ja) | 半導体装置とその製造方法 | |
KR20040022387A (ko) | 동적 문턱 전압 제어를 위한 폴리실리콘 후단-게이트절연체-상-실리콘 모스펫 | |
JP2000174283A (ja) | Soi構造の半導体装置 | |
US20070158743A1 (en) | Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners | |
KR100333168B1 (ko) | Soi 반도체장치 및 그 제조방법 | |
JP2007180402A (ja) | 半導体装置及びその製造方法 | |
US6166412A (en) | SOI device with double gate and method for fabricating the same | |
US8084826B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002231960A (ja) | Soimosfetの製造方法 | |
JP5141667B2 (ja) | 半導体装置とその製造方法 | |
JP2004006985A (ja) | 半導体装置の製造方法 | |
JP3479066B2 (ja) | Soi構造の半導体装置及びその製造方法 | |
JP2001196467A (ja) | 半導体集積回路装置及びその製造方法 | |
JP3963462B2 (ja) | 半導体装置の製造方法 | |
US9412848B1 (en) | Methods of forming a complex GAA FET device at advanced technology nodes | |
TW202329257A (zh) | 包含使用埋入絕緣層作為閘極介電層及溝槽隔離於源極和汲極中的電晶體的結構 |