CN1912739A - 曝光掩模以及使用其的半导体器件的制造方法 - Google Patents

曝光掩模以及使用其的半导体器件的制造方法 Download PDF

Info

Publication number
CN1912739A
CN1912739A CNA2006101148228A CN200610114822A CN1912739A CN 1912739 A CN1912739 A CN 1912739A CN A2006101148228 A CNA2006101148228 A CN A2006101148228A CN 200610114822 A CN200610114822 A CN 200610114822A CN 1912739 A CN1912739 A CN 1912739A
Authority
CN
China
Prior art keywords
area
film
resist pattern
exposed mask
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101148228A
Other languages
English (en)
Other versions
CN1912739B (zh
Inventor
大沼英人
永井雅晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1912739A publication Critical patent/CN1912739A/zh
Application granted granted Critical
Publication of CN1912739B publication Critical patent/CN1912739B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供能够均匀地形成半透射部分的光致抗蚀剂层的膜厚的曝光掩模，而且提供半导体器件的制造方法，其通过使用该曝光掩模来减少在制造TFT衬底时所需的光蚀刻步骤的数目(掩模数量)。本发明使用一种曝光掩模，其包括透射部分、遮光部分、以及反复重复形成线和间隔的具有光强度降低功能的半透射部分，其中，当曝光设备的分辨率为n、投影放大率为1/m(m≥1)时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和与n、m的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式。

Description

曝光掩模以及使用其的半导体器件的制造方法
技术领域
本发明涉及在光蚀刻步骤中使用的曝光掩模以及使用其的半导体器件的制造方法，该半导体器件具有由薄膜晶体管(下文中称作TFT)构成的电路。例如，本发明涉及安装有以液晶显示面板为代表的电光器件或具有有机发光元件的发光显示器件作为零件的电子器具的制造方法。
注意，在本说明书中，半导体器件是指能利用半导体特性而工作的所有器件，电光器件、半导体电路以及电子器具都是半导体器件。
背景技术
在制作具有薄膜晶体管(下文中称作TFT)的半导体器件时，为了形成由光致抗蚀剂构成的掩模，其前后需要多个步骤。例如，衬底清洗、抗蚀剂材料的涂敷、预烘干、曝光、显像以及后烘干等。
另外，所述由光致抗蚀剂构成的掩模需要在蚀刻处理或掺杂处理后被去除，在去除时也需多个步骤。例如，使用选自O2、H2O或CF4等的气体的灰化处理、利用各种药液的剥离处理、或者将所述灰化处理和使用药液的处理组合的剥离处理等。此时，使用药液的剥离处理需要药液处理、用纯水的冲洗处理、衬底干燥等的步骤。
因此，在使用由光致抗蚀剂构成的掩模时，有增加了半导体器件的制造步骤数目的问题。为了缩短处理期间以及降低成本，需要减少光蚀刻步骤的数目，即减少光蚀刻步骤所使用的掩模数量。
作为减少掩模数量的方法，已有使用曝光掩模的曝光方法的提案，其中，该曝光掩模包括可透过曝光光线的透光性衬底、形成在透光性衬底上的由铬等组成的遮光部分、以预定的线宽反复重复形成由遮光材料组成的线或间隔的具有光强度降低功能的半透射部分。具有由线和间隔形成的半透射部分的曝光掩模也称作灰色调曝光掩模，使用该曝光掩模的曝光也称作灰色调曝光。通过使用该曝光掩模，可以将一个光致抗蚀剂层显像为具有至少两个不同膜厚。而且，通过使该光致抗蚀剂灰化的同时蚀刻被蚀刻层，可以以一次光蚀刻步骤将两层被蚀刻层分别形成为不同的图案。通过这样，能够省略一次光蚀刻步骤，即减少一张掩模(例如，参照专利文件1)。
当使用例如投影放大率为等倍的曝光设备时，在上述具有半透射部分的曝光掩模中，半透射部分的线和间隔的宽度分别形成为比曝光设备的分辨率(分辨极限)窄。因此，由于线和间隔在衬底上不被分辨而变得模糊，所以经过半透射部分的曝光光线在半透射部分的几乎整个表面上具有几乎均匀的光量作为在衬底上的曝光量。其结果是，可以在半透射部分上将光致抗蚀剂层的膜厚形成得很薄。
专利文件1日本专利申请公开2002-151523号
然而，当曝光设备具有高分辨率的情况下，即使线和间隔形成为比分辨率窄，有时也不能将光致抗蚀剂层的膜厚形成得很薄，或者即使能够形成膜厚薄的光致抗蚀剂层，有时也不能厚度均匀地形成该光致抗蚀剂层。
图13示出了这种情况的例子。图13A示意性地示出曝光掩模的截面图，图13B示出通过使用该曝光掩模进行曝光及显像而获得的光致抗蚀剂层的截面照片。图13A的曝光掩模的位置与图13B的光致抗蚀剂层的截面照片的位置是大致相对应的。所使用的曝光设备的投影放大率为等倍、分辨率为1.5μm。如图13A所示，即使使用线和间隔形成为比分辨率窄的曝光掩模的情况下，有时也不能形成具有膜厚薄的区域并且该膜厚薄的区域中的膜厚很均匀的光致抗蚀剂层。在图13A的曝光掩模中，其线和间隔的宽度被设定为线宽1.0μm、间隔宽0.5μm的区域中，光致抗蚀剂层的膜厚不能较薄地形成，而形成为大致与遮光部分相同的厚度厚的膜厚。此外，当在遮光部分的侧边部分上提供线宽和间隔宽都是0.5μm的半透射部分时，不能形成膜厚薄的光致抗蚀剂层，而变为膜厚随着从遮光部分向透光部分而减少的锥形形状。
发明内容
由此，本发明的目的是提高具有TFT的半导体器件的生产率或减少其成本。本发明提供一种曝光掩模，其可以形成具有膜厚薄的区域的光致抗蚀剂层，并且即使在该膜厚薄的区域中也可以形成均匀的膜厚。本发明还提供半导体器件的制造方法，其通过使用该曝光掩模来减少在制造TFT衬底时所需的光蚀刻步骤的数目(掩模数量)。
为了解决上述问题，本发明的特征在于，使用一种曝光掩模，其包括透射部分、遮光部分、以及反复重复形成线和间隔的具有光强度降低功能的半透射部分，其中，在以曝光设备的分辨率为n、投影放大率为1/m(m≥1)时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和与n、m的关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式。
优选的是，本发明的特征是使用如下曝光掩模：L和S的总和与n、m之间的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式。
优选使用n、m、L之间的关系满足L＜(2n/3)×m的曝光掩模。
例如，在曝光设备的分辨率n为1.5μm、投影放大率1/m为等倍(m＝1)的情况下，半透射部分的线宽L优选满足L＜1.0μm。
曝光掩模也称作光掩模或中间掩模。曝光设备可以采用投影型曝光设备。可以采用投影放大率为等倍的曝光设备，也可以采用投影放大率(缩减放大率)为1/m倍的缩小投影型曝光设备。
分辨率n示出了在被曝光表面上的分辨极限的尺寸，而线宽L和间隔宽S示出了在曝光掩模上的分辨极限的尺寸。因此，在使用投影放大率为等倍的曝光设备时，可以简单地比较分辨率n与L、S之间的大小关系，但在使用投影放大率(缩减放大率)为1/m倍的缩小投影型曝光设备时，不能简单地比较分辨率n与L、S之间的大小关系。在此情况下，通过分辨率n乘以投影放大率(缩减放大率)1/m的倒数m，即使在缩小投影型曝光设备上也可以比较分辨率n与L、S之间的大小关系。在上述条件式中分辨率n乘以投影放大率(缩减放大率)的倒数m(m≥1)是因为这样的缘故。在使用投影放大率为等倍的曝光设备时，投影放大率1/m的倒数m是1。
另外，本发明的特征在于，通过使用上述曝光掩模来形成抗蚀剂图案，该抗蚀剂图案具有膜厚厚的第一区域和在该第一区域的侧边部分的比该第一区域膜厚薄的第二区域，然后，使用所述抗蚀剂图案选择性地蚀刻被蚀刻膜。
上述曝光掩模的半透射部分可以采用反复重复将线和间隔配置为条纹状(条状、狭缝状)的形状。另外，可以采用周期性地将由遮光材料构成的矩形图案配置为方格状或几何状的形状。此外，只要具有一定宽度就可以使用其它的图案。而且，构成半透射部分的线由遮光材料组成，并可以使用与遮光部分相同的遮光材料来设置。
特别有效的是，将满足上述关系的曝光掩模使用于其半透射部分配置在遮光部分的侧边部分上的曝光掩模中。
另外，本发明的半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有半透射部分的曝光掩模，在所述导电膜上形成抗蚀剂图案，该抗蚀剂图案具有膜厚厚的第一区域和在该第一区域的侧边部分的比该第一区域膜厚薄的第二区域；
使用所述抗蚀剂图案蚀刻所述导电膜，以形成栅电极，该栅电极具有膜厚厚的第一区域和在该第一区域的侧边部分的比该第一区域膜厚薄的第二区域；
用所述栅电极作为掩模将杂质元素添加到所述半导体层，以在所述栅电极的外侧形成源区域和漏区域，并且使该杂质元素经过所述栅电极的所述第二区域而在重叠于所述栅电极的第二区域的区域中形成第一杂质区域和第二杂质区域，
其中，通过使用曝光掩模来形成所述抗蚀剂图案，该曝光掩模在以曝光设备的分辨率为n、投影放大率为1/m(m≥1)时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和满足(n/3)×m≤L+S≤(3n/2)×m的条件式。
优选的是，本发明的特征是使用如下曝光掩模：L和S的总和与n、m之间的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式。
优选的是，使用n、m、L之间的关系满足L＜(2n/3)×m的曝光掩模。
例如，在曝光设备的分辨率n为1.5μm、投影放大率1/m为等倍(m＝1)的情况下，半透射部分的线宽L优选满足L＜1.0μm。
上述第一杂质区域以及第二杂质区域的特征是含有比源区域以及漏区域更低浓度的n型或p型杂质元素。
图12示出了使用实际上满足上述关系的曝光掩模进行曝光和显像的实例。图12A示意性地示出曝光掩模的截面图，图12B示出通过使用该曝光掩模进行曝光及显像而获得的光致抗蚀剂层的截面照片。图12A的曝光掩模的位置与图12B的光致抗蚀剂层的截面照片的位置是大致相对应的。所使用的曝光设备的投影放大率为等倍、分辨率为1.5μm。在图12A的曝光掩模中，其线和间隔的宽度被设定为线宽0.5μm、间隔宽1.0μm，线和间隔都满足上述关系。通过使用该曝光掩模进行曝光和显像，可以形成如图12B所示那样的具有膜厚薄的区域且在该膜度薄的区域中的膜厚几乎均匀的光致抗蚀剂层。
通过使用具有满足上述关系的半透射部分的曝光掩模进行曝光，在被曝光表面上经过半透射部分的曝光光线的曝光量在半透射部分被大致均匀化，从而可以将半透射部分的光致抗蚀剂层的膜厚形成得很薄而均匀。通过使用该光致抗蚀剂层的膜厚薄的部分，可以蚀刻被蚀刻层。光致抗蚀剂层的膜厚薄的部分能够比膜厚厚的部分更薄地形成被蚀刻层的膜厚。光致抗蚀剂层的膜厚薄的部分能够将被蚀刻层的图案形成为与膜厚厚的部分不同的形状。而且，通过利用该抗蚀剂图案，可以高精密度地形成具有所希望的图案的栅电极、其他电极以及布线等。当使用该曝光掩模形成栅电极且该栅电极具有膜厚厚的第一区域和在该第一区域的侧边部分的比该第一区域膜厚薄的第二区域的情况下，通过使用栅电极作为在离子掺杂时的掩模，可以以自对准方式将与栅电极重叠的低浓度杂质区域(LOV区域)形成在沟道形成区域的两侧或一侧上。
如此，通过以自对准方式制作包括具有与栅电极重叠的低浓度杂质区域(LOV区域)的TFT(GOLD结构：Gate-drain overlapped LDD)的半导体器件，可以减少掩模数量，并且不需精密地定位而制作GOLD结构。通过这样，可以省略多个步骤，例如，衬底清洗、抗蚀剂材料的涂敷、预烘干、曝光、显像以及后烘干等，从而能够缩短处理时间。而且，可以降低制造成本，并可以提高产品的成品率。
通过使用具有满足上述关系的半透射部分的曝光掩模，可以以自对准方式形成LOV区域，而且其长度(沟道长度方向的长度)没有限制，所以能够充分确保其长度。另外，也可以使沟道形成区域的两侧的LOV区域具有互相不同的长度。
附图说明
图1A至1D是曝光掩模的俯视图以及表示光强度分布的图(实施方式1)；
图2A至2D是表示半导体器件的制作步骤的截面图(实施方式2)；
图3A至3F是表示半导体器件的制作步骤的截面图(实施方式3)；
图4A至4C是表示半导体器件的制作步骤的截面图(实施方式4)；
图5是发光器件的截面图(实施方式5)；
图6是像素部分的俯视图(实施方式5)；
图7是表示像素部分的等效电路的图(实施方式5)；
图8A至8C是发光器件的截面图(实施方式6)；
图9A和9B是表示模块的实例的图(实施方式7)；
图10A至10E是表示电子器具的实例的图(实施方式8)；
图11是表示电子器具的实例的图(实施方式8)；
图12A和12B是曝光掩模的截面图以及光致抗蚀剂层的截面照片；
图13A和13B是曝光掩模的截面图以及光致抗蚀剂层的截面照片；
图14A至14C是曝光掩模的截面图、抗蚀剂图案的截面照片以及从倾斜方向观察导电叠层图案的照片。
具体实施方式
以下将参考附图具体描述本发明的实施方式。应该明白本发明不限于下列实施方式，并且在不背离本发明宗旨的情况下可作各种更改。
实施方式1
本实施方式中，将用图1说明具有由线和间隔或矩形图案和间隔形成的半透射部分的曝光掩模。
图1A至1C示出了曝光掩模的俯视图的具体实例。此外，图1D示出了在使用曝光掩模时的光强度分布的例子。图1A至1C所示的曝光掩模包括遮光部分P、半透射部分Q、透射部分R。图1A所示的曝光掩模的半透射部分Q上反复重复将线203和间隔204配置为条纹状(条状、狭缝状)，该线203和间隔204沿与遮光部分P的端部202平行方向配置。在此使用如下曝光掩模：在上述半透射部分中，当由遮光材料构成的线203的宽度为L、遮光材料之间的间隔204的宽度为S时，L和S的总和、曝光设备的分辨率n以及投影放大率1/m(m≥1)之间的关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式。优选使用L和S的总和与n、m之间的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式的曝光掩模。线203由遮光材料构成，并可以使用与遮光部分P相同的材料来形成。这里，线203被形成为矩形，但不局限于此。只要具有一定宽度就可以。例如，可以采用具有圆角的形状。
通过使用满足上述关系的曝光掩模，经过半透射部分的曝光光线在半透射部分上具有大致均匀的光量作为在被曝光表面上的曝光量，因此，可以在半透射部分的曝光部分上将光致抗蚀剂层的膜厚形成得很薄且均匀，从而可以高精密度地获取所希望的图案。
图1B表示另外的例子，其中曝光掩模的半透射部分Q设有条纹形的线207和间隔208，该线207和间隔208沿与遮光部分P的端部206垂直的方向配置。此处使用如下曝光掩模：半透射部分的线207的宽度L、间隔208的宽度S、以及曝光设备的分辨率n、投影放大率1/m(m≥1)之间的关系满足与图1A相同的上述条件。亦即，使用L和S的总和、曝光设备的分辨率n以及投影放大率1/m(m≥1)之间的关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式的曝光掩模。优选使用L和S的总和与n、m之间的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式的曝光掩模。此外，可以使遮光部分P的端部206与半透射部分Q的线207的端部相连接，也可以如图中所示那样具有间隔T地配置。间隔T只要小于曝光设备的分辨率n乘以投影放大率的倒数m的(n×m)即可。除了线和间隔的布置以外，可以采用与图1A同样的结构(材料、形状等)。
作为在半透射部分Q上的线和间隔的方向，可以采用图1A、1B中的任何一个方向。此外，可以将图1A和1B组合使用。另外，半透射部分Q的线和间隔的方向可以配置为图1A和1B的中间方向，即与遮光部分P的端部倾斜的方向。在此情况下，除了线和间隔的布置以外，可以采用与图1A同样的结构(材料、形状等)。
另外，半透射部分Q可以使用如图1A、1B所示，以条纹形配置线和间隔的图案，也可以使用其他图案。例如，可以采用如图1C那样周期性地将由遮光材料构成的矩形图案212配置为方格状或几何状的形状。在图1C中，矩形图案212的短边方向的宽度L相当于线宽L。而且，沿上述短边方向的间隔213的宽度S相当于间隔宽S。此处使用如下曝光掩模：矩形图案212的宽度L和间隔213的宽度S的总和、曝光设备的分辨率n、以及投影放大率1/m(m≥1)之间的关系满足与图1A相同的上述条件。亦即，使用L和S的总和、曝光设备的分辨率n以及投影放大率1/m(m≥1)之间的关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式的曝光掩模。优选使用L和S的总和与n、m之间的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式的曝光掩模。矩形图案212由遮光材料构成，可以使用与遮光部分P相同的材料来形成。
另外，半透射部分的线和间隔(或矩形图案和间隔)可以如图1A至1C周期性地配置，还可以非周期性地配置。当非周期性地配置时，只要相邻的线和间隔(或矩形图案和间隔)满足上述条件即可。
通过在满足上述条件的范围内调节线和间隔(或矩形图案和间隔)的宽度，可以改变实际上的曝光量，从而可以调节在显像后的被曝光致抗蚀剂的膜厚。
注意，由于该光刻步骤中所使用的抗蚀剂难以采用负性抗蚀剂，所以该曝光掩模的图案以正性抗蚀剂为前提。曝光设备可以采用投影型曝光设备。对于投影放大率，可以使用等倍的曝光设备，也可以使用投影放大率为1/m倍的缩小投影型曝光设备。
当对图1A至1C所示的曝光掩模照射曝光光线时，遮光部分P的光强度大约为0，透光部分R的光强度大约为100％。另一方面，半透射部分的光强度可以设定为10至70％的范围内，在图1D中的光强度分布214示出了其代表性的光强度分布的例子。通过调节线宽L以及间隔宽S(或矩形图案的短边方向的宽度L以及该短边方向的间隔S)，可以调节在曝光掩模中的半透射部分Q的光强度。
另外，图1A至1C所示的曝光掩模优选在曝光设备的分辨率n、投影放大率1/m(m≥1)以及线宽L(或矩形图案的短边方向的宽度L)之间的关系满足L＜(2n/3)×m。
特别有效的是，将满足上述关系的曝光掩模使用于其半透射部分Q配置在遮光部分P的侧边部分上的曝光掩模，即在遮光部分P和透射部分R之间设置有半透射部分Q的曝光掩模中。
实施方式2
本实施方式表示使用实施方式1所示的曝光掩模形成TFT的栅电极图案，并使用该栅电极作为在离子掺杂时的掩模，且以自对准方式在沟道形成区域的两侧形成低浓度杂质区域的步骤。
首先，在具有绝缘表面的衬底101上形成第一绝缘膜(基底绝缘膜)102。作为具有绝缘表面的衬底101，可以使用例如玻璃衬底、晶体玻璃衬底或塑料衬底的透光衬底。当将后面形成的薄膜晶体管适用于顶面发射型(上面发射型)发光显示器件时或当适用于反射型液晶显示器件时，可以使用陶瓷衬底、半导体衬底、金属衬底等。
作为第一绝缘膜102，使用例如氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层绝缘膜。接着，在第一绝缘膜102上形成半导体层103。
通过已知的方法(溅射法、LPCVD法、或等离子体CVD法等)形成具有非晶体结构的半导体膜，通过加热处理形成被结晶化的晶体半导体膜，在该晶体半导体膜上形成抗蚀剂膜，然后，使用通过曝光和显像而获得的第一抗蚀剂掩模并将晶体半导体膜形成为所希望的形状，来形成半导体层103。
形成该半导体层103，使其具有25nm至80nm(优选为30nm至70nm)的厚度。晶体半导体膜的材料没有限制，但是，优选使用硅或硅锗(SiGe)合金等来形成该晶体半导体膜。
通过使用加热炉、激光照射、或代替激光照射的从灯发出的光的照射(此后称作灯退火)、或者它们的组合可以进行上述加热处理。
另外，也可以通过在掺杂镍等催化剂之后进行上述加热处理的热晶化法来形成晶体半导体膜。注意，当通过利用镍等催化剂的热晶化法进行结晶化来获得晶体半导体膜时，优选在结晶化后执行吸除处理以去除镍等催化剂。
此外，在采用激光结晶化法来制作晶体半导体膜的情况下，可以使用连续振荡(CW：continuous-wave)型的激光束(CW激光束)或者脉冲振荡型的激光束(脉冲激光束)。此处，作为激光束可以采用由如下的一种或多种激光器振荡的激光束，即气体激光器诸如Ar激光器、Kr激光器、受激准分子激光器等；将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：蓝宝石激光器；铜蒸气激光器；和金蒸气激光器。通过照射这种激光束的基波或者它们的基波的二次到四次谐波，可以获得大粒度尺寸的晶体。例如，可以采用Nd：YVO4激光器(基波：1064nm)的二次谐波(532nm)或者三次谐波(355nm)。该激光束可以以CW发射，也可以以脉冲振荡发射。当以CW发射时，需要大约0.01至100MW/cm2(优选0.1至10MW/cm2)的激光能量密度。而且，以大约10至2000cm/sec的扫描速度来照射激光。
注意，将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、Ar离子激光器、或Ti：蓝宝石激光器可以使激光束进行连续振荡，而且，通过Q开关动作或模式锁定等可以以10MHz或更高的振荡频率使激光束进行脉冲振荡。当使用10MHz或更高的振荡频率来使激光束振荡时，在用激光束熔化半导体膜之后并在凝固半导体膜之前向半导体膜发射下一个脉冲。因此，由于固相和液相之间的界面可以在半导体膜中连续地移动，这不同于使用振荡频率低的脉冲激光的情况，所以可以获得沿扫描方向连续生长的晶粒。
当使用陶瓷(多晶体)作为介质时，可以以短时间和低成本形成任何形状的介质。当采用单晶体时，通常使用直径为几mm、长度为几十mm的圆柱形的介质，但是，当采用陶瓷时可以形成更大的介质。
由于在直接有助于发光的介质中的Nd、Yb等掺杂物的浓度，在单晶体中也好在多晶体中也好不能被大幅度地更改，因此，通过增加浓度而提高激光输出就有一定的界限。然而，在用陶瓷的情况下，因为与单晶体相比，可以显著增大介质的尺寸，所以可以期待大幅度地提高输出。
而且，在用陶瓷的情况下，可以容易地形成平行六面体形状或长方体形状的介质。当使用这样形状的介质使振荡光在介质内部以之字型前进时，可以增加振荡光路的距离。因此，增加幅度变大，使以大输出进行振荡成为可能。另外，由于从这样形状的介质射放的激光束在射放时的截面形状是四角形状，所以与圆形状的光束相比有利于将其整形为线状光束。通过利用光学系统整形这样被射放的激光束，可以容易地获取短边长度为1mm以下(包括1mm)、长边长度为几mm到几m的线状光束。另外，通过将激发光均匀地照射在介质上，线状光束沿着长边方向具有均匀能量分布。
通过将上述线状激光照射在半导体膜上，可以对整个半导体膜表面更均匀地进行退火。当需要对到线状光束的两端上均匀地进行退火时，需要采用在光束的两端布置狭缝(slit)以遮断能量的衰变部分等的方法。
当使用根据上述步骤而得到的具有均匀强度的线状光束对半导体膜进行退火并使用该半导体膜制造电子器具时，该电子器具的特性良好且均匀。
接着，如果有必要，将微量的杂质元素(硼或磷)掺杂到半导体层中，以便控制TFT的阈值。这里采用离子掺杂方法，在该方法中，将乙硼烷(B2H6)激发成等离子体，并使之没有质量分离。
接下来，在去除第一抗蚀剂掩模之后，在使用包含氢氟酸的蚀刻剂来去除半导体层表面的氧化膜的同时，清洗半导体层的表面，接着，形成覆盖半导体层的第二绝缘膜(栅绝缘膜)104。通过采用等离子体CVD法、溅射法或热氧化法形成1nm-200nm厚，优选为70nm-120nm厚的第二绝缘膜104。作为第二绝缘膜104，形成由氧化硅膜、氮化硅膜或氧氮化硅膜等的绝缘膜构成的膜。在此，采用等离子体CVD法来形成115nm厚的氧氮化硅膜(成分比为Si＝32％、O＝59％、N＝7％、H＝2％)。
另外，在形成衬底、用作基底膜的绝缘层、半导体层、栅绝缘层、或层间绝缘层等之后，也可以通过等离子体处理进行氧化或氮化处理来使所述衬底、用作基底膜的绝缘层、半导体层、栅绝缘层、层间绝缘层的表面氧化或氮化。当采用等离子体处理对半导体层或绝缘层进行氧化或氮化时，可以改变该半导体层和绝缘层的表面特性，获取与由CVD法或溅射法而形成的绝缘膜相比具有更精密结构的绝缘膜。因此，能够抑制针孔等的缺陷而提高半导体器件的特性等。此外，也可以对栅电极层、源电极层、漏电极层和布线层等进行上述等离子体处理，通过进行氮化或氧化处理可以形成氮化膜或氧化膜。
注意，当采用等离子体处理对薄膜进行氧化时，在氧气气氛中(例如氧(O2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、或氧和氢(H2)和稀有气体的气氛中、或一氧化二氮和稀有气体的气氛中)进行等离子体处理。另一方面，当采用等离子体处理对薄膜进行氮化时，在氮气气氛中(例如氮(N2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、或氮和氢和稀有气体的气氛中、或NH3和稀有气体的气氛中)进行等离子体处理。作为稀有气体，例如可以使用Ar。另外，也可以使用Ar和Kr的混合气体。因此，由等离子体处理来形成的绝缘膜含有等离子体处理时所用的稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)，即，当使用Ar时，在绝缘膜中含有Ar。
另外，当对于第二绝缘膜104进行等离子体处理时，在上述气体的气氛中，并在电子密度为1×1011cm-3或更高、等离子体的电子温度为1.5eV或更低的条件下进行等离子体处理。更具体地说，在电子密度为1×1011cm-3或更高到1×1013cm-3或更小、等离子体的电子温度为0.5eV或更高到1.5eV或更小的条件下进行等离子体处理。由于等离子体的电子密度高，并且形成在衬底上的被处理物(这里，用作栅绝缘层的第二绝缘膜104)附近的电子温度低，所以可以防止被处理物受到等离子体带来的损伤。另外，由于等离子体的电子密度为高密度，1×1011cm-3或更高，所以，通过采用等离子体处理对被照射物进行氧化或氮化而形成的氧化膜或氮化膜与通过CVD法或溅射法等而形成的薄膜相比具有更优良的膜厚等的均匀性，并且可以形成具有精密结构的薄膜。另外，由于等离子体的电子温度为1.5eV或更低的低温度，所以与通常的等离子体处理和热氧化法相比，可以在更低温度下进行氧化或氮化处理。例如，在比玻璃衬底的变形点低100度(含100度)以上的温度下进行等离子体处理也可以充分地进行氧化或氮化处理。注意，作为用于产生等离子体的频率，可以采用微波(2.45GHz)等的高频率。注意，在没有特别说明时，采用上述条件来进行等离子体处理。
然后，形成第一导电层105a和第二导电层106a的叠层。此外，该叠层不局限于第一导电层和第二导电层的两层结构，也可以采用三层或更多层结构。
通过使用钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、钼(Mo)等的高熔点金属或以高熔点金属作为主要成分的合金或化合物形成20nm-50nm厚的第一导电层。而且，通过使用钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、钼(Mo)等的高熔点金属或以高熔点金属作为主要成分的合金或化合物形成300nm-600nm厚的第二导电层。
在此，作为第一导电层和第二导电层的两层分别使用不同的导电材料，以便在后面进行的蚀刻步骤中获取蚀刻速率差。作为第一导电层使用TaN，作为第二导电层使用钨膜。
接着，在整个第二导电层106a上涂敷抗蚀剂膜后，使用图2A所示的曝光掩模进行曝光。这里，涂敷1.5μm厚的抗蚀剂膜，并使用分辨率为1.5μm、投影放大率为等倍的曝光设备。在进行曝光时使用i线(波长365nm)作为光线，并将曝光能量设定为20至140mJ/cm2的范围内。另外，不局限于i线，也可以将i线、g线(波长436nm)和h线(波长405nm)混合的光用于曝光处理。
在图2A中，曝光掩模在可透过曝光光线的透光衬底400上设有由Cr等金属膜构成的遮光部分401和以预定的线宽反复形成线及间隔的具有光强度降低功能的半透射部分402。在此使用如下曝光掩模：在半透射部分中，当遮光材料的线宽为L、遮光材料之间的间隔宽为S时，L和S的总和、曝光设备的分辨率n以及投影放大率1/m(m≥1)之间的关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式。优选使用L和S的总和与n、m之间的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式的曝光掩模。
例如，可以采用分辨率为1.5μm、投影放大率为等倍的曝光设备，而使用半透射部分的线宽L为0.5μm、半透射部分的间隔宽S为1.0μm的曝光掩模。
当使用图2A所示的曝光掩模来对抗蚀剂膜曝光时，在抗蚀剂膜中形成非曝光区域403a和曝光区域403b。当进行曝光时，由于曝光光线返回遮光部分401并透过半透射部分402，形成图2A所示的曝光区域403b。
而且，当进行显像处理会除去曝光区域403b，如图2B所示那样，可以在第二导电层106a上形成抗蚀剂图案107a，其包括膜厚厚的区域和在其侧边的比该区域膜厚薄的区域。在抗蚀剂图案107a中，通过调节曝光能量可以调整膜厚薄的区域的抗蚀剂膜的厚度。通过使用图2A所示的曝光掩模，即使在抗蚀剂膜的膜厚薄的区域中也可以形成均匀的膜厚。
然后，用干式蚀刻对第二导电层106a和第一导电层105a进行蚀刻。对抗蚀剂图案107a灰化的同时进行该干式蚀刻。作为蚀刻气体，采用CF4、SF6、Cl2、O2。为了提高蚀刻速率，采用ECR(电子回旋共振，Electron Cyclotron Resonance)或ICP(感应耦合等离子体，Inductively Coupled Plasma)等使用高密度等离子体源的干式蚀刻设备。注意，根据蚀刻条件，第二绝缘膜104可能也被蚀刻，而其一部分膜厚变薄。
注意，在此表示了使用ICP型蚀刻设备的实例，但不局限于此。例如，可以使用平行平板式蚀刻设备、磁控管型蚀刻设备、ECR型蚀刻设备、螺旋型蚀刻设备。另外，不局限于干式蚀刻法，可以采用湿式蚀刻法。另外，也可以组合使用干式蚀刻法和湿式蚀刻法。
这样，如图2C所示，在第二绝缘膜104上形成由第一导电层105b和第二导电层106b构成的导电叠层图案。用蚀刻处理露出第一导电层105b的两边侧壁，而且露出不与第二导电层106b重叠的区域。另外，可以使第一导电层105b的两边侧壁成为锥形。此外，也可以使第二导电层106b的两边侧壁成为锥形。
然后，在去除抗蚀剂图案107b之后，对半导体层103掺杂一导电型杂质。此处，将磷(或As)用作一导电型杂质的离子，而制作n沟道型TFT。如此，不需要形成侧壁(side wall)，就可以用导电叠层图案以自对准方式形成LDD区域和源区域以及漏区域。
当进行掺杂处理以在栅电极外侧形成源区域和漏区域时，可以用导电叠层图案作为掩模，并且将一导电型杂质的离子掺杂到半导体层103中，以形成高浓度的一导电型杂质区域110、111。在形成源区域和漏区域时，以50kV至100kV的加速电压作为掺杂条件。高浓度的一导电型杂质区域110、111中的杂质浓度设定为1×1019至5×1021/cm3(用SIMS测定的峰值)。
另外，当进行掺杂处理以形成和栅电极重叠的LDD区域时，可以将一导电型杂质的离子经过不与第二导电层重叠的区域中的第一导电层105b而掺杂到半导体层103中，以形成低浓度的一导电型杂质区域109a、109b。这种情况下，根据第二绝缘层和第一导电层的膜厚，需要以60kV至100kV的加速电压作为掺杂条件。考虑到存在LDD区域，低浓度一导电型杂质区域109a、109b中的杂质浓度设定为1×1017至5×1019/cm3(用SIMS测定的峰值)。
注意，掺杂处理的顺序没有特别的限制，可以首先进行用于形成源区域和漏区域的掺杂处理，然后进行用于形成LDD区域的掺杂处理。另外，还可以首先进行用于形成LDD区域的掺杂处理，然后进行用于形成源区域和漏区域的掺杂处理。
此外，这里表示了由两次掺杂处理形成具有不同浓度的杂质区域的例子，但是，可以通过调节处理条件，由一次掺杂处理形成具有不同浓度的杂质区域。
另外，这里表示了在掺杂处理之前去除抗蚀剂图案的例子，但是，也可以在掺杂处理之后去除抗蚀剂图案。当留下抗蚀剂图案来进行掺杂处理时，可以用抗蚀剂图案保护第二导电层的表面同时进行掺杂处理。
注意，在上述掺杂处理时，位置与第二导电层重叠的半导体层成为不添加一导电型杂质离子的区域，且用作后面形成的TFT的沟道形成区域。
此外，导电叠层图案(第一导电层105b和第二导电层106b)的交叉于半导体层103的部分成为栅电极。另外，与栅电极重叠的低浓度杂质区域109a、109b称作LOV区域。用第一导电层105b的不与第二导电层106b重叠的区域来形成Lov区域。按包含TFT的电路的种类和用途，确定需要的Lov区域长度，根据该长度设定曝光掩模和蚀刻条件。
然后，用氮氧化硅形成第三绝缘膜112。接着，对于添加在半导体层中的杂质元素进行激活和氢化。
接下来，用具有透光性的无机材料(氧化硅、氮化硅、氧氮化硅等)或介电常数低的有机化合物材料(光敏性或非光敏性的有机树脂材料，例如聚酰亚胺或聚苯并恶唑)来形成第四绝缘膜113。另外，也可以用具有硅氧烷的材料来形成第四绝缘膜。注意，硅氧烷是由硅(Si)和氧(O)的键形成其骨架结构的材料。其中，使用至少包含氢的有机基(诸如烷基或芳烃)作为取代基。氟基也可以用作取代基。或者，至少含氢的有机基和氟基也可以用作取代基。
然后，通过第三光掩模形成由抗蚀剂组成的掩模，且通过选择性蚀刻用作层间绝缘膜的第三绝缘膜112和第四绝缘膜113以及用作栅绝缘膜的第二绝缘膜104形成接触孔。此后，去除由抗蚀剂形成的掩模。
随后，在用溅射法在第四绝缘膜113上形成金属叠层膜后，通过第四光掩模形成由抗蚀剂形成的掩模，且通过选择性蚀刻金属叠层膜形成接触到半导体层的源电极114或漏电极115。
此外，也可以在形成TFT的源电极114或漏电极115的同时将连接电极(电连接多个TFT之间的电极)和端子电极(用于和外部电源连接的电极)形成在第四绝缘膜113上。然后，去除由抗蚀剂形成的掩模。另外，该金属叠层膜是具有100nm厚的Ti膜、含有微量Si的具有350nm厚的Al膜和具有100nm厚的Ti膜的三层叠层。优选的是，在同一金属溅射装置中连续形成金属叠层膜。
根据上述步骤，完成如图2D所示的在沟道形成区域的两侧上提供有低浓度杂质区域109a、109b的顶栅型TFT。
如上所述，本实施方式通过采用具有如图2A所示那样的半透射部分的曝光掩模来进行曝光，形成其半透射部分的光致抗蚀剂层的膜厚很薄且该膜厚均匀的抗蚀剂图案107a，并使用该抗蚀剂图案来获得栅电极。而且，通过使用该栅电极作为在离子掺杂时的掩模，以自对准方式将与栅电极重叠的低浓度杂质区域形成在沟道形成区域的两侧上。
如此，通过以自对准方式制作包括具有与栅电极重叠的低浓度杂质区域(LOV区域)的TFT(GOLD结构：Gate-drain overlapped LDD)的半导体器件，可以减少掩模数量，并且不需精密地定位而制作GOLD结构。通过这样，可以省略多个步骤，例如，衬底清洗、抗蚀剂材料的涂敷、预烘干、曝光、显像以及后烘干等，从而能够缩短处理时间。而且，可以降低制造成本，并可以提高产品的成品率。
在本实施方式中，通过形成LOV区域，可以抑制热载流子的产生，而防止半导体元件的退化。该LOV区域可以以自对准方式形成，而且其长度(沟道长度方向的长度)没有限制，所以能够确保其长度。另外，也可以使沟道形成区域的两侧的LOV区域具有互相不同的长度。
另外，在半导体器件中包括各种各样的电路，该电路可适合于有效地防热载流子的具有LOV区域的GOLD结构，或适合于具有截止电流值小的Loff区域(不与栅电极重叠的低浓度杂质区域)的结构，或适合于没有低浓度杂质区域而只具有源区域和漏区域的结构。在本实施方式中，也可以在同一衬底上按照各个电路分别形成GOLD结构或其他结构。
在本实施方式中，通过使用如图2A所示那样的具有半透射部分的曝光掩模来形成栅电极的例子，其中该栅电极包括膜厚厚的第一区域以及在第一区域的侧边部分上的比第一区域膜厚薄的第二区域。但是，不局限于栅电极，在有必要的情况下，可以通过使用如图2A所示那样的具有半透射部分的曝光掩模来形成包括膜厚厚的区域以及在该区域的侧边部分上的膜厚薄的区域的电极或布线等。
本实施方式中，用n沟道型TFT进行了说明，但是，也可以通过用p型杂质元素(以硼等为代表的属于周期表13族的杂质元素)代替n型杂质元素(以磷和砷等为代表的属于周期表15族的杂质元素)来形成p沟道型TFT。
此外，可以在同一衬底上形成n沟道型TFT和p沟道型TFT，而且可以通过互补性地组合这些TFT来构成CMOS电路。CMOS电路是指包括至少一个n沟道型TFT和一个p沟道型TFT的电路(反相器电路、NAND电路、AND电路、NOR电路、OR电路、移位寄存器电路、取样电路、D/A转换器电路、A/D转换器电路、锁存电路、缓冲器电路等)。而且，通过组合这样的CMOS电路，可以在衬底上形成存储元件诸如SRAM和DRAM等或其他元件。另外，也可以集成各种各样的元件和电路而在衬底上形成CPU。
此外，只通过变更曝光掩模，不需增加步骤数量就可以在同一衬底上形成具有上述结构(在沟道形成区域的两边上具有相同宽度的Lov区域的结构)的顶栅型TFT和在沟道形成区域的一侧上比另一侧上的Lov区域具有更大宽度的Lov区域的结构的顶栅型TFT的两者。
另外，在本实施方式中采用单栅极结构的顶栅型TFT进行了说明，但是，也可以形成具有多个沟道形成区域的多栅极结构的顶栅型TFT。另外，只通过变更曝光掩模，不需增加步骤数量亦可在同一衬底上形成单栅极结构的顶栅型TFT和多栅极结构的顶栅型TFT。
从而，不需增加步骤数量就可以在同一衬底上配置最佳结构的晶体管以形成各种各样的电路。
另外，本实施方式与实施方式1自由组合。
实施方式3
实施方式2所示的导电叠层图案的形成方法没有特别的限制，在此，用图3表示在蚀刻处理中几次改变蚀刻条件来形成导电叠层图案的例子。
首先，以和实施方式2同样的方式，在第二导电层306a上形成抗蚀剂图案307a。图3A相当于图2B。
此外，图3A的衬底301上形成有第一绝缘膜(基底绝缘膜)302、半导体层303、第二绝缘膜(栅绝缘膜)304，并在其上形成有第一导电层305a、第二导电层306a。
然后，在第一蚀刻条件下进行蚀刻，以形成如图3B所示的具有台阶形状的抗蚀剂图案307b和第二导电层306b。通过利用第一蚀刻条件，在第二导电层306b的一部分中形成锥形部分。
接着，连续在第一蚀刻条件下进行蚀刻，以获得图3C的状态。在此阶段，就形成了没有台阶的抗蚀剂图案307c。而且，在第二导电层306c的一部分中形成锥形部分，同时，将该层的膜厚减薄。
随后，连续在第一蚀刻条件下进行蚀刻，以获得图3D的状态。使抗蚀剂图案更小而成为抗蚀剂图案307d。而且，形成包括膜厚厚的第一区域以及在该第一区域两侧边部分的比该第一区域膜厚薄的第二区域的凸状第二导电层306d，以露出第一导电层305a的一部分。
然后，在第二蚀刻条件下使用凸状的第二导电层306d作为掩模进行蚀刻，以形成第一导电层305b。
然后，在第三蚀刻条件下进行各向异性蚀刻以形成第二导电层306e。该各向异性蚀刻中，第一导电层和第二导电层在蚀刻速率方面具有很大的差异是重要的，优选使用不同的导电材料作为第一导电层和第二导电层的材料。另外，通过调节第三蚀刻条件，可以防止第二绝缘膜因该各向异性蚀刻而部分变薄。
如此，通过多次改变蚀刻条件而形成导电叠层图案，可以抑制导电叠层图案的形状不均匀。
随后的步骤与实施方式2中的那些相同，因此，在此省略其详细描述。
另外，本实施方式可以与实施方式1或实施方式2自由组合。
实施方式4
在此，将用图4说明一个实例，其中，只通过变更曝光掩模，不需增加步骤数量就可以在同一衬底上形成包括上述结构(在沟道形成区域的两侧上具有宽度相同的Lov区域的结构)的顶栅型TFT、以及包括漏极侧比源极侧具有更大宽度的Lov区域的结构的顶栅型TFT。
在图4A中，在衬底500和绝缘层508上形成有半导体层502和半导体层503。栅绝缘层504、第一导电膜505、第二导电膜506被形成为覆盖半导体层502和半导体层503。而且，通过使用曝光掩模形成形状不相同的抗蚀剂图案529、抗蚀剂图案539、抗蚀剂图案549。
通过使用图4A所示的曝光掩模，可以形成上述抗蚀剂图案。与实施方式1或实施方式2同样，使用如下曝光掩模：在半透射部分中，当由遮光材料构成的线宽为L、遮光材料之间的间隔宽为S时，L和S的总和、曝光设备的分辨率n以及投影放大率1/m(m≥1)之间的关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式。优选使用L和S的总和与n、m之间的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式的曝光掩模。对于半透射部分的配置、材料、形状等，可以采用与实施方式1和实施方式2所示同样的结构。曝光设备可以采用投影型曝光设备。对于投影放大率，可以使用等倍的曝光设备，也可以使用投影放大率为1/m倍的缩小投影型曝光设备。
由在遮光部分551的两侧上设置有宽度相同的半透射部分552的掩模形成抗蚀剂图案529，由在遮光部分553的一侧上设置有宽度大的半透射部分554且在另一侧上设置有宽度窄的半透射部分554的曝光掩模形成抗蚀剂图案539，而且，由只设置有遮光部分555的曝光掩模形成抗蚀剂图案549。抗蚀剂图案529表示在其两侧上具有坡度小的台阶形状(图4A所示的截面中的左右对称的形状)，抗蚀剂图案539表示其突出部分位于从中央错开的部分的形状(图4A所示的截面中的左右不对称的形状)，而且，抗蚀剂图案549表示没有台阶和凹凸的形状(图4A所示的截面中的左右对称的形状)。
用抗蚀剂图案529、抗蚀剂图案539、以及抗蚀剂图案549通过蚀刻处理进行图案化，以形成第一栅电极层521、第二栅电极层522、第一栅电极层531、第二栅电极层532、第一布线层541和第二布线层542。
用第二栅电极层522和第二栅电极层532作为掩模，给半导体层502和半导体层503添加有一导电型的杂质元素，以形成低浓度杂质区域524a、低浓度杂质区域524b、低浓度杂质区域534a、低浓度杂质区域534b(参照图4B)。
而且，用第一栅电极层521、第二栅电极层522、第一栅电极层531和第二栅电极层532作为掩模，给半导体层502和半导体层503添加有一导电型的杂质元素，以形成高浓度杂质区域525a、高浓度杂质区域525b、高浓度杂质区域535a、高浓度杂质区域535b。
然后，去除抗蚀剂图案523、抗蚀剂图案533、抗蚀剂图案543。
如此，可以在同一衬底上形成第一TFT部分520、第二TFT部分530、布线部分540。在第一TFT部分520中形成在源极侧具有低浓度杂质区域526a且在漏极侧具有低浓度杂质区域526b的TFT。注意，低浓度杂质区域526a和低浓度杂质区域526b形成为具有相同的宽度。另外，在第二TFT部分530中制作在沟道形成区域的两侧上具有低浓度杂质区域536a、536b的TFT。注意，低浓度杂质区域536b的宽度大于低浓度杂质区域536a的宽度(参照图4C)。而且，在布线部分540中可以取得具有相同的端面位置的叠层，即，第一布线层541和第二布线层542的叠层。
而且，通过使用相同的抗蚀剂图案，可以形成和第二TFT部分530相同的结构，以在同一衬底上形成电容器和TFT。此时，还可以形成以栅绝缘层504作为电介质的电容器。
另外，本实施方式可以与实施方式1、实施方式2或实施方式3自由组合。
实施方式5
下面，本实施方式中将用图5和图6说明有源矩阵型发光器件的结构和其制造方法。
首先，在具有绝缘表面的衬底610上形成基底绝缘膜。在将衬底610一侧作为显示面而提取发光的情况下，透光性玻璃衬底或石英衬底可以用作衬底610。此外，可以使用具有能够承受处理温度的耐热性的透光性塑料衬底。在将相反于衬底610一侧的面作为显示面而抽取发光的情况下，除了使用上述的衬底之外，还可以使用表面上具有绝缘膜的硅衬底、金属衬底、或者不锈钢衬底。这里，使用玻璃衬底作为衬底610。注意，玻璃衬底的折射系数约是1.55。
作为基底绝缘膜611，形成由绝缘膜如氧化硅膜、氮化硅膜或氧氮化硅膜等构成的基底膜。虽然这里描述了使用单层结构作为基底膜的例子，但是也可以使用上述绝缘膜的两层或更多层的层叠结构。但是，在衬底的凹凸和来自衬底的杂质扩散不成问题的情况下，不需要特别形成基底绝缘膜。
然后，在基底绝缘膜上形成半导体层。在通过已知方法(溅射法、LPCVD法或等离子体CVD法等)形成具有非晶结构的半导体膜之后，进行已知的结晶处理(激光结晶化法、热结晶化法、或使用诸如镍的催化剂的热结晶化法等)以得到晶体半导体膜，并通过第一光掩模对该晶体半导体膜进行图案化以形成具有所需形状的半导体层。如果采用等离子体CVD法，可以在不与大气接触的情况下连续层叠基底绝缘膜和具有非晶结构的半导体膜。该半导体膜的厚度形成为25nm至80nm(优选，30nm至70nm)。晶体半导体膜的材料没有特别限制，然而，优选采用硅、硅锗(SiGe)合金等。
在此，作为用于结晶具有非晶结构的半导体膜的技术，将在日本专利申请公开8-78329号描述的技术用于结晶。在该公开的技术中，用于促进结晶的金属元素选择性地加入到非晶硅膜(也称作非结晶硅膜)，通过进行热处理形成具有结晶结构的半导体膜，该结晶结构以添加有金属元素的区域作为起点而扩展。
下文中，将详细说明晶体半导体膜的形成方法的一个实例。
首先，用旋转器将包括重量换算为1至100ppm的金属元素(这里是镍)的醋酸镍溶液涂敷到具有非晶结构的半导体膜的表面上以形成含镍的层，其中金属元素具有促进结晶的催化作用。作为除了通过涂敷而形成包含镍的层的方法之外的另一方法，可以采用通过溅射法、蒸发淀积法、或者等离子体处理形成极薄的膜的方法。虽然这里示出了在整个半导体膜上涂敷的例子，然而也可以形成掩模以选择性地形成包含镍的层。
然后，进行用于结晶的热处理。在这种情况下，结晶化是在半导体膜的与促进半导体结晶的金属元素接触部分中形成硅化物，并以其作为核而进行结晶。这样，形成了具有晶体结构的半导体膜。注意，优选使在结晶后包括在半导体膜中的氧浓度为5×1018/cm3或更小。此处，在用于脱氢的热处理(在500℃下1小时)后，进行用于结晶的热处理(在550℃至650℃下4至24小时)。在通过强光照射进行结晶的情况下，可以使用红外光、可见光或紫外光的任何一种，或者它们的组合。如果必要，在强光辐照之前，也可以进行热处理以释放包含在具有非晶结构的半导体膜中的氢。另外，也可以同时进行热处理和强光照射以进行结晶。如果考虑到生产率，则优选通过强光照射进行结晶。
在这样得到的晶体半导体膜中残留有金属元素(这里指镍)。即使金属元素在膜中不是均匀地分布，金属元素也以1×1019/cm3以上的平均浓度残留。当然，即使在这种情况下，也能够形成以TFT为代表的各种半导体元件，然而，通过随后描述的吸除方法去除上述元素。
在进行激光照射之前，去除在结晶步骤中形成的自然氧化膜。因为该自然氧化膜包含高浓度的镍，所以优选去除自然氧化膜。
然后，为了提高结晶的程度(结晶成分的体积和整个膜的体积的比率)并修复在晶粒中保留的缺陷，用激光照射晶体半导体膜。通过激光照射，在半导体膜中形成应变和脊，并且在其表面处形成薄的表面氧化膜(未图示)。作为该激光，可以使用从脉冲振荡激光器光源发射的具有400nm或更小波长的准分子激光或者YAG激光器的二次或三次谐波。另外，也可以使用能够连续振荡的固体激光器的基波的二次至四次谐波作为激光。典型的，可以采用Nd：YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。
然后，在氮气气氛中进行用于减小晶体半导体膜的应变的第一热处理(瞬间加热半导体膜到大约400至1000℃的热处理)以得到平坦的半导体膜。对于瞬间加热的热处理，可以采用强光照射的热处理或将衬底放入加热气体并且停留几分钟后将衬底取出的热处理而进行加热。依靠该热处理的条件，能够在减小应变的同时修复残留在晶粒中的缺陷，即能够改善结晶度。另外，通过该热处理减小应变以致于镍在随后的吸除步骤中很容易被吸除。注意，当该热处理的温度低于用于结晶的温度时，镍将移动到固相状态的硅膜中。
然后，在晶体半导体膜上方形成含有稀有气体元素的半导体膜。可以在形成含有稀有气体元素的半导体膜之前，形成1nm-10nm的膜厚的氧化膜(称作阻挡层)作为蚀刻停止膜。也可以通过用于减小半导体膜的应变的热处理来同时形成阻挡层。
包含稀有气体元素的半导体膜通过等离子体CVD法或溅射法形成，以形成膜厚为10nm至300nm的吸除位置。作为稀有气体元素，采用选自氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中的一种或多种。其中尤其优选便宜的气体氩(Ar)。
在此使用等离子体PCVD法用甲硅烷和氩作为原料气体以0.1∶99.9至1∶9，优选控制在1∶99至5∶95的比率(甲硅烷∶氩)形成半导体膜。优选将沉积时的RF功率密度控制为0.0017W/cm2至0.48W/cm2。如果RF功率密度高，得到的膜就能获得吸除效果，且沉积速率也得到改善。另外，优选将沉积时的压强控制为1.333Pa(0.01托)至133.322Pa(1托)。在压强越大时，沉积速率越改善，但是，当压强高时，包含在膜中的Ar浓度减小。并且，优选将沉积温度控制在300℃至500℃。这样，半导体膜可以通过等离子体CVD法形成，其包括浓度为1×1018/cm3至1×1022/cm3的氩，优选浓度为1×1020/cm3至1×1021/cm3。通过在上述的范围内调节包含稀有气体的半导体膜的沉积条件，能够减小在沉积期间对阻挡层的损伤以致于能够抑制半导体膜的膜厚的不均匀和形成在半导体膜中的孔缺陷。
在膜中包含惰性气体的稀有气体元素离子具有两个含义。一个是形成悬空键，另一个是对半导体膜施加应变。为了对半导体膜施加应变，使用比硅的原子半径更大的元素是非常有效的，如氩(Ar)、氪(Kr)或氙(Xe)等。另外，通过在膜中包含稀有气体元素，不仅对半导体膜施加应变而且形成悬空键(dangling bond)以有助于吸除作用。
然后，进行热处理以便减小在晶体半导体膜中的金属元素(镍)的浓度或者去除金属元素。对于进行吸除的热处理，可以采用强光照射的处理、使用炉子的热处理、或者将衬底放入加热气体并在停留几分钟后取出的热处理。这里，在氮气气氛中进行用于吸除的第二热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。
该第二热处理使得金属元素移动到含有稀有气体元素的半导体膜中，以便去除包括在被阻挡层覆盖的晶体半导体膜中的金属元素或者减小金属元素的浓度。包括在晶体半导体膜中的金属元素向垂直于衬底表面的方向且向含有稀有气体元素的半导体膜的方向移动。
在吸除中的金属元素的移动距离可以是与晶体半导体膜的厚度基本一样的距离，吸除可以在相对短的时间内完成。这里，将镍移动到含有稀有气体元素的半导体膜中并防止偏析到晶体半导体膜中而进行充分的吸除，以致于几乎没有镍包含在晶体半导体膜中，即在膜中的镍的浓度为1×1018/cm3或更小，优选为1×1017/cm3或更小。注意，不仅是含有稀有气体元素的半导体膜，阻挡层也用作吸除位置。
然后，用阻挡层作为蚀刻停止层，仅仅选择性地去除含有稀有气体元素的半导体膜。作为用于选择性地仅仅蚀刻含有稀有气体元素的半导体膜的方法，可以采用不使用等离子体而利用ClF3的干式蚀刻或利用碱溶液如包含联氨或四甲基氢氧化铵(化学式：(CH3)4NOH；缩写：TMAH)的水溶液等的湿式蚀刻。在这里的蚀刻中，花更少的时间过蚀刻以防止在晶体半导体膜中形成针孔。
然后，通过使用包含氢氟酸的蚀刻剂去除阻挡层。
另外，在形成含有稀有气体元素的半导体膜之前，可以通过使用冲洗材料进行冲洗处理，以去除在反应室内的F等杂质。例如，通过使用甲硅烷作为冲洗材料，在8至10SLM的气体流量且5至20分钟(优选为10至15分钟)的条件下将甲硅烷持续引入到反应室中，以对于反应室的内壁进行涂层，而防止杂质附着到衬底的处理(冲洗处理，也称作硅烷冲洗)。注意，1SLM相当于1000sccm，即是0.06m3/h。
根据上述步骤，可以获取良好的晶体半导体膜。
在通过第一光掩模对晶体半导体膜执行图案化而形成所希望的形状之后，去除抗蚀剂掩模。接着，如果必要，将微量的杂质元素(硼或磷)添加到半导体层中，以便控制TFT的阈值。这里采用离子掺杂方法，在该方法中，将乙硼烷(B2H6)激发成等离子体，并使之没有质量分离。
随后，在使用包含氢氟酸的蚀刻剂来去除在半导体层表面上的氧化膜的同时，清洗半导体层的表面。
接着，形成覆盖半导体层的绝缘膜。用等离子体CVD法或溅射法形成厚1nm至200nm的绝缘膜。优选用包含硅的绝缘膜的单层或叠层形成薄至10nm至50nm的绝缘膜后，进行使用根据微波的等离子体的表面氮化处理。该绝缘膜用作后面形成的TFT的栅绝缘膜。
接着，在绝缘膜上层叠而形成膜厚20nm至100nm的第一导电膜和膜厚100nm至400nm的第二导电膜。在本实施方式中，在绝缘膜613上依次层叠膜厚30nm的氮化钽膜和膜厚370nm的钨膜，并且使用实施方式1和实施方式2所示的包括具有光强度降低功能的半透射部分的曝光掩模来形成各个栅电极和各个布线。曝光设备可以采用投影型曝光设备。对于投影放大率，可以使用等倍的曝光设备，也可以使用投影放大率为1/m倍的缩小投影型曝光设备。
注意，虽然这里使用了TaN膜和W膜的叠层，但是导电膜并不局限于此，选自Ta、W、Ti、Mo、Al和Cu的元素或包含上述元素作为其主要成分的合金材料或化合物材料的叠层可以被用作导电膜的材料。而且，以掺有诸如磷的杂质元素的多晶硅膜为典型的半导体膜也可以作为导电膜。另外，该导电膜不限定于两层结构，例如亦可做成依次层叠膜厚50nm的钨膜、膜厚500nm的铝和硅的合金(Al-Si)膜、膜厚30nm的氮化钛膜的三层结构。
优选使用ICP(感应耦合等离子体)蚀刻法来蚀刻上述第一和第二导电膜(第一和第二蚀刻处理)。通过使用ICP蚀刻法以及通过适当地调节蚀刻条件(施加在线圈电极上的电量、施加在衬底一侧的电极上的电量、衬底一侧的电极的温度等)，可以将薄膜蚀刻成所需的形状。
接着，为了将赋予n型的杂质元素添加在半导体层中，使用栅电极作为掩模对整个表面进行掺杂的第一掺杂步骤。第一掺杂步骤可以采用离子掺杂法或者离子注入法来进行。采用离子掺杂法的条件是：剂量为1.5×1014atoms/cm2；加速电压为60至100kV。根据第一掺杂步骤，通过将杂质元素经过在不与第二导电膜重叠的区域中的第一导电膜来添加到半导体层中，就可以形成与栅电极重叠的低浓度杂质区域。作为赋予n型的杂质元素，典型的是使用磷(P)或砷(As)。
接着，在形成由抗蚀剂构成的掩模之后，进行以比第一掺杂步骤更高浓度掺杂赋予半导体n型的杂质元素的第二掺杂步骤。该掩模保护形成像素部分的p沟道型TFT的半导体层的源区域和漏区域以及其附近区域、像素部分的n沟道型TFT的一部分、以及形成驱动电路部分的p沟道型TFT的半导体层的源区域和漏区域以及其附近区域。
执行第二掺杂步骤中的离子掺杂法的条件是：剂量为5×1014/cm2至5×1015/cm2；加速电压为50kV至100kV。根据第二掺杂步骤，形成n沟道型TFT的源区域和漏区域。注意，第二掺杂步骤的加速电压设定为低于第一掺杂步骤。
接着，在去除掩模后，形成新的由抗蚀剂构成的掩模，进行以高浓度掺杂赋予半导体p型的杂质元素(典型为硼)的第三掺杂步骤。该掩模保护形成像素部分的n沟道型TFT的半导体层的源区域和漏区域以及其附近区域、形成驱动电路部分的n沟道型TFT的半导体层的源区域和漏区域以及其附近区域。根据第三掺杂步骤，形成p沟道型TFT的源区域和漏区域。
然后，去除抗蚀剂掩模。根据上述步骤，在各个半导体层中形成具有n型或p型导电型的杂质区域。
接下来，在用LPCVD法或等离子体CVD法等形成含有氢的绝缘膜之后，对添加在半导体层中的杂质元素进行激活和氢化。通过PCVD法制成的氮氧化硅膜(SiNO膜)用作含有氢的绝缘膜。这里，含有氢的绝缘膜的膜厚为50nm至200nm。注意，含有氢的绝缘膜是层间绝缘膜的第一层，并包含氧化硅。
随后，通过溅射法、LPCVD法或等离子体CVD法等形成无机绝缘膜作为层间绝缘膜的第二层。氧化硅膜、氮化硅膜或氧氮化硅膜等的绝缘膜的单层或叠层用作无机绝缘膜。这里，无机绝缘膜的膜厚为600nm至800nm。
然后，用光掩模形成由抗蚀剂构成的掩模，选择性地对绝缘膜进行蚀刻以形成接触孔。接着，去除由抗蚀剂构成的掩模。
接下来，在通过溅射法层叠金属膜后，用光掩模形成由抗蚀剂构成的掩模，选择性地对金属叠层膜进行蚀刻以形成作为TFT的源电极或漏电极发挥作用的电极。注意，金属叠层膜在同一金属溅射装置中连续形成。然后，去除由抗蚀剂构成的掩模。
根据上述步骤，可以在同一衬底上制作以多晶硅膜作为激活层的顶栅型TFT636、637、638、639。
注意，配置在像素部分中的TFT638是在一个TFT中具有多个沟道形成区域的n沟道型TFT。TFT638是双栅型TFT。TFT638在沟道形成区域的两侧上具有低浓度杂质区域。低浓度杂质区域包括与栅电极重叠的区域(LOV区域)和不与栅电极重叠的区域(Loff区域)。另外，在像素部分中提供有和后面形成的发光元件电连接的TFT639。这里，为了降低截止电流，示出了双栅型的p沟道型TFT作为TFT639，但TFT639并不局限于此，也可以采用单栅型TFT。
另外，配置在驱动电路部分的TFT636是在沟道形成区域的两侧上具有低浓度杂质区域(Lov区域)的n沟道型TFT。低浓度杂质区域以自对准方式与栅电极重叠。此外，TFT637是在源极侧和漏极侧两方上具有宽度相同的杂质区域的p沟道型TFT。该两种TFT都是单栅结构的TFT。在驱动电路部分中，可以将TFT636和TFT637彼此互补连接形成CMOS电路，而获得各种各样的电路。如果必要，也可以采用多栅结构的TFT。
然后，形成第一电极623，即有机发光元件的阳极(或阴极)。作为第一电极623，可以使用功函数大的材料，例如选自Ni、W、Cr、Pt、Zn、Sn、In或Mo的元素或以这些元素作为其主要成分的合金材料，例如使用TiN、TiSiXNY、WSiX、WNX、WSiXNY、NbN来形成单层或它们的叠层膜，其总膜厚在100nm至800nm的范围内。
具体来说，第一电极623可以采用由具有透光性的导电材料构成的透明导电膜，即可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、添加有氧化硅的铟锡氧化物(ITSO)等。
以下说明各种具有透光性的导电材料的组成比的例子。含有氧化钨的铟氧化物的组成比可以为1.0wt％的氧化钨和99.0wt％的铟氧化物。含有氧化钨的铟锌氧化物的组成比可以为1.0wt％的氧化钨、0.5wt％的氧化锌和98.5wt％的铟氧化物。含有氧化钛的铟氧化物的组成比可以为1.0wt％至5.0wt％的氧化钛和99.0wt％至95.0wt％的铟氧化物。铟锡氧化物(ITO)的组成比可以为10.0wt％的氧化锡和90.0wt％的铟氧化物。铟锌氧化物(IZO)的组成比可以为10.7wt％的氧化锌和89.3wt％的铟氧化物。含有氧化钛的铟锡氧化物的组成比可以为5.0wt％的氧化钛、10.0wt％的氧化锡和85.0wt％的铟氧化物。上述组成比只是例子，可以适当地设定该组成比。
此外，也可以在形成作为TFT的源电极或漏电极发挥作用的电极后，将由无机绝缘膜构成的第二层间绝缘膜形成为100nm至150nm厚，接着在形成达到TFT639的接触孔之后形成第一电极623。第二层间绝缘膜可以使用无机绝缘膜诸如氧化硅膜、氮化硅膜、或氧氮化硅膜等，并可以以单层或两层或更多层的结构形成这些绝缘膜。另外，可以使用溅射法、LPCVD法或等离子体CVD法等形成无机绝缘膜。第二层间绝缘膜的膜厚可以形成为50nm至500nm(优选为100nm至300nm)的范围内。
通过形成第二层间绝缘膜，可以防止驱动电路部分的TFT和布线等被暴露出，所以能够保护TFT和布线等。
然后，对于根据涂敷法而获得的绝缘膜(例如有机树脂膜)进行图案化，以形成覆盖第一电极623的边沿部分的绝缘物629(也称为堤坝、隔离物、障碍物、势垒等)。注意，绝缘物629的形成方法不限制于利用掩模的图案化处理，也可以只通过用光敏性材料进行曝光和显像而形成。
然后，用蒸发淀积法或涂敷法形成包含有机化合物的层624。
含有有机化合物的层624是叠层，可以使用缓冲层作为含有有机化合物的层624的一层。缓冲层是含有有机化合物和无机化合物的复合材料，所述无机化合物对于所述有机化合物具有电子受体性。缓冲层是含有有机化合物和无机化合物的复合材料，所述无机化合物是选自氧化钛、氧化锆、氧化铪、氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰和氧化铼中的一种或多种。缓冲层是包含具有空穴传输性的有机化合物和无机化合物的复合材料。
例如，在第一电极623和第二电极之间优选提供包含有机化合物的叠层(缓冲层和有机化合物层的叠层)。缓冲层是复合层，其中包含金属氧化物(氧化钼、氧化钨或氧化铼等)和有机化合物(具有空穴传输性的材料(如4，4’-双[N-(3-甲基苯基)-N-苯基氨基]联苯(简称TPD)、4，4’-双[N-(1-萘基)-N-苯基氨基]联苯(简称α-NPD)、或4，4’-双{N-[4-(N，N-二-m-甲苯基氨基)苯基]-N-苯基氨基}联苯(简称DNTPD)等))。另外，在缓冲层上设有EL层，该EL层可以使用例如三(8-喹啉醇合)铝(简称Alq3)、三(4-甲基-8-喹啉醇合)铝(简称Almq3)或α-NPD等。此外，EL层还可以含有掺杂物材料，例如可以使用N，N’-二甲基喹吖啶酮(简称DMQd)、香豆素6或红荧烯等。在第一电极和第二电极之间形成的含有机化合物的叠层可以由电阻加热法等的蒸发淀积法形成。
通过调节缓冲层的膜厚，可以控制第一电极和有机化合物层的间距来提高发光效率。通过调节缓冲层的膜厚，可以显示将从每个发光元件发出的发光颜色清晰显示出来的高质量图像，并可以获得低功耗的发光器件。
然后，形成第二电极625，即有机发光元件的阴极(或阳极)。MgAg、MgIn、AlLi等的合金或透明导电膜(ITO等)用作第二电极625。
随后，通过蒸发淀积法或溅射法形成保护层626。保护层626保护第二电极625。当透过保护层626而从发光元件获取发光时，保护层626优选使用透明性材料。注意，如果没有必要，也可以不提供保护层626。
然后，用密封材料628键合密封衬底633从而密封发光元件。换言之，发光显示器件的显示区域外围被密封材料包围，被密封在一对衬底之间。TFT的层间绝缘膜提供在整个衬底上，当密封材料的图案被描画在层间绝缘膜外边缘的内侧时，位于密封材料的图案的外侧的层间绝缘膜的一部分有侵入水分和杂质的担忧。所以，用密封材料覆盖作为TFT的层间绝缘膜而使用的绝缘膜的边缘并使该绝缘膜的外周重叠密封材料的图案的内侧，优选重叠密封材料的图案。注意，在被密封材料628包围的区域填充填充材料627。或者，在被密封材料628包围的区域填充干燥的惰性气体。
最后，用各向异性导电膜631通过已知的方法将FPC632粘贴到端子电极上。图5表示这时的截面图。注意，端子电极优选使用由和第一电极623相同工序而得到的透明导电膜作为其最上层，并且，在和栅布线同时形成的端子电极上形成。
另外，图6表示像素部分的俯视图，并且，沿图6中的点划线E-F切割的截面对应于图5的像素部分的p沟道型TFT639的截面结构。此外，沿图6中的点划线M-L切割的截面对应于图5的像素部分的n沟道型TFT638的截面结构。注意，图6中的参考数字680所示的实线表示出绝缘物629的边缘。然而，图6上只表示了第二导电层，而第一导电层没有图示出。起像素部分的n沟道型TFT638以及p沟道型TFT639的源电极或漏电极作用的电极可以设置成与半导体层重叠，在要降低寄生电容时，也可以除了必须的部分外设置成不与半导体层重叠。
根据上述步骤，在同一衬底上形成像素部分、驱动电路和端子部分。
在本实施方式中，为了降低截止电流使像素部分的TFT具有双栅结构，并且将本实施方式2的TFT用作像素部分及驱动电路的TFT。
另外，在发光器件中，发光器件的发光显示表面可以是单面或双面。当用透明导电膜形成第一电极623和第二电极625的情况下，发光元件的光经过衬底610和密封衬底633而从双侧发射。在此情况下，优选使用透明材料作为密封衬底633和填充材料627。
在使用金属膜形成第二电极625并使用透明导电膜形成第一电极623时，成为发光元件的光只透过衬底610而从那一侧被获取的结构，也就是底面发射型结构。在此情况下，密封衬底633和填充材料627不需要使用透明材料。
在使用金属膜形成第一电极623使用透明导电膜形成第二电极625时，成为发光元件的光只透过密封衬底633而从那一侧被获取的结构，也就是顶面发射型结构。在此情况下，衬底610不需要使用透明材料。
对于第一电极623以及第二电极625，需要根据功函数选择它们的材料。注意，根据像素结构，第一电极和第二电极可以为阳极或阴极。优选地，当驱动TFT的极性为p沟道型时，优选将第一电极为阳极，而第二电极为阴极。当驱动TFT的极性为n沟道型时，优选将第一电极为阴极，而第二电极为阳极。
图7表示在进行全色显示时的本实施方式的像素部分的等效电路图。图7的参考数字638对应于图5的开关TFT638，TFT639对应于电流控制用TFT639。图7中的704表示源布线，705表示栅布线。在显示红色的像素中，电流控制用TFT639的漏区连接到发红色光的OLED703R，并其源区提供有阳极侧电源线(R)706R。OLED703R提供有阴极侧电源线700。在显示绿色的像素中，电流控制用TFT的漏区连接到发绿色光的OLED703G，其源区提供有阳极侧电源线(G)706G。在显示蓝色的像素中，电流控制用TFT的漏区连接到发蓝色光的OLED703B，其源区提供有阳极侧电源线(B)706B。根据EL材料对每个不同颜色的像素分别施加不同的电压。
而且，对发光器件中驱动屏幕显示的方法没有特别的限制。例如，可以采用逐点驱动方法、逐行驱动方法、逐面驱动方法等。典型采用逐行驱动方法，也可以适当地采用时分灰度驱动方法或面积灰度驱动方法。而且，输入到发光器件源线的图像信号可以是模拟信号，也可以是数字信号。可以根据图像信号来适当地设计驱动电路等。
而且，在视频信号为数字式的发光器件中，输入到像素的视频信号包括恒压(CV)视频信号和恒流(CC)视频信号。视频信号为恒压(CV)视频信号时，其包括施加到发光元件的信号的电压为一定的信号(CVCV)和施加到发光元件的信号的电流为一定的信号(CVCC)。另外，视频信号为恒流(CC)视频信号时，其包括施加到发光元件的信号的电压为一定的信号(CCCV)和施加到发光元件的信号的电流为一定的信号(CCCC)。
此外，发光器件可以提供有用于防止静电损坏的保护电路(保护二极管等)。
这里，作为显示器件，描述了有源矩阵型发光器件的例子，但是，也可以适用于有源矩阵型液晶显示器件。在适用于有源矩阵型液晶显示器件的情况下，也可以使用实施方式1和实施方式2所示的包括具有光强度降低功能的半透射部分的曝光掩模来形成配置在像素部分和驱动电路部分上的各个栅电极和各个布线。通过这样，可以减少掩模数量，并且不需精密地定位而制作GOLD结构。而且，可以省略多个步骤，例如，衬底清洗、抗蚀剂材料的涂敷、预烘干、曝光、显像以及后烘干等，从而能够缩短处理时间。
另外，本实施方式可以与实施方式1、实施方式2、实施方式3或实施方式4自由组合。
实施方式6
实施方式2、实施方式3、实施方式4、实施方式5示出了将包括具有光强度降低功能的半透射部分的曝光掩模适用于形成栅电极和布线的工艺中的例子，但是，也可以将包括具有光强度降低功能的半透射部分的曝光掩模适用于形成层间绝缘膜的接触开口的工艺中。
本实施方式中，将用图8说明，在形成层间绝缘膜的接触开口时以及在形成连接布线的图案时，使用包括具有光强度降低功能的半透射部分的曝光掩模的例子。
根据实施方式2，在具有绝缘表面的衬底710上形成基底绝缘膜718，然后形成半导体层和覆盖该半导体层的栅绝缘膜714。接着，层叠第一导电膜和第二导电膜，通过使用包括具有光强度降低功能的半透射部分的曝光掩模形成抗蚀剂图案并且进行蚀刻以形成栅电极和布线。
这里，和实施方式2同样，在第一TFT部分730中形成第一导电层731和第二导电层732，在第二TFT部分720中形成第一导电层721和第二导电层722。注意，在实施方式2中说明了这些电极的结构，因此，在此省略其详细描述。
另外，如图8A所示，在布线部分和接触部分740的与上方布线接触的部分中，第一导电层744的宽度大于第二导电层745的宽度。由此，即使与上层布线定位错位，也可以使上层布线与第一导电层接触。另外，将除了接触部分之外的布线形成为第一导电层741和第二导电层742的端部相互一致的形状。
接下来，在形成覆盖第二TFT部分720的抗蚀剂图案后，给半导体层添加赋予n型的杂质元素。通过添加该赋予n型的杂质元素，以自对准方式形成漏区域735a、源区域735b、第一LDD区域736a、以及第二LDD区域736b。注意，为了添加赋予n型的杂质元素，可以进行一次掺杂处理，也可以进行分成多次的掺杂处理。
如图8A所示，第一LDD区域736a的沿沟道长方向的宽度几乎等于第二LDD区域736b。此外，第一LDD区域736a和第二LDD区域736b通过栅绝缘膜714与第一导电层731重叠。
然后，在去除抗蚀剂图案后，形成覆盖第一TFT部分730的抗蚀剂图案。而且，给半导体层添加赋予p型的杂质元素。通过添加该赋予p型的杂质元素，以自对准方式形成漏区域725a、源区域725b、第三LDD区域726a、以及第四LDD区域726b。
如图8A所示，第三LDD区域726a的沿沟道长方向的宽度几乎等于第四LDD区域726b。此外，第三LDD区域726a和第四LDD区域726b通过栅绝缘膜714与第一导电层721重叠。
此外，杂质元素的添加顺序没有特别的限制，例如，可以首先给半导体层添加赋予p型的杂质元素，然后给半导体层添加赋予n型的杂质元素。
然后，在激活添加到半导体层中的杂质元素后，形成层间绝缘膜715，并在其上涂敷抗蚀剂膜。
随后，通过使用图8A所示的包括具有光强度降低功能的半透射部分781的曝光掩模，进行抗蚀剂膜的曝光和显像，以形成图8A所示的抗蚀剂图案750。该抗蚀剂图案750是用于在下方的绝缘膜中形成开口的掩模，而且，通过使用具有半透射部分781的曝光掩模，形成具有不同深度的开口。在布线部分以及接触部分740中，只将层间绝缘膜715的单层提供在第二导电层745上，从而在第二导电层745的上方形成浅开口。与此相反，在第一TFT部分730以及第二TFT部分720中，将层间绝缘膜715和栅绝缘膜714的两层分别提供在源区域和漏区域上，从而在源区域和漏区域的上方形成深开口。对于在此使用的曝光掩模的半透射部分781的条件(线以及间隔的形状、尺寸、布置等)，可以使用具有与实施方式1等所示不同的条件的曝光掩模。如此，本发明可以将具有实施方式1等所示的条件的曝光掩模和具有另外条件的曝光掩模组合使用。
然后，用抗蚀剂图案750进行蚀刻，以在层间绝缘膜715和栅绝缘膜714中形成开口。通过该蚀刻处理，在蚀刻抗蚀剂图案750的同时形成层间绝缘膜715和栅绝缘膜714的开口，从而可以形成具有不同深度的开口。
然后，去除抗蚀剂图案。图8B表示这时的截面图。
接下来，形成由第三导电层(氮化钛膜等)和第四导电层(铝膜等)构成的叠层。接着，进行图案化以形成连接布线的第三导电层761、连接布线的第四导电层766、漏布线的第三导电层762、漏布线的第四导电层767、源布线的第三导电层763、和源布线的第四导电层768。而且，在第二TFT部分中形成连接电极的第三导电层765、连接电极的第四导电层770、源电极的第三导电层769、和源电极的第四导电层764。在此，将包括具有光强度降低功能的半透射部分的曝光掩模用于形成连接电极的图案。连接电极的第三导电层765的面积大于连接电极的第四导电层770。
随后，进行等离子体处理，以使第四导电层氧化而在第四导电层的表面上形成氧化膜771。
注意，当采用等离子体处理对第四导电层进行氧化时，在氧气气氛中(例如氧(O2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、或氧和氢(H2)和稀有气体的气氛中、或一氧化二氮和稀有气体的气氛中)进行等离子体处理。另一方面，当采用等离子体处理对薄膜进行氮化时，在氮气气氛中(例如氮(N2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、或氮和氢和稀有气体的气氛中、或NH3和稀有气体的气氛中)进行等离子体处理。作为稀有气体，例如可以使用Ar。另外，也可以使用Ar和Kr的混合气体。因此，通过等离子体处理来形成的绝缘膜含有等离子体处理时所用的稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)，即，当使用Ar时，在绝缘膜中含有Ar。
另外，当对于第四导电层进行等离子体处理时，在上述气体的气氛中，并在电子密度为1×1011cm-3或更高、等离子体的电子温度为1.5eV或更低的条件下进行等离子体处理。更具体地说，在电子密度为1×1011cm-3或更高到1×1013cm-3或更低、等离子体的电子温度为0.5eV或更高到1.5eV或更低的条件下进行等离子体处理。由于等离子体的电子密度高，并且形成在衬底上的被处理物(这里，第四导电层)附近的电子温度低，所以可以防止被处理物受到等离子体带来的损伤。另外，由于等离子体的电子密度为高密度，1×1011cm-3或更高，所以，通过采用等离子体处理对被照射物进行氧化或氮化而形成的氧化膜或氮化膜与通过CVD法或溅射法等而形成的薄膜相比具有更优良的膜厚等的均匀性，并且可以形成致密的薄膜。另外，由于等离子体的电子温度为1.5eV或更低的低温度，所以与通常的等离子体处理和热氧化法相比，可以在低温度下进行氧化或氮化处理。例如，即使在比玻璃衬底的变形点低100度(含100度)以上的温度下进行等离子体处理也可以充分地进行氧化或氮化处理。注意，作为用于产生等离子体的频率，可以采用微波(2.45GHz)等的高频率。
然后，形成构成发光元件的一方的电极772。配置该电极772使其一部分与连接电极的第三导电层765重叠，并使其电连接到TFT。作为电极772，可以使用功函数大的材料，例如选自Ni、W、Cr、Pt、Zn、Sn、In或Mo的元素或以这些元素作为其主要成分的合金材料，例如使用TiN、TiSiXNY、WSiX、WNX、WSiXNY、NbN来形成单层膜或它们的叠层膜，其总厚度在100nm到800nm的范围内。
然后，形成覆盖构成发光元件的一方电极772的边缘部分的绝缘物773(也称为堤坝、隔离物、障碍物、势垒等)。
然后，通过蒸发淀积法或涂敷法在电极772上形成含有有机化合物层774。
然后，在含有有机化合物的层774上形成构成发光元件的另一方的电极775。MgAg、MgIn、AlLi等的合金或透明导电膜(ITO等)可以用作电极775。
像这样，在第二TFT部分720中形成由一方的电极772、含有有机化合物的层774、另一方的电极775构成的发光元件和连接到该发光元件的p沟道型TFT。为了减小截止电流，连接到发光元件的TFT优选具有宽度相同的LDD区域。
另外，作为构成驱动电路的缓冲器电路的一部分的TFT，优选配置第一TFT部分730所示的n沟道型TFT。通过使用第一TFT部分730所示的n沟道型TFT，可以减轻漏极附近的电场强度，从而可以抑制电路退化。
另外，本实施方式可以与实施方式1、实施方式2、实施方式3、实施方式4或实施方式5自由组合。
实施方式7
在此，将用图9说明FPC或用于驱动的驱动IC安装在发光显示面板上的实例。
图9A显示了发光器件的俯视图的一个例子，其中FPC1209粘贴到四个端子部分1208上。在衬底1210上，形成有包括发光元件和TFT的像素部分1202、包括TFT的栅极侧驱动电路1203、以及包括TFT的源极侧驱动电路1201。TFT的激活层由具有晶体结构的半导体膜构成，这些电路形成在相同衬底上。因此，可以制作实现了系统位于面板上(systemon panel)的EL显示面板。
注意，除了接触部分之外的衬底1210被保护膜覆盖，在保护膜上设置含有光催化材料的基底层。
设置两个连接区域1207以夹住像素部分，从而使发光元件的第二电极与底部布线相接触。注意，发光元件的第一电极与设置在像素部分中的TFT电连接。
将密封衬底1204通过环绕像素部分和驱动电路的密封材料1205以及被密封材料环绕的填充材料固定于衬底1210上。另外，可以采用充填包含透明干燥剂的填充材料的结构。另外，干燥剂可以位于与像素部分不重叠的区域。
图9A所示的结构适合于具有相对较大尺寸(例如，对角：4.3英寸)的XGA类发光器件。图9B中采用了适合于实现了窄小框架的较小尺寸(例如，对角：1.5英寸)的发光器件的COG方式。
在图9B中，驱动IC 1301安装在衬底1310上，FPC 1309安装于设置在驱动IC一端的端子部分1308上。从提高生产率方面考虑，优选地，要安装的多个驱动IC 1301形成在矩形衬底上，该衬底的一边为300mm至1000mm或更大。换言之，将多个具有驱动电路部分和输入/输出端子作为一个单元的电路图案形成在衬底上，最后，其可以被分割而个别取出驱动IC。根据像素部分一个边的长度和像素间隔，驱动IC可以为矩形，其长边为15至80mm，短边为1至6mm，或其长度为像素区域一个边的长度，或者像素部分一个边和每个驱动电路的一个边的长度之和。
与IC芯片相比，驱动IC的外部尺寸的优势在于其长边的长度。当驱动IC的长边为15至80mm时，与采用IC芯片的情况相比，需要安装于像素部分的驱动IC的数量减少了，从而可以提高制造时的成品率。另外，当在玻璃衬底上形成驱动IC时，由于不受母体所使用衬底形状的限制，生产率不会受到影响。与从圆形硅晶片所获得的IC芯片情况相比，这是一个显著的优点。
另外，可以采用TAB方式，在该情况下，粘附多个带子，然后将驱动IC安装在这些带子上。和COG方式同样，一个驱动IC可以安装于一个带子上，在这种情况下，考虑到强度的问题，优选同时粘附金属片等以固定驱动IC。
设置位于像素部分1302和驱动IC1301之间的连接区域1307以使发光元件的第二电极与底部布线接触。注意，发光元件的第一电极与提供在像素部分中的TFT电连接。
将密封衬底1304通过环绕像素部分1302的密封材料1305和被密封材料环绕的填充材料固定于衬底1310上。
当采用非晶半导体膜作为像素部分的TFT的激活层时，即使具有较大尺寸也采用图9B所示的结构，这是因为很难在同一衬底上形成驱动电路。
这里，作为显示器件示出了有源矩阵型发光器件的例子，但是，当然也可以适用于有源矩阵型液晶显示器件。在有源矩阵型液晶显示器件中，通过驱动以矩阵形式排列的像素电极，从而在显示屏幕上形成显示图案。更具体地说，在选择的像素电极和相应于这一选择的像素电极的对面电极之间施加电压，因此提供在元件衬底的像素电极和提供在相对衬底的对面电极之间排列的液晶层被光学调制，而这一光调制作为显示图案被观看者看到。该相对衬底和元件衬底以等间距被排列，并充填有液晶材料。作为液晶材料的形成方法，可以采用通过具有封闭图案的密封材料在减压下滴加液晶以防止气泡进入并使两块衬底彼此贴合，也可以采用在提供具有开口部分的密封图案并将TFT衬底连接到相对衬底后，利用毛细管现象注入液晶的浸渍涂布法(管吸(piping up)法)。
本发明还可以适用于采用场序制方式的驱动方法的液晶显示器件，其中场序制方式是不使用滤色片而用光学快门使RGB三色的背光源高速闪烁的方式。
如上所述，通过实施本发明，即，使用实施方式1至6的任何一种制造方法或结构能够完成各种电子器具。
实施方式8
作为本发明的半导体器件以及电子器具可举出摄像机、数码照相机、护目镜式显示器(头盔式显示器)、导航系统、音频播放装置(例如，汽车放音设备或放音组件等)、笔记本个人计算机、游戏机、便携式信息终端(例如，移动计算机、便携式电话、便携式游戏机和电子图书等)以及配备记录介质的放像设备(具体来说是具有可重放诸如数字通用盘(DVD)之类的记录介质并能够显示重放的图像的显示器的装置)的例子。这些电子器具的具体例子示于图10和图11。
图10A显示了一种数码照相机，其包括主体2101、显示部分2102、摄像部分、操作键2104、快门2106等。注意，图10A是从显示部分2102侧所看到的视图，因此不显示摄像部分。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的数码照相机。
图10B显示了一种笔记本型个人计算机，其包括主体2201、机壳2202、显示部分2203、键盘2204、外部接口2205、鼠标2206等。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的笔记本型个人计算机。
图10C显示了一种配备有记录介质的便携式放像设备(具体地说是DVD播放器)。此设备包含主体2401、机壳2402、显示部分A 2403、显示部分B 2404、记录介质(例如DVD等)读出单元2405、操作键2406、扬声器单元2407等。显示部分A 2403主要显示图像信息，而显示部分B2404主要显示文本信息。注意，配备有记录介质的放像设备包括家用游戏机等。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的放像设备。
图10D显示了一种显示器件，其包括机壳1901、支撑台1902、显示部分1903、扬声器单元1904、图像输入端子1905等。该显示器件是通过将采用上述实施方式所示的制造方法形成的薄膜晶体管用于其显示部分1903和驱动电路中而制造的。注意，该显示器件包括液晶显示器件和发光器件等，具体地，用于显示信息的所有显示器件，包括用于计算机、用于电视广播接收和用于显示广告等的所有信息显示用显示器件。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的显示器件，特别是具有22英寸至50英寸大屏幕的大型显示器件。
通过除了形成具有本发明的TFT的薄膜集成电路之外还形成天线等，可以用作非接触型薄膜集成电路装置(也称为无线IC标签或RFID(射频标识，Radio Frequency Identification)标签)。另外，通过将IC标签粘贴到各种电子器具上，可以明确电子器具的传输路线等。
此外，图10E示出了将无线IC标签1942粘贴到护照1941的状态。可以在护照1941中嵌入无线IC标签。按照相同方式，能够将无线IC标签粘贴到或嵌入到驾照、信用卡、纸币、硬币、证券、礼品赠券、票、旅行支票(T/C)、健康保险证、居住卡、户口簿等。在此情况下，只有表示真实的信息才被输入到无线IC标签中，并设置访问权限以防止不当读取或写入信息。这通过采用在其它实施方式中所描述的存储器，就能够实现。在这种方式下，通过采用IC芯片作为标签，就能够识别出假冒品。除了上述方式之外，还可以采用无线IC标签作为存储器。另外，通过给包装容器类、记录介质、随身物品、食品类、衣服、生活用品类、电子器具等提供该无线IC标签，能够提高系统诸如检查系统的效率。
在图11所示的一种便携式电话中，包括操作开关类904和扩音器905等的主体(A)901与包括显示盘(A)908、显示盘(B)909、扬声器906等的主体(B)902在铰链910处能够开关地连接。显示盘(A)908和显示盘(B)909和电路衬底907一起被收容在主体(B)902的机壳903中。显示盘(A)908和显示盘(B)909的像素部分布置得可以从形成在机壳903的窗口被视觉确认。
显示盘(A)908与显示盘(B)909可以按照其便携式电话900的功能适当地设定像素数量等规格。例如，可以将显示盘(A)908作为主屏、将显示盘(B)909作为副屏而组合。
根据本发明，可以获得具有高精细度的显示部分并且可靠性高的便携式电话。
根据本实施方式的便携式电话可以根据其功能或用途而被改变成各种各样的样式。例如，可以将摄像元件组合在铰链910部分而制造带照相机功能的便携式电话。此外，即使通过将操作开关904、显示盘(A)908以及显示盘(B)909安装在一个机壳中而使它们成一体的结构时，也可以获得上述效果。另外，当在具有多个显示部分的信息显示终端适用本实施方式的结构时，也可以获得相同的效果。
如上所述，通过实施本发明，即，使用实施方式1至7的任何一种制造方法或结构就能够完成各种电子器具。
实施方式9
图14表示使用曝光掩模进行曝光以及显像的具体例子，其中当曝光设备的分辨率为n、投影放大率为1/m(m≥1)时，半透射部分的遮光材料的线宽L和遮光材料之间的间隔宽S的总和与n、m之间关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式。图14A示意性地示出曝光掩模的截面图，图14B示出通过使用该曝光掩模进行曝光及显像而获得的抗蚀剂图案的截面照片。图14A的曝光掩模的位置与图14B的抗蚀剂图案的截面照片的位置是大致相对应的。所使用的曝光设备的投影放大率为等倍、分辨率为1.5μm。在图14A的曝光掩模中，线和间隔的宽度被设定为线宽0.5μm、间隔宽1.0μm，并且线和间隔满足上述关系。当使用该曝光掩模进行曝光及显像时，可以形成图14B所示那样的具有膜厚薄的区域且在该厚度薄的区域中的膜厚几乎均匀的抗蚀剂图案。
上述抗蚀剂图案形成在将第二导电层层叠于第一导电层上的两层导电层上。这里，使用TaN作为第一导电层，使用钨膜作为第二导电层。
然后，用干式蚀刻对第二导电层和第一导电层进行蚀刻。对抗蚀剂图案灰化的同时进行该干式蚀刻。作为蚀刻气体，采用CF4、SF6、Cl2、O2。为了提高蚀刻速率，采用ECR(电子回旋共振，ElectronCyclotron Resonance)或ICP(感应耦合等离子体，Inductively CoupledPlasma)等使用高密度等离子体源的干式蚀刻设备。在此表示了使用ICP型蚀刻设备的实例。
像这样，如图14C所示，形成了由第一导电层及第二导电层构成的导电叠层图案。图14C示出从倾斜方向观察到的照片。由于干式蚀刻，在透射部分，即没有形成抗蚀剂图案的区域中，第一导电层和第二导电层被蚀刻清除掉。在遮光部分，即抗蚀剂图案的膜厚厚的区域中，由于抗蚀剂图案起掩模作用，所以第一导电层和第二导电层不被蚀刻而保留了下来。在半透射部分，即抗蚀剂图案的膜厚薄的区域中，第二导电层被蚀刻清除掉，但第一导电层不被蚀刻而保留了下来。像这样，通过蚀刻处理，暴露出第一导电层的两侧壁面以及不与第二导电层重叠的区域。
如上所述，通过使用具有满足上述关系的半透射部分的曝光掩模进行曝光，经过半透射部分的曝光光线在半透射部分上具有几乎均匀的光量作为在被曝光表面上的曝光量，可以将半透射部分的抗蚀剂图案的膜厚形成得很薄而均匀。可以使用该抗蚀剂图案的膜厚薄的部分来蚀刻被蚀刻层。抗蚀剂图案的膜厚薄的部分与膜厚厚的部分相比能够将被蚀刻层的膜厚形成得很薄。抗蚀剂图案的膜厚薄的部分能够将被蚀刻层的图案形成为与膜厚厚的部分不同的形状。通过利用该抗蚀剂图案，可以高精密度地形成具有所希望的图案的栅电极、其他电极以及布线等。当使用该曝光掩模形成栅电极且该栅电极具有膜厚厚的第一区域和在该第一区域的侧边部分的比该第一区域膜厚薄的第二区域的情况下，通过使用栅电极作为在离子掺杂时的掩模，可以以自对准方式将与栅电极重叠的低浓度杂质区域(LOV区域)形成在沟道形成区域的两侧或一侧上。
另外，本实施方式可以与实施方式1、实施方式2、实施方式3、实施方式4、实施方式5、实施方式6、实施方式7或实施方式8自由组合。
在本发明中，通过提供能够形成半透射部分的光致抗蚀剂层的膜厚形成得很薄而均匀的光掩模，可以减少光蚀刻步骤的数目(掩模数量)、提高半导体器件的生产率、并降低成本。
根据本发明，可以在同一衬底上形成各种电路，以自对准方式形成具有最合适于各个电路的宽度的LDD区域。另外，可以根据每个电路精密地控制该LDD区域的宽度。通过进行对每个电路的TFT的LDD区域最优化，可以提高可靠性、降低功耗、并实现高速驱动。
例如，可以不增加步骤数量而在同一衬底上形成在沟道形成区域的两侧上具有宽度不同的LDD区域的TFT、在沟道形成区域的两侧上具有宽度相同的LDD区域的TFT、以及没设有LDD区域的TFT等。
本说明书根据2005年8月12日在日本专利局受理的日本专利申请编号2005-234791而制作，所述申请内容包括在本说明书中。

Claims (14)

1.一种曝光掩模，具有透射部分、遮光部分以及半透射部分，
其中，在以曝光设备的分辨率为n、投影放大率为1/m，m≥1时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和与n、m的关系满足(n/3)×m≤L+S≤(3n/2)×m的条件式。
2.一种曝光掩模，具有透射部分、遮光部分以及半透射部分，
其中，在以曝光设备的分辨率为n、投影放大率为1/m，m≥1时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和与n、m的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式。
3.根据权利要求1所述的曝光掩模，其中n、m、L之间的关系满足L＜(2n/3)×m。
4.根据权利要求2所述的曝光掩模，其中n、m、L之间的关系满足L＜(2n/3)×m。
5.根据权利要求1所述的曝光掩模，其中所述半透射部分被配置在所述遮光部分的侧边。
6.根据权利要求2所述的曝光掩模，其中所述半透射部分被配置在所述遮光部分的侧边。
7.一种半导体器件的制造方法，包括以下步骤：
使用根据权利要求1所述的曝光掩模来形成抗蚀剂图案，该抗蚀剂图案具有第一区域和在该第一区域的侧边的比该第一区域厚度薄的第二区域；以及
使用所述抗蚀剂图案选择性地蚀刻要蚀刻的膜。
8.一种半导体器件的制造方法，包括以下步骤：
使用根据权利要求2所述的曝光掩模来形成抗蚀剂图案，该抗蚀剂图案具有第一区域和在该第一区域的侧边的比该第一区域厚度薄的第二区域；以及
使用所述抗蚀剂图案选择性地蚀刻要蚀刻的膜。
9.一种半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有半透射部分的曝光掩模，在所述导电膜上形成抗蚀剂图案，该抗蚀剂图案具有第一区域和在该第一区域的侧边的比该第一区域厚度薄的第二区域；
使用所述抗蚀剂图案蚀刻所述导电膜，以形成栅电极，该栅电极具有第一区域和在该第一区域的侧边的比该第一区域厚度薄的第二区域；
使用所述栅电极作为掩模将杂质元素添加到所述半导体层，以在所述栅电极的外边形成源区域和漏区域，并且将该杂质元素经过所述栅电极的所述第二区域添加到所述半导体层，以在重叠于所述栅电极的所述第二区域的区域中形成第一杂质区域和第二杂质区域，
其中，通过使用所述曝光掩模来形成所述抗蚀剂图案，该曝光掩模在以曝光设备的分辨率为n、投影放大率为1/m，m≥1时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和满足(n/3)×m≤L+S≤(3n/2)×m的条件式。
10.一种半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有半透射部分的曝光掩模，在所述导电膜上形成抗蚀剂图案，该抗蚀剂图案具有第一区域和在该第一区域的侧边的比该第一区域厚度薄的第二区域；
使用所述抗蚀剂图案蚀刻所述导电膜，以形成栅电极，该栅电极具有第一区域和在该第一区域的侧边的比该第一区域厚度薄的第二区域；
使用所述栅电极作为掩模将杂质元素添加到所述半导体层，以在所述栅电极的外边形成源区域和漏区域，并且将该杂质元素经过所述栅电极的所述第二区域添加到所述半导体层，以在重叠于所述栅电极的所述第二区域的区域中形成第一杂质区域和第二杂质区域，
其中，通过使用所述曝光掩模来形成所述抗蚀剂图案，该曝光掩模在以曝光设备的分辨率为n、投影放大率为1/m，m≥1时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和满足(2n/3)×m≤L+S≤(6n/5)×m的条件式。
11.根据权利要求9所述的半导体器件的制造方法，其中n、m、L之间的关系满足L＜(2n/3)×m。
12.根据权利要求10所述的半导体器件的制造方法，其中n、m、L之间的关系满足L＜(2n/3)×m。
13.根据权利要求9所述的半导体器件的制造方法，其中所述第一及第二杂质区域都含有比所述源区域及漏区域更低浓度的赋予n型或p型导电型的杂质元素。
14.根据权利要求10所述的半导体器件的制造方法，其中所述第一及第二杂质区域都含有比所述源区域及漏区域更低浓度的赋予n型或p型导电型的杂质元素。
CN2006101148228A 2005-08-12 2006-08-10 曝光掩模以及使用其的半导体器件的制造方法 Expired - Fee Related CN1912739B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-234791 2005-08-12
JP2005234791 2005-08-12
JP2005234791 2005-08-12

Publications (2)

Publication Number Publication Date
CN1912739A true CN1912739A (zh) 2007-02-14
CN1912739B CN1912739B (zh) 2011-01-19

Family

ID=37721703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101148228A Expired - Fee Related CN1912739B (zh) 2005-08-12 2006-08-10 曝光掩模以及使用其的半导体器件的制造方法

Country Status (3)

Country Link
US (2) US7914971B2 (zh)
KR (1) KR101289299B1 (zh)
CN (1) CN1912739B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102645839A (zh) * 2011-06-15 2012-08-22 北京京东方光电科技有限公司 一种掩模板及其制造方法
CN105301851A (zh) * 2014-06-17 2016-02-03 三星显示有限公司 阵列基底和使用该阵列基底安装集成电路的方法
CN104155810B (zh) * 2014-07-22 2017-01-25 京东方科技集团股份有限公司 一种掩膜板
TWI638225B (zh) * 2017-08-09 2018-10-11 華邦電子股份有限公司 光罩及半導體裝置的形成方法
CN108682654A (zh) * 2018-05-08 2018-10-19 深圳市华星光电技术有限公司 Tft基板的制作方法
CN108701588A (zh) * 2016-01-29 2018-10-23 东京毅力科创株式会社 用于形成存储器鳍片图案的方法和系统
CN111258171A (zh) * 2020-01-21 2020-06-09 中国科学院微电子研究所 用于制造显示面板的新型掩模版及其制备方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
GB0607105D0 (en) * 2006-04-10 2006-05-17 Leuven K U Res & Dev Enhancing solubility and dissolution rate of poorly soluble drugs
KR101392848B1 (ko) * 2007-03-28 2014-05-09 삼성디스플레이 주식회사 마스크 및 이의 제조 방법
US7943273B2 (en) * 2007-04-20 2011-05-17 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US7790340B2 (en) * 2007-04-20 2010-09-07 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US7851110B2 (en) * 2007-04-20 2010-12-14 Photronics, Inc. Secure photomask with blocking aperture
JP5295529B2 (ja) * 2007-08-13 2013-09-18 株式会社ジャパンディスプレイ 半導体装置
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP4930324B2 (ja) * 2007-10-29 2012-05-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4968011B2 (ja) * 2007-11-19 2012-07-04 セイコーエプソン株式会社 半導体装置
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
KR101652887B1 (ko) 2009-12-04 2016-09-02 삼성디스플레이 주식회사 기판의 노광방법, 이를 수행하기 위한 기판의 노광장치 및 이를 이용한 표시기판의 제조방법
US8766361B2 (en) 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2012120563A1 (ja) * 2011-03-08 2012-09-13 パナソニック株式会社 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
US20130078801A1 (en) * 2011-09-22 2013-03-28 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Manufacture methods of double layer gate electrode and relevant thin film transistor
JP5635577B2 (ja) * 2012-09-26 2014-12-03 Hoya株式会社 フォトマスクの製造方法、フォトマスク、パターン転写方法、及びフラットパネルディスプレイの製造方法
US9436792B2 (en) * 2014-08-22 2016-09-06 Samsung Electronics Co., Ltd. Method of designing layout of integrated circuit and method of manufacturing integrated circuit
US9349922B2 (en) * 2014-08-25 2016-05-24 Boe Technology Group Co., Ltd. Mask, mask group, manufacturing method of pixels and pixel structure
TWI550725B (zh) * 2014-10-27 2016-09-21 業鑫科技顧問股份有限公司 薄膜電晶體基板製作方法
TWI559549B (zh) 2014-12-30 2016-11-21 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
CN109166976B (zh) * 2018-08-29 2020-10-30 上海天马有机发光显示技术有限公司 显示面板、掩膜板、显示面板的制作方法及显示装置
CN109256397B (zh) * 2018-09-20 2021-09-21 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
CN113474830B (zh) 2019-02-27 2023-04-18 夏普株式会社 显示装置及其制造方法
US20220328304A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Dual critical dimension patterning

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
US5744381A (en) * 1995-03-13 1998-04-28 Kabushiki Kaisha Toshiba Method of inspecting a pattern formed on a sample for a defect, and an apparatus thereof
JPH1032327A (ja) 1996-07-12 1998-02-03 Nittetsu Semiconductor Kk 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
US6420073B1 (en) * 1997-03-21 2002-07-16 Digital Optics Corp. Fabricating optical elements using a photoresist formed from proximity printing of a gray level mask
US6071652A (en) * 1997-03-21 2000-06-06 Digital Optics Corporation Fabricating optical elements using a photoresist formed from contact printing of a gray level mask
US6461970B1 (en) * 1998-06-10 2002-10-08 Micron Technology, Inc. Method of reducing defects in anti-reflective coatings and semiconductor structures fabricated thereby
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6534425B1 (en) * 1999-12-02 2003-03-18 Seagate Technology Llc Mask design and method for controlled profile fabrication
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US6872604B2 (en) * 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4954401B2 (ja) 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3518497B2 (ja) 2000-09-21 2004-04-12 松下電器産業株式会社 露光用フォトマスク
JP2002131885A (ja) * 2000-10-23 2002-05-09 Hoya Corp グレートーンマスクの描画方法、及びグレートーンマスクの製造方法
JP4834235B2 (ja) 2001-03-12 2011-12-14 東芝モバイルディスプレイ株式会社 グレートーン露光用フォトマスク
TW494580B (en) * 2001-04-30 2002-07-11 Hannstar Display Corp Manufacturing method of thin film transistor and its driving devices
KR100617031B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102645839A (zh) * 2011-06-15 2012-08-22 北京京东方光电科技有限公司 一种掩模板及其制造方法
CN102645839B (zh) * 2011-06-15 2013-11-27 北京京东方光电科技有限公司 一种掩模板及其制造方法
CN105301851A (zh) * 2014-06-17 2016-02-03 三星显示有限公司 阵列基底和使用该阵列基底安装集成电路的方法
CN104155810B (zh) * 2014-07-22 2017-01-25 京东方科技集团股份有限公司 一种掩膜板
CN108701588A (zh) * 2016-01-29 2018-10-23 东京毅力科创株式会社 用于形成存储器鳍片图案的方法和系统
CN108701588B (zh) * 2016-01-29 2023-03-14 东京毅力科创株式会社 用于形成存储器鳍片图案的方法和系统
TWI638225B (zh) * 2017-08-09 2018-10-11 華邦電子股份有限公司 光罩及半導體裝置的形成方法
CN108682654A (zh) * 2018-05-08 2018-10-19 深圳市华星光电技术有限公司 Tft基板的制作方法
CN111258171A (zh) * 2020-01-21 2020-06-09 中国科学院微电子研究所 用于制造显示面板的新型掩模版及其制备方法

Also Published As

Publication number Publication date
KR20070019609A (ko) 2007-02-15
KR101289299B1 (ko) 2013-07-24
US7914971B2 (en) 2011-03-29
US20070037070A1 (en) 2007-02-15
CN1912739B (zh) 2011-01-19
US20110170084A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1912740A (zh) 曝光掩模
CN1280880C (zh) 激光照射方法和激光照射器件
CN1286156C (zh) 制造半导体器件的方法
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
CN1267765C (zh) 激光照射台、装置、方法及制造半导体装置的方法
CN1277312C (zh) 半导体器件及其制造方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN1427451A (zh) 半导体器件及其制造方法
CN1638039A (zh) 激光照射装置、激光照射方法及晶质半导体膜的制作方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1925112A (zh) 半导体器件的制造方法
CN1949511A (zh) 显示器件及其制造方法
CN1744283A (zh) 半导体器件的制造方法
CN1866540A (zh) 半导体设备及其制造方法
CN101047190A (zh) 非易失性半导体存储器件及其制造方法
CN1421907A (zh) 薄膜晶体管的制造方法
CN1691277A (zh) 用于制造半导体器件的方法
CN1941299A (zh) 半导体器件及其制造方法
CN1577775A (zh) 制造半导体器件的方法
CN101047191A (zh) 非易失性半导体存储装置
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1638040A (zh) 激光照射方法以及晶质半导体膜的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20180810

CF01 Termination of patent right due to non-payment of annual fee