CN108701588A - 用于形成存储器鳍片图案的方法和系统 - Google Patents

用于形成存储器鳍片图案的方法和系统 Download PDF

Info

Publication number
CN108701588A
CN108701588A CN201780014213.1A CN201780014213A CN108701588A CN 108701588 A CN108701588 A CN 108701588A CN 201780014213 A CN201780014213 A CN 201780014213A CN 108701588 A CN108701588 A CN 108701588A
Authority
CN
China
Prior art keywords
layer
etching mask
etched
materials
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014213.1A
Other languages
English (en)
Other versions
CN108701588B (zh
Inventor
姜浩英
安东·德维利耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108701588A publication Critical patent/CN108701588A/zh
Application granted granted Critical
Publication of CN108701588B publication Critical patent/CN108701588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本文中公开的技术提供了用于准确地增加特征部密度以创建高分辨率特征部并且还在亚分辨率特征部的间距上进行切割的方法和制造结构。技术包括使用具有不同蚀刻特性的多种材料来选择性地蚀刻特征部并在指定的位置创建切口或块。多线层由提供不同蚀刻特性的三种或更多种不同的材料形成。使用包括交织蚀刻掩模的蚀刻掩模用于选择性地蚀刻选定的被曝光材料内的切口。然后可以对各种结构进行切割和形成。可以在记忆层中记录形成结构和切口，该记忆层也可以用作蚀刻掩模。

Description

用于形成存储器鳍片图案的方法和系统
相关申请的交叉引用
本申请要求于2016年1月29日提交的题为“METHOD AND SYSTEM FOR FORMINGMEMORY FIN PATTERNS”的美国临时专利申请第62/288,846号的权益，该临时专利申请通过引用整体并入本文。
背景技术
本公开内容涉及基板处理，并且更具体地，涉及用于使包括图案化半导体晶片的基板图案化的技术。
在光刻工艺中收缩线宽的方法历史上涉及使用更大NA光学器件(数值孔径)、更短曝光波长或除空气之外的界面介质(例如，水浸)。随着常规光刻工艺的分辨率接近理论极限，制造商已开始转向双图案化(DP)方法以克服光学限制。
在材料加工方法(例如，光刻)中，创建图案化层包括向基板的上表面施加辐射敏感材料例如光致抗蚀剂的薄层。该辐射敏感材料被转换成可以用作蚀刻掩模的浮雕(relief)图案，以将图案转移至基板上的下层中。辐射敏感材料的图案化通常涉及使用例如光刻系统通过光化辐射穿过分划板(和相关联的光学器件)曝光至辐射敏感材料上。然后可以在该曝光之后使用显影溶剂去除辐射敏感材料的照射区域(如在正性光致抗蚀剂的情况下)或非照射区域(如在负性抗蚀剂的情况下)。该掩模层可以包括多个子层。
用于将辐射或光图案曝光在基板上的常规光刻技术具有各种挑战，这些挑战限制了所曝光的特征部的尺寸，并限制了所曝光的特征部之间的间距或间隔。减轻曝光限制的一种常规技术是使用双图案化方法以允许以比常规光刻技术当前可用的间距更小的间距来图案化更小的特征部。
发明内容
半导体技术不断发展到包括14纳米、7纳米、5纳米及以下的特征部尺寸的更小的特征部尺寸。制造各种元件的所用的特征部的尺寸的不断减小对用于形成特征部的技术提出了越来越高的要求。“间距”的概念可用于描述这些特征部的尺寸。间距是两个相邻重复特征部中两个相同点之间的距离。半间距则是阵列的相同特征部之间距离的一半。
作为由“间距加倍”等例示的通常有些误差但一般称为“间距倍增”的间距减小技术可以将光刻能力扩展至超出特征部尺寸限制(光学分辨率限制)。也就是说，常规的间距倍增(更准确地，间距减小或间距密度倍增)某个因数涉及将目标间距减小特定因数。与193nm浸没式光刻一起使用的双图案化技术通常被认为是对22nm节点和更小节点进行图案化的最有前途的技术之一。值得注意的是，自对准双图案化(SADP)已经被建立为间距密度加倍工艺，并且已经适用于NAND闪存器件的大批量制造。此外，可以获得超精细分辨率以重复SADP步骤，这得到了四倍间距。
尽管存在用于增加图案密度或间距密度的若干图案化技术，但是常规的图案化技术经受不良分辨率或经蚀刻的特征部的粗糙表面。因此，常规技术不能提供针对非常小尺寸(20nm和更小)所期望的均匀度和保真度水平。可靠的光刻技术可以产生间距为约80nm的特征部。然而，常规和新兴的设计规范期望制造具有小于约20nm或10nm的关键尺寸的特征部。此外，利用间距密度加倍和四倍技术，可以创建亚分辨率线，但是在这些线之间进行切割或连接具有挑战性，尤其是因为这样的切割所需的间距和尺寸远低于常规光刻系统的能力。
本文中公开的技术提供了一种用于间距减小(增加间距/特征部密度)的方法，该方法用于创建高分辨率特征部并且还用于在亚分辨率特征部的间距上进行切割例如以创建例如存储器阵列的结构。本文中的技术包括形成具有不同抗蚀刻性的材料的多线层。可以首先使用蚀刻掩模组合来制作切口，然后创建鳍片、线段或其他结构。在切口和鳍片由多种不同的材料类型限定而非仅由光掩模限定的情况下，切口可以与鳍片自对准以创建与常规的制作鳍片的常规技术相比具有更好的工艺裕度的鳍片阵列或其他结构阵列。
一个实施方式包括用于使基板图案化例如以制造用于存储器阵列的鳍片的方法。在基板上的记忆层上方形成多线层。多线层包括具有三种材料的交替线图案的区域，所述三种材料由于相对于彼此具有不同的抗蚀刻性而彼此化学上不同。所述三种不同的材料包括材料A、材料B和材料C。所述三种材料的交替线图案包括A-B-C-B-A-B-C-B的重复序列，其中，所述材料在平行于基板的工作表面的方向上交替。每条材料线从多线层的顶表面延伸至多线层的底表面。
在多线层上方形成第一蚀刻掩模。第一蚀刻掩模限定显露多线层的第一部分的第一沟槽，使得所限定的第一沟槽与交替线图案中的多条线在高度上交叉。利用第一蚀刻掩模来蚀刻穿过材料A的显露部分和记忆层的位于材料A的显露部分正下方的部分。在多线层上方形成第二蚀刻掩模。第二蚀刻掩模限定显露多线层的第二部分的第二沟槽，使得所限定的第二沟槽与交替线图案中的多条线在高度上交叉。然后利用第二蚀刻掩模来蚀刻穿过材料C的显露部分和记忆层的位于材料C的显露部分正下方的部分。在多线层被显露的同时蚀刻穿过材料B和记忆层的位于材料B正下方的部分。
因此，可以利用自对准且不依赖于准确的光刻对准的切割来创建鳍片。代替依赖于光刻对准，切割布置可以基于沉积的材料厚度和不同的抗蚀刻性。
当然，为了清楚起见，已经呈现了如本文所述的不同步骤的讨论顺序。通常，这些步骤可以以任何合适的顺序进行。另外，尽管本文中的不同特征部、技术、配置等中的每一个可以在本公开的不同位置中讨论，但是旨在每个构思可以彼此独立地执行或者彼此组合地执行。因此，可以以许多不同方式实施和查看本发明。
注意，该发明内容部分未指定本公开或要求保护的发明的每一个实施方式和/或递增的新颖方面。相反，本发明内容仅提供了相对于常规技术的不同实施方式和相应的新颖点的初步讨论。对于本发明和实施方式的其他细节和/或可能的观点，读者可以参考下面进一步讨论的本公开内容的具体实施方式部分和对应的附图。
附图说明
参考结合附图考虑的以下详细描述，对于本发明的各种实施方式及其许多伴随的优点的更完整的理解将变得明显。附图不一定按比例，而是将重点放在示出特征部、原理和构思上。
图1A至图10A是示出了根据本文中公开的实施方式的工艺流程的示例性基板区段的截面示意图。
图1B至图10B是示出了根据本文中公开的实施方式的工艺流程的示例性基板区段的示意性顶视图。
图3C和图6C是示出了根据本文中公开的实施方式的工艺流程的示例性基板区段的截面顶视图。
图10C是示出了根据本文中公开的实施方式的工艺流程的示例性基板区段的示例性透视图。
图11A至图20A是示出了根据本文中公开的实施方式的工艺流程的示例性基板区段的截面示意图。
图11B至图20B是示出了根据本文中公开的实施方式的工艺流程的示例性基板区段的示意性顶视图。
具体实施方式
本文中公开的技术提供了用于准确地增加特征部密度以创建高分辨率特征部并且还在亚分辨率特征部的间距上进行切割的方法和制造结构。技术包括使用具有不同蚀刻特性的多种材料来选择性地蚀刻特征部并在指定的位置创建切口或块。通常，多线层由提供不同蚀刻特性的三种或更多种不同材料形成。然后可以使用包括交织蚀刻掩模的蚀刻掩模来选择性地蚀刻选定的被曝光材料内的切口。然后可以对各种结构进行切割和形成。可以在记忆层中记录形成结构和切口，记忆层(在部件图案已经被记录的情况下)可以用作用于形成下层中的结构的蚀刻掩模。
存在可以使用本文中的技术形成的各种类型的结构。为了便于描述实施方式，重点将主要在于描述形成存储器鳍片图案或鳍片阵列。例如，本文中的技术可以使得能够创建具有更好的工艺裕度的DRAM(动态随机存取存储器)鳍片图案。在DRAM鳍片图案化中，线切割极具挑战性。例如，随着特征部缩放或尺寸减小的进行，例如通过使用自对准四图案化技术形成芯轴和线来以亚分辨率尺寸形成这样的鳍片图案的线。在常规的鳍片制造流程中，在记忆层例如硬掩模层中形成鳍片或线。然后使用一种或更多种材料来平坦化该硬掩模层，然后通过光刻图案化技术在顶部上形成蚀刻掩模。在对切口的曝光于光掩模的光致抗蚀剂层进行显影之后，得到光致抗蚀剂层看起来像相对小的孔的阵列。这些孔被设计成在亚分辨率形成的线的正上方对准，以随着图案被转移(蚀刻)穿过若干层而在这些线中进行切割，以切割硬掩模层中指定位置处的掩埋线。挑战在于，在叠加(overlay)或光刻未对准的情况下，如果切割落在两个相邻线之间，则线可以仅被部分切割或者根本不被切割，这导致或造成器件故障。对于亚分辨率切割，可能存在两种不同的切割掩模以切割期望位置处的掩埋线。
因此，本文中的实施方式可以用于使基板图案化。这可以包括制作用于转移亚分辨率图案例如鳍片阵列的复合蚀刻掩模。现在参照图1A和图1B，在基板上的记忆层140上方形成多线层150。可以在记忆层140下方设置下层135。注意，该基板堆叠体可以包括附加的中间层或膜以辅助制造。图1A示出了示例性基板区段的侧截面图，而图1B示出了相应基板区段的顶视图。注意，该附图标记重复用于此后的附图，其中，具有字母“A”的图号表示侧视图，而具有字母“B”的图号表示顶视图。多线层150包括具有三种或更多种材料的交替线图案的区域，这些材料通过具有相对于彼此不同的抗蚀刻性而彼此化学上不同。三种不同的材料包括材料A、材料B和材料C。多线层的一条或更多条线可以通过自对准双图案化或自对准四图案化或其他间距倍增技术形成。
三种材料的交替线图案包括A-B-C-B-A-B-C-B的重复序列，其中，各材料在平行于基板的工作表面的方向上交替。换句话说，假设基板的工作表面水平地取向，则三种材料的交替线图案在整个基板上水平地交替。括号151示出了示例性重复序列。在一个实施方式中，重复图案的最短区段是A-B-C-B，该区段然后重复。图1A和图1B示出了每条线或材料类型上方的字母A、B和C。每条材料线从多线层的顶表面延伸至多线层的底表面。换句话说，每条材料线可以从上方对于蚀刻剂是可利用的，并且可以被完全蚀刻穿过多线层150以到达记忆层140和任何中间膜。
如本文所用，具有彼此不同的抗蚀刻性意味着存在相比于其他材料以更大的速率蚀刻给定的一种材料的至少一种蚀刻剂(或蚀刻剂组合)。注意，可以存在以相同速率蚀刻两种或更多种给定材料的特定蚀刻剂，但是存在相对于其他材料更快地蚀刻所包含的材料的至少一种蚀刻剂。相对于另一种材料而蚀刻一种材料可以包括蚀刻一种材料而基本上不蚀刻另一种材料，或者与其他材料相比以基本上更大的速率蚀刻一种材料，例如具有3：1、4：1、10：1等的蚀刻速率比。对于具有不同抗蚀刻性的两种材料，这通常意味着两种材料例如因所包括的特定原子元素而在化学上彼此不同。除了两种材料中的一种包括掺杂剂之外大致相同的两种材料仍然可以具有不同的抗蚀刻性，。此外，具有相同原子元素但具有不同分子或晶体结构的材料也可以提供抗蚀刻性差异。
现在参考图2A和2B，在多线层150上方形成有第一蚀刻掩模161。第一蚀刻掩模限定显露多线层的第一部分的第一沟槽，使得所限定的第一沟槽与交替线图案中的多条线在高度上交叉。换句话说，例如从定向蚀刻或正交于基板的工作表面的角度，由第一蚀刻掩模161限定的沟槽与交替线的下图案交叉。在图2B中，可以看到(在限定的沟槽之间看)线段和重复图案。注意，线的交叉或相交不需要是垂直的，而是也可以以锐角/斜角相交。注意，为了便于说明，第一蚀刻掩模161示出为位于多线层150正上的单层。可以通过常规光刻技术形成第一蚀刻掩模161，常规光刻技术可以包括首先在基板上沉积平坦化层，然后沉积抗反射涂层，然后沉积辐射敏感材料例如光致抗蚀剂的层，然后曝光，并对可溶或已经变成可溶的部分进行显影。在替选实施方式中，可以在沉积平坦化层之前在多线层150上沉积硬掩模层，或者可以在平坦化层上沉积硬掩模层。在一些工艺流程中，可以有益的是使硬掩模层沉积在多线层150上方和第一蚀刻掩模161下方。
现在参考图3A和图3B，执行蚀刻操作：利用第一蚀刻掩模161蚀刻穿过材料A的显露部分，然后蚀刻穿过记忆层140的在材料A的显露部分正下方的显露部分。如果已经在多线层150上沉积硬掩模，则硬掩模与第一蚀刻掩模161对应地被蚀刻穿过。在图3B中，材料A通过沟槽不再可见，而下层135的一部分现在可见。为了更好地理解，图3C示出了如果从记忆层140去除叠加的层则在该过程中的该阶段处记忆层140所看上去的顶视图。
现在参考图4A和图4B，然后使用特定材料填充多线层150和记忆层140中的空间。例如，可以在基板上沉积材料C以填充开口。如图4B所示，这样的填充可以最初导致材料C的覆盖层(overburden)，然后可以再次对基板进行平坦化至多线层150的顶部。在这样的填充之前，可以去除第一蚀刻掩模161和附加层。如果在多线层150的顶部上并入有硬掩模层，则该硬掩模层可以保留在基板上。还要注意，不需要再次平坦化至多线层150的顶表面。相反，一种选择是使用材料C(或其他材料)的填充层作为用于沉积后续蚀刻掩模的平坦化层。
现在参考图5A和图5B，在多线层150上方形成有第二蚀刻掩模162。第二蚀刻掩模限定显露多线层的第二部分的第二沟槽，使得所限定的第二沟槽与交替线图案中的多条线在高度上交叉。在图5B中，在限定的第二沟槽之间，可以看到线段和重复图案。可以通过常规的光刻技术形成第二蚀刻掩模162，常规的光刻技术可以包括首先在基板上沉积平坦化层，然后沉积抗反射涂层，然后沉积光致抗蚀剂层。注意，第二蚀刻掩模162类似于第一蚀刻掩模161，不同之处在于沟槽位置被移位以位于第一蚀刻掩模161的沟槽位置之间。
现在参考图6A和图6B，执行蚀刻操作：利用第二蚀刻掩模162蚀刻穿过材料C的显露部分，然后蚀刻穿过记忆层140的位于材料C的显露部分正下方的显露部分。如果在多线层150上方使用硬掩模层，则硬掩模层与第二蚀刻掩模162对应地被蚀刻穿过。在图6B中，材料C在沟槽之间不再可见，而下层135的一部分现在是可见的。为了更好的可见，图6C示出了如果从记忆层140去除叠加的层则在该过程中的该阶段的记忆层140所看上去的顶视图。
此时，可以去除第二蚀刻掩模162(和相关层)。现在参考图7A和图7B，然后用特定材料填充多线层150和记忆层140中的空间。例如，可以在基板上沉积材料C以填充这些开口。这样的填充可以最初产生材料C的覆盖层。随着基板被再次平坦化至多线层150的顶部，该覆盖层可以被去除，如图7B所示。如果在多线层150的顶部上可选地并入硬掩模层，则在填充空间以及向下平坦化至多线层150的顶表面之前或之后去除该硬掩模层，使得全部材料B(材料B的线)被显露。
现在参考图8A和图8B，执行蚀刻操作：蚀刻穿过材料B的显露部分，然后蚀刻穿过记忆层140的位于材料B的显露部分正下方的显露部分。注意，蚀刻材料B不需要单独的蚀刻掩模。相反，与材料B相比，材料A和材料C(以及用于填充空间的材料)用作对于特定蚀刻剂具有不同抗蚀刻性的蚀刻掩模。在图8B中，材料B不再可见，并且沟槽已被蚀刻到记忆层140中，使得下层135的一部分现在是可见的。
现在参考图9A和图9B，在完成基于蚀刻穿过材料A、材料B和材料C的蚀刻转移之后，可以去除记忆层上方的剩余材料。记忆层产生具有平行线段阵列的浮雕图案。在一些实施方式中，线段阵列的平行线段的间距小于40纳米。例如，相邻的材料B的线之间的间距小于40纳米，相邻的材料A的线和材料C的线之间的间距小于40纳米。如图10A和图10B所示，然后可以将记忆层140(其可以由例如钛氮化物的硬掩模材料构成)用作蚀刻掩模，以将线段图案转移至下层135中以创建鳍片阵列。图10C是示出了具有仍然在基板上的记忆层140的所制造的线段的基板区段的透视图。附加处理可以包括去除记忆层140和/或还可以包括进行阻挡、切割、掺杂等。
注意，在该实施方式中，在创建要被切割的线之前创建切口。例如，蚀刻穿过材料B发生在蚀刻穿过材料A和蚀刻穿过材料C之后。因此，可以在要被切割的记忆层140中创建线之前创建记忆层140中的切口(被去除的材料)。然而，在其他实施方式中，蚀刻穿过材料B可以发生在蚀刻穿过材料A和蚀刻穿过材料C之前。
图11至图20示出了使用用于形成蚀刻掩模的双层芯轴以到达多线层的另一示例性工艺流程。图11A和图11B类似于图1A和图1B，不同之处在于基板区段已旋转90度以更好地描绘多线层150上方的掩模层的截面。
现在参考12A和图12B，形成第一蚀刻掩模161包括形成具有上部材料166和下部材料167的双层芯轴165。与下部材料167相比，上部材料166具有不同的抗蚀刻性。在双层芯轴上形成有侧壁间隔物171。图12A示出了处于形成状态的侧壁间隔物171，而形成可以包括在双层芯轴上方沉积保形膜，然后执行间隔物开口蚀刻以去除双层芯轴上方以及侧壁间隔物171之间的多线层150上方的保形材料。第一蚀刻掩模161包括多个双层芯轴165和侧壁间隔物171，该侧壁间隔物171限定了位于相邻侧壁间隔物的露出侧壁之间的沟槽。
图13A和图13B类似于图3A和图3B。执行蚀刻操作：利用第一蚀刻掩模161蚀刻穿过材料C的显露部分，然后蚀刻穿过记忆层140的位于材料C的显露部分正下方的显露部分。在该蚀刻操作之后，如图14A和图14B所示，在基板上沉积填充层168。这包括填充限定在第一蚀刻掩模的相邻侧壁间隔物之间的的沟槽。填充层168可以是与上部材料166相同的材料。然后对基板向下平坦化至双层芯轴165的下部材料167的上表面。因此，双层芯轴165的下部可以用作例如具有化学机械抛光的平坦化停止材料。在图15A和图15B中示出了这种平坦化步骤的结果。
如图16A所示，在双层芯轴165的下部材料167露出的情况下，双层芯轴165可以被完全去除以产生第二蚀刻掩模162。第二蚀刻掩模限定显露多线层的第二部分的第二沟槽，使得所限定的第二沟槽与交替线图案中的多条线在高度上交叉。执行蚀刻操作：利用第二蚀刻掩模162蚀刻穿过材料A的显露部分，然后蚀刻穿过记忆层140的位于材料A的显露部分正下方的显露部分。在图16A和图16B中示出了这样的蚀刻转移的结果，现在可以从图16B中的顶视图看到下层135。
可以去除第二蚀刻掩模162(和相关联的膜)。现在参考图17A和图17B，可以使用特定材料填充多线层150和记忆层140中的空间。例如，可以在基板上沉积材料C以填充开口。如图17B所示，这样的填充可以最初导致材料C的覆盖层，然后可以再次对基板进行平坦化至多线层150的顶部。如果在多线层150的顶部上并入硬掩模层，则可以在填充空间以及向下平坦化至多线层150的顶表面之前或之后去除该硬掩模层，使得所有材料B(材料B的线)被显露。
现在参考图18A和图18B，执行蚀刻操作：蚀刻穿过材料B的显露部分，然后蚀刻穿过记忆层140的位于材料B的显露部分正下方的显露部分。注意，蚀刻材料B不需要单独的蚀刻掩模。相反，与材料B相比，材料A和材料C以及填料材料用作对于特定蚀刻剂具有不同抗蚀刻性的蚀刻掩模。在图18B中，材料B不再可见，并且沟槽已被蚀刻到记忆层140中，使得下层135的一部分现在是可见的。
现在参考图19A和图19B，在完成基于蚀刻穿过材料A、材料B和材料C的蚀刻转移之后，可以去除记忆层140上方的剩余材料，记忆层产生具有平行线段阵列的浮雕图案。如图20A和图20B所示，然后可以将记忆层140(其可以由硬掩模材料或金属硬掩模材料构成)用作蚀刻掩模，以将线段的图案转移至下层135中以创建鳍片阵列。附加处理可以包括去除记忆层140，还可以包括进行阻挡、切割、掺杂等。
可以用各种技术形成多线层150。一种技术类似于如何形成图15A的第二蚀刻掩模162。例如，形成多线层可以包括使用材料A形成芯轴。芯轴可以是自对准四图案化或其他间距倍增图案化的结果。然后使用材料B在芯轴的侧壁上形成侧壁间隔物。然后使用材料C形成填充结构，其中，填充结构填充相邻间隔物之间的沟槽。因此，创建了不同材料的交替线图案，其中，可以选择性地利用每种材料以相对于其他材料进行蚀刻。
在另一实施方式中，一种使掩模图案化的方法包括在基板上的记忆层上方形成多线层。多线层包括具有三种材料的交替线图案的区域，这三种材料由于相对于彼此具有不同的抗蚀刻性而彼此化学上不同。注意，不要求整个多线层具有交替线图案，而是至少一部分具有即可。交替线包括芯轴、侧壁间隔物和填充结构。三种材料的交替线图案包括交替的芯轴线和填充结构线，其中，侧壁间隔物位于芯轴线与填充结构线之间，每条材料线从多线层的顶表面延伸至多线层的底表面。
在多线层上方形成有第一蚀刻掩模。第一蚀刻掩模限定显露多线层的第一部分的第一沟槽，使得所限定的第一沟槽与交替线图案中的多条线在高度上交叉(相交)。执行蚀刻操作：利用第一蚀刻掩模蚀刻穿过芯轴的显露部分和记忆层的位于芯轴的显露部分正下方的部分。
在多线层上方形成有第二蚀刻掩模。第二蚀刻掩模限定显露多线层的第二部分的第二沟槽，使得所限定的第二沟槽与交替线图案中的多条线在高度上交叉。执行另一蚀刻操作：利用第二蚀刻掩模蚀刻穿过填充结构的显露部分和记忆层的位于填充结构的显露部分正下方的部分。然后使多线层被显露，并且蚀刻掉侧壁间隔物以及记忆层的位于侧壁间隔物正下方的部分，以将该图案转移至记忆层中，从而在记忆层中产生自对准的线段阵列。
在前面的描述中，已经阐述了具体细节，例如处理系统的特定几何形状以及其中所使用的各种部件和过程的描述。然而，应该理解，本文中的技术可以在脱离这些具体细节的其他实施方式中实施，并且这些细节是出于解释而非限制的目的。已经参考附图描述了本文中公开的实施方式。类似地，出于解释的目的，已经阐述了具体的数字、材料和配置以提供透彻的理解。然而，可以在没有这样的具体细节的情况下实践实施方式。具有基本相同的功能构造的部件由相同的附图标记表示，因此可以省略任何多余的描述。
已经将各种技术描述为多个离散操作以帮助理解各种实施方式。描述的顺序不应被解释为暗示这些操作必须依赖于顺序。实际上，这些操作不需要按照呈现的顺序执行。所描述的操作可以以与所描述的实施方式不同的顺序执行。在另外的实施方式中，可以执行各种附加操作和/或可以省略所描述的操作。
本文使用的“基板”或“目标基板”通常是指根据本发明加工的物体。基板可以包括器件特别是半导体器件或其他电子器件的任何材料部分或结构，并且可以是例如基底基板结构例如半导体晶片、分划板、或在基底基板结构上或叠加在基底基板结构上的层例如薄膜。因此，基板不限于任何特定的基底结构、下层或叠加层、图案化或未图案化，而相反，预计包括任何这样的层或基底结构，以及层和/或基底结构的任何组合。该描述可以参考特定类型的基板，但这仅用于说明目的。
本领域技术人员还将理解，在仍可实现本发明的相同目的的情况下可以对上述技术的操作进行许多变化。这样的变化旨在由本公开内容的范围所涵盖。因此，本发明的实施方式的前述描述不旨在是限制性的。相反，对本发明的实施方式的任何限制呈现在所附权利要求中。

Claims (19)

1.一种用于使基板图案化的方法，所述方法包括：
在基板上的记忆层上方形成多线层，所述多线层包括具有三种材料的交替线图案的区域，所述三种材料由于相对于彼此具有不同抗蚀刻性而彼此化学上不同，所述三种材料包括材料A、材料B和材料C，所述三种材料的所述交替线图案包括A-B-C-B-A-B-C-B的重复序列，其中，所述材料在平行于所述基板的工作表面的方向上交替，每条材料线从所述多线层的顶表面延伸至所述多线层的底表面；
在所述多线层上方形成第一蚀刻掩模，所述第一蚀刻掩模限定显露所述多线层的第一部分的第一沟槽，使得所限定的第一沟槽与所述交替线图案中的多条线在高度上交叉；
利用所述第一蚀刻掩模蚀刻穿过所述材料A的显露部分和所述记忆层的位于所述材料A的所述显露部分正下方的部分；
在所述多线层上方形成第二蚀刻掩模，所述第二蚀刻掩模限定显露所述多线层的第二部分的第二沟槽，使得所限定的第二沟槽与所述交替线图案中的多条线在高度上交叉；
利用所述第二蚀刻掩模蚀刻穿过所述材料C的显露部分和所述记忆层的位于所述材料C的所述显露部分正下方的部分；以及
在所述多线层被显露的同时蚀刻穿过所述材料B和所述记忆层的位于所述材料B正下方的部分。
2.根据权利要求1所述的方法，还包括：
在完成基于蚀刻穿过所述材料A、所述材料B和所述材料C的蚀刻转移之后去除所述记忆层上方的剩余材料，所述记忆层产生具有平行线段阵列的浮雕图案。
3.根据权利要求2所述的方法，其中，所述平行线段阵列的平行线段的间距小于40纳米。
4.根据权利要求2所述的方法，其中，在所述记忆层中创建线之前在所述记忆层中创建线切口，以及其中，所述记忆层包括硬掩模材料。
5.根据权利要求2所述的方法，其中，所述多线层中的一条或更多条线通过自对准双图案化或自对准四图案化形成。
6.根据权利要求2所述的方法，还包括：
将具有所述平行线段阵列的所述浮雕图案转移至下层中，使得在所述下层中创建鳍片阵列。
7.根据权利要求1所述的方法，其中，蚀刻穿过所述材料B发生在蚀刻穿过所述材料A以及蚀刻穿过所述材料C之后。
8.根据权利要求1所述的方法，其中，蚀刻穿过所述材料B发生在蚀刻穿过所述材料A以及蚀刻穿过所述材料C之前。
9.根据权利要求1所述的方法，还包括：在形成所述第一蚀刻掩模以及形成所述第二蚀刻掩模之前在所述多线层上方形成硬掩模层；以及
利用所述第一蚀刻掩模和所述第二蚀刻掩模蚀刻穿过所述硬掩模层的对应部分。
10.根据权利要求1所述的方法，其中，形成所述第一蚀刻掩模包括在所述基板上沉积辐射敏感材料，以及在光刻曝光之后使所述辐射敏感材料显影。
11.根据权利要求10所述的方法，其中，形成所述第二蚀刻掩模包括在所述基板上沉积第二辐射敏感材料，以及在光刻曝光之后使所述第二辐射敏感材料显影；以及
所述方法还包括：在沉积所述第二辐射敏感材料之前并且在蚀刻穿过所述材料A的所述显露部分和所述记忆层的位于所述材料A的所述显露部分正下方的部分之后，使用所述材料C填充所述记忆层和所述多线层中的开口。
12.根据权利要求11所述的方法，还包括：在蚀刻穿过所述材料B和所述记忆层的位于所述材料B正下方的部分之前，填充所述记忆层和所述多线层中的开口。
13.根据权利要求1所述的方法，其中，形成所述第一蚀刻掩模包括：
形成具有上部材料和下部材料的双层芯轴，所述上部材料与所述下部材料相比具有不同的抗蚀刻性；以及
在所述双层芯轴上形成侧壁间隔物，所述双层芯轴的阵列和所述侧壁间隔物限定了位于相邻侧壁间隔物的露出侧壁之间的沟槽。
14.根据权利要求13所述的方法，其中，形成所述第二蚀刻掩模包括：
填充在所述第一蚀刻掩模的所述相邻侧壁间隔物之间所限定的沟槽；
去除所述双层芯轴的所述上部材料，使得所述下部材料被显露；以及
去除所述双层芯轴的所述下部材料。
15.根据权利要求1所述的方法，其中，在所述记忆层上方形成所述多线层包括：
使用所述材料A形成芯轴；
使用所述材料B在所述芯轴的侧壁上形成侧壁间隔物；以及
使用所述材料C形成填充结构，所述填充结构填充相邻间隔物之间的沟槽。
16.根据权利要求15所述的方法，其中，所述材料B的线之间的第一间距小于40纳米，以及其中，所述芯轴与所述填充结构之间的第二间距小于40纳米。
17.根据权利要求1所述的方法，其中，所述材料A是芯轴材料，所述材料B是间隔物材料，并且所述材料C是填料材料。
18.一种用于使基板图案化的方法，所述方法包括：
在基板上的记忆层上方形成多线层，所述多线层包括具有三种材料的交替线图案的区域，所述三种材料由于相对于彼此具有不同抗蚀刻性而彼此化学上不同，所述交替线包括芯轴、侧壁间隔物和填充结构，所述三种材料的交替线图案包括交替的所述芯轴的线和所述填充结构的线，其中，所述侧壁间隔物位于所述芯轴的线与所述填充结构的线之间，每条材料线从所述多线层的顶表面延伸至所述多线层的底表面；
在所述多线层上方形成第一蚀刻掩模，所述第一蚀刻掩模限定显露所述多线层的第一部分的第一沟槽，使得所限定的第一沟槽与所述交替线图案中的多条线在高度上交叉；
利用所述第一蚀刻掩模蚀刻穿过所述芯轴的显露部分和所述记忆层的位于所述芯轴的所述显露部分正下方的部分；
在所述多线层上方形成第二蚀刻掩模，所述第二蚀刻掩模限定显露所述多线层的第二部分的第二沟槽，使得所限定的第二沟槽与所述交替线图案中的多条线在高度上交叉；
利用所述第二蚀刻掩模蚀刻穿过所述填充结构的显露部分和所述记忆层的位于所述填充结构的所述显露部分正下方的部分；以及
蚀刻穿过所述侧壁间隔物和所述记忆层的位于所述侧壁间隔物正下方的部分，其中，所述多线层被显露。
19.根据权利要求18所述的方法，还包括：
在完成基于蚀刻穿过所述芯轴、所述填充结构和所述侧壁间隔物的蚀刻转移之后，去除所述记忆层上方的剩余材料，所述记忆层是具有平行线段阵列的浮雕图案；以及
将具有所述平行线段阵列的所述浮雕图案转移至下层中，使得在所述下层中创建鳍片阵列。
CN201780014213.1A 2016-01-29 2017-01-26 用于形成存储器鳍片图案的方法和系统 Active CN108701588B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662288846P 2016-01-29 2016-01-29
US62/288,846 2016-01-29
PCT/US2017/015136 WO2017132381A1 (en) 2016-01-29 2017-01-26 Method and system for forming memory fin patterns

Publications (2)

Publication Number Publication Date
CN108701588A true CN108701588A (zh) 2018-10-23
CN108701588B CN108701588B (zh) 2023-03-14

Family

ID=59387112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014213.1A Active CN108701588B (zh) 2016-01-29 2017-01-26 用于形成存储器鳍片图案的方法和系统

Country Status (7)

Country Link
US (2) US10115726B2 (zh)
JP (1) JP6715415B2 (zh)
KR (1) KR102207120B1 (zh)
CN (1) CN108701588B (zh)
SG (1) SG11201806451VA (zh)
TW (1) TWI633583B (zh)
WO (1) WO2017132381A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874019A (zh) * 2018-08-30 2020-03-10 Imec 非营利协会 一种图案化方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991156B2 (en) * 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
US10388644B2 (en) 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
CN109411337A (zh) 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10566207B2 (en) * 2017-12-27 2020-02-18 Samsung Electronics Co., Ltd. Semiconductor manufacturing methods for patterning line patterns to have reduced length variation
US10439047B2 (en) * 2018-02-14 2019-10-08 Applied Materials, Inc. Methods for etch mask and fin structure formation
US20200090980A1 (en) * 2018-09-13 2020-03-19 Nanya Technology Corporation Method for preparing semiconductor structures
US10903082B2 (en) * 2018-09-21 2021-01-26 Varian Semiconductor Equipment Associates, Inc. Spacer sculpting for forming semiconductor devices
US11024511B1 (en) 2020-04-21 2021-06-01 Winbond Electronics Corp. Patterning method
JP2022032500A (ja) 2020-08-12 2022-02-25 キオクシア株式会社 パターン形成方法およびテンプレートの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240361A1 (en) * 2005-04-21 2006-10-26 Ji-Young Lee Method of forming small pitch pattern using double spacers
CN1912739A (zh) * 2005-08-12 2007-02-14 株式会社半导体能源研究所 曝光掩模以及使用其的半导体器件的制造方法
US20070048659A1 (en) * 2005-08-25 2007-03-01 Fujitsu Limited Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
US20070049011A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc., A Corporation Method of forming isolated features using pitch multiplication
US20100248454A1 (en) * 2009-03-27 2010-09-30 Advanced Micro Devices, Inc. Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material
US20110273906A1 (en) * 2010-04-16 2011-11-10 Anthony John Nichol Front illumination device comprising a film-based lightguide
CN103066024A (zh) * 2011-10-18 2013-04-24 爱思开海力士有限公司 制造非易失性存储器件的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
KR100932333B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 및 그 형성 방법
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
WO2015126812A1 (en) 2014-02-23 2015-08-27 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
WO2016022518A1 (en) * 2014-08-08 2016-02-11 Applied Materials, Inc. Multi materials and selective removal enabled reverse tone process
WO2017053316A1 (en) * 2015-09-24 2017-03-30 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning
US9991156B2 (en) * 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240361A1 (en) * 2005-04-21 2006-10-26 Ji-Young Lee Method of forming small pitch pattern using double spacers
CN1912739A (zh) * 2005-08-12 2007-02-14 株式会社半导体能源研究所 曝光掩模以及使用其的半导体器件的制造方法
US20070048659A1 (en) * 2005-08-25 2007-03-01 Fujitsu Limited Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
US20070049011A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc., A Corporation Method of forming isolated features using pitch multiplication
US20100248454A1 (en) * 2009-03-27 2010-09-30 Advanced Micro Devices, Inc. Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material
US20110273906A1 (en) * 2010-04-16 2011-11-10 Anthony John Nichol Front illumination device comprising a film-based lightguide
CN103066024A (zh) * 2011-10-18 2013-04-24 爱思开海力士有限公司 制造非易失性存储器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874019A (zh) * 2018-08-30 2020-03-10 Imec 非营利协会 一种图案化方法
CN110874019B (zh) * 2018-08-30 2023-04-28 Imec 非营利协会 一种图案化方法

Also Published As

Publication number Publication date
TW201737309A (zh) 2017-10-16
SG11201806451VA (en) 2018-08-30
KR102207120B1 (ko) 2021-01-22
CN108701588B (zh) 2023-03-14
TWI633583B (zh) 2018-08-21
US10115726B2 (en) 2018-10-30
US20170221902A1 (en) 2017-08-03
JP2019508889A (ja) 2019-03-28
KR20180100699A (ko) 2018-09-11
WO2017132381A1 (en) 2017-08-03
JP6715415B2 (ja) 2020-07-01
US20190027481A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
CN108701588A (zh) 用于形成存储器鳍片图案的方法和系统
JP6726834B2 (ja) サブ解像度基板パターニングのためのエッチングマスクを形成する方法
JP7009681B2 (ja) 複数の材料を有する層を用いて基板をパターン化する方法
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
CN108369899A (zh) 形成用于亚分辨率基板图案化的蚀刻掩模的方法
CN107112212A (zh) 使用接枝聚合物材料图案化基底
CN109075124B (zh) 使用具有多种材料的层对基底进行图案化的方法
US10083842B2 (en) Methods of sub-resolution substrate patterning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant