TW201737309A - 形成記憶體fin圖案的方法與系統 - Google Patents

形成記憶體fin圖案的方法與系統 Download PDF

Info

Publication number
TW201737309A
TW201737309A TW106103442A TW106103442A TW201737309A TW 201737309 A TW201737309 A TW 201737309A TW 106103442 A TW106103442 A TW 106103442A TW 106103442 A TW106103442 A TW 106103442A TW 201737309 A TW201737309 A TW 201737309A
Authority
TW
Taiwan
Prior art keywords
layer
line
substrate
etch
patterning
Prior art date
Application number
TW106103442A
Other languages
English (en)
Other versions
TWI633583B (zh
Inventor
姜浩莫
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201737309A publication Critical patent/TW201737309A/zh
Application granted granted Critical
Publication of TWI633583B publication Critical patent/TWI633583B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文所揭露之技術提供了一種方法及製作結構，其係用以準確地提高特徵部密度以產生高解析度特徵部，且亦用以在次解析度特徵部的節距上進行切割。該技術包括使用具有不同蝕刻特性的多種材料，以選擇性蝕刻特徵部並在指定處產生切口部或塊部。多線層係由三或更多種不同的材料所形成，其提供不同蝕刻特性。蝕刻遮罩（包括交織蝕刻遮罩）係用以在所選擇的露出材料內選擇性蝕刻切口部。然後，可切割並形成結構。形成結構及切口部可記錄在記憶層之中，其亦可作為蝕刻遮罩。

Description

形成記憶體FIN圖案的方法與系統
此揭露內容涉及基板處理，尤其有關用於基板圖案化（包括半導體晶圓圖案化）的技術。
微影製程中之縮小線寬的方法歷來包含使用較大NA（numerical aperture，數值孔徑）的光學元件、較短曝光波長、或除了空氣以外的界面介質（例如水浸入）。隨著習知微影製程的解析度接近理論極限，製造者開始轉向雙重圖案化（DP，double-patterning）方法，以克服光學限制。
在材料處理方法中（如光微影），產生圖案化之層包含：將幅射敏感性材料（如光阻）的薄層塗佈在基板的上表面。此幅射敏感性材料轉變為一起伏圖案，其可作為將圖案轉移至基板上的下方層內之蝕刻遮罩。使幅射敏感性材料圖案化通常涉及利用例如光微影系統並經由遮罩（及相關光學元件）而使光化性輻射線曝射在幅射敏感性材料上。在曝射後，接著可使用顯影劑將幅射敏感性材料的被照射區域移除（例如正光阻的情況）、或將未被照射區域移除（例如負光阻的情況）。此遮罩層可包含多數子層。
使輻射線或光線的圖案曝射在基板上的習知微影技術具有各種挑戰，這些挑戰限制曝光特徵部的尺寸、及限制曝光特徵部之間的節距或間距。用以減緩曝光限制的一種習知技術係使用雙重圖案化方法，其允許以比目前可能的習知微影技術的更小節距來圖案化更小特徵部。
半導體技術持續進步至更小特徵部尺寸，包括14奈米、7 nm、5 nm、及更小的特徵部尺寸。如此之特徵部尺寸不斷縮小（各種元件係依此製作）引起對用來形成這些特徵部之技術的持續更多需求。「節距」（pitch）的概念可用來描述這些特徵部尺寸。節距為二個相鄰重複特徵部中的二個相同點之間的距離。此外，半節距為一陣列中的相同特徵部之間距離的一半。
節距縮小技術（儘管通常有些錯誤，但習慣上仍稱為「節距倍增」（pitch multiplication），例如「雙倍節距」等等）可將光微影技術的能力延伸超越特徵部尺寸限制（光學解析度限制）。亦即，依照 特定係數之習知節距倍增（更準確而言，應為節距縮小或節距密度倍增）涉及依一指定係數來縮小目標節距。與193 nm浸入式微影一起使用的雙重圖案化技術普遍被視為用以圖案化22 nm節點及更小節點的最有希望的技術其中之一。但值得注意的是，已建立自行對準雙重圖案化（SADP，self-aligned double patterning）作為雙倍節距密度製程，且已用在NAND快閃記憶體裝置的大量製造。此外，重複SADP步驟可獲得極精細解析度，因而產生四倍節距。
雖然存在數個提高圖案密度或節距密度的圖案化技術，但習知的圖案化技術遭遇解析度不佳或蝕刻特徵部表面粗糙的問題。因此，習知技術並無法提供非常小尺寸（20 nm及更小）所期望之均勻性及保真度的程度。可靠的微影技術可產生具有約80 nm節距的特徵部。然而，習知及新興的設計規格係欲製作具有小於約20 nm或10 nm之臨界尺寸的特徵部。此外，在雙倍及四倍節距密度技術的情況下，可產生次解析度線（sub-resolution line），但製作這些線之間的切口部或連接部是具有挑戰性的，尤其因為這類切口部所需的節距及尺寸係遠小於習知光微影系統的能力。
於此所揭露之技術提供了一種節距縮小（提高節距/特徵部密度）的方法，用以製作高解析度特徵部，且亦用以在次解析度特徵部的節距上進行切割，從而製作例如記憶體陣列的結構。本文的技術包括形成具有不同蝕刻抗性的材料的多線層。蝕刻遮罩組合可先用以製作切口部，然後製作鰭部、線段、或其他結構。在切口部及鰭部係由多數不同種類材料所定義的情況下（代替僅由一光罩所定義的情況），相較於製作鰭部的習知技術，切口部可自行與鰭部對準，以產生具有更佳製程容限（process margin）的鰭部陣列或其他結構陣列。
實施方式包括用於基板圖案化的方法，例如用以製作記憶體陣列的鰭部。多線層係形成在基板上的記憶層上方。多線層包括一區域，該區域具有彼此化學性質不同的三種材料之間隔線的圖案，其相對於彼此具有不同的蝕刻抗性。這三種不同材料包括：材料A、材料B、及材料C。這三種材料之間隔線的圖案包括A-B-C-B-A-B-C-B的重複順序，其中這些材料在平行於基板的工作表面的方向上相間。各材料的線從多線層的頂面延伸至多線層的底面。
第一蝕刻遮罩係形成在多線層上方。第一蝕刻遮罩定義複數第一溝渠，第一溝渠揭開多線層的第一部份，以使所定義之該些第一溝渠在俯視情況下與該些間隔線之圖案中的多數線相交。利用第一蝕刻遮罩，蝕穿材料A的被揭開部份，並蝕穿位於材料A的被揭開部份之正下方之記憶層的部份。第二蝕刻遮罩係形成在多線層上方。第二蝕刻遮罩定義複數第二溝渠，第二溝渠揭開多線層的第二部份，以使所定義之該些第二溝渠在俯視情況下與該些間隔線之圖案中的多數線相交。然後利用第二蝕刻遮罩，蝕穿材料C的被揭開部份，並蝕穿位於材料C的被揭開部份之正下方之記憶層的部份。在多線層被揭開的情況下，蝕穿材料B並蝕穿位於材料B之正下方之記憶層的部份。
因此，可產生具有自行對準之切口部的鰭部，而不必依靠精準的光微影定位。切口部設置可基於沉積材料厚度及不同蝕刻抗性，以代替依靠光微影對準 。
當然，為了清楚說明起見而提出如於此所述之各個步驟的討論順序。一般而言，這些步驟可以任何適當的順序執行。此外，雖然本文之各個不同的特徵、技術、配置等等會在此揭露內容的不同地方予以討論，但意欲使各個概念可彼此獨立執行或彼此結合執行。因此，本發明可用許多不同方式來實現及看待。
應注意到此發明內容章節並非要指出本揭露內容或所請發明的每一個實施方式及/或增加新穎性實施態樣。反而此發明內容章節僅提供不同實施方式及相對於習知技術具有新穎特點的初步討論。關於本發明及實施方式的額外細節及/或可能觀點，讀者可詳見如以下進一步討論之本揭露內容的實施方式章節及對應圖式。
於此所揭露之技術提供了一種方法及製作結構，其係用以精準地提高特徵部密度以產生高解析度（high-resolution）特徵部，且亦用以在次解析度（sub-resoultion）特徵部的節距上進行切割。此技術包括使用具有不同蝕刻特性的多種材料，以選擇性蝕刻特徵部並在指定處製作切口部或塊部。一般而言，多線層係由提供不同蝕刻特性的三或更多種不同材料所形成。然後可使用蝕刻遮罩（包括交織蝕刻遮罩），以在所選擇的露出材料內選擇性蝕刻切口部。接著可進行切除及形成結構。形成結構及切口部可記錄在記憶層中，記憶層（當已記錄元件圖案時）可作為用以在下方層之中形成結構的蝕刻遮罩。
可利用本文的技術來形成各種類型的結構。為方便說明實施方式起見，故主要將焦點放在說明形成記憶體鰭部圖案或鰭部陣列。舉例而言，本文的技術可製作具有更佳製程容限的DRAM（dynamic random-access memory，動態隨機存取記憶體）鰭部圖案。在DRAM鰭部圖案化過程中，線切割步驟是極具挑戰性的。例如，在特徵部微縮或尺寸縮小的進展下，用於上述鰭部圖案之線係以次解析度的尺寸形成，例如藉由利用自行對準四重圖案化技術來形成心軸及線。在習知的鰭部製作流程中，鰭部或線係形成在記憶層之中，如硬遮罩層。然後使用一或更多材料將此硬遮罩層進行平面化，並接著藉由光微影圖案化技術將蝕刻遮罩形成在頂部上。在使曝露至切口部的光罩之光阻層顯影後，其結果為該光阻層看似相對小的孔洞之陣列。這些孔洞係設計成在以次解析度所形成的線上方直接對準以在這些線之中製作切口部，使得該圖案轉移（蝕刻）穿過數個層而在指定位置處切開硬遮罩層之中的內埋線。其挑戰為在覆蓋或光微影未對準的情況下，若切口部位在二相鄰線之間，則這些線可能僅部份切開或完全未切開，而這將導致或造成裝置失效。對於次解析度切口部而言，能有二個不同的切口部遮罩，以在期望的位置處切開這些內埋線。
因此，本文的實施方式可用來將基板圖案化。這可包括製作用以轉移次解析度圖案（如鰭部陣列）的複合蝕刻遮罩。現在參考圖1A及1B，多線層150係形成在基板上的記憶層140上方。下方層135可位於記憶層140下方。注意到此基板堆疊可包括額外的中間層或膜以幫助製作。圖1A顯示範例基板片段的側邊橫剖面圖，而圖1B顯示該對應基板片段的俯視圖。應注意到這種圖式編號將在本文的後續圖式中一再出現，其中帶有字母「A」的圖號表示側視圖，而帶有字母「B」的圖號表示俯視圖。多線層150包括一區域，該區域具有彼此化學性質不同（相對於彼此具有不同的蝕刻抗性）的三或更多種材料之間隔線的圖案。這三種不同材料包括材料A、材料B、及材料C。可藉由自行對準雙重圖案化、或自行對準四重圖案化、或其他節距倍增技術來形成多線層中的一或更多線。
三種材料之間隔線的圖案包括A-B-C-B-A-B-C-B的重複順序，其中這些材料在平行於基板的工作表面的方向上相間。換言之，三種材料之間隔線的圖案係水平橫越基板而相間（假設基板的工作表面為水平定向）。類型151顯示一種範例性重複順序。在一實施方式中，重複圖案的最簡短片段為A-B-C-B，然後一直重複。圖1A及1B在各個線或材料種類上方顯示字母A、B、及C。各個材料線從多線層的頂面延伸至多線層的底面。換言之，蝕刻劑可從上方接觸各個材料線，且各個材料線可完全蝕刻穿過多線層150而接觸記憶層140及任何中介膜。
如於此使用之彼此具有不同的蝕刻抗性是指至少有一蝕刻劑（或蝕刻劑組合）以比對其他材料更高的速率而對一特定材料進行蝕刻。應注意到可存在以相同速率對二或更多種特定材料進行蝕刻的特定蝕刻劑，但至少有一種相對於其他材料以更快速率對內含材料進行蝕刻的蝕刻劑。相對於另一材料而對某一材料進行蝕刻可包括蝕刻某一材料但實質上不對其他材料蝕刻，或相較於其他材料而以實質上更高的速率對某一材料進行蝕刻（例如，3：1、4：1、10：1等等之蝕刻速率比）。對於具有不同蝕刻抗性的二種材料而言，通常是指這二種材料彼此的化學性質不同，如包括特定的原子元素。不過，大致相同的二種材料（除了這二種材料其中一者包括摻質之外）卻可具有不同的蝕刻抗性。此外，具有相同原子元素但分子或晶體結構不同的材料亦可提供蝕刻抗性差異。
現在參考圖2A及2B，第一蝕刻遮罩161係形成在多線層150上方。第一蝕刻遮罩定義複數第一溝渠，第一溝渠揭開多線層的第一部份，以使所定義之該些第一溝渠在俯視情況下與間隔線圖案中的多數線相交。換言之，如同從方向性蝕刻或垂直於基板工作表面的視角來看，由第一蝕刻遮罩161所定義的複數溝渠橫越下方的間隔線圖案。在圖2B之中，能看到線段及重複圖案（在所定義之複數溝渠之間所見）。應注意到，線的交叉或橫越不必為垂直，也可以是銳角/斜角交叉。注意到為了方便說明起見，故將第一蝕刻遮罩161繪示成直接位於多線層150上的單一層。可藉由習知光微影技術來形成第一蝕刻遮罩161，其可包括先在基板上沉積平坦化層、接著是抗反射塗層、並接著是幅射敏感性材料層（如光阻），然後進行曝光，並且使可溶或變成可溶的部份顯影。在替代實施方式中，於平坦化層之前可先將硬遮罩層沉積在多線層150上，或將其沉積在平坦化層上。在一些處理流程中，具有沉積在多線層150上方及第一蝕刻遮罩161下方的硬遮罩層會是有幫助的。
現在參考圖3A及3B，其中執行一蝕刻操作，該操作利用第一蝕刻遮罩161以蝕穿材料A的被揭開部份，並接著蝕穿位於材料A的被揭開部份之正下方之記憶層140的被揭開部份。若有硬遮罩沉積在多線層150上，則硬遮罩將對應於第一蝕刻遮罩161而進行蝕刻。在圖3B之中，透過該些溝渠已看不到材料A，但此刻能看到部份下方層135。為了能更清楚瞭解，圖3C顯示了在此處理階段所見之記憶層140的俯視圖（若將記憶層140的上方層移除）。
現在參考圖4A及4B，多線層150及記憶層140中的空隙接著被填入特定材料。例如，可將材料C沉積在基板上，以填充開孔。上述填充可先使材料C過度沉積，並接著可將基板平面化而回到多線層150的頂部，如圖4B所示。在上述填充之前，可先將第一蝕刻遮罩161（及伴隨層）移除。若硬遮罩層係包含在多線層150的頂部上，則可將此硬遮罩層保留在基板上。亦應注意到，進行平面化而回到多線層150的頂面並不是必需的。相反地，其中一種選擇係使用材料C（或其他材料）的填充層作為用以沉積後續蝕刻遮罩的平坦化層。
現在參考圖5A及5B，第二蝕刻遮罩162係形成在多線層150上方。第二蝕刻遮罩定義複數第二溝渠，第二溝渠揭開多線層的第二部份，以使所定義之該些第二溝渠在俯視情況下與間隔線圖案中的多數線相交。在圖5B之中，在所定義之複數第二溝渠之間，能看到線段及重複圖案。可藉由習知光微影技術來形成第二蝕刻遮罩162，其可包括先在基板上沉積平坦化層、接著是抗反射塗層、並接著是光阻層。注意到第二蝕刻遮罩162係類似第一蝕刻遮罩161，除了其溝渠位置係移動到位於第一蝕刻遮罩161中的溝渠之間的位置。
現在參考圖6A及6B，其中執行一蝕刻操作，該操作利用第二蝕刻遮罩162以蝕穿材料C的被揭開部份，並接著蝕穿位於材料C的被揭開部份之正下方之記憶層140的被揭開部份。若有將硬遮罩層使用在多線層150上方，則硬遮罩層將對應於第二蝕刻遮罩162而進行蝕刻。在圖6B之中，該些溝渠之間已看不到材料C，但此刻能看到部份下方層135。為了能更好想像，圖6C顯示了在此處理階段所見之記憶層140的俯視圖（若將記憶層140的上方層移除）。
此時，可將第二蝕刻遮罩162（及其相關層）移除。現在參考圖7A及7B，多線層150及記憶層140中的空隙接著被填入特定材料。例如，可將材料C沉積在基板上，以填充這些開孔。上述填充可先使材料C過度沉積。當將基板平面化而回到多線層150的頂部時，即可將此過度沉積移除，如圖7B所示。若硬遮罩層係選擇性地包含在多線層150的頂部上，則可在填充空隙及平面化回到多線層150的頂面之前或之後，將此硬遮罩層移除，以使全部材料B（材料B的線）被揭開。
現在參考圖8A及8B，其中執行一蝕刻操作，該操作蝕穿材料B的被揭開部份，並接著蝕穿位在材料B的被揭開部份之正下方之記憶層140的被揭開部份。應注意到，並不需要一單獨的蝕刻遮罩來蝕刻材料B。相反地，材料A和C（及用來填充空隙的材料）作為相較於材料B而對特定蝕刻劑具有不同蝕刻抗性的蝕刻遮罩。在圖8B之中，已看不到材料B，且已將該些溝渠蝕刻至記憶層140內，因而此時能看到部份下方層135。
現在參考圖9A及9B，在基於蝕穿材料A、材料B、及材料C的蝕刻轉移完成後，可將記憶層上方的餘留材料移除。記憶層產生具有平行線段的陣列之起伏圖案。在一些實施方式中，線段陣列中的平行線段的具有小於40奈米的節距。例如，材料B的相鄰兩線之間的節距小於40奈米，及材料A和材料C的相鄰兩線之間的節距小於40奈米。然後，記憶層140（其可由硬遮罩材料所組成，例如鈦氮化物）可作為將線段圖案轉移至下方層135內的蝕刻遮罩，以產生鰭部的陣列，如圖10A及10B所示。圖10C係基板片段的立體圖，其顯示所產生之線段（記憶層140仍在基板上）。額外的處理步驟可包括移除記憶層140，及/或進一步的阻隔、切割、摻雜等等。
注意到在此實施方式中，在製作欲切割的線以前，先製作切口部。舉例而言，在蝕穿材料A及蝕穿材料C之後，再蝕穿材料B。因此，在製作記憶層140中之欲切割的線以前，可先從記憶層140製作切口部（被移除的材料）。然而，於其他實施方式中，在蝕穿材料A及蝕穿材料C以前，可先蝕穿材料B。
圖11-20顯示另一範例處理流程，其使用雙層心軸來形成蝕刻遮罩，以處理多線層。圖11A及11B係類似圖1A及1B，其差異在於將基板片段旋轉90度，以更適當地描述位於多線層150上方之遮罩層的橫剖面。
現在參考圖12A及12B，形成第一蝕刻遮罩161的步驟包括形成具有上部材料166及下部材料167的雙層心軸165。相較於下部材料167，上部材料166具有不同的蝕刻抗性。側壁間隔物171係形成在雙層心軸上。圖12A顯示側壁間隔物171已形成的狀態，但其形成步驟可包含將保形膜沉積在雙層心軸上方，並接著執行間隔物開放蝕刻，以從雙層心軸上方及從側壁間隔物171之間的多線層150上方移除保形材料。第一蝕刻遮罩161包括多數雙層心軸165及側壁間隔物171（定義相鄰側壁間隔物的曝露側壁之間的溝渠）。
圖13A及13B係類似圖3A及3B。其中執行一蝕刻操作，該操作利用第一蝕刻遮罩161以蝕穿材料C的被揭開部份，並接著蝕穿位在材料C的被揭開部份之正下方之記憶層140的被揭開部份。在此蝕刻操作後，將填充層168沉積在基板上，如圖14A及14B所示。這包括填充第一蝕刻遮罩的相鄰側壁間隔物之間所定義之複數溝渠。填充層168可與上部材料166為相同材料。接著，將基板平面化而回到雙層心軸165的下部材料167的上表面。因此，雙層心軸165的下部可作為例如化學機械研磨的平坦化停止材料。如此之平坦化步驟的結果係顯示在圖15A及15B之中。
在使雙層心軸165的下部材料167露出的情況下，可將雙層心軸165完全移除，以產生第二蝕刻遮罩162，如圖16A所示。第二蝕刻遮罩定義複數第二溝渠，第二溝渠揭開多線層的第二部份，以使所定義之該些第二溝渠在俯視情況下與間隔線圖案中的多數線相交。執行一蝕刻操作，該操作利用第二蝕刻遮罩162以蝕穿材料A的被揭開部份，並接著蝕穿位於材料A的被揭開部份之正下方之記憶層140的被揭開部份。如此之蝕刻轉移的結果係顯示在圖16A及16B之中，此時能從圖16B中的俯視圖看到下方層135。
可將第二蝕刻遮罩162（及其相關膜）移除。現在參考圖17A及17B，多線層150及記憶層140中的空隙可填入特定材料。例如，可將材料C沉積在基板上，以填充這些開孔。上述填充可先使材料C過度沉積，並接著可將基板平面化而回到多線層150的頂部，如圖17B所示。若硬遮罩層係包含在多線層150的頂部上，則可在填充空隙及平面化回到多線層150的頂面之前或之後，將此硬遮罩層移除，以使全部材料B（材料B的線）被揭開。
現在參考圖18A及18B，其中執行一蝕刻操作，該操作蝕穿材料B的被揭開部份，並接著蝕穿位於材料B的被揭開部份之正下方之記憶層140的被揭開部份。應注意到，並不需要一單獨的蝕刻遮罩來蝕刻材料B。相反地，材料A和C及填充材料作為相較於材料B而對特定蝕刻劑具有不同蝕刻抗性的蝕刻遮罩。在圖18B之中，已看不到材料B，且已將該些溝渠蝕刻至記憶層140內，因而此時能看到部份下方層135。
現在參考圖19A及19B，在基於蝕穿材料A、材料B、及材料C的蝕刻轉移完成後，可將記憶層140上方的餘留材料移除，故記憶層產生具有平行線段的陣列之起伏圖案。然後，記憶層140（其可由硬遮罩材料或金屬硬遮罩材料所組成）可作為將線段圖案轉移至下方層135內的蝕刻遮罩，以產生鰭部的陣列，如圖20A及20B所示。額外的處理步驟可包括移除記憶層140，進一步的阻隔、切割、摻雜等等。
可用各種技術來形成多線層150。其中一種技術係類似圖15A之第二蝕刻遮罩162的形成。例如，形成多線層可包括利用材料A來形成心軸。心軸可為自行對準四重圖案化或其他節距倍增圖案化的結果。接著，利用材料B而在心軸的側壁上形成側壁間隔物。然後，利用材料C來形成填充結構，而填充結構填入相鄰間隔物之間的溝渠。因此，產生了不同材料線的間隔圖案，其中可相對於其他材料而選擇性蝕刻各個材料。
在另一實施方式中，遮罩圖案化之方法包括在基板上的記憶層上方形成多線層。多線層包括一區域，該區域具有彼此化學性質不同（相對於彼此具有不同的蝕刻抗性）的三種材料之間隔線的圖案。應注意到，不必整個多線層都具有間隔線的圖案，但至少一部份具有間隔線的圖案。間隔線包括心軸、側壁間隔物、及填充結構。三種材料之間隔線的圖案包括相間隔的心軸線及填充結構線，而側壁間隔物位於心軸線與填充結構線之間，且各材料線從多線層的頂面延伸至多線層的底面。
第一蝕刻遮罩係形成在多線層上方。第一蝕刻遮罩定義複數第一溝渠，第一溝渠揭開多線層的第一部份，以使所定義之該些第一溝渠在俯視情況下與間隔線圖案中的多數線相交（交叉）。執行一蝕刻操作，該操作利用第一蝕刻遮罩以蝕穿心軸的被揭開部份，並蝕穿位於心軸的被揭開部份之正下方之記憶層的部份。
第二蝕刻遮罩係形成在多線層上方。第二蝕刻遮罩定義複數第二溝渠，第二溝渠揭開多線層的第二部份，以使所定義之該些第二溝渠在俯視情況下與間隔線圖案中的多數線相交。執行另一蝕刻操作，該操作利用第二蝕刻遮罩以蝕穿填充結構的被揭開部份，並蝕穿位於填充結構的被揭開部份之正下方之記憶層的部份。然後，揭開多線層，並將側壁間隔物及位於側壁間隔物之正下方之記憶層的部份蝕去，以將此圖案轉移至記憶層內，從而在記憶層中產生自行對準的線段陣列。
在前面的敘述中，已提出許多具體細節，例如處理系統的特定幾何結構及其中所使用的各種元件及製程之敘述。然而，應瞭解本文的技術可實施在脫離這些具體細節的其他實施方式中，並且這些細節係作為說明之目的，而非作為限制。已參考附圖而詳述本文所揭露之實施方式。同樣地，為了說明之目的，故提出特定的數量、材料、及配置以提供徹底的瞭解。然而，仍可在不具如此之具體細節的情況下執行這些實施方式。具有實質上相同功能結構的元件係由相同參考符號所表示，且因此可能省略任何的多餘敘述。
各個技術內容已描述為多個分離操作，以幫助瞭解各種實施方式。描述的順序不應被理解為暗示著這些操作必須依照這些順序。事實上，這些操作並不需依照描述之順序執行。所描述之操作可按不同於所敘述之實施方式的順序來執行。在額外的實施方式中，可執行各種額外操作且/或可省略所敘述之操作。
如於此所使用之「基板」或「目標基板」一般是指依據本發明所處理之物件。基板可包括裝置（尤其是半導體或其他電子裝置）的任何材料部份或結構，並且可例如為一基底基板結構（如半導體晶圓）、或是在基底基板結構上或覆蓋基底基板結構之一層（如一薄膜）。因此，基板並不限於任何特定基底結構、下方層、或上覆層（圖案化或不圖案化），而是預期包括任何這類的層或基底結構、以及這些層及/或基底結構的任何組合。本說明書可能涉及特定類型的基板，但這只是為了說明之目的。
本領域中具有通常技術者亦將瞭解可對以上說明之技術操作做出許多變化，而同時仍可達到本發明之相同目標。欲使如此之變化涵蓋在本揭露內容的範圍內。因此，上述之本發明實施方式敘述並非意欲為限制性。反而任何對本發明之實施方式的限制係敘述在以下申請專利範圍中。
135‧‧‧下方層
140‧‧‧記憶層
150‧‧‧多線層
151‧‧‧類型
161‧‧‧第一蝕刻遮罩
162‧‧‧第二蝕刻遮罩
165‧‧‧雙層心軸
166‧‧‧上部材料
167‧‧‧下部材料
168‧‧‧填充層
171‧‧‧側壁間隔物
在參照以下配合附圖之詳細描述後，本發明之各種實施方式及許多其伴隨優點的更完整理解將立刻變得顯而易知。這些圖式並不一定按照比例繪製，而是強調說明其特徵、原理、及概念。
圖1A-10A係範例基板片段的橫剖面示意圖，其顯示根據於此所揭露之實施方式的處理流程。
圖1B-10B係範例基板片段的俯視示意圖，其顯示根據於此所揭露之實施方式的處理流程。
圖3C及6C係範例基板片段的橫剖面俯視圖，其顯示根據於此所揭露之實施方式的處理流程。
圖10C係範例基板片段的示範立體圖，其顯示根據於此所揭露之實施方式的處理流程。
圖11A-20A係範例基板片段的橫剖面示意圖，其顯示根據於此所揭露之實施方式的處理流程。
圖11B-20B係範例基板片段的俯視示意圖，其顯示根據於此所揭露之實施方式的處理流程。
135‧‧‧下方層
140‧‧‧記憶層

Claims (19)

  1. 一種用於基板圖案化的方法，該方法包含： 在基板上的記憶層上方形成多線層，該多線層包括一區域，該區域具有彼此化學性質不同的三種材料之間隔線的圖案，其相對於彼此具有不同的蝕刻抗性，該三種材料包括材料A、材料B、及材料C，該三種材料之間隔線的圖案包括A-B-C-B-A-B-C-B的重複順序，其中該些材料在平行於該基板的工作表面的方向上相間，各材料的線從該多線層的頂面延伸至該多線層的底面； 在該多線層上方形成第一蝕刻遮罩，該第一蝕刻遮罩定義複數第一溝渠，該些第一溝渠揭開該多線層的第一部份，以使所定義之該些第一溝渠在俯視情況下與該些間隔線之圖案中的多數線相交； 利用該第一蝕刻遮罩，蝕穿材料A的被揭開部份，並蝕穿位於材料A的被揭開部份之正下方之該記憶層的部份； 在該多線層上方形成第二蝕刻遮罩，該第二蝕刻遮罩定義複數第二溝渠，該些第二溝渠揭開該多線層的第二部份，以使所定義之該些第二溝渠在俯視情況下與該些間隔線之圖案中的多數線相交； 利用該第二蝕刻遮罩，蝕穿材料C的被揭開部份，並蝕穿位於材料C的被揭開部份之正下方之該記憶層的部份；及 在該多線層被揭開的情況下，蝕穿材料B並蝕穿位於材料B之正下方之該記憶層的部份。
  2. 如申請專利範圍第1項之用於基板圖案化的方法，更包含： 在基於蝕穿材料A、材料B、及材料C之蝕刻轉移完成後，將該記憶層上方的餘留材料移除，而該記憶層產生具有平行線段的陣列之起伏圖案。
  3. 如申請專利範圍第2項之用於基板圖案化的方法，其中該平行線段的陣列中的平行線段具有小於40奈米的節距。
  4. 如申請專利範圍第2項之用於基板圖案化的方法，其中在該記憶層中產生線之前，線切口部係產生在該記憶層中，且其中該記憶層包含硬遮罩材料。
  5. 如申請專利範圍第2項之用於基板圖案化的方法，其中該多線層的一或更多線係藉由自行對準雙重圖案化或自行對準四重圖案化而形成。
  6. 如申請專利範圍第2項之用於基板圖案化的方法，更包含： 將具有該平行線段的陣列之該起伏圖案轉移至下方層內，以在該下方層中產生鰭部的陣列。
  7. 如申請專利範圍第1項之用於基板圖案化的方法，其中在蝕穿材料A及蝕穿材料C之後，進行蝕穿材料B。
  8. 如申請專利範圍第1項之用於基板圖案化的方法，其中在蝕穿材料A及蝕穿材料C之前，進行蝕穿材料B。
  9. 如申請專利範圍第1項之用於基板圖案化的方法，更包含： 在形成該第一蝕刻遮罩及形成該第二蝕刻遮罩之前，於該多線層上方形成硬遮罩層；及 利用該第一蝕刻遮罩及該第二蝕刻遮罩，蝕穿該硬遮罩層的對應部份。
  10. 如申請專利範圍第1項之用於基板圖案化的方法，其中形成該第一蝕刻遮罩的步驟包括：在該基板上沉積幅射敏感性材料；及在光微影曝光之後，使該幅射敏感性材料顯影。
  11. 如申請專利範圍第10項之用於基板圖案化的方法，其中形成該第二蝕刻遮罩的步驟包括：在該基板上沉積第二幅射敏感性材料；及在光微影曝光之後，使該第二幅射敏感性材料顯影；且 更包含：在沉積該第二幅射敏感性材料之前，及在蝕穿材料A的被揭開部份並蝕穿位於材料A的被揭開部份之正下方之該記憶層的部份之後，用材料C填充該記憶層中及該多線層中的開孔。
  12. 如申請專利範圍第11項之用於基板圖案化的方法，更包含：在蝕穿材料B並蝕穿位於材料B之正下方之該記憶層的部份之前，填充該記憶層中及該多線層中的開孔。
  13. 如申請專利範圍第1項之用於基板圖案化的方法，其中形成該第一蝕刻遮罩的步驟包括： 形成雙層心軸，該雙層心軸具有上部材料及下部材料，該上部材料具有與該下部材料不同的蝕刻抗性；及 在該雙層心軸上形成側壁間隔物，該雙層心軸及該側壁間隔物之陣列定義複數溝渠，該些溝渠係位於相鄰側壁間隔物的曝露側壁之間。
  14. 如申請專利範圍第13項之用於基板圖案化的方法，其中形成該第二蝕刻遮罩的步驟包括： 填充定義在該第一蝕刻遮罩的相鄰側壁間隔物之間的該些溝渠； 移除該雙層心軸的該上部材料，以揭開該下部材料；及 移除該雙層心軸的該下部材料。
  15. 如申請專利範圍第1項之用於基板圖案化的方法，其中在該記憶層上方形成該多線層的步驟包括： 利用材料A形成心軸； 利用材料B在心軸的側壁上形成側壁間隔物；及 利用材料C形成填充結構，該填充結構係填入相鄰間隔物之間的該些溝渠。
  16. 如申請專利範圍第15項之用於基板圖案化的方法，其中材料B的線之間的第一節距小於40奈米，且其中該心軸與該填充結構之間的第二節距小於40奈米。
  17. 如申請專利範圍第1項之用於基板圖案化的方法，其中材料A係心軸材料、材料B係間隔物材料、及材料C係填充物材料。
  18. 一種用於基板圖案化的方法，該方法包含： 在基板上的記憶層上方形成多線層，該多線層包括一區域，該區域具有彼此化學性質不同的三種材料之間隔線的圖案，其相對於彼此具有不同的蝕刻抗性，該些間隔線包括心軸、側壁間隔物、及填充結構，該三種材料之間隔線的圖案包括相間的該心軸的線與該填充結構的線，而該側壁間隔物係位於該心軸的線與該填充結構的線之間，各材料的線從該多線層的頂面延伸至該多線層的底面； 在該多線層上方形成第一蝕刻遮罩，該第一蝕刻遮罩定義複數第一溝渠，該些第一溝渠揭開該多線層的第一部份，以使所定義之該些第一溝渠在俯視情況下與該些間隔線之圖案中的多數線相交； 利用該第一蝕刻遮罩，蝕穿該心軸的被揭開部份，並蝕穿位於該心軸的被揭開部份之正下方之該記憶層的部份； 在該多線層上方形成第二蝕刻遮罩，該第二蝕刻遮罩定義複數第二溝渠，該些第二溝渠揭開該多線層的第二部份，以使所定義之該些第二溝渠在俯視情況下與該些間隔線之圖案中的多數線相交； 利用該第二蝕刻遮罩，蝕穿該填充結構的被揭開部份，並蝕穿位於該填充結構的被揭開部份之正下方之該記憶層的部份；及 在該多線層被揭開的情況下，蝕穿該側壁間隔物並蝕穿位於該側壁間隔物之正下方之該記憶層的部份。
  19. 如申請專利範圍第18項之用於基板圖案化的方法，更包含： 在基於蝕穿該心軸、該填充結構、及該側壁間隔物之蝕刻轉移完成後，將該記憶層上方的餘留材料移除，該記憶層係具有平行線段的陣列之起伏圖案；及 將具有該平行線段的陣列之該起伏圖案轉移至下方層內，以在該下方層中產生鰭部的陣列。
TW106103442A 2016-01-29 2017-02-02 形成記憶體fin圖案的方法與系統 TWI633583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662288846P 2016-01-29 2016-01-29
US62/288,846 2016-01-29

Publications (2)

Publication Number Publication Date
TW201737309A true TW201737309A (zh) 2017-10-16
TWI633583B TWI633583B (zh) 2018-08-21

Family

ID=59387112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103442A TWI633583B (zh) 2016-01-29 2017-02-02 形成記憶體fin圖案的方法與系統

Country Status (7)

Country Link
US (2) US10115726B2 (zh)
JP (1) JP6715415B2 (zh)
KR (1) KR102207120B1 (zh)
CN (1) CN108701588B (zh)
SG (1) SG11201806451VA (zh)
TW (1) TWI633583B (zh)
WO (1) WO2017132381A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991156B2 (en) * 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
US10388644B2 (en) 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
CN109411337A (zh) * 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10439047B2 (en) * 2018-02-14 2019-10-08 Applied Materials, Inc. Methods for etch mask and fin structure formation
EP3618103A1 (en) * 2018-08-30 2020-03-04 IMEC vzw A patterning method
US20200090980A1 (en) * 2018-09-13 2020-03-19 Nanya Technology Corporation Method for preparing semiconductor structures
US10903082B2 (en) * 2018-09-21 2021-01-26 Varian Semiconductor Equipment Associates, Inc. Spacer sculpting for forming semiconductor devices
US11024511B1 (en) 2020-04-21 2021-06-01 Winbond Electronics Corp. Patterning method
JP2022032500A (ja) 2020-08-12 2022-02-25 キオクシア株式会社 パターン形成方法およびテンプレートの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
KR100932333B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 및 그 형성 방법
KR101532012B1 (ko) 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US7871873B2 (en) * 2009-03-27 2011-01-18 Global Foundries Inc. Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material
US9028123B2 (en) * 2010-04-16 2015-05-12 Flex Lighting Ii, Llc Display illumination device with a film-based lightguide having stacked incident surfaces
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
KR20130042352A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 제조 방법
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
TWI545622B (zh) * 2014-02-23 2016-08-11 東京威力科創股份有限公司 藉由交叉多重圖案化層以增加圖案密度的方法
US9728406B2 (en) * 2014-08-08 2017-08-08 Applied Materials, Inc. Multi materials and selective removal enabled reverse tone process
JP2018531506A (ja) * 2015-09-24 2018-10-25 東京エレクトロン株式会社 サブ解像度基板パターニングのためのエッチングマスクを形成する方法
US9991156B2 (en) * 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs

Also Published As

Publication number Publication date
SG11201806451VA (en) 2018-08-30
US20190027481A1 (en) 2019-01-24
US10115726B2 (en) 2018-10-30
US20170221902A1 (en) 2017-08-03
JP6715415B2 (ja) 2020-07-01
CN108701588B (zh) 2023-03-14
TWI633583B (zh) 2018-08-21
WO2017132381A1 (en) 2017-08-03
KR102207120B1 (ko) 2021-01-22
CN108701588A (zh) 2018-10-23
JP2019508889A (ja) 2019-03-28
KR20180100699A (ko) 2018-09-11

Similar Documents

Publication Publication Date Title
US9818611B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
US11107682B2 (en) Method for patterning a substrate using a layer with multiple materials
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
KR102603019B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
US10083842B2 (en) Methods of sub-resolution substrate patterning
TWI545618B (zh) 用於平坦化之基板圖案化方法