JP6715415B2 - メモリフィンパターンを形成するための方法及びシステム - Google Patents
メモリフィンパターンを形成するための方法及びシステム Download PDFInfo
- Publication number
- JP6715415B2 JP6715415B2 JP2018539435A JP2018539435A JP6715415B2 JP 6715415 B2 JP6715415 B2 JP 6715415B2 JP 2018539435 A JP2018539435 A JP 2018539435A JP 2018539435 A JP2018539435 A JP 2018539435A JP 6715415 B2 JP6715415 B2 JP 6715415B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- line
- forming
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 100
- 239000000463 material Substances 0.000 claims description 190
- 238000005530 etching Methods 0.000 claims description 97
- 239000000758 substrate Substances 0.000 claims description 72
- 238000003860 storage Methods 0.000 claims description 61
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 24
- 230000005855 radiation Effects 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 146
- 230000008569 process Effects 0.000 description 38
- 239000011295 pitch Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/056—Making the transistor the transistor being a FinFET
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本出願は、参照によりその全体が本明細書に組み込まれる、「メモリフィンパターンを形成するための方法及びシステム」と題する、2016年1月29日に出願された米国仮特許出願第62/288,846号の利益を主張する。
このマスク層は、複数のサブ層を含むことができる。
multiplication)」と呼ばれ、フィーチャサイズの限界(光学解像度の限界)を超えてフォトリソグラフィの能力を拡張することができる。すなわち、従来のピッチの増加(より正確には、ピッチの低減又はピッチ密度の増加)は、ある特定の要因による目標ピッチの低減を含む。193nmの液浸リソグラフィで使用される2重パターン化技術は、22nm以下のノードをパターン化する最も有望な技術の1つとして従来考えられている。注目すべきは、ピッチ密度倍化プロセスとしてすでに自己整列ダブルパターン化(SADP)が確立されており、NAND型フラッシュメモリデバイスの大量生産に適応していることである。さらに、SADPステップを繰り返すことで超微細な分解能が得られ、ピッチの4倍化をもたらす。
to)平坦化されることができる。かかる充填の前に、第1エッチングマスク161、及び付随する層は除去されることができる。ハードマスク層がマルチライン層150の頂部上に組み込まれる場合、このハードマスク層は、基板上に残ることができる。また、マルチライン層150の頂部表面へ戻る平坦化が必要でないことに留意されたい。その代わりに、1つの選択肢は、後続のエッチングマスクを堆積するための平坦化層として材料C(又は他の材料)の充填層を使用することである。
Claims (19)
- 基板をパターン化する方法であって、当該方法は、
基板上の記憶層の上側にマルチライン層を形成するステップであって、前記マルチライン層は、相互に比較して異なるエッチング抵抗率を有することにより化学的に相互に異なる3つの材料の交互ラインのパターンを備える領域を含み、前記3つの材料は、材料A、材料B及び材料Cを含み、前記3つの材料の交互ラインのパターンは、材料が前記基板の作業表面に平行な方向において切り換えられるA−B−C−B−A−B−C−Bの繰り返しシーケンスを含み、各材料のラインは前記マルチライン層の頂部表面から前記マルチライン層の底部表面まで延在する、ステップと、
前記マルチライン層の上側に第1エッチングマスクを形成するステップであって、前記第1エッチングマスクが前記マルチライン層の第1部分を露出する第1トレンチを画定することにより、画定された第1トレンチが前記交互ラインのパターンのうちの複数のラインと上方で交差する、ステップと、
前記第1エッチングマスクを用いて、前記材料Aの露出部分と前記材料Aの露出部分の直接下にある前記記憶層の部分とを貫通してエッチングするステップと、
前記マルチライン層の上側に第2エッチングマスクを形成するステップであって、前記第2エッチングマスクが前記マルチライン層の第2部分を露出する第2トレンチを画定することにより、画定された第2トレンチが前記交互ラインのパターンのうちの複数のラインと上方で交差する、ステップと、
前記第2エッチングマスクを用いて、前記材料Cの露出部分と前記材料Cの露出部分の直接下にある前記記憶層の部分とを貫通してエッチングするステップと、
前記マルチライン層が露出される間に、前記材料Bと前記材料Bの直接下にある前記記憶層の部分を貫通してエッチングするステップと、
を含む、方法。 - 前記材料A、前記材料B及び前記材料Cを貫通するエッチングに基づくエッチング転写が完了した後、前記記憶層の上側の残余の材料を除去するステップであって、前記記憶層は平行なラインセグメントのアレイを有するレリーフパターンをもたらす、ステップ、
をさらに含む、請求項1記載の方法。 - 前記アレイの平行なラインセグメントは40ナノメートル未満のピッチを有する、
請求項2記載の方法。 - 前記記憶層内でラインを形成する前に、前記記憶層内でラインカットを形成し、前記記憶層はハードマスク材料を含む、
請求項2記載の方法。 - 前記マルチライン層の1つ以上のラインは、自己整列2重パターン化又は自己整列4重パターン化によって形成される、
請求項2記載の方法。 - 前記平行なラインセグメントのアレイを有する前記レリーフパターンを下地層に転写するステップであって、前記下地層にフィンのアレイが形成される、ステップ、
をさらに含む、請求項2記載の方法。 - 前記材料Bを貫通してエッチングするステップは、前記材料Aを貫通してエッチングするステップ及び前記材料Cを貫通してエッチングするステップの後に発生する、
請求項1記載の方法。 - 材料Bを貫通してエッチングするステップは、材料Aを貫通してエッチングするステップ及び材料Cを貫通してエッチングするステップの前に発生する、
請求項1記載の方法。 - 前記第1エッチングマスクを形成し前記第2エッチングマスクを形成する前に、前記マルチライン層の上側にハードマスク層を形成するステップと、
前記第1エッチングマスク及び前記第2エッチングマスクを用いて、前記ハードマスク層の対応する部分を貫通してエッチングするステップと、
をさらに含む、請求項1記載の方法。 - 前記第1エッチングマスクを形成するステップは、
前記基板上に放射線感受性材料を堆積するステップと、
前記放射線感受性材料をフォトリソグラフィ露光後に現像するステップと、を含む、
請求項1記載の方法。 - 前記第2エッチングマスクを形成するステップは、
前記基板上に第2放射線感受性材料を堆積するステップと、
前記第2放射線感受性材料をフォトリソグラフィ露光後に現像するステップと、を含み、
前記方法は、
前記第2放射線感受性材料を堆積するステップの前、且つ前記第1エッチングマスクを用いて、前記材料Aの露出部分と前記材料Aの露出部分の直接下にある前記記憶層の部分とを貫通してエッチングするステップの後に、前記記憶層及び前記マルチライン層内の開口を前記材料Cで充填するステップ、
をさらに含む、請求項10記載の方法。 - 材料B及び材料Bの直接下の前記記憶層の部分を貫通してエッチングするステップの前に、前記記憶層及び前記マルチライン層内の開口を充填するステップ、
をさらに含む、請求項11記載の方法。 - 前記第1エッチングマスクを形成するステップは、
上部材料及び下部材料を有する2重層マンドレルを形成するステップであって、前記上部材料は前記下部材料とは異なるエッチング抵抗率を有する、ステップと、
前記2重層マンドレル上に側壁スペーサを形成するステップであって、前記2重層マンドレルのアレイ及び前記側壁スペーサは、隣り合う前記側壁スペーサの露出した側壁間でトレンチを画定する、ステップと、を含む、
請求項1記載の方法。 - 前記第2エッチングマスクを形成するステップは、
前記第1エッチングマスクの隣り合う前記側壁スペーサの間で画定されるトレンチを充填するステップと、
前記2重層マンドレルの前記上部材料を、前記下部材料が露出するように除去するステップと、
前記2重層マンドレルの前記下部材料を除去するステップと、を含む、
請求項13記載の方法。 - 前記記憶層の上側に前記マルチライン層を形成するステップは、
前記材料Aを用いてマンドレルを形成するステップと、
前記材料Bを用いてマンドレルの側壁上に側壁スペーサを形成するステップと、
前記材料Cを用いて充填構造を形成するステップであって、前記充填構造は隣り合うスペーサ間のトレンチを充填する、ステップと、を含む、
請求項1記載の方法。 - 前記材料Bのライン間の第1ピッチは、40ナノメートル未満であり、
前記マンドレルと前記充填構造との間の第2ピッチは40ナノメートル未満である、
請求項15記載の方法。 - 前記材料Aは、マンドレル材料であり、
前記材料Bは、スペーサ材料であり、
前記材料Cは、充填材料である、
請求項1記載の方法。 - 基板をパターン化する方法であって、当該方法は、
基板上の記憶層の上側にマルチライン層を形成するステップであって、前記マルチライン層は相互に比較して異なるエッチング抵抗率を有することにより化学的に相互に異なる3つの材料の交互ラインのパターンを備える領域を含み、前記交互ラインはマンドレル、側壁スペーサ及び充填構造を備え、前記3つの材料の交互ラインのパターンは、交互的な前記マンドレルのラインと前記充填構造のラインとを備え、前記マンドレルのラインと前記充填構造のラインとの間に位置する前記側壁スペーサを有し、各材料のラインは前記マルチライン層の頂部表面から前記マルチライン層の底部表面まで延在する、ステップと、
前記マルチライン層の上側に第1エッチングマスクを形成するステップであって、前記第1エッチングマスクが前記マルチライン層の第1部分を露出する第1トレンチを画定することにより、画定された第1トレンチが前記交互ラインのパターンのうちの複数のラインと上方で交差する、ステップと、
第1エッチングマスクを用いて、前記マンドレルの露出部分と前記マンドレルの露出部分の直接下にある前記記憶層の部分とを貫通してエッチングするステップと、
前記マルチライン層の上側に第2エッチングマスクを形成するステップであって、前記第2エッチングマスクが前記マルチライン層の第2部分を露出する第2トレンチを画定することにより、画定された第2トレンチが前記交互ラインのパターンのうちの複数のラインと上方で交差する、ステップと、
前記第2エッチングマスクを用いて、前記充填構造の露出部分と前記充填構造の前記露出部分の直接下にある前記記憶層の部分とを貫通してエッチングするステップと、
前記側壁スペーサと前記側壁スペーサの直接下にある前記記憶層の部分とを、露出する前記マルチライン層と共に貫通してエッチングするステップと、
を含む方法。 - 前記マンドレル、前記充填構造、及び前記側壁スペーサを貫通するエッチングに基づくエッチング転写が完了した後、前記記憶層の上側の残余の材料を除去するステップであって、前記記憶層は平行なラインセグメントのアレイを有するレリーフパターンである、ステップと、
前記平行なラインセグメントのアレイを有する前記レリーフパターンを下地層に転写するステップであって、前記下地層にフィンのアレイが形成される、ステップと、
をさらに含む、請求項18記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662288846P | 2016-01-29 | 2016-01-29 | |
US62/288,846 | 2016-01-29 | ||
PCT/US2017/015136 WO2017132381A1 (en) | 2016-01-29 | 2017-01-26 | Method and system for forming memory fin patterns |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019508889A JP2019508889A (ja) | 2019-03-28 |
JP6715415B2 true JP6715415B2 (ja) | 2020-07-01 |
Family
ID=59387112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018539435A Active JP6715415B2 (ja) | 2016-01-29 | 2017-01-26 | メモリフィンパターンを形成するための方法及びシステム |
Country Status (7)
Country | Link |
---|---|
US (2) | US10115726B2 (ja) |
JP (1) | JP6715415B2 (ja) |
KR (1) | KR102207120B1 (ja) |
CN (1) | CN108701588B (ja) |
SG (1) | SG11201806451VA (ja) |
TW (1) | TWI633583B (ja) |
WO (1) | WO2017132381A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9991156B2 (en) * | 2016-06-03 | 2018-06-05 | International Business Machines Corporation | Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs |
US10388644B2 (en) | 2016-11-29 | 2019-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing conductors and semiconductor device which includes conductors |
CN109411337A (zh) | 2017-08-16 | 2019-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US10734238B2 (en) * | 2017-11-21 | 2020-08-04 | Lam Research Corporation | Atomic layer deposition and etch in a single plasma chamber for critical dimension control |
US10566207B2 (en) * | 2017-12-27 | 2020-02-18 | Samsung Electronics Co., Ltd. | Semiconductor manufacturing methods for patterning line patterns to have reduced length variation |
US10439047B2 (en) * | 2018-02-14 | 2019-10-08 | Applied Materials, Inc. | Methods for etch mask and fin structure formation |
EP3618103A1 (en) * | 2018-08-30 | 2020-03-04 | IMEC vzw | A patterning method |
US20200090980A1 (en) * | 2018-09-13 | 2020-03-19 | Nanya Technology Corporation | Method for preparing semiconductor structures |
US10903082B2 (en) | 2018-09-21 | 2021-01-26 | Varian Semiconductor Equipment Associates, Inc. | Spacer sculpting for forming semiconductor devices |
US11024511B1 (en) | 2020-04-21 | 2021-06-01 | Winbond Electronics Corp. | Patterning method |
JP2022032500A (ja) | 2020-08-12 | 2022-02-25 | キオクシア株式会社 | パターン形成方法およびテンプレートの製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100674970B1 (ko) * | 2005-04-21 | 2007-01-26 | 삼성전자주식회사 | 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법 |
US7429536B2 (en) * | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
US7914971B2 (en) * | 2005-08-12 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure mask and method for manufacturing semiconductor device using the same |
JP4566862B2 (ja) * | 2005-08-25 | 2010-10-20 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
US7759197B2 (en) * | 2005-09-01 | 2010-07-20 | Micron Technology, Inc. | Method of forming isolated features using pitch multiplication |
US7323374B2 (en) * | 2005-09-19 | 2008-01-29 | International Business Machines Corporation | Dense chevron finFET and method of manufacturing same |
KR100932333B1 (ko) * | 2007-11-29 | 2009-12-16 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 및 그 형성 방법 |
KR101532012B1 (ko) | 2008-12-24 | 2015-06-30 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
US7871873B2 (en) * | 2009-03-27 | 2011-01-18 | Global Foundries Inc. | Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material |
US9028123B2 (en) * | 2010-04-16 | 2015-05-12 | Flex Lighting Ii, Llc | Display illumination device with a film-based lightguide having stacked incident surfaces |
US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
KR20130042352A (ko) * | 2011-10-18 | 2013-04-26 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
US8647981B1 (en) | 2012-08-31 | 2014-02-11 | Micron Technology, Inc. | Methods of forming patterns, and methods of forming integrated circuitry |
US9287131B2 (en) | 2014-02-21 | 2016-03-15 | Globalfoundries Inc. | Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules |
TWI545622B (zh) * | 2014-02-23 | 2016-08-11 | 東京威力科創股份有限公司 | 藉由交叉多重圖案化層以增加圖案密度的方法 |
US9728406B2 (en) * | 2014-08-08 | 2017-08-08 | Applied Materials, Inc. | Multi materials and selective removal enabled reverse tone process |
US9818611B2 (en) * | 2015-09-24 | 2017-11-14 | Tokyo Electron Limited | Methods of forming etch masks for sub-resolution substrate patterning |
US9991156B2 (en) * | 2016-06-03 | 2018-06-05 | International Business Machines Corporation | Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs |
-
2017
- 2017-01-26 SG SG11201806451VA patent/SG11201806451VA/en unknown
- 2017-01-26 KR KR1020187024383A patent/KR102207120B1/ko active IP Right Grant
- 2017-01-26 CN CN201780014213.1A patent/CN108701588B/zh active Active
- 2017-01-26 JP JP2018539435A patent/JP6715415B2/ja active Active
- 2017-01-26 US US15/416,916 patent/US10115726B2/en active Active
- 2017-01-26 WO PCT/US2017/015136 patent/WO2017132381A1/en active Application Filing
- 2017-02-02 TW TW106103442A patent/TWI633583B/zh active
-
2018
- 2018-09-20 US US16/137,111 patent/US20190027481A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW201737309A (zh) | 2017-10-16 |
US20190027481A1 (en) | 2019-01-24 |
SG11201806451VA (en) | 2018-08-30 |
US20170221902A1 (en) | 2017-08-03 |
CN108701588A (zh) | 2018-10-23 |
WO2017132381A1 (en) | 2017-08-03 |
JP2019508889A (ja) | 2019-03-28 |
CN108701588B (zh) | 2023-03-14 |
US10115726B2 (en) | 2018-10-30 |
TWI633583B (zh) | 2018-08-21 |
KR20180100699A (ko) | 2018-09-11 |
KR102207120B1 (ko) | 2021-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6715415B2 (ja) | メモリフィンパターンを形成するための方法及びシステム | |
JP6726834B2 (ja) | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 | |
US11107682B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
CN109155238B (zh) | 使用具有多种材料的层对基底进行图案化的方法 | |
CN108369899B (zh) | 形成用于亚分辨率基板图案化的蚀刻掩模的方法 | |
CN109075124B (zh) | 使用具有多种材料的层对基底进行图案化的方法 | |
CN109983564B (zh) | 亚分辨率衬底图案化的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200317 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6715415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |