CN1912740A - 曝光掩模 - Google Patents

曝光掩模 Download PDF

Info

Publication number
CN1912740A
CN1912740A CNA2006101149536A CN200610114953A CN1912740A CN 1912740 A CN1912740 A CN 1912740A CN A2006101149536 A CNA2006101149536 A CN A2006101149536A CN 200610114953 A CN200610114953 A CN 200610114953A CN 1912740 A CN1912740 A CN 1912740A
Authority
CN
China
Prior art keywords
film
resist
light
tft
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101149536A
Other languages
English (en)
Other versions
CN1912740B (zh
Inventor
大沼英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1912740A publication Critical patent/CN1912740A/zh
Application granted granted Critical
Publication of CN1912740B publication Critical patent/CN1912740B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种配备有半透明膜的能够形成抗蚀剂的曝光掩模，其中，端部处不形成凸出部分，且端部具有平缓的形状。在存在着相对于曝光光具有不同相位和透射率的第一区和第二区的曝光掩模中，相对于透过第一区与第二区的曝光光的相位差Δθ以及第二区对曝光光的透射率n，被定义为满足下列公式1。[公式1]Δθ≤arccos(－
Figure 200610114953.6_AB_0
/2)。因此，能够形成具有不同厚度的区域并在边缘处具有平缓形状的抗蚀剂。借助于用此抗蚀剂执行诸如刻蚀之类的工艺，能够以自对准的方式形成具有不同厚度的区域。

Description

曝光掩模
技术领域
本发明涉及到曝光掩模，确切地说是涉及到曝光掩模的相位差和透射率的最佳条件。
背景技术
注意，在本说明书中，“半导体器件”指的是任何一种利用半导体特性而工作的器件，电光器件、半导体电路、以及电子器件都包括在这种半导体器件中。
近年来，采用薄膜晶体管(TFT)的有源矩阵型液晶或EL显示技术已经成为公众注意的中心。与无源矩阵显示器相比，有源矩阵显示器在响应速度和对比度方面是优越的。
根据其用途和功能，作用不同的各种TFT已经被用于这种具有显示器的半导体器件；已经采用了实现小关电流值的LDD(轻掺杂漏)结构、作为抗衡热载流子的一种措施很优异的具有其中栅电极与LDD区重叠的区域的GOLD(栅重叠的LDD)结构、单漏结构等。
常规地说，用栅电极作为掩模，已经以自对准的方式形成了LDD区和GOLD区，这是有利的，因为能够抑制光刻步骤数目增多。
在仅仅采用诸如干法刻蚀之类的工艺来形成LDD结构和GOLD结构的情况下，无法分别地形成各个电路的单漏结构、LDD结构、以及GOLD结构。
而且，在采用于栅电极侧壁上形成隔板(也称为侧壁)的步骤来形成LDD区的情况下，制造步骤可能变得复杂。
作为解决上述问题的一种方法，在形成栅电极的光刻步骤中采用了一种配备有由半透明膜制成的具有降低光强度功能的辅助图形(半色调膜(halftone film))的光掩模或掩模版，从而形成了各个电路的具有LDD结构、GOLD结构、以及单漏结构的晶体管(参考文献1：日本专利公开物No.2002-151523)。注意，配备有半色调膜的这种光掩模或掩模版被称为曝光掩模(半色调掩模)。
在利用上述半色调掩模来获得所需栅电极的抗蚀剂的情况下，抗蚀剂的形状依赖于半色调掩模相对于曝光光的相位差和透射率。因此，要求控制曝光光的透射率和相位差。
例如，为了获得能够以自对准方式形成LDD区的栅电极所需的抗蚀剂的形状，是这样一种形状，其中，抗蚀剂的中心部分具有厚度一定的区域，包括抗蚀剂二个端部的区域具有厚度小于中心部分的区域，以及二个端部具有平缓的坡度。
图12示出了利用下列条件下所形成的半色调掩模所制造的抗蚀剂形状，此条件是：i线(365nm)的透射率为n＝0.2(也定义为T＝20％)，i线的相位差为(Δθ)＝130°。如箭头所示，抗蚀剂的二个端部是凸出的。当用图12所示的抗蚀剂来刻蚀导电层以形成栅电极时，导电层在凸出部分下方局部地变厚。结果，在形成栅电极之后对半导体层所执行的掺杂步骤中，提供在局部厚的导电层下方的层中的半导体层内的载流子浓度就被局部地改变。
其原因被认为如下：透过半色调掩模透明区的曝光光与透过半色调膜(半透明区)的曝光光彼此干涉，且透过半色调膜边界部分的曝光光的强度被降低，凸出部分从而被形成在抗蚀剂的端部(半色调膜的边界部分)。
发明内容
考虑到上述问题的解决，本发明的目的是提出一种用来获得厚度不同的抗蚀剂而不在其端部形成凸出部分的半色调掩模的最佳条件。
根据本发明，透过透明区与半透明区的曝光光的相位差Δθ以及半透明区对曝光光的透射率n，满足下列公式1。
[公式1] Δθ ≤ arccos ( - n / 2 )
根据本发明，透过透明区与半透明区的曝光光的相位差Δθ以及半透明区对曝光光的透射率n，满足下列公式2，且透射率n为0.15-0.8。
[公式2] Δθ ≤ arccos ( - n / 2 )
根据本发明，提供了一种包括透光衬底、提供在透光衬底上的半透明膜、以及提供在半透明膜上的遮光膜的曝光掩模，且半透明膜与透光衬底之间对曝光光的相位差Δθ以及半透明膜对曝光光的透射率n，满足下列公式3。
[公式3] Δθ ≤ arccos ( - n / 2 )
根据本发明，提供了一种包括透光衬底、提供在透光衬底上的半透明膜、以及提供在半透明膜上的遮光膜的曝光掩模，且半透明膜与透光衬底之间对曝光光的相位差为-100°～100°。
根据本发明，提供了一种包括透光衬底、提供在透光衬底上的半透明膜、以及提供在半透明膜上的遮光膜的曝光掩模，且半透明膜与透光衬底之间对曝光光的相位差为-90°～90°。
根据本发明，Cr膜或由多层Cr形成的膜，被用作遮光膜。
根据本发明，包含Mo和Si的合金、包含Cr和Si的合金、或Cr，被用作半透明膜的材料。
根据本发明，半透明膜对曝光光的透射率n为0.15-0.8。
根据本发明，曝光光是i线(波长为365nm)。
此处，半色调掩模是一种形成为在光刻步骤中具有遮光区和具有一定透射率的区域的光掩模。此掩模具有这样一种结构，其中，在透射曝光光的比率大约为100％(n＝1.0)的透光衬底上提供了具有降低光强度的功能并由其透射率为1-99％的半透明膜制成的辅助图形(以下称为半色调膜，或仅仅称为半透明膜或辅助图形)，并在辅助图形上提供了遮光膜。注意，半色调掩模不局限于上述结构，只要包括至少透明区、半透明区、以及遮光区这三个区域。
借助于用本发明的半色调掩模来执行曝光，能够在曝光区内调整抗蚀剂膜的厚度。因此，能够形成这种具有不同厚度的区域以及具有平缓坡度的边缘的抗蚀剂。借助于用此抗蚀剂来执行诸如刻蚀之类的工艺，能够以自对准的方式形成厚度不同的区域。其结果是例如能够用同一个图形化(加工)步骤分别形成分别具有不同电极结构的晶体管、电容器、以及电阻器。因此，能够根据电路特性来制造和集成具有不同模式的元件，而不增加制造步骤数目。
附图说明
图1A曲线示出了当半透明膜的透射率n被改变时，透过半色调掩模的半透明区的曝光光和透过其透明区的曝光光之间的相位差Δθ与半透明区和透明区之间的边界附近的衬底上的曝光光强度之间的关系；以及图1B是半色调掩模的剖面图。
图2是半色调掩模以及用此半色调掩模形成的抗蚀剂图形的剖面图。
图3A-3D是剖面图，示出了半导体器件的制造步骤。
图4A-4C是剖面图，示出了半导体器件的制造步骤。
图5是发光器件的剖面图。
图6是像素部分的俯视图。
图7是示出了像素部分的等效电路的图。
图8A-8C是剖面图，示出了发光器件的制造步骤。
图9A和9B均示出了模块的例子。
图10A-10E均示出了电子装置的例子。
图11示出了电子装置的例子。
图12是用常规半色调掩模形成的抗蚀剂图形的剖面照片。
具体实施方式
虽然将参照附图借助实施方案模式来充分地描述本发明，但要理解的是，各种改变和修正对本领域技术人员来说是显而易见的。因此，除非这些改变和修改偏离了本发明的范围，否则就应该认为它们是包括在其中的。
(实施方案模式1)
图1B示出了一种半色调掩模，它包括透光衬底100、半透明膜101、以及遮光膜104。图1A是关于图1B所示半色调掩模的曲线，示出了当半透明膜101相对于曝光光的透射率n被改变时，透过透明区(此处是不重叠半透明膜101的透光衬底100的区域)的曝光光107和透过半透明区(此处是仅仅半透明膜101和透光衬底100彼此重叠的区域)的曝光光106之间的相位差Δθ与透过半透明区和透明区之间的边界附近的曝光光108的强度之间的关系。注意，透过边界附近的曝光光也可以被称为透过半透明膜101的端表面或端部的曝光光。图中所示各个曲线由本发明人已经发现的下列近似公式4表示。
[公式4] f ( Δθ ) ≈ 1 + n + 2 n cos Δθ
注意，上述公式4被标准化，假定不提供半透明膜时的曝光强度为1。
例如，在满足n＝0.2的情况下，当透过半色调掩模透明区的曝光光和透过其半透明区的曝光光之间的相位差为130°时，透明区和半透明区之间的边界附近的曝光强度小于1。结果，透明膜和半透明膜之间的边界附近的光透射率被减小，因此如图12所示在抗蚀剂边缘形成凸出部分。
接着，当相位差约为90°或更小时，在透射率n＝0.1-0.7的情况下，曝光强度变成1或更大。因此，在此情况下，透过半色调掩模的透明区和半透明膜的各个曝光光彼此干涉和加强，因此能够形成具有其中在端部不形成凸出部分的平缓边缘的抗蚀剂。注意，透射率n越接近1，曝光强度在相位差为90°的情况下就变得越大。但当透射率n非常接近1时，对应于半透明膜的抗蚀剂厚度在显影时消失。于是，半透明膜的透射率n优选为0.8或更小。
在透过半色调掩模透明区的曝光光和透过其半透明区的曝光光彼此干涉的情况下，即当公式4中的f(Δθ)的值为1或更大时，能够形成其中不在端部形成凸出形状的抗蚀剂。当在公式4中算出f(Δθ)≥1时，能够得到下列公式5。
[公式5] Δθ ≤ arccos ( - n / 2 )
因此，相位差Δθ和透射率n优选满足公式5。注意，透射率n优选为0.1-0.8(优选为0.15-0.8，更优选为0.2-0.5)。此外，相位差Δθ优选为-100°～100°(优选为-90°～90°，更优选为60°～90°)。
图2是本发明的半色调掩模以及用此半色调掩模形成的抗蚀剂图形的示意图。在曝光掩模中，由硅化钼(MoSi)制成的半色调膜201被提供在透光衬底200上，且由铬(Cr)等的金属膜制成的遮光膜204被层叠在衬底200上。至于半色调膜201，要求对i线(波长为365nm)曝光光的透射率(n)为0.15或更大，并要求透过透光衬底200的i线与透过透光衬底200和半色调膜201的i线之间的相位差(Δθ)为90°或更小。而且，也可以用满足公式5的相位差和透射率，例如满足n≥0.15和Δθ≤90°的条件的Si和金属的化合物等，来形成半色调膜201。诸如MoSi、MoSiO、或MoSiON之类的Si和Mo的合金或化合物，被用作此Si和金属的化合物。或者，可以采用诸如CrSi之类的Cr和Si的合金或化合物。还可以采用Cr本身。形成在衬底202上的平坦的抗蚀剂203被来自曝光掩模上方的曝光光照射。然后，通过光致抗蚀剂台阶(step)，形成抗蚀剂图形205。
由于半色调膜的两个端部处的光强度通过透过透明区的曝光光和透过半透明区的曝光光之间的干涉被加强，因此能够得到如图2所示在一个端部处没有凸出部分但在透明区和半透明区之间的边界处有平缓端部的抗蚀剂图形205。换言之，能够形成具有这样的形状的抗蚀剂图形，即在对应于遮光膜204的位置处形成的厚的第一区、在对应于不重叠遮光膜的半透明膜的位置处形成的薄于第一区的第二区、以及对应于不重叠遮光膜204与半色调膜201的透光衬底200的衬底上的第三区中，第二区在其与第三区之间的边界附近不凸出。利用此抗蚀剂图形205，能够根据各个结构在同一个衬底上以自对准的方式形成具有不同形状的栅电极，并能够控制LDD区的宽度等。
此处，半透明意味着半透明膜的透射率为1-99％，其中，通过透明区透射曝光光的比率被假设为100％。注意，根据本发明人的经验，半透明膜的最佳透射率为15-80％。
因此，在半色调掩模中，透过透明区和半透明区的i线的相位差优选为100°或更小(优选为90°或更小)，并且透射率n优选为0.15-0.8。
注意，作为一种用来精确控制透过透明区和半透明区的曝光光的相位差的方法，可以借助于执行诸如刻蚀之类的工艺来去除预定深度的透光衬底。
此外，在图2中，可以省略遮光膜204，只要能够借助于调整半色调膜201的厚度或设置其间隔而形成具有相似形状的抗蚀剂。
在本实施方案模式中，正型抗蚀剂的图形结构被用于形成栅电极的光掩模或掩模版。正型抗蚀剂是一种其中被曝光光照射过的区域能够在显影剂中被溶解的抗蚀剂。若有可能，也可以采用负型抗蚀剂。负型抗蚀剂是一种其中被曝光光照射过的区域不能够在显影剂中被溶解的抗蚀剂。
接着，参照图3A-3D来描述利用本发明的半色调掩模来形成TFT的栅电极的步骤。
首先，作为基底膜的第一绝缘膜302被形成在具有绝缘表面的衬底301上。至于具有绝缘表面的衬底301，可以采用诸如玻璃衬底、结晶玻璃衬底、或塑料衬底之类的透明衬底。此外，在稍后要形成的薄膜晶体管被用于顶部发射型发光显示器件或反射型液晶显示器件的情况下，也可以采用陶瓷衬底、半导体衬底、金属衬底等。作为半导体衬底，可以采用诸如n型或p型单晶硅衬底或高纯度硅衬底之类的硅衬底。例如，在采用n型衬底的情况下，可以形成其中注入p型杂质的p阱，以便可以形成用此阱的顶层作为半导体层的MOS晶体管来代替TFT。
诸如氧化硅膜、氮化硅膜、或氮氧化硅膜(SiOxNy)之类的绝缘膜的单层或多层被用作第一绝缘膜302。随后，半导体层303被形成在第一绝缘膜302上。
半导体层303如下被形成：用已知的方法(例如溅射、LPCVD、或等离子体CVD)形成具有非晶结构的半导体膜，并用热处理对此半导体膜进行结晶化，以便形成结晶化的结晶半导体膜；抗蚀剂膜被形成在结晶半导体膜上，然后执行曝光和显影，以便得到第一抗蚀剂掩模；以及利用第一抗蚀剂掩模，将结晶半导体膜加工成所希望的形状。
此半导体层303被形成为具有25-80nm(优选为30-70nm)的厚度。此结晶半导体膜的材料不受限制；但该结晶半导体膜优选由硅、硅锗(SiGe)合金等形成。
加热炉、激光照射、利用从灯发射的光代替激光的照射(以下称为灯退火)、或它们的组合，可以被用于上述的热处理。
或者，可以用热结晶化来形成结晶半导体膜，其中，在加入诸如镍之类的催化剂之后，执行上述的热处理。要指出的是，当通过使用诸如镍之类的催化剂的热结晶化来执行这种结晶化以获得结晶半导体膜时，优选在结晶化之后执行去除诸如镍之类的催化剂的吸气处理。
而且，在用激光结晶化来形成结晶半导体膜的情况下，可以采用连续波激光束(CW激光束)或脉冲波激光束(脉冲激光束)。作为此处能够采用的激光束，可以采用下列激光器中的一种或多种所发射的激光束：诸如Ar激光器、Kr激光器、以及准分子激光器之类的气体激光器；作为介质使用掺杂有Nd、Yb、Cr、Ti、Ho、Er、Tm、和Ta中的一种或多种作为掺杂剂的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、或GdVO4，或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、或GdVO4的激光器；玻璃激光器；红宝石激光器；紫翠玉激光器；Ti：蓝宝石激光器；铜蒸汽激光器；以及金蒸汽激光器。利用这些激光束的基波或这些基波的二次到四次谐波的照射允许得到具有大晶粒尺寸的晶体。例如，可以采用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。此情况下激光器的能量密度必需约为0.01-100MW/cm2(优选为0.1-10MW/cm2)。然后，以大约10-2000cm/秒的扫描速率来执行照射。
注意，至于作为介质使用掺杂有Nd、Yb、Cr、Ti、Ho、Er、Tm、和Ta中的一种或多种作为掺杂剂的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、或GdVO4，或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、或GdVO4的激光器；Ar离子激光器；或Ti：蓝宝石激光器，连续波振荡是可以的，此外，借助于执行Q开关操作、模式锁定等，在10MHz或更大的振荡频率下的脉冲振荡也是可以的。当执行在10MHz或更大的振荡频率下的脉冲振荡时，在被激光熔化之后用下一个脉冲来照射半导体膜，直至该半导体膜凝固为止。因此，与采用较低的重复速率下的脉冲激光的情况不同，半导体膜中的固体-液体界面能够被连续地移动，从而能够得到沿扫描方向连续地生长的晶粒。
当陶瓷(多晶)被用作介质时，该介质能够被以低的成本在短时间内形成为任何形状。虽然当采用单晶时通常使用直径为几mm且长度为几十mm的柱状介质，但当采用陶瓷时，能够形成尺寸更大的介质。
由于不管是单晶还是多晶，介质中对光发射有直接贡献的诸如Nd和Yb之类的掺杂剂的浓度都不能被显著地改变，因此借助于提高浓度来改善激光器功率受到一定程度的限制。但在陶瓷的情况下，由于与单晶相比能够显著地增大介质的尺寸，因此可以期望极大地改善功率。
而且，在陶瓷的情况下，能够容易地形成采用平行六面体形状或立方体形状的形状的介质。当采用这种形状的介质被用来使发射的光在介质内沿Z字形行进时，能够使发射的光路径更长。因此，提高了放大倍数，从而能够以大功率实现振荡。此外，从采用这种形状的介质发射的激光束在发射该射束时具有四边形形状的剖面，因而与圆形形状相比，在形成线性射束方面是有优点的。利用光学系统来形成这样发射的激光束使得有可能容易地得到较短边长度为1mm或更小且较长边长度为几mm到几m的线性激光束。此外，用受激光来均匀地照射介质，使得线性射束沿较长边方向具有均匀的能量分布。
用这种线性射束照射半导体膜，使得能够更均匀地对半导体膜的整个表面进行退火。在直至线性射束的两端都要求均匀地退火的情况下，需要一种诸如在两端都安置缝隙以便遮挡能量衰减部分的光的技术。
通过利用这样得到的均匀强度的线性射束来对半导体膜进行退火以及通过利用这种半导体膜来制造电子器件，电子器件具有优越和均匀的特性。
然后，若有需要，则用少量杂质元素(硼或磷)对半导体层进行掺杂，以便控制TFT的阈值电压；此处，采用了离子掺杂，其中乙硼烷(B2H6)未被质量分离而是被等离子体激发。
随后，在去除第一抗蚀剂掩模之后，用包含氢氟酸的腐蚀剂来去除氧化物膜，且同时用腐蚀剂对半导体层的表面进行清洁。然后形成作为栅绝缘膜的第二绝缘膜304来覆盖半导体层。通过等离子体CVD、溅射、或热氧化，第二绝缘膜304被形成为具有1-200nm，优选为70-120nm的厚度。包括诸如氧化硅膜、氮化硅膜、或氮氧化硅膜之类的绝缘膜的膜，被形成作为第二绝缘膜304；此处，用等离子体CVD将氮氧化硅膜(组分比为：Si＝32％，O＝59％，N＝7％，以及H＝2％)形成为具有115nm的厚度。
在衬底上形成作为基底膜的绝缘层、半导体层、栅绝缘层、层间绝缘层等之后，可以用等离子体处理来执行氧化或氮化，以便对衬底的表面、作为基底膜的绝缘层、半导体层、栅绝缘层、层间绝缘层等进行氧化或氮化。当半导体层或绝缘层通过等离子体处理被氧化或氮化时，其表面能够被重新形成为密度比通过CVD或溅射所形成的绝缘膜更高的绝缘膜。因此，能够抑制诸如针孔之类的缺陷，并且半导体器件能够呈现改进了的特性。上述等离子体处理也可以被应用于栅电极层、源电极层、漏电极层、布线层等，以便能够用氮化或氧化来形成氮化物膜或氧化物膜。
注意，在膜通过等离子体处理被氧化的情况下，在氧气氛(例如包括氧气(O2)和稀有气体(包含He、Ne、Ar、Kr、和Xe中的至少一种)的气氛；包括氧气、氢气(H2)、以及稀有气体的气氛；或包括一氧化二氮和稀有气体的气氛)中来执行等离子体处理。另一方面，在膜通过等离子体处理被氮化的情况下，在氮气氛(例如包括氮气(N2)和稀有气体(包含He、Ne、Ar、Kr、和Xe中的至少一种)的气氛；包括氮气、氢气、以及稀有气体的气氛；或包括NH3和稀有气体的气氛)中来执行等离子体处理。例如，Ar可以被用作该稀有气体。或者，可以采用Ar和Kr的混合气体。于是，用这种等离子体处理形成的绝缘膜包括用于等离子体处理的稀有气体(包含He、Ne、Ar、Kr、和Xe中的至少一种)，并且在采用Ar的情况下，Ar被包含在绝缘膜中。
此外，在对第二绝缘膜304执行这种等离子体处理的情况下，在1×1011cm-3或更大的电子密度以及1.5eV或更小的等离子体的电子温度下，在包含上述气体的气氛中来执行等离子体处理。更具体地说，电子密度为1×1011-1×1013cm-3，且等离子体的电子温度为0.5-1.5eV。等离子体的电子密度高，且形成在衬底上的待要处理的物体(此处是用作栅绝缘层的第二绝缘膜304)周围的电子温度低；因此，能够防止待要处理的物体由于等离子体而被损伤。此外，由于等离子体电子密度高达1×1011cm-3或更大，因此借助于通过等离子体处理对待要处理的物体进行氧化或氮化而形成的氧化物膜或氮化物膜，能够在膜厚度的均匀性方面优越于通过CVD、溅射等所形成的膜，并且致密。此外，由于等离子体的电子温度低达1.5eV或更小，因此能够在比常规等离子体处理或热氧化方法更低的温度下来执行氧化或氮化处理。例如，即使当在比玻璃衬底的应变点低至少100℃的温度下执行等离子体处理时，也能够充分地进行氧化或氮化处理。诸如微波(2.45GHz)之类的高频波可以被用作产生等离子体的频率。注意，在本说明书中，除非另有说明，否则就在上述条件下来执行等离子体处理。
接着，形成第一导电层305a和第二导电层306a的叠层。此叠层不局限于第一导电层和第二导电层的两层，也可以采用三层或更多层的叠层。
第一导电层由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、或钼(Mo)之类的耐熔金属、或包含此耐熔金属作为主要成分的合金或化合物形成，以具有20-50nm的厚度。此外，第二导电层由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、或钼(Mo)之类的耐熔金属、或包含此耐熔金属作为主要成分的合金或化合物形成，以具有300-600nm的厚度。
此处，这两层，即第一导电层和第二导电层，分别用不同的导电材料来形成，以便在稍后执行的刻蚀步骤中产生刻蚀速率差别。TaN被用于第一导电层，以及钨膜被用作第二导电层。
随后，在抗蚀剂膜被整个施加在第二导电层306a上之后，利用图3A所示的掩模来执行曝光。此处，厚度为1.5μm的抗蚀剂膜被施加，且分辨率为1.5μm的曝光机被用来曝光。用于曝光的光是i线(波长为365nm)，且曝光能量选自20-140mJ/cm2的范围。此外，光不局限于i线，并且其中i线、g线(波长为436nm)以及h线(波长为405nm)被混合的光，也可以被用于此曝光。
在图3A中，至于曝光掩模，提供了由诸如Cr的金属膜形成的遮光部分401以及配备有半透明膜402(也称为半透明部分或半色调膜)作为具有降低光强度的功能的辅助图形的部分。作为半透明膜402，可以使用其厚度、材料、组分等被控制使得对i线的透射率(n)为0.2，且透过透光衬底400的曝光光与透过透光衬底400和半透明膜402的曝光光之间的相位差为90°的半透明膜。在曝光掩模的剖面图中，遮光部分401的宽度被表示为t2，且配备有半透明膜402的部分的宽度被表示为t1。
当利用图3A所示的曝光掩模对抗蚀剂膜进行曝光时，就形成了未被曝光的区域403a和被曝光区域403b。在曝光中，图3A所示的未被曝光区域403a由在遮光部分401周围被传导的或透过配备有半透明膜402的部分的光来形成。
然后，借助于进行显影，曝光部分403b被去除，且如图3B所示，能够在第二导电层306a上得到抗蚀剂图形307a，此抗蚀剂图形307a具有厚度大的区域以及厚度小于上述区域的区域。在抗蚀剂图形307a中，借助于控制曝光能量，能够控制厚度小的区域的抗蚀剂厚度。
然后，通过干法刻蚀来执行对第二导电层306a和第一导电层305a的刻蚀。CF4、SF6、Cl2、以及O2中的至少一种被周作刻蚀气体。采用诸如ECR(电子回旋共振)或ICP(感应耦合等离子体)之类的高密度等离子体源的干法刻蚀装置，被用来改善刻蚀速率。要指出的是，依赖于刻蚀条件，第二绝缘膜304也可能被刻蚀，并且厚度局部地变小。
注意，此处描述了采用ICP刻蚀装置的情况；但本发明不被具体地限制，例如，也可以采用平行板刻蚀装置、磁控管刻蚀装置、ECR刻蚀装置、或螺旋型刻蚀装置。此外，本发明不局限于干法刻蚀，也可以采用湿法腐蚀。而且，也可以采用干法刻蚀和湿法腐蚀的组合。
如图3C所示，以这种方式，包括第一导电层305b和第二导电层306b的导电叠层图形，被形成在第二绝缘膜304上。借助于刻蚀，第一导电层305b的两个侧壁被暴露，此外，第一导电层305b中不重叠第二导电层306b的区域被暴露。注意，第一导电层305b的两个侧壁可以具有锥形形状。此外，第二导电层306b的两个侧壁也可以具有锥形形状。
接着，在去除抗蚀剂图形307b之后，具有一种导电类型的杂质被加入到半导体层303。此处，磷(或As)被用作具有一种导电类型的杂质的离子，以便形成n沟道TFT。利用导电叠层的图形，能够以自对准方式形成LDD区(GOLD区)、源区、以及漏区，而不形成侧壁。
在执行用来形成提供在栅电极外面的源区和漏区的掺杂处理的情况下，可以利用导电叠层的图形作为掩模将具有一种导电类型的杂质离子加入到半导体层303，以便形成具有一种导电类型的高浓度杂质区310和311。作为用来形成源区和漏区的掺杂条件，加速电压被设定为50kV或更小。具有一种导电类型的高浓度杂质区310和311的杂质浓度被设定为1×1019-5×1021/cm3(通过SIMS测量的峰值)。
此外，在执行用来形成与栅电极重叠的LDD区(GOLD区)的掺杂处理的情况下，可以通过不层叠第二导电层的区域内的第一导电层305b将具有一种导电类型的杂质离子加入到半导体层303，以便形成具有一种导电类型的低浓度杂质区309a和309b。作为此情况下的掺杂条件，虽然依赖于第二导电层或第一导电层的厚度，但要求50kV或更大的加速电压。倘若其是LDD区，则具有一种导电类型的低浓度杂质区309a和309b的杂质浓度被设定为1×1017-5×1019/cm3(通过SIMS测量的峰值)。
要指出的是，掺杂的顺序不被具体地限制；可以在执行用来形成源区和漏区的掺杂处理之后，来执行用来形成LDD区(GOLD区)的掺杂处理，或者，可以在执行用来形成LDD区(GOLD区)的掺杂处理之后，来执行用来形成源区和漏区的掺杂处理。
此外，虽然此处描述了分别执行两次掺杂处理来形成浓度不同的杂质区的情况，但也可以借助于调整处理条件而用一次掺杂处理来形成浓度不同的杂质区。此外，虽然此处描述了在掺杂之前去除抗蚀剂图形的情况，但也可以在掺杂处理之后来去除抗蚀剂图形。当以保留抗蚀剂图形的方式来执行掺杂时，可以在用抗蚀剂图形保护第二导电层的表面的情况下来执行掺杂。
注意，在掺杂处理的情况下，重叠第二导电层的位置处的半导体层是不加入具有一种导电类型的杂质离子且用作稍后要形成的TFT的沟道形成区的区域。
此外，与半导体层303相交的部分内的导电叠层(第一导电层305b和第二导电层306b)的图形变成栅电极。而且，不重叠第二导电层306b的第一导电层305b的区域是Lov区的长度。注意，Lov区意味着重叠栅电极的低浓度杂质区(LDD区)。可以根据包括TFT的电路的类型或用途来确定Lov区的必需长度，并可以基于此长度来设定曝光掩模或刻蚀条件。注意，“ov”意味着“重叠”。
然后，利用氧氮化硅来形成第三绝缘膜312。然后对加入到半导体层的杂质元素执行激活和氢化。
随后，利用透光的无机材料(例如氧化硅、氮化硅、或氮氧化硅)或者介电常数低的有机化合物材料(光敏或非光敏有机树脂材料，例如聚酰亚胺或聚苯并恶唑)来形成第四绝缘膜313。或者，可以用包含硅氧烷的材料来形成第四绝缘膜。注意，硅氧烷是一种包括由硅(Si)与氧(O)的键所形成的骨架结构的材料。至少包含氢的有机基团(例如烷基或芳香族碳氢化合物)被用作替代物。氟代(fluoro)基团也可以被用作替代物。或者，可以使用至少包含氢的有机基团和氟代基团两者作为替代物。
然后，用第三光掩模来形成由抗蚀剂构成的掩模，并对用作层间绝缘膜的第三绝缘膜312、第四绝缘膜313、以及用作栅绝缘膜的第二绝缘膜304进行选择性刻蚀，以便形成接触孔。然后去除由抗蚀剂构成的掩模。
在通过溅射在第四绝缘膜313上形成金属叠层膜之后，用第四光掩模来形成由抗蚀剂构成的掩模，并对此金属叠层膜进行选择性刻蚀，以便形成与半导体层相接触的源电极314和漏电极315。
要指出的是，连接电极(用来电连接多个TFT的电极)或端子电极(用来连接外部电源的电极)也可以与TFT的源电极314和漏电极315同时被形成在第四绝缘膜313上。然后去除由抗蚀剂构成的掩模。注意，金属叠层膜具有厚度为100nm的Ti膜、厚度为350nm的包含少量Si的Al膜、以及厚度为100nm的Ti膜的三层的叠层。优选在同一金属溅射装置中连续地形成此金属叠层膜。
通过上述步骤，如图3D所示形成了顶栅TFT，此顶栅TFT在沟道形成区的两侧上具有包含一种导电类型的低浓度杂质区309a和309b。在图3D中，还示出了沟道长度L。
如上所述，在本实施方案模式中，用其半色调掩模对曝光光的透射率以及相位差受到控制的光掩模，来执行曝光，以便形成了在端部处具有平缓坡度的抗蚀剂图形307a，并用此抗蚀剂图形得到了栅电极。借助于对抗蚀剂图形307a的厚度小的部分的长度进行调整，能够以自对准的方式来调整Lov区的长度。
注意，在本实施方案模式中，用n沟道TFT进行了描述；但利用p型杂质元素取代n型杂质元素，也可以形成p沟道TFT。
而且，也可以在同一个衬底上形成n沟道TFT和p沟道TFT，并借助于互补地组合这些TFT，能够形成CMOS电路。CMOS电路指的是一种至少具有一个n沟道TFT和一个p沟道TFT的电路(例如反相器电路、NAND电路、AND电路、NOR电路、OR电路、移位寄存器电路、取样电路、D/A转换电路、A/D转换电路、锁存电路、或缓冲电路)。此外，借助于组合这些CMOS电路，能够在衬底上形成诸如SRAM或DRAM之类的存储元件或其它元件。而且，借助于集成各个元件或电路，还可以在衬底上形成CPU。
此外，在本实施方案模式中用具有单栅结构的顶栅TFT进行了描述；但也能够形成具有多个沟道形成区的多栅结构的顶栅TFT。此外，仅仅借助于改变曝光掩模而不增加制造步骤数目，还可以在同一衬底上形成具有单栅结构的顶栅TFT以及具有多栅结构的顶栅TFT。注意，单栅结构是一种一个TFT具有一个栅电极的结构。多栅结构是一种提供了多个栅电极的结构，其中两个或更多个TFT被串联连接，且这些TFT的相应栅电极被连接。
因此，借助于为晶体管配置适当的结构，仅仅借助于改变曝光掩模而不增加制造步骤的数目，能够在同一衬底上形成多种电路。
(实施方案模式2)
在本实施方案模式中，参照图4A-4C来描述下列情况；利用满足本发明的条件的曝光掩模而不增加制造步骤的数目，在同一个衬底上形成了具有漏极侧上的Lov区宽于源极侧上的Lov区的结构的顶栅TFT以及具有沟道形成区的两侧上的Lov区分别具有相同宽度的结构的顶栅TFT。
在图4A中，半导体层502和半导体层503被形成在衬底500和绝缘层508上。栅绝缘层504、第一导电膜505、以及第二导电膜506被形成来覆盖半导体层502和半导体层503，并如图4A所示，抗蚀剂图形529、抗蚀剂图形539、以及抗蚀剂图形549被分别形成为不同的形状。如实施方案模式1所述，利用包括半色调掩模和透光衬底且其透过半色调掩模和透光衬底的曝光光与透过半色调掩模的曝光光之间的相位差以及其半色调掩模的透射率满足公式5的曝光掩模，来形成这些抗蚀剂图形。因此，在这些抗蚀剂图形的相应端部处没有形成凸出部分，且这些抗蚀剂图形的端部具有平缓的形状。
抗蚀剂图形529的形状在两侧上分别具有平缓的台阶(在图4A的剖面图中为对称形状)，抗蚀剂图形539的形状在偏离中心的位置处具有凸出部分(在图4A的剖面图中为不对称形状)，以及抗蚀剂图形549的形状既不具有台阶也不具有凸出或凹陷部分(在图4A的剖面图中为对称形状)。
利用抗蚀剂图形529、539、以及549，通过刻蚀工艺来执行图形化，从而形成第一栅电极层521、第二栅电极层522、第一栅电极层531、第二栅电极层532、第一布线层541、以及第二布线层542。
用第二栅电极层522和532作为掩模，具有一种导电类型的杂质元素被加入到半导体层502和503，从而形成低浓度杂质区524a、524b、534a、以及534b(见图4B)。
而且，用第一栅电极层521、第二栅电极层522、第一栅电极层531、以及第二栅电极层532作为掩模，具有一种导电类型的杂质元素被加入到半导体层502和503，从而形成高浓度杂质区525a、525b、535a、以及535b。
然后去除抗蚀剂图形523、抗蚀剂图形533、以及抗蚀剂图形543。
以这种方式，能够在同一个衬底上形成第一TFT部分530、第二TFT部分520、以及布线部分540。在第一TFT部分530中，形成了在源极侧上具有低浓度杂质区536a且在漏极侧上具有低浓度杂质区536b的TFT；低浓度杂质区536b宽于低浓度杂质区536a。在第二TFT部分520中，形成了分别在沟道形成区的两侧上具有低浓度杂质区526a和526b的TFT(见图4C)。此外，在布线部分540中得到了端部对准的叠层，即第一布线层541和第二布线层542的叠层。
此外，利用同一个抗蚀剂图形，能够形成与第一TFT部分530相同的结构，以便能够在同一个衬底上形成电容器和TFT。在此情况下，还能够形成包括栅绝缘层504作为电介质的电容器。
(实施方案模式3)
在本实施方案模式中，参照图5和6，与其制造方法一起来描述有源矩阵发光器件的结构。
首先，基底绝缘膜611被形成在具有绝缘表面的衬底610上。在利用作为显示表面的衬底610侧引出光发射的情况下，具有透光性质的玻璃衬底或石英衬底可以被用作衬底610。而且，也可以采用能够承受工艺温度的具有抗热性质的透光塑料衬底。另一方面，在利用作为显示表面的衬底610侧的相反表面引出光发射的情况下，除上述衬底之外还可以采用其上形成了绝缘膜的硅衬底、金属衬底、或不锈钢衬底；此处采用玻璃衬底作为衬底610。注意，玻璃衬底的折射率约为1.55。
包括诸如氧化硅膜、氮化硅膜、或氮氧化硅膜之类的绝缘膜的基底膜，被形成作为基底绝缘膜611。此处所述的是单层结构被用于基底膜的情况；但也可以采用将两个或更多个绝缘层层叠在一起的结构。注意，当衬底的凹凸和杂质从衬底的扩散被认为不成问题时，无需形成此基底绝缘膜。
随后，半导体层被形成在基底绝缘膜611上。此半导体层如下被形成：用已知的方法(例如溅射、LPCVD、或等离子体CVD)来形成具有非晶结构的半导体膜，并用已知的结晶化处理(例如激光结晶化、热结晶化、或采用诸如镍的催化剂的热结晶化)对此半导体膜进行结晶化，以便形成结晶半导体膜，并利用第一光掩模，将结晶半导体膜处理成所需的形状(图形化)。要指出的是，利用等离子体CVD，能够连续地层叠基底绝缘膜和具有非晶结构的半导体膜而不暴露于大气。半导体膜被形成为具有25-80nm(优选为30-70nm)的厚度。结晶半导体膜的材料不被具体地限制，优选采用硅或硅锗(SiGe)合金。
此处，日本专利公开物No.8-78329所公开的技术，被用作对具有非晶结构的半导体膜进行结晶化的技术。根据此公开物所公开的技术，促进结晶化的金属元素被选择性地加入到非晶硅膜，并对其进行热处理，从而形成具有从加入区域膨胀的晶体结构的半导体膜。
下面来详细地描述结晶半导体膜的形成方法的一个例子。
首先，利用旋涂机(spinner)，包含1-100ppm重量比的具有促进结晶化的催化作用的金属元素(此处是镍)的乙酸镍溶液被涂敷在具有非晶结构的半导体膜的表面上，从而形成含镍层。作为不同于用涂敷来形成含镍层的方法的方法，也可以采用通过溅射、蒸发、或等离子体处理来形成非常薄的膜的方法。此外，虽然此处描述了涂敷整个表面的例子，但也可以利用掩模来选择性地形成含镍层。
然后，执行热处理以便结晶化。在此情况下，硅化物被形成在与促进半导体的结晶化的金属元素相接触的部分半导体膜中，并利用此硅化物作为核心而进行结晶化。以这种方式，得到了具有晶体结构的半导体膜。要指出的是，结晶化之后包含在半导体膜中的氧的浓度希望是5×1018原子/cm3或更少。此处，在执行去氢化热处理(500℃下1小时)之后，执行结晶化热处理(550-650℃下4-24小时)。此外，在利用强光照射来执行结晶化的情况下，可以采用红外光、可见光、以及紫外光中的任何一种或它们的组合。注意，若有需要，可以在强光照射之前执行热处理以便释放包含在具有非晶结构的半导体膜中的氢。或者，可以同时执行热处理和强光照射来结晶化。考虑到产率，希望用强光照射来执行结晶化。
在以这种方式得到的结晶半导体膜中，保留了金属元素(此处是镍)。虽然金属元素不是均匀地分布在膜中，但其平均浓度仍然在1×1019原子/cm3以上。不言而喻，即使在这种状态下，仍然能够形成各种诸如TFT之类的半导体元件；但如稍后要描述的那样，用吸气法去除了金属元素。
此处，在激光照射之前，结晶化步骤中形成的自然氧化物膜被去除。此自然氧化物膜包含高浓度的镍；因此其优选被去除。
然后，为了提高结晶化度(结晶化成分在膜的总体积中的程度)和补偿保留在晶粒中的缺陷，用激光来照射结晶半导体膜。在用激光来照射结晶半导体膜的情况下，在半导体膜中形成了变形或隆起，并在表面上形成了薄的表面氧化物膜(未示出)。从作为脉冲振荡器的激光源发射的波长为400nm或更小的准分子激光以及YAG激光器的二次或三次谐波，可以被用作此激光。或者，可以利用能够作连续波振荡的固态激光器的基波的二次至四次谐波。典型地可以采用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。
随后，在氮气氛中执行第一热处理(用来将半导体膜瞬时加热直至大约400-1000℃的热处理)，以便减小结晶半导体膜的变形，从而得到平坦的半导体膜。作为此瞬时加热的热处理，可以采用用强光进行照射的热处理或衬底被置于受热气体中且几分钟之后再取出的热处理。依赖于热处理的条件，不但减小了变形，而且补偿了保留在晶粒中的缺陷，即能够改善结晶度。而且，由于变形被这一热处理减小，因此镍能够在稍后的吸气步骤中被容易地吸除。要指出的是，当此热处理中的温度低于结晶化中的温度时，在保持固相状态的情况下，镍移动到硅膜中。
然后，包含稀有气体元素的半导体膜被形成在结晶半导体膜上。在形成包含稀有气体元素的半导体膜之前，可以形成厚度为1-10nm的氧化物膜作为腐蚀停止层(称为阻挡层)。可以通过热处理同时形成此阻挡层以减小半导体膜的变形。
用等离子体CVD或溅射来形成包含稀有气体元素的半导体膜，从而形成厚度为10-300nm的吸气位置。选自氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、和氙(Xe)中的一种或多种，被用作此稀有气体元素，不昂贵的氩(Ar)是特别优选的。
此处采用PCVD。甲硅烷和氩被用作形成半导体膜的材料气体，其比率(甲硅烷∶氩)被控制为0.1∶99.9～1∶9，优选为1∶99～5∶95。膜形成过程中的RF功率密度优选为0.0017-0.48W/cm2。RF功率密度优选尽可能高，因为膜的质量被改善得足以得到吸气效应，此外，膜形成速率得到了改善。此外，膜形成过程中的压力优选被控制为1.333Pa(0.01乇)-133.322Pa(1乇)。压力越高，膜形成速率被改善得就越多，而当压力高时，膜中包含的Ar浓度被降低。而且，膜形成温度优选为300-500℃。以这种方式，可以用等离子体CVD形成半导体膜，此半导体膜包含浓度为1×1018～1×1022原子/cm3，优选为1×1020～1×1021原子/cm3的氩。借助于将形成第二半导体膜的条件控制在上述范围内，能够降低膜形成过程中对阻挡层的损伤，因此能够防止半导体膜厚度的变化以及诸如孔之类的缺陷形成在半导体膜中。
在膜中包括作为惰性气体的稀有气体元素的离子，存在着两种意义：一是形成悬挂键以引起半导体膜变形，且另一是在半导体膜的各晶格之间引起畸变。为了在半导体膜的各晶格之间引起畸变，显著有效的是采用诸如氩(Ar)、氪(Kr)、或氙(Xe)之类的原子半径大于硅的元素。此外，借助于将稀有气体元素包含在膜中，不仅形成了晶格畸变，而且还形成了对吸气作用有贡献的悬挂键。
随后，执行吸气热处理，以便降低结晶半导体膜中的金属元素(镍)的浓度，或去除金属元素。作为吸气热处理，可以采用用强光照射的处理、用炉子的热处理、或衬底被置于受热气体中且几分钟之后再取出的热处理；此处，在氮气氛中执行第二吸气热处理(将半导体膜瞬时加热直至大约400-1000℃的热处理)。
利用此第二热处理，金属元素移动到包含稀有气体元素的半导体膜，因此包含在由阻挡层覆盖的结晶半导体膜中的金属元素被去除，或金属元素的浓度被降低。包含在结晶半导体膜中的金属元素沿垂直于衬底表面的方向移动到包含稀有气体元素的半导体膜。
金属元素在吸气过程中移动的距离，可以是大约等于结晶半导体膜的厚度的距离，因此，能够在比较短的时间内执行吸气。此处，镍被移动到包含稀有气体元素的半导体膜，因此镍不在结晶半导体膜中分凝，从而充分地执行吸气，以便结晶半导体膜几乎不包含镍，即膜中的镍浓度为1×1018原子/cm3或更少，优选为1×1017原子/cm3或更少。注意，不仅包含稀有气体元素的半导体膜而且阻挡层也用作吸气位置。
随后，用阻挡层作为腐蚀停止层，仅仅包含稀有气体元素的半导体膜被选择性地去除。作为选择性地刻蚀仅仅包含稀有气体元素的半导体膜的方法，可以采用不使用ClF3等离子体的干法刻蚀或使用诸如包含联氨或氢氧化四甲基铵((CH3)4NOH，缩写为TMAH)的水溶液之类的碱溶液的湿法腐蚀。要指出的是，使过刻蚀时间较短，以便防止针孔由于这一刻蚀而形成在结晶半导体膜中。
接着，用包含氢氟酸的腐蚀剂来去除阻挡层。
此外，在形成包含稀有气体元素的半导体膜之前，可以用冲洗物质执行冲洗处理，以便去除腔室中诸如F之类的杂质。此冲洗处理如下被执行：甲硅烷被用作冲洗物质，并以8-10SLM的气体流速被连续地引入到腔室中长达5-20分钟，优选为10-15分钟，以便对衬底表面进行冲洗处理(也称为硅烷冲洗)。注意，1SLM是1000sccm，即0.06m3/h。
通过上述步骤，能够得到良好的结晶半导体膜。
在用第一光掩模将结晶半导体膜加工成所希望的形状之后，去除抗蚀剂掩模。随后，若有需要，则对半导体层进行少量杂质元素(硼或磷)的掺杂，以便控制TFT的阈值电压；此处采用离子掺杂，其中乙硼烷(B2H6)不被质量分离而被等离子体激发。
然后，用包含氢氟酸的腐蚀剂去除半导体层表面上的氧化物膜，同时对半导体层的表面进行清洁。
接着，形成绝缘膜来覆盖半导体层。用等离子体CVD或溅射将绝缘膜形成为具有1-200nm的厚度。此绝缘膜优选被形成为具有10-50nm小厚度的包含硅的绝缘膜的单层结构或叠层结构，然后执行微波等离子体的表面氮化处理。此绝缘膜用作稍后形成的TFT的栅绝缘膜。
随后，厚度为20-100nm的第一导电膜和厚度为100-400nm的第二导电膜被层叠在绝缘膜上。在本实施方案模式中，厚度为30nm的氮化钽膜和厚度为370nm的钨膜被相继层叠在绝缘膜613上，并执行实施方案模式1所述的加工(图形化)，以便形成各个栅电极和各个布线。
注意，虽然此处的导电膜是TaN膜和W膜的叠层，但本发明不被具体地限制，导电膜也可以由选自Ta、W、Ti、Mo、Al、和Cu的元素、或包含此元素作为主要成分的合金材料或化合物材料的叠层形成。此外，也可以采用以掺杂有诸如磷之类的杂质元素的多晶硅膜为代表的半导体膜。而且，本发明不局限于双层结构，例如，也可以采用其中相继层叠厚度为50nm的钨膜、厚度为500nm的铝-硅合金(Al-Si)膜、以及厚度为30nm的氮化钛膜的三层结构。
ICP(感应耦合等离子体)刻蚀被优选用来刻蚀第一导电膜和第二导电膜(第一刻蚀处理和第二刻蚀处理)。利用ICP刻蚀并适当地调整刻蚀条件(例如施加到线圈状电极的功率量、施加到衬底侧上的电极的功率量、或衬底侧上的电极温度)，这些膜能够被刻蚀成所希望的形状。
然后，利用栅电极作为掩模，执行对整个表面进行掺杂的第一掺杂步骤，以便将赋予n型导电性的杂质元素加入到半导体层。可以用离子掺杂或离子注入方法来执行此第一掺杂步骤。此离子掺杂的执行条件是：剂量为1.5×1014原子/cm2，加速电压为60-100kV。磷(P)或砷(As)被典型地用作赋予n型导电性的杂质元素。
在形成由抗蚀剂构成的掩模之后，用赋予n型导电性的杂质元素，以高于第一掺杂步骤中的浓度，执行对半导体层进行掺杂的第二掺杂步骤。掩模被提供来保护用来在像素区内形成p沟道TFT的半导体层的源区、漏区、以及它们的外围区域，像素区内的部分n沟道TFT，以及用来在驱动电路部分内形成p沟道TFT的半导体层的源区、漏区、以及它们的外围区域。
第二掺杂步骤的执行条件是：剂量为5×1014-5×1015原子/cm2，加速电压为50-100kV。注意，第二掺杂步骤中的加速电压被设定为低于第一掺杂步骤中的加速电压。
然后，在去除掩模之后，重新形成一个由抗蚀剂构成的掩模，并用赋予p型导电性的杂质元素(典型为硼)，以高浓度执行对半导体层进行掺杂的第三掺杂步骤。此掩模被提供来保护用来在像素区内形成n沟道TFT的半导体层的源区、漏区、以及它们的外围区域以及用来在驱动电路部分内形成n沟道TFT的半导体层的源区、漏区、以及它们的外围区域。
然后去除抗蚀剂掩模。通过上述步骤，在各半导体层中形成了具有n型或p型导电性的杂质区。
随后，用LPCVD、等离子体CVD等来形成包含氢的绝缘膜，然后对加入到半导体层的杂质元素执行激活和氢化。用PCVD得到的氧氮化硅膜(SiNO膜)，被用作此包含氢的绝缘膜。此处，包含氢的绝缘膜的厚度为50-200nm。要指出的是，包含氢的绝缘膜是层间绝缘膜的第一层，且包含氧化硅。
然后，用溅射、LPCVD、等离子体CVD等，形成作为层间绝缘膜的第二层的无机绝缘膜。诸如氧化硅膜、氮化硅膜、或氮氧化硅膜之类的绝缘膜的单层或叠层，被用作无机绝缘膜。此处无机绝缘膜的厚度为600-800nm。
接着，利用光掩模来形成由抗蚀剂构成的掩模，并对绝缘膜进行选择性刻蚀，以便形成接触孔。然后去除由抗蚀剂构成的掩模。
在用溅射层叠金属膜之后，用光掩模形成由抗蚀剂构成的掩模，并对金属叠层膜进行选择性刻蚀，从而形成用作TFT的源电极或漏电极的电极。注意，此金属叠层膜在同一个金属溅射装置中被连续地形成。然后去除由抗蚀剂构成的掩模。
通过上述步骤，能够在同一个衬底上制造各包括多晶硅膜作为有源层的顶栅TFT 636、637、638、以及639。
要指出的是，提供在像素区中的TFT 638是在一个TFT中具有多个沟道形成区的n沟道TFT。而且，TFT 638是一种双栅TFT。此外，在像素区中，提供了电连接到稍后形成的发光元件的TFT 639；虽然此处将双栅p沟道TFT描述为TFT 639以减小关电流，但本发明不被具体地限制，也可以采用单栅TFT。注意，双栅结构意味着一种提供两个栅的结构，其中，两个TFT被串联连接，且这些TFT的相应栅电极被连接。与单栅结构相比，双栅结构能够进一步降低关电流。
提供在驱动电路部分内的TFT 636是一种在沟道形成区的两侧上分别具有两个宽度不同的低浓度杂质区(也称为Lov区)的n沟道TFT。此两个低浓度杂质区以自对准的方式与栅电极重叠。此外，TFT 637是在源极侧和漏极侧上都具有宽度相同的低浓度杂质区(Lov区)的p沟道TFT。每个TFT都是单栅TFT。在驱动电路部分内，借助于互补地连接TFT 636和637而构成了CMOS电路，从而得到多种电路。若有需要，则能够形成多栅TFT。
然后形成第一电极623，即发光元件的阳极(或阴极)。诸如选自Ni、W、Cr、Pt、Zn、Sn、In、和Mo之类的元素的具有高功函数的材料或者诸如TiN、TiSiXNY、WSiX、WNX、WSiXNY、或NbN之类的包含此元素作为主要成分的合金材料的总厚度为100-800nm的单层膜或叠层膜，可以被用作第一电极623。
具体地说，可以用透光导电材料形成的透明导电膜来形成第一电极623，而且可以采用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡等。不言而喻，也可以采用氧化铟锡(ITO)、氧化铟锌(IZO)、其中加入了氧化硅的氧化铟锡(ITSO)等。
下面描述各透光导电材料中组分比的例子。至于包含氧化钨的氧化铟的组分比，氧化钨可以是1.0wt％，且氧化铟可以是99.0wt％。至于包含氧化钨的氧化铟锌的组分比，氧化钨可以是1.0wt％、氧化锌可以是0.5wt％、以及氧化铟可以是98.5wt％。至于包含氧化钛的氧化铟的组分比，氧化钛可以是1.0-5.0wt％，且氧化铟可以是99.0-95.0wt％。至于氧化铟锡(ITO)的组分比，氧化锡可以是10.0wt％，且氧化铟可以是90.0wt％。至于氧化铟锌(IZO)的组分比，氧化锌可以是10.7wt％，且氧化铟可以是89.3wt％。而且，至于包含氧化钛的氧化铟锡的组分比，氧化钛可以是5.0wt％，氧化锡可以是10.0wt％，以及氧化铟可以是85.0wt％。上述这些组分比仅仅是一些例子，组分比可以被适当地设定。
然后，利用刻蚀等对用涂敷方法得到的绝缘膜(例如有机树脂膜)进行加工，以便形成覆盖第一电极623的端部的绝缘体629(称为堤、分隔壁、阻挡层、堤坝等)。注意，绝缘体629不局限于借助于用掩模进行加工来形成，也可以利用光敏材料而仅仅用曝光和显影来形成。
然后，用蒸发方法或涂敷方法来形成EL层(发光层)624。
EL层(发光层)624是一种叠层，且缓冲层可以被用作EL层(发光层)624的一层。用有机化合物和无机化合物的合成材料来形成此缓冲层，且此无机化合物相对于有机化合物具有接受电子的性质。氧化钛、氧化锆、氧化铪、氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰、以及氧化铼中的一个或多个，可以被用作此无机化合物。缓冲层可以由具有空穴传输性质的有机化合物以及无机化合物的合成材料形成。
例如，层叠的EL层(发光层)(缓冲层和EL层的叠层)优选被提供在第一电极623与第二电极之间。此缓冲层是一种包括金属氧化物(例如氧化钼、氧化钨、或氧化铼)和有机化合物的复合层。此有机化合物是一种具有空穴传输性质的材料，诸如4，4’-双[N-(3-甲基苯基)-N-苯氨基]联苯(缩写为TPD)、4，4’-双[N-(1-萘基)-N-苯氨基]联苯(缩写为α-NPD)、或4，4’-双{N-[4-(N，N-二-m-甲苯氨基)苯基]-N-苯氨基}联苯(缩写为DNTPD)。而且，例如三(8-羟基喹啉)铝(缩写为Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写为Almq3)、或α-NPD，可以被用于提供在缓冲层上的EL层。此外掺杂剂材料也可以被包含在EL层中，且例如可以采用N，N’-二甲基喹吖啶酮(缩写为DMQd)、香豆素6、或红荧烯。可以用诸如电阻加热方法之类的蒸发方法，来形成提供在第一电极与第二电极之间的层叠的EL层(发光层)。
借助于调整缓冲层的厚度，能够控制第一电极与EL层之间的距离，并且能够提高发光效率。借助于调整缓冲层的厚度，能够显示优异的图像，其中清楚地显示出各个发光元件的发光颜色，并能够得到功耗低的发光器件。
接着，形成第二电极625，即发光元件的阴极(或阳极)。诸如MgAg、MgIn、或AlLi之类的合金、或者透明导电膜(例如ITO)，被用作第二电极625。
然后，用蒸发或溅射方法形成保护层626。保护层626保护了第二电极625。当通过保护层626引出发光元件的光发射时，优选采用透明材料。注意，用来保护第二电极的第三电极，可以被形成在保护层626与第二电极625之间。若无必要，就不需要提供保护层626。
随后，用密封材料628附着密封衬底633，以便密封发光元件。换言之，借助于用密封材料环绕显示区，发光显示器件被一对衬底密封。TFT的层间绝缘膜被提供在衬底的整个表面上；因此，在密封材料的图形被形成在层间绝缘膜外围以内的情况下，湿气或杂质可能从位于密封材料的图形以外的部分层间绝缘膜进入。于是，用作TFT的层间绝缘膜的绝缘膜的外围被提供在密封材料的图形以内，以便优选重叠密封材料的图形，使密封材料覆盖绝缘膜的端部。用填充物627来填充被密封材料628环绕的区域。或者，用干燥的惰性气体来填充被密封材料628环绕的区域。
最后，用已知的方法，通过各向异性导电膜631，FPC(柔性印刷电路)632被附着到端子电极。此阶段的剖面图被示于图5中。注意，至于端子电极，用相同于第一电极623的步骤所得到的透明导电膜，优选被用作顶层，并被形成在与栅极布线同时形成的端子电极上。
图6是像素部分的俯视图，且沿图6中虚线E-F的剖面对应于图5的像素部分内的p沟道TFT 639的剖面结构。此外，沿图6中虚线M-L的剖面对应于图5的像素部分内的n沟道TFT 638的剖面结构。要指出的是，图6中参考数字680表示的实线指出了绝缘体629的外围边界。由于在图6中仅仅示出了第一电极623，因此形成在第一电极623上的EL层、第二电极等未被示出。
通过上述步骤，能够在同一个衬底上形成像素部分、驱动电路、以及端子部分。
在本实施方案模式中，双栅结构被用于像素部分内的TFT以便降低关电流，且其中宽度不同的LDD区被分别提供在沟道形成区的两侧上的TFT，被用作驱动电路中的n沟道TFT。
此外，在发光器件中，发光显示表面可以被提供在一侧或两侧上。在用透明导电膜来形成第一电极623和第二电极625二者的情况下，发光元件的光通过衬底610和密封衬底633被引出到两侧。在此情况下，透明材料优选被用于密封衬底633和填充物627。
可替换地，在第二电极625由金属膜形成且第一电极623由透明导电膜形成的情况下，得到的是这样一种结构，其中，发光元件的光仅仅通过衬底610被引出到一侧，即是一种底部发射结构。在此情况下，不一定要用透明材料作为密封衬底633和填充物627。
或者，在第一电极623由金属膜形成且第二电极625由透明导电膜形成的情况下，得到的是这样一种结构，其中，发光元件的光仅仅通过密封衬底633被引出到一侧，即是一种顶部发射结构。在此情况下，不一定要用透明材料作为衬底610。
要求考虑功函数来选择第一电极623和第二电极625的材料。依赖于像素结构，第一电极623和第二电极625的每一个可以是阳极或阴极。在驱动TFT的极性是p沟道型的情况下，第一电极可以是阳极，且第二电极可以是阴极。在驱动TFT的极性是n沟道型的情况下，第一电极可以是阴极，且第二电极可以是阳极。
图7示出了本实施方案模式的像素部分在全色显示的情况下的等效电路图。图7中的TFT 638对应于图5中的开关TFT 638，且TFT 639对应于图5中的电流控制TFT 639。在用来显示红色的像素中，发射红光的OLED 703R被连接到电流控制TFT 639的漏区，且其源区被连接到阳极侧电源极线(R)706R。此外，OLED 703R被连接到阴极侧电源极线700。在用来显示绿色的像素中，发射绿光的OLED 703G被连接到电流控制TFT的漏区，且其源区被连接到阳极侧电源极线(G)706G。此外，在用来显示蓝色的像素中，发射蓝光的OLED 703B被连接到电流控制TFT的漏区，且其源区被连接到阳极侧电源极线(B)706B。根据EL材料，不同的电压被分别施加到用来发射不同颜色的像素。
此外，在发光器件中，图像显示的驱动方法不被具体地限制，例如，可以采用点顺序驱动方法、行顺序驱动方法、面顺序驱动方法等。典型地采用行顺序驱动方法，此外，可以适当地采用时分灰度驱动方法或面灰度驱动方法。而且，输入到发光器件的源极线的视频信号可以是模拟信号或数字信号，并可以根据此视频信号来适当地设计驱动电路等。
而且，在采用数字视频信号的发光器件的情况下，输入到像素中的视频信号具有恒定的电压(CV)或恒定的电流(CC)。至于具有恒定电压(CV)的视频信号，存在着施加到发光元件的信号的电压恒定(CVCV)的情况以及施加到发光元件的信号的电流恒定(CVCC)的情况。此外，至于具有恒定电流(CC)的视频信号，存在着施加到发光元件的信号的电压恒定(CCCV)的情况以及施加到发光元件的信号的电流恒定(CCCC)的情况。
而且，在发光器件中，还可以提供用来防止静电击穿的保护电路(例如保护二极管)。
而且，虽然此处双栅结构被用于对应于图5的各个开关TFT和电流控制(驱动)TFT，但p型或n型单栅结构当然也可以被用于TFT中的一种或两者。
而且，虽然此处描述了有源矩阵发光器件作为显示器件的情况，但本发明也能够被应用于有源矩阵液晶显示器件。在将本发明应用于液晶显示器件的情况下，本发明的配备有半透明膜的曝光掩模被用于形成液晶显示器件的像素部分和驱动电路部分中所用的TFT。借助于利用这种具有厚度不同的至少两个区域以及边缘有平缓形状的抗蚀剂来执行诸如刻蚀之类的工艺，能够以自对准的方式形成厚度不同的栅电极等。而且，当在形成于栅电极上的层间绝缘膜中形成到达源或漏电极的接触孔时，也能够应用本发明。因此，能够形成形状不同的电极、深度不同的开口部分等，而没有增加制造步骤的数目。结果，能够集成根据电路特性提供的元件。
本实施方案模式能够与实施方案模式1和2中的任何一个自由地组合。
(实施方案模式4)
另外，在实施方案模式1-3中，描述了配备有半色调掩模的光掩模或掩模版被用来形成栅极布线的图形的情况；但配备有半色调掩模的光掩模或掩模版也能够被用来形成层间绝缘膜中的接触开口。
本实施方案模式参照图8A-8C来描述配备有本发明的半色调掩模的光掩模或掩模版被用来形成栅电极、形成层间绝缘膜中的接触开口、以及形成连接布线的图形的情况。
根据实施方案模式2，在具有绝缘表面的衬底710上提供基底绝缘膜718之后，形成半导体层和覆盖此半导体层的栅绝缘膜714。然后，第一导电膜和第二导电膜被层叠。用配备有具有降低光强度的功能的辅助图形的光掩模或掩模版形成抗蚀剂图形，并对此抗蚀剂图形进行刻蚀，以便形成栅电极和布线。
此处，相似于实施方案模式1-3，第一导电层731和第二导电层732被形成在第一TFT部分730中，且第一导电层721和第二导电层722被形成在第二TFT部分720中。注意，在实施方案模式1-3中已经描述了各个电极结构，因此此处省略了其具体描述。
此外，如图8A所示，在布线部分和接触部分740中，与上部布线相接触的区域具有这样一种形状，即第一导电层744的宽度大于第二导电层745的宽度。于是，即使当出现相对于上部布线的对准偏离时，也能够得到与第一导电层的接触。而且，除了用于接触的区域之外的布线具有这样一种形状，即第一导电层741和第二导电层742的相应端部是对准的。
然后，在形成覆盖第二TFT部分720的抗蚀剂图形之后，赋予n型导电性的杂质元素被加入到半导体层。利用赋予n型导电性的杂质元素的这种加入，以自对准的方式形成了漏区735a、源区735b、第一LDD区736a、以及第二LDD区736b。注意，可以用一次掺杂处理或用多次掺杂处理来执行此赋予n型导电性的杂质元素的加入。
如图8A所示，第一LDD区736a沿沟道长度方向的宽度大于第二LDD区736b的宽度。此外，第一LDD区736a和第二LDD区736b重叠第一导电层731，并且栅绝缘膜714插入其间。
然后，在去除抗蚀剂图形之后，形成覆盖第一TFT部分730的抗蚀剂图形。赋予p型导电性的杂质元素被加入到半导体层。利用赋予p型导电性的杂质元素的这种加入，以自对准的方式形成了漏区725a、源区725b、第三LDD区726a、以及第四LDD区726b。
如图8A所示，第三LDD区726a和第四LDD区726b沿沟道长度方向的相应宽度近似相同。此外，第三LDD区726a和第四LDD区726b重叠第一导电层721，并且栅绝缘膜714插入其间。
此外，加入杂质元素的顺序不被具体地限制；例如可以首先将赋予p型导电性的杂质元素加入到半导体层，然后将赋予n型导电性的杂质元素加入到半导体层。
然后，在执行对加入到半导体层的杂质元素的激活之后，形成层间绝缘膜715，并在其上施加抗蚀剂膜。
随后，利用配备有具有降低光强度的功能的辅助图形的光掩模或掩模版，执行抗蚀剂膜的曝光和显影，以便形成图8A所示的抗蚀剂图形750。抗蚀剂图形750是用来在下部绝缘膜中形成开口的掩模，且由于配备有具有降低光强度的功能的辅助图形的光掩模或掩模版，因此能够提供深度不同的开口。
然后，利用抗蚀剂图形750来执行刻蚀，以便在层间绝缘膜715和栅绝缘膜714中形成开口。根据这种刻蚀，在刻蚀抗蚀剂图形750的同时执行层间绝缘膜715和栅绝缘膜714中的开口形成，从而形成深度不同的开口。
然后去除抗蚀剂图形。此阶段的剖面图被示于图8B中。
随后，第三导电层(例如氮化钛膜)和第四导电层(例如铝膜)的叠层被形成。图形化被执行，从而形成连接布线的第三导电层761、连接布线的第四导电层766、漏极布线的第三导电层762、漏极布线的第四导电层767、源极布线的第三导电层763、以及源极布线的第四导电层768。此外，在第二TFT部分中，连接电极的第三导电层65、连接电极的第四导电层770、源电极的第三导电层764、以及源电极的第四导电层769被形成。此处，配备有具有降低光强度的功能的辅助图形的光掩模或掩模版被用来形成连接电极的图形。连接电极的第三导电层765沿沟道长度方向的宽度大于连接电极的第四导电层770的宽度。
然后执行等离子体处理，以氧化第四导电层，因此氧化物膜771被分别形成在第四导电层的表面上。
注意，在用等离子体处理来氧化第四导电层的情况下，在氧气氛中(例如在氧气(O2)和稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)的气氛中，在氧气、氢气(H2)、以及稀有气体的气氛中，或在一氧化二氮和稀有气体的气氛中)，来执行此等离子体处理。另一方面，在膜被等离子体处理氮化的情况下，在氮气氛中(例如在氮气(N2)和稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)的气氛中，在氮气、氢气、以及稀有气体的气氛中，或在NH3和稀有气体的气氛中)，来执行此等离子体处理。例如，Ar可以被用作该稀有气体。而且，也可以采用Ar和Kr的混合气体。因此，用等离子体处理所形成的绝缘膜包括用于此等离子体处理中的稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)，在采用Ar的情况下，绝缘膜包含Ar。
此外，在对第四导电层执行等离子体处理的情况下，在1×1011cm-3或更大的电子密度以及1.5eV或更小的等离子体的电子温度下，在上述气体的气氛中来执行等离子体处理。更具体地说，在电子密度为1×1011-1×1013cm-3且等离子体的电子温度为0.5-1.5eV的情况下来执行。由于等离子体的电子密度高且形成在衬底上的待要处理的物体(此处是第四导电层)附近的电子温度低，因此能够防止待要处理的物体由于等离子体而被损伤。而且，由于等离子体的电子密度高达1×1011cm-3或更大，因此与用CVD、溅射等所形成的膜相比，借助于用等离子体处理对待要处理的物体进行氧化或氮化而形成的氧化物膜或氮化物膜具有优异的厚度均匀性等和致密的膜质量。此外，由于等离子体的电子温度低达1.5eV或更小，因此与常规等离子体处理或热氧化方法相比能够在低温下来执行氧化或氮化处理。例如，即使利用在比玻璃衬底应变点低100℃或更多的温度下的等离子体处理，也能够充分地进行氧化或氮化处理。注意，诸如微波(2.45GHz)之类的高频波可以被用作形成等离子体的频率。
然后，形成用来构成发光元件的电极772。电极772被提供成部分地重叠连接电极的第三导电层765，并被电连接到TFT。电极772可以由诸如选自Ni、W、Cr、Pt、Zn、Sn、In和Mo之类的元素的具有高功函数的材料，或者诸如TiN、TiSiXNY、WSiX、WNX、WSiXNY、或NbN之类的包含此元素作为主要成分的合金材料的总厚度为100-800nm的单层膜或叠层膜形成。
然后，形成覆盖用来构成发光元件的电极772的端部的绝缘体773(称为堤、分隔壁、阻挡层、堤坝等)。
然后，用蒸发方法或涂敷方法，在电极772上形成EL层(发光层)774。
接着，作为用于构成发光元件的另一电极的电极775，被形成在EL层(发光层)774上。至于电极775，可以采用诸如MgAg、MgIn、或AlLi之类的合金、或者透明导电膜(例如ITO)。
以这种方式，在第二TFT部分720中形成了由电极772、EL层(发光层)774、和电极775构成的发光元件以及连接到此发光元件的p沟道TFT。至于连接到此发光元件的TFT，优选提供具有相同宽度的LDD区，以便降低关电流。
而且，至于构成驱动电路的部分缓冲电路的TFT，优选提供第一TFT部分730中所示的n沟道TFT。第一TFT部分730中所示的n沟道TFT能够降低漏极附近的电场强度，从而抑制电路退化。而且，第一TFT部分730中所示的n沟道TFT能够减小寄生电容，从而降低电路的功耗。
本实施方案模式能够与实施方案模式1-3中的任何一个自由地组合。
(实施方案模式5)
本实施方案模式将参照图9A和9B来描述其中在发光显示面板上安装用于驱动的FPC或驱动IC的例子。
图9A示出了其中FPC 1209被分别附着到4个端子部分1208的发光器件的俯视图的例子。包括发光元件和TFT的像素部分1202、包括TFT的栅驱动电路1203、以及包括TFT的源驱动电路1201，被形成在衬底1210上。TFT的有源层包括具有晶体结构的半导体膜，且这些电路被形成在同一个衬底上。因此，能够制造实现了面板上系统的EL显示面板。
注意，除了接触部分之外，衬底1210被保护膜覆盖，且包含具有光催化功能的物质的基底层，被提供在保护膜上。
此外，分别提供在像素部分的两侧上的两个连接区1207，被提供成使发光元件的第二电极与下层布线相接触。发光元件的第一电极被电连接到提供在像素部分内的TFT。
利用环绕像素部分和驱动电路的密封材料1205以及由密封材料环绕的填充材料，密封衬底1204被固定到衬底1210。也可以采用由包含透明干燥剂的填充材料填充的结构。而且，干燥剂也可以被提供在不重叠像素部分的区域内。
而且，图9A所示的结构是适合于XGA级中尺寸比较大(例如对角线为4.3英寸)的发光器件的一个例子，而图9B示出了采用适合于框架较窄的紧凑尺寸(例如对角线为1.5英寸)的COG方法的一个例子。
在图9B中，驱动IC 1301被安装在衬底1310上，且FPC 1309被安装在提供在驱动IC以外的端子部分1308上。从提高产率来看，多个驱动IC 1301优选被形成在一边为300-1000mm或更大的矩形衬底上。换言之，每个具有驱动电路部分和输入/输出端子作为一个单元的多个电路图形被形成在衬底上，并被分开，以便能够分别得到这些驱动IC。至于驱动IC的长度，考虑到像素部分的一边的长度或像素间距，驱动IC可以被形成为具有矩形形状，其较长边为15-80mm，且较短边为1-6mm，或者可以被形成为使较长边的长度是对应于像素区的一边的长度或借助于使各驱动电路的一边和像素部分的一边彼此相加而得到的长度。
对于外部尺寸，驱动IC在较长边的长度方面具有优越于IC芯片的优点。当采用形成为15-80mm的较长边的驱动IC时，对应于像素部分的安装所需的驱动IC的数目小于采用IC芯片的情况，从而改善了制造成品率。此外，当驱动IC被形成在玻璃衬底上时，由于驱动IC不受主衬底(host substrate)的形状的限制，因此产率不降低。与从圆形硅晶片获取IC芯片的情况相比，这是一个巨大的优点。
此外，也可以采用TAB(带自动接合)方法，在此情况下，可以附着多个带，且驱动IC可以被安装在这些带上。如在COG方法的情况中那样，单个驱动IC可以被安装在单个带上；在此情况下，可以一起附着用来固定驱动IC的金属片等以提高强度。
在像素部分1302与驱动IC 1301之间提供的连接区1307使得发光元件的第二电极与下层布线相接触。发光元件的第一电极被电连接到提供在像素部分内的TFT。
此外，利用环绕像素部分1302的密封材料1305以及由密封材料环绕的填充材料，密封衬底1304被固定到衬底1310。
在非晶半导体膜被用作像素部分内的TFT的有源层的情况下，难以在同一个衬底上形成驱动电路，于是，即使对于大尺寸，也采用图9B的结构。
虽然此处有源矩阵发光器件被示为显示器件的例子，但本发明当然也能够被应用于有源矩阵液晶显示器件。在有源矩阵液晶显示器件中，排列成矩阵的像素电极被驱动，以便在屏幕上显示图形。具体地说，电压被施加到选定的像素电极和对应于此像素电极的反电极，这样提供在元件衬底上的像素电极与提供在反衬底上的反电极之间的液晶层被光学上调制，且此光调制被观察者识别为显示图形。反衬底和元件衬底以均匀的间距排列，并用液晶材料填充其间的空间。至于液晶材料，可以采用这样一种方法，其中，利用作为封闭图形的密封材料，液晶材料在减压下被滴注，以便气泡不进入，且这些衬底彼此附着；或者，可以采用汲取方法(抽吸方法)，其中，在提供具有开口部分的密封图形并附着TFT衬底之后，利用毛细管现象注入液晶。
本发明还能够被应用于采用场顺序驱动方法的液晶显示器件，其中，光被遮蔽而没有使用滤色器，且R、G、B三色的背光光源被高速闪光和关闭。
如上所述，借助于实施本发明，即利用实施方案模式1-4中任何一个所述的制造方法或结构，能够完成多种电子装置。
(实施方案模式6)
作为利用本发明的曝光掩模所制造的半导体器件和电子装置，有摄像机、数码相机、风镜式显示器(头戴显示器)、导航系统、音频再现装置(例如汽车立体声或音频部件系统)、笔记本个人计算机、游戏机、移动信息终端(例如移动计算机、移动电话、移动游戏机、或电子书籍)、配备有记录介质的图像再现装置(具体地说是用来再现诸如数字万能碟盘(DVD)之类的记录介质并配备有用来显示图像的显示器的装置)等。图10A-10E和图11示出了电子装置的具体例子。
图10A示出了一种数码相机，它包括主体2101、显示部分2102、成像部分、操作键2104、快门2106等。注意，图10A是从显示部分2102侧看到的图，成像部分未被示出。利用本发明的半色调掩模，能够得到具有高分辨率显示部分的高度可靠的数码相机。注意，图10A所示的数码相机可以是配备有能够在显示部分2102上显示TV屏幕的TV的数码相机。
图10B示出了一种笔记本个人计算机，它包括主体2201、机箱2202、显示部分2203、键盘2204、外部连接端口2205、指示鼠标2206等。利用本发明的半色调掩模，能够得到具有高分辨率显示部分的高度可靠的笔记本个人计算机。
图10C示出了一种配备有记录介质的移动图像再现装置(具体地说是DVD重放装置)，它包括主体2401、机箱2402、显示部分A 2403、显示部分B 2404、记录介质(例如DVD)读出部分2405、操作键2406、扬声器部分2407等。显示部分A 2403主要显示图像信息，且显示部分B 2404主要显示字符信息。要指出的是，此配备有记录介质的图像再现装置还包括家用游戏机。利用本发明的半色调掩模，能够得到具有高分辨率显示部分的高度可靠的图像再现装置。
图10D示出了一种显示装置，它包括机箱1901、支座1902、显示部分1903、扬声器1904、视频输入端子1905等。利用通过上述实施方案模式中所述的制造方法形成的薄膜晶体管用于显示部分1903和驱动电路来制造该显示装置。注意，作为此显示装置，有液晶显示装置、发光装置等，包括用于显示信息的显示装置诸如用于个人计算机的装置、用来接收TV广播的显示装置、用来显示广告的显示装置的所有类型的显示装置。利用本发明的半色调掩模，能够得到具有高清晰度显示部分的高度可靠的显示装置，特别是具有22-50英寸的大屏幕的大尺寸显示装置。
而且，借助于额外制作天线等，具有用本发明的半色调掩模制作的TFT的薄膜集成电路，还能够被用作非接触式薄膜集成电路装置(也称为无线IC标签或RFID(射频身份证明))。借助于将IC标签附着到各种电子装置，能够明晰这些电子装置的分销渠道。
图10E示出了一种其上附着了无线IC标签1942的护照1941。此无线IC标签1942也可以被嵌入在护照1941中。同样，无线IC标签可以被附着到或嵌入在驾驶证、信用卡、钞票、硬币、证件、购物卷、票据、旅行支票(T/C)、健康保险卡、居留证件、户口簿等中。在此情况下，仅仅表明此物体是真实物体的信息被输入到无线IC标签中，并且设定访问权限以便信息不被非法读写。利用上述标签，能够区分物体的真假。此外，无线IC标签还能够被用作存储器。而且，借助于为包装物体的容器、记录介质、个人物品、食品、衣物、日用品、电子装置等提供无线IC标签，诸如检查系统之类的系统能够更有效地运行。
图11所示的移动电话包括配备有操作开关904、麦克风905等的主体(A)901、配备有显示面板(A)908的主体(B)902、显示面板(B)909、扬声器906等，且两个主体由铰链910连接，以便开合。显示面板(A)908和显示面板(B)909与电路衬底907一起被合并到主体(B)902的机箱903中。显示面板(A)908和显示面板(B)909的像素部分被安置成从形成在机箱903中的开放窗口被看到。
可以根据移动电话900的功能来适当地设定诸如像素数目之类的显示面板(A)908和显示面板(B)909的规格。例如，显示面板(A)908和显示面板(B)909能够被组合分别作为主显示屏和副显示屏。
利用本发明的半色调掩模，能够得到具有高清晰度显示部分的高度可靠的移动信息终端。
根据功能或用途，本实施方案模式的移动电话能够被改变成多种模式。例如，借助于将成像装置合并到铰链910中，能够提供配备有照相机的移动电话。此外，在操作开关904、显示面板(A)908、以及显示面板(B)909被合并到一个机箱中的情况下，能够得到上述效果。而且，在本实施方案模式的结构被应用于配备有多个显示部分的信息显示终端的情况下，能够得到相似的效果。
如上所述，借助于实施本发明，即利用实施方案模式1-5中任何一个所述的制造方法或结构，能够完成多种电子装置。
根据本发明，由于在半色调掩模中，透过透明区的曝光光与透过半色调膜的曝光光之间的相位差以及透射率满足公式5的关系，因此具有不同厚度的区域的抗蚀剂能够具有这样的形状，此形状在端部不形成凸出部分，且端部是平缓的。利用满足上述条件的半色调掩模，能够以自对准的方式在同一个衬底上形成多种电路，而不增加制造步骤的数目。
本申请基于2005年8月12日在日本专利局提交的日本专利申请序列号no.2005234906，其整个内容在此被引入作为参考。

Claims (13)

1.一种曝光掩模，其中，透过透明区与半透明区的i线(365nm)的相位差Δθ以及半透明区对曝光光的透射率n满足公式1。
[公式1] Δθ ≤ arccos ( - n / 2 )
2.一种曝光掩模，其中，透过透明区与半透明区的i线(365nm)的相位差Δθ以及半透明区对曝光光的透射率n满足公式2，且透射率n为0.15-0.8。
[公式2] Δθ ≤ arccos ( - n / 2 )
3.一种曝光掩模，包含：
透光衬底；
提供在透光衬底上的半透明膜；以及
提供在半透明膜上的遮光膜，
其中，半透明膜与透光衬底之间对i线(365nm)的相位差Δθ以及芈透明膜对i线(365nm)的透射率n满足公式3。
[公式3] Δθ ≤ arccos ( - n / 2 )
4.根据权利要求3的曝光掩模，其中，遮光膜包含Cr膜。
5.根据权利要求3的曝光掩模，其中，包含Mo和Si的合金、包含Cr和Si的合金、或Cr，被用作半透明膜的材料。
6.根据权利要求3的曝光掩模，其中，半透明膜对i线(365nm)的透射率为0.15-0.8。
7.一种曝光掩模，包含：
透光衬底；
提供在透光衬底上的半透明膜；以及
提供在半透明膜上的遮光膜，
其中，半透明膜与透光衬底之间对i线(365nm)的相位差为-90°～90°。
8.根据权利要求7的曝光掩模，其中，遮光膜包含Cr膜。
9.根据权利要求7的曝光掩模，其中，包含Mo和Si的合金、包含Cr和Si的合金、或Cr，被用作半透明膜的材料。
10.根据权利要求7的曝光掩模，其中，半透明膜对i线(365nm)的透射率为0.15-0.8。
11.一种制造半导体器件的方法，包括下列步骤：
利用曝光掩模来形成抗蚀剂图形，其中，透过透明区与半透明区的i线(365nm)的相位差Δθ以及半透明区对曝光光的透射率n满足公式1。
[公式1] Δθ ≤ arccos ( - n / 2 )
12.根据权利要求11的制造半导体器件的方法，其中，抗蚀剂图形被用来形成栅电极。
13.根据权利要求11的制造半导体器件的方法，其中，抗蚀剂图形被用来形成接触孔。
CN2006101149536A 2005-08-12 2006-08-14 曝光掩模 Expired - Fee Related CN1912740B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005234906 2005-08-12
JP2005-234906 2005-08-12
JP2005234906 2005-08-12

Publications (2)

Publication Number Publication Date
CN1912740A true CN1912740A (zh) 2007-02-14
CN1912740B CN1912740B (zh) 2012-07-18

Family

ID=37721704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101149536A Expired - Fee Related CN1912740B (zh) 2005-08-12 2006-08-14 曝光掩模

Country Status (3)

Country Link
US (2) US7524593B2 (zh)
KR (1) KR101303114B1 (zh)
CN (1) CN1912740B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382729B (zh) * 2007-07-23 2011-12-07 Hoya株式会社 光掩模的制造方法、图案复制方法、光掩模以及数据库
CN101322072B (zh) * 2006-03-06 2012-01-11 松下电器产业株式会社 光掩膜、其制造方法、使用该光掩膜的图形形成方法、以及光掩膜的数据生成方法
CN101315518B (zh) * 2007-05-30 2012-07-25 Hoya株式会社 光掩模检查及制造方法、电子部件制造方法
CN107589630A (zh) * 2016-07-06 2018-01-16 株式会社Sk电子 半色调掩模和半色调掩模坯
CN111129036A (zh) * 2019-12-25 2020-05-08 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN111512439A (zh) * 2020-03-19 2020-08-07 长江存储科技有限责任公司 用于形成在三维存储器件中的接触结构的方法
TWI762031B (zh) * 2020-09-02 2022-04-21 南韓商S&S技術股份有限公司 具有背側導體層之空白遮罩以及以其製造之光罩
CN114551519A (zh) * 2020-11-26 2022-05-27 株式会社日本显示器 显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US7008839B2 (en) * 2002-03-08 2006-03-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100831273B1 (ko) * 2006-09-12 2008-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 마이크로렌즈용 사진 마스크
JP5292591B2 (ja) * 2007-10-19 2013-09-18 株式会社ジャパンディスプレイ Ｔｆｔ基板の製造方法
CN102314074B (zh) * 2010-06-30 2013-04-10 上海微电子装备有限公司 掩模版和掩模版制作方法
KR102316458B1 (ko) 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
US11561463B2 (en) * 2017-12-27 2023-01-24 Hoya Corporation Substrate with conductive film, substrate with multilayer reflective film, reflective mask blank, reflective mask, and semiconductor device manufacturing method
US10497724B2 (en) * 2017-12-28 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN108511464B (zh) * 2018-04-20 2020-07-28 武汉华星光电技术有限公司 Cmos型ltps tft基板的制作方法
JP7117974B2 (ja) * 2018-10-30 2022-08-15 キヤノン株式会社 表示装置および電子機器

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818715A (en) 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
KR940007451B1 (ko) 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
JP2002182367A (ja) 1991-11-13 2002-06-26 Toshiba Corp 露光用マスク及びこの露光用マスクを用いた露光方法
JP2980479B2 (ja) * 1993-04-02 1999-11-22 シャープ株式会社 フォトマスク及び露光方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5744381A (en) 1995-03-13 1998-04-28 Kabushiki Kaisha Toshiba Method of inspecting a pattern formed on a sample for a defect, and an apparatus thereof
KR0166497B1 (ko) * 1995-03-24 1999-01-15 김주용 위상반전 마스크 및 그 제조방법
JP2658966B2 (ja) * 1995-04-20 1997-09-30 日本電気株式会社 フォトマスク及びその製造方法
JPH1032327A (ja) 1996-07-12 1998-02-03 Nittetsu Semiconductor Kk 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
US6071652A (en) 1997-03-21 2000-06-06 Digital Optics Corporation Fabricating optical elements using a photoresist formed from contact printing of a gray level mask
US6420073B1 (en) 1997-03-21 2002-07-16 Digital Optics Corp. Fabricating optical elements using a photoresist formed from proximity printing of a gray level mask
JP4143156B2 (ja) * 1997-12-22 2008-09-03 キヤノン株式会社 半導体露光方法及び装置とそれに用いるレチクル
JP3883706B2 (ja) 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
JP2000112114A (ja) 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000181048A (ja) * 1998-12-16 2000-06-30 Sharp Corp フォトマスクおよびその製造方法、並びにそれを用いた露光方法
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6534425B1 (en) 1999-12-02 2003-03-18 Seagate Technology Llc Mask design and method for controlled profile fabrication
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4954401B2 (ja) 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4646367B2 (ja) * 2000-08-25 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5046452B2 (ja) 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3914386B2 (ja) * 2000-12-28 2007-05-16 株式会社ルネサステクノロジ フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法
JP2003121981A (ja) 2001-10-19 2003-04-23 Sony Corp マスクおよびその製造方法並びに露光方法
JP2005107195A (ja) * 2003-09-30 2005-04-21 Renesas Technology Corp ホトマスク、ホトマスクの製造方法、およびそのホトマスクを用いた半導体装置の製造方法
US7282306B2 (en) * 2004-03-26 2007-10-16 Intel Corporation Continuous sloped phase edge architecture fabrication technique using electron or optical beam blur for single phase shift mask ret

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322072B (zh) * 2006-03-06 2012-01-11 松下电器产业株式会社 光掩膜、其制造方法、使用该光掩膜的图形形成方法、以及光掩膜的数据生成方法
CN101315518B (zh) * 2007-05-30 2012-07-25 Hoya株式会社 光掩模检查及制造方法、电子部件制造方法
CN101382729B (zh) * 2007-07-23 2011-12-07 Hoya株式会社 光掩模的制造方法、图案复制方法、光掩模以及数据库
CN107589630A (zh) * 2016-07-06 2018-01-16 株式会社Sk电子 半色调掩模和半色调掩模坯
CN107589630B (zh) * 2016-07-06 2021-06-15 株式会社Sk电子 半色调掩模和半色调掩模坯
CN111129036A (zh) * 2019-12-25 2020-05-08 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
WO2021128453A1 (zh) * 2019-12-25 2021-07-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN111129036B (zh) * 2019-12-25 2022-07-26 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN111512439A (zh) * 2020-03-19 2020-08-07 长江存储科技有限责任公司 用于形成在三维存储器件中的接触结构的方法
US11716843B2 (en) 2020-03-19 2023-08-01 Yangtze Memory Technologies Co., Ltd. Method for forming contact structures in three-dimensional memory devices
TWI762031B (zh) * 2020-09-02 2022-04-21 南韓商S&S技術股份有限公司 具有背側導體層之空白遮罩以及以其製造之光罩
CN114551519A (zh) * 2020-11-26 2022-05-27 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
US20090176073A1 (en) 2009-07-09
KR20130061707A (ko) 2013-06-11
CN1912740B (zh) 2012-07-18
US7524593B2 (en) 2009-04-28
KR101303114B1 (ko) 2013-09-06
US20070037069A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
CN1912740A (zh) 曝光掩模
CN1877799A (zh) 半导体器件以及其制作方法
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
TWI282649B (en) Laser irradiation method and laser irradiation device and method of manufacturing semiconductor device
CN1286156C (zh) 制造半导体器件的方法
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
TW558861B (en) Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1873933A (zh) 半导体器件及其制造方法
CN1417859A (zh) 半导体器件
CN1925112A (zh) 半导体器件的制造方法
CN1949511A (zh) 显示器件及其制造方法
CN1419297A (zh) 发光设备及其制造方法
CN1429055A (zh) 发光设备及其制造方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN1638040A (zh) 激光照射方法以及晶质半导体膜的制作方法
JP2003051446A (ja) 半導体装置の作製方法
CN1744283A (zh) 半导体器件的制造方法
CN1855397A (zh) 薄膜晶体管及其制造方法
CN1862804A (zh) 半导体器件及其制造方法
CN1691277A (zh) 用于制造半导体器件的方法
JP2007072452A (ja) 露光マスクおよびそれを用いた半導体装置の作製方法
CN1581439A (zh) 半导体器件以及用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20180814