CN1925155A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN1925155A
CN1925155A CN200610129044.XA CN200610129044A CN1925155A CN 1925155 A CN1925155 A CN 1925155A CN 200610129044 A CN200610129044 A CN 200610129044A CN 1925155 A CN1925155 A CN 1925155A
Authority
CN
China
Prior art keywords
substrate
integrated circuit
film
forms
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610129044.XA
Other languages
English (en)
Other versions
CN1925155B (zh
Inventor
鹤目卓也
楠本直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1925155A publication Critical patent/CN1925155A/zh
Application granted granted Critical
Publication of CN1925155B publication Critical patent/CN1925155B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

为解决从集成电路产生的热量的积累导致的问题。本发明的集成电路包括基板，其一个表面上形成集成电路。该基板的另一表面(其上不形成集成电路的表面)包括凹陷部分，并且其表面积比所述一个表面的大。基板的另一表面上形成的凹陷部分填充以吸热材料，或至少在凹陷部分的表面上形成包含吸热材料的薄膜。这种集成电路装置可以以多层结构提供。

Description

集成电路装置
技术领域
本发明涉及集成电路装置。
背景技术
近年，以非接触方式发射和接收数据的集成电路装置(也称为RFID(射频识别)标签、ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或无线芯片)的发展得到积极地前进。为了各种应用以及非接触式数据发射和接收的目的，已经发展了这种集成电路装置。在这种集成电路装置中，需要减小薄膜厚度、小型化等。
例如，通过对基板进行研磨或抛光、利用化学反应蚀刻基板等减小基板的厚度(例如，见专利文件1)。而且，为了集成半导体元件，以这种方式制造的集成电路装置以多层结构提供(提供成堆叠的)。
[专利文件1]日本专利待审申请No.2002-87844。
发明内容
在集成电路装置中，从包括在集成电路装置中的集成电路产生的热量的积累导致各种问题。如果集成电路装置以多层结构提供，则这些问题变得更为严重。本发明的一个目的是解决从集成电路产生的热量的积累导致的问题。
本发明的集成电路装置包括在其一个表面上形成集成电路的基板。在基板的另一表面(其上不形成集成电路的表面)上形成凹陷部分，该另一表面比该一个表面的表面积大。在该另一表面形成的凹陷部分填充以吸热材料。
凹陷部分不是必须填充以吸热材料，可以至少在凹陷部分的表面上形成包含吸热材料的薄膜。因为包含吸热材料的薄膜可至少在凹陷部分的表面上形成，因此它还可以在非凹陷部分的部分形成，例如，在基板的该另一表面的整个表面上形成。
本说明书中，吸热材料表示热导率比用于基板的材料的热导率高的材料，该基板上形成集成电路。
根据这种结构，从包括在集成电路装置中的集成电路产生的热量可以有效地消散。
此外，上述集成电路装置可以以多层结构提供(多个上述集成电路可以堆叠)。
当集成电路装置以多层结构提供时，相邻的集成电路装置可以彼此电连接，也可以彼此不电连接。
本发明的集成电路装置中，在不形成集成电路的基板的一个表面上形成凹陷部分。因此，该表面比基板的另一表面的表面积大。而且，凹陷部分填充以吸热材料，或者，至少在凹陷部分的表面上形成包含吸热材料的薄膜。这样，因为其上不形成集成电路的表面具有更大的表面积，且由于吸热材料而具有更高的散热属性，所以从集成电路产生的热量可以有效地消散。
特别地，当集成电路装置以多层结构提供时，集成电路产生的热量的积累导致的问题变得更为严重。这种情况中，上述结构也允许集成电路产生的热量有效地消散。因此，当集成电路以多层结构提供时，上述结构尤其具有显著的效果。
附图说明
图1A到1E是示出了实施方式1的剖面图；
图2A是示出了实施方式1的剖面图且图2B是示出了实施方式1的透视图；
图3A是示出了实施方式1的剖面图且图3B和3C是示出了实施方式1透视图；
图4A到4E是示出了实施方式2的剖面图；
图5A到5C是示出了实施方式2的剖面图；
图6A到6C是示出了实施方式2的剖面图；
图7A和7B是示出了实施方式2的剖面图；
图8A到8E是示出了实施方式3的剖面图；
图9A到9D是示出了实施方式3的剖面图；
图10A到10C是示出了实施方式3的剖面图；
图11是示出了实施方式3的剖面图；
图12A到12C是示出了实施方式4的剖面图；
图13A到13C是示出了实施方式4的剖面图；
图14是示出了实施方式4的剖面图；
图15是示出了实施方式5的剖面图；
图16A的透视图以及图16B和16C的剖面图示出了实施例1；
图17A的透视图和图17B的剖面图示出了实施例1；
图18A和18B是示出了实施例2的剖面图；
图19A和19B的透视图以及图19C和19D的剖面图示出了实施例3；
图20A和20B的剖面图示出了实施例4；
图21A到21C示出了薄膜晶体管的结构；
图22A和22B示出了通过丝网印刷形成导电材料的情况；
图23A到23G示出了电子设备，每一个都具有应用本发明的集成电路装置的显示部分；
图24A到24F示出了电子设备，每一个都具有应用本发明的集成电路装置的显示部分；
图25A到25C示出了天线形状的实例；
图26是示出了实施方式5的剖面图；
图27是示出了实施方式5的剖面图；
图28是示出了实施方式5的剖面图；以及
图29A的剖面图和图29B的透视图示出了实施方式1。
具体实施方式
下面描述本发明的实施方式。
[实施方式1]
参考图1A到3C描述本实施方式的制造方法的实例。
首先，如图1A所示，准备基板101A。基板101A可以是玻璃基板、石英基板、金属基板(诸如陶瓷基板和不锈钢基板)等。也可以使用诸如Si基板这样的半导体基板。或者，可以使用诸如树脂基板(塑料基板)这样的柔性基板，树脂基板以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂等为代表。可以通过抛光提前使基板的表面平滑。
然后，如图1B所示，在基板101A的表面上形成包括集成电路的层102。
如图1C所示，作为凹陷部分的凹槽103A在基板101A的一个表面上形成，该表面上不形成包括集成电路的层102(此后，称为基板101A的另一表面)。可以通过蚀刻或激光处理形成凹槽103A。或者，可以通过机械研磨形成凹槽103A。而且，仅一个表面具有提前形成的凹陷和凸起部分的塑料基板也可以用作基板101A。
尽管图1C中的凹槽103A的横截面具有矩形形状，它不具体局限于这种形状。凹槽103A的横截面可以具有U型形状或楔形形状，或凹槽103A的侧面可以具有锥形形状。
然后，如图1D所示，使用研磨或抛光装置104对基板101A的另一表面进行处理以减小基板101A的厚度(减薄处理)。例如，通过研磨装置研磨基板101A，使其厚度不大于100μm，并且然后通过抛光装置对其进行抛光，使之厚度不大于20μm。当基板101A的研磨后的表面以这种方式被进一步抛光时，可以使基板101A的另一表面平滑。这里描述的是通过研磨然后抛光执行减薄处理的实例；然而，本发明不局限于此，可以仅使用研磨装置执行研磨处理，或仅使用抛光装置执行抛光处理。
此外，尽管通过研磨装置或抛光装置执行基板101A的减薄处理，本发明不局限于此，可以使用化学处理通过蚀刻执行基板101A的减薄处理。如果玻璃基板用作基板101A，可以使用包含氢氟酸的药液执行化学蚀刻。
此外，可以通过结合研磨处理、抛光处理和蚀刻处理执行基板101A的减薄处理。例如，基板101A的减薄处理可以在研磨处理和抛光处理之一或二者之后执行化学蚀刻来实现，或可以通过在蚀刻处理之后执行研磨处理和抛光处理之一或二者实现。
研磨处理是使用研磨石的颗粒等作为研磨装置，对待处理的对象的表面(这里为基板101A的另一表面)进行研磨和平滑化的一种处理。抛光处理是使用研磨剂(例如砂布和砂纸以及磨料粒)，通过塑性平滑动作或摩擦抛光动作，平滑待处理的对象的表面的一种处理。化学处理是使用试剂对待处理的对象应用化学蚀刻的一种处理。注意作为抛光处理，还可以使用CMP(化学机械抛光)。
图1E示出了完成了基板101A的减薄处理的状态。经过减薄处理，基板的厚度减小为基板101B，在基板的另一表面上形成的凹槽103A的深度减小为凹槽103B。
尽管在图1E中，在基板的减薄处理之后，凹槽103B的横截面具有矩形形状，它不具体局限于这种形状。与基板的减薄处理之前的凹槽103A的横截面类似，凹槽103B的横截面可以具有U型形状或楔形形状，或凹槽103B的侧面可以具有锥形形状。
减薄处理之后，基板101B的厚度不大于100μm，优选地，不大于50μm，更优选地，不大于30μm。当基板101B的厚度不大于100μm时，基板101B具有柔性；因此，最终可以获得柔性集成电路装置。此外，因为基板101B用作保护薄膜以维持集成电路装置的耐久性并防止杂质元素、湿气等进入集成电路的元件，基板101B的厚度不小于1μm，优选地，不小于2μm，更优选地，不小于4μm。
图2B示出了以上述方式制造的集成电路装置的透视图。图2A是沿着图2B的线A-B的剖面图。图2B是凹槽103B面朝上时从基板101B上方看过去的透视图。
图2A和2B中，在不形成包括集成电路的层102的基板101B的表面(此后称为基板101B的另一表面)上形成作为凹陷部分的凹槽103B。图2A和2B示出了在纵向方向形成的凹槽和在横向方向形成的凹槽(与在纵向方向形成的凹槽垂直)。注意图2A和2B中示出的凹槽103B的形状仅是示例，本发明不局限于这种形状。凹槽103B可以具有任何形状，只要它在不形成集成电路的表面上形成即可。因此，例如，可以仅在纵向方向或仅在横向方向平行地形成凹槽。
本实施方式中，描述了在基板101B的另一表面上形成作为凹陷部分的凹槽的情况。然而，在基板101B的另一表面上形成的不局限于凹槽，只要可以增加基板101B的另一表面的表面积即可。此外，基板101B的另一表面上形成的凹陷部分(凹槽)的数目可以是一个或多个。
如前所述，当在基板101B的另一表面上形成凹陷部分时，可以增大基板101B的另一表面的表面积。
尽管在上述描述中，在基板101A的另一表面上形成凹槽103A之后，对基板101A的另一表面执行减薄处理，如果不需要减小基板101A的厚度，则不必执行基板101A的减薄处理。然而，减薄处理之后基板101B的厚度可通过基板101A的减薄处理减小；因此，和不执行基板101A的减薄处理的情况相比，可以减小集成电路装置的尺寸。
然后，向基板101B上形成的凹槽103B填充以吸热材料110，或通过CVD、溅射、旋涂、喷墨印刷等至少在凹槽103B的表面上形成包含吸热材料的薄膜。作为吸热材料，可以使用比基板101B的材料热导率高的材料。
例如，玻璃或石英的热导率在20℃时大约为1W/(m·K)。因此，如果玻璃基板或石英基板用作基板101B，可以使用热导率高于玻璃或石英的材料，例如，可以使用热导率不小于2W/(m·K)，优选地不小于10W/(m·K)，更优选地不小于100W/(m·K)的材料。注意在本说明书中，热导率表示20℃时的热导率。能够相对于玻璃基板或石英基板使用的吸热材料的特定实例有，Si、金属(例如，镁、铝、硬铝、铁、镍、锌、锡、铜等)、合金、氮化铝、石墨、氮化硅等。还可以使用通过将高浓度的这些材料和聚合物混合获得的材料等。
而且，Si的热导率大约为148W/(m·K)。因此，如果Si基板用作基板101B，可以使用热导率比Si高的材料，例如，其热导率不小于150W/(m·K)，优选地其热导率不小于200W/(m·K)。能够相对于Si使用的吸热材料的特定实例有，氮化铝、铝、硬铝、铜等。还可以使用通过将高浓度的这些材料和聚合物相混合获得的材料等。
图3A和3B示出了这种结构的实例。图3A和3B都示出了凹槽103B填充了吸热材料110的情况。注意图3B示出了集成电路装置的透视图，图3A是沿图3B的线A-B的剖面图。
在图29A和29B示出的实例中，在其上形成凹槽103B的基板101B的整个表面上形成包含吸热材料的薄膜120，以此作为至少在凹槽103B的表面上形成包含吸热材料的薄膜的情况的实例。注意图29B是集成电路装置的透视图，图29A是沿着图29B的线A-B的剖面图。
根据这种结构，基板101B的另一表面可以具有更大的表面积，且由于吸热材料而具有更高的散热属性；因此，从集成电路产生的热量容易消散。
图3A和3B中，使用其一个表面上形成集成电路的一个基板。本发明可以更有效地应用于具有这种结构的集成电路装置：其中多个基板相堆叠，每个基板都具有其上形成集成电路的表面。当堆叠每一个都具有集成电路的多个基板时，可以减小占用面积，且由此可以小型化集成电路装置。然而，由于集成电路堆叠，从集成电路产生的热量不易消散。如果在每个基板的不形成集成电路的表面上形成凹陷部分，且凹陷部分填充以吸热材料或至少在凹陷部分的表面上形成包含吸热材料的薄膜，则从每个堆叠的集成电路装置的集成电路中产生的热量可以容易消散。具有这种结构的集成电路在图3C中示出。
图3C示出了三个图3A和3B中示出的集成电路装置堆叠的情况。尽管在图3C中，堆叠了三个基板101B(每个都具有包括集成电路的层)，堆叠的基板的数目不限于三个，可以是两个或更多。
吸热材料不必由一种材料制成，可以堆叠两种或更多种的材料或者可以在不同的地方形成两种或更多种材料。
如果多个基板堆叠，不同基板上形成的集成电路可以彼此电连接，或彼此不电学连接。
本实施方式中，在基板101A的另一表面的减薄处理之前，在基板101A的另一表面上形成凹槽。然而，可以在基板101A的另一表面的减薄处理之后在基板101A的另一表面上形成凹槽。
[实施方式2]
本实施方式中，参考附图，比实施方式1更为具体地描述本发明的半导体装置的制造方法的实例。本实施方式中描述了一种情况，其中包括薄膜晶体管的集成电路作为集成电路形成。
首先，如图4A所示，准备第一基板201A。第一基板201A可以是玻璃基板、石英基板、金属基板(诸如陶瓷基板和不锈钢基板)等。也可以使用诸如Si基板这样的半导体基板。或者，可以使用诸如树脂基板(塑料基板)的柔性基板，树脂基板以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂等为代表。可以通过抛光提前使基板的表面平滑。
然后，如图4B所示，在第一基板201A的一个表面上形成用作基底薄膜的绝缘薄膜203，在该绝缘薄膜203上形成半导体薄膜204。
可以通过CVD、溅射等形成绝缘薄膜203，使其具有包含氧或氮的绝缘薄膜的单层结构或叠层结构，包含氧或氮的绝缘薄膜例如是氧化硅薄膜、氮化硅薄膜、氧氮化硅薄膜(SiOxNy)(x＞y＞0)和氮氧化硅(SiNxOy)(x＞y＞0)薄膜。例如，如果绝缘薄膜203具有两层结构，氮氧化硅可以形成为第一绝缘薄膜，氧氮化硅薄膜可以形成为第二绝缘薄膜。同时，如果绝缘薄膜203具有三层结构，氧氮化硅薄膜可以形成为第一绝缘薄膜，氮氧化硅薄膜可以形成为第二绝缘薄膜，且氧氮化硅薄膜可以形成为第三绝缘薄膜。当这样形成用作基底薄膜的绝缘薄膜203时，可以防止诸如Na这样的碱金属或碱土金属从第一基板201A扩散到半导体薄膜204中，而对半导体元件的特性产生负面影响。
半导体薄膜204可以由非晶半导体或半非晶半导体(SAS)制成。还可以使用多晶半导体薄膜。SAS是一种具有介于非晶结构和晶体结构(包括单晶结构和多晶结构)之间的中间结构的半导体。这种半导体具有自由能稳定的第三状态，且它包括具有短程有序和晶格畸变的晶体区域。在SAS薄膜的至少一部分中可以观察到0.5～20nm宽的晶体区域，且如果主要包含硅，拉曼谱移向比520cm-1低的波数。SAS具有认为是源于硅晶格的(111)和(220)处的衍射峰的X-射线衍射图形。而且，SAS混合有至少1atomic％的氢或卤素。可以通过硅化合物气体的辉光放电分解(等离子体CVD)获得SAS。作为硅化合物气体，不仅可以使用SiH4，还可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，GeF4可以混入该气体。硅化合物气体还可以被H2或H2与一种或多种选自He、Ar、Kr和Ne的惰性气体元素稀释。如果硅化合物气体被稀释，稀释比率设置在2～1000，压强设置在0.1～133Pa，且电源频率设置在1～120MHz，优选地设置在13～60MHz。基板可以在不高于300℃的温度下加热。薄膜中的杂质元素中，希望诸如氧、氮和碳这样的大气杂质元素的浓度不大于1×1020cm-1。尤其是，氧的浓度优选地不大于5×1019cm-3，更优选地不大于1×1019cm-3。本实施方式中，通过溅射、CVD等使用主要包含硅(Si)的材料(例如SixGe1-x等)形成非晶半导体薄膜，通过诸如激光结晶、使用RTA或退火炉的热结晶以及使用促进结晶的金属元素的热结晶之类的结晶方法使该非晶半导体薄膜晶化。或者，可以使用通过施加DC偏压产生的热等离子体使该半导体薄膜晶化。
然后，如图4C所示，选择性地蚀刻半导体薄膜204以形成岛状半导体薄膜206a到206c，形成覆盖岛状半导体薄膜206a到206c的栅绝缘薄膜207。
可以通过CVD、溅射等形成栅绝缘薄膜207，使其具有包含氧或氮的绝缘薄膜的单层结构或叠层结构，包含氧或氮的绝缘薄膜例如是氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜。还可以通过高密度等离子体处理氧化或氮化岛状半导体薄膜206a到206c的表面形成该栅绝缘薄膜。在氧气气氛(例如，包括氧气(O2)和稀有气体(包含He、Ne、Ar、Kr和Xe至少其中之一)的气氛，或包括氧气、氢气(H2)和稀有气体的气氛)；或在氮气氛围(例如，包括氮气(N2)和稀有气体(包含He、Ne、Ar、Kr和Xe至少其中之一)的气氛、包括氮气、氢气和稀有气体的气氛，或包括NH3和稀有气体的气氛)中执行高密度等离子体处理。当由通过高密度等离子体处理氧化或氮化岛状半导体薄膜206a到206c获得的氧化层或氮化层形成栅绝缘薄膜时，和通过CVD、溅射方法等形成的薄膜相比，栅绝缘薄膜在薄膜厚度的平整性方面等具有优势，且具有高的密度。
然后，如图4D所示，选择性地在栅绝缘薄膜207上形成栅电极208a到208c，由此，形成薄膜晶体管205a到205c。
薄膜晶体管205a到205c中，每个半导体薄膜206a到206c的一部分用作沟道区域，且形成分别与栅电极208a到208c的侧面接触的侧壁209a到209c(此后也称为绝缘薄膜209a到209c)。
N沟道薄膜晶体管205a和205c中每一个分别在绝缘薄膜209a和209c下的半导体206a和206c中具有LDD区域。具体而言，LDD区在源区或漏区与沟道区之间形成。在P沟道薄膜晶体管205b中不提供LDD区。在绝缘薄膜209b下的半导体薄膜206b中形成源区和漏区。
可以使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)的元素，或主要包含这种元素的合金材料或化合物材料，通过CVD、溅射等形成栅电极208a到208c，使其具有单层结构或叠层结构。栅电极208a到208c还可以由半导体材料形成，该半导体材料以掺杂了杂质元素(例如磷)的多晶硅为代表。例如，可以采用氮化钽和钨的叠层结构。
可以通过CVD、溅射等形成绝缘薄膜209a到209c，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如，氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；或包含碳的薄膜，例如DLC(类金刚石碳)。
然后，形成绝缘薄膜210和绝缘薄膜211以覆盖薄膜晶体管205a到205c。
可以通过CVD、溅射等形成绝缘薄膜210，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如，氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；或包含碳的薄膜，例如DLC(类金刚石碳)。
可以通过CVD、溅射等形成绝缘薄膜211，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；诸如DLC(类金刚石碳)这样的包含碳的薄膜；或由有机材料制成的薄膜，所述有机材料有例如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯和丙烯酸树脂、诸如硅氧烷树脂、恶唑树脂这样的硅氧烷材料。硅氧烷材料是包括Si-O-Si键的材料。硅氧烷包括硅(Si)和氧(O)键形成的骨架，其中包括至少包含氢的有机基团(例如烷基或芳烃)作为取代基。或者，氟基可以用作取代基。而且，可选择地，氟基和至少包含氢的有机基团可以用作取代基。恶唑树脂是例如光敏聚苯并恶唑等。光敏聚苯并恶唑具有低的介电常数(在1MHz和常温下介电常数为2.9)、高的热阻(在5℃/分钟的升温下，热分解温度为550℃，这通过TGA：热重力分析(Thermal Gravity Analysisi)测量)以及低的吸湿率(常温时24小时0.3％)。和聚酰亚胺等(约3.2～3.4)相比，恶唑树脂具有较低的相对介电常数(约2.9)；因此，可以抑制寄生电容的产生并获得高速操作。注意在图4A到4E中，不是必须提供绝缘薄膜210，可以形成直接覆盖薄膜晶体管205a到205c的绝缘薄膜211。
然后，如图4E所示，选择性地去除绝缘薄膜211、绝缘薄膜210等，由此形成开口212a到212f，从而暴露薄膜晶体管205a到205c中的半导体薄膜206a到206c的源区或漏区的一部分。
接着，如图5A所示，形成与半导体薄膜206a到206c的源区或漏区电连接的电极214。然后，形成覆盖电极214的用作保护薄膜的绝缘薄膜215。
可使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)和碳(C)的元素，或包含这些元素的合金，通过CVD、溅射、丝网印刷、微滴释放、分配器方法(dispenser method)等形成电极214，使其具有单层结构或叠层结构。例如，作为包含这些元素中的某些的合金制成的导电薄膜，可以使用包含C和Ti的Al合金、包含Ni的Al合金、包含C和Ni的Al合金、包含C和Mn的Al合金等。如果采用叠层结构，例如，可以依次堆叠Ti、Al和Ti。
可以通过CVD、溅射等形成绝缘薄膜215，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜、氧氮化硅薄膜(SiOxNy)(x＞y＞0)和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；诸如DLC(类金刚石碳)这样的包含碳的薄膜；或由有机材料制成的薄膜，所述有机材料有例如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯和丙烯酸树脂、或诸如硅氧烷树脂的硅氧烷材料。
然后，如图5B所示，在绝缘薄膜215上形成电极216，使之与电极214电连接，该电极214与薄膜晶体管205a的源区或漏区电连接。可以使用与电极214相同的方法和材料形成电极216。
接着，如图5C所示，将UV分离薄膜217粘附到绝缘薄膜215和电极216。UV分离薄膜217具有这样的结构，其中在树脂材料制成的基底薄膜219上提供粘合层218。粘合层218由树脂材料形成，其粘合性通过UV(紫外)照射减弱。作为用于基底薄膜的材料，例如，可以使用聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)等。
尽管此处使用UV分离薄膜，可以使用UV分离粘合剂(一种粘合剂，其粘附力通过UV(紫外)照射减弱)粘附第二基板代替UV分离薄膜。或者，可以使用热分离薄膜代替UV分离薄膜，或可以使用热分离粘合剂(一种粘合剂，其粘附力性通过加热减弱)粘附第二基板。热分离薄膜具有这种结构，其中在基底薄膜上形成粘合层，该粘合层由树脂材料形成，其粘附力通过加热减弱。如果使用热分离薄膜或用热分离粘合剂粘附第二基板，在后续步骤执行热处理而不是UV照射。
然后，如图6A所示，在不形成集成电路(薄膜晶体管205a到205c)的第一基板201A的表面(此后称为基板201A的另一表面)上形成作为凹陷部分的凹槽220A。可以通过蚀刻或激光处理形成凹槽220A。还可以通过机械研磨形成凹槽220A。而且，仅一个表面提前形成凹陷和凸起部分的塑料基板可以用作第一基板201A。
尽管图6A中，凹槽220A的横截面具有矩形形状，本发明不局限于这种形状。凹槽220A的横截面可以具有U型形状或楔形形状，或凹槽220A的侧面可以具有锥形形状。
然后，如图6B所示，为了减小第一基板201A的厚度，使用研磨或抛光装置221对第一基板201A的另一表面进行处理(减薄处理)。例如，通过研磨装置研磨第一基板201A，使其厚度不大于100μm，然后，通过抛光装置对其进行抛光，使其厚度不大于20μm。当第一基板201A的研磨表面以这种方式被进一步抛光时，第一基板201A的另一表面可以被平滑。这里描述的是利用研磨装置研磨然后利用抛光装置抛光执行减薄处理的实例；然而，本发明不局限于此，可以仅使用研磨装置执行研磨处理，或仅使用抛光装置执行抛光处理。
此外，尽管通过研磨装置和抛光装置执行第一基板201A的减薄处理，本发明不局限于此，可以使用化学处理通过蚀刻执行第一基板201A的减薄处理。如果玻璃基板用作第一基板201A，可以使用包含氢氟酸的药液执行化学蚀刻。
而且，可以通过结合研磨处理、抛光处理和蚀刻处理执行第一基板201A的减薄处理。例如，第一基板201A的减薄处理可以通过在研磨处理和抛光处理之一或二者之后执行化学蚀刻来实现，或可以通过在蚀刻处理之后执行研磨处理和抛光处理之一或二者来实现。
图6C示出了完成了第一基板201A的减薄处理的状态。经过减薄处理，第一基板的厚度减小为基板201B，在第一基板的另一表面上形成的凹槽220A的深度减小为凹槽220B。
尽管在图6C中，在基板的减薄处理之后，凹槽220B的横截面具有矩形形状，它并不特别局限于这种形状。与基板的减薄处理之前的凹槽220A的横截面类似，凹槽220B的横截面可以具有U型形状或楔形形状，或凹槽220B的侧面可以具有锥形形状。
减薄处理之后第一基板201B的厚度不大于100μm，优选地，不大于50μm，更优选地，不大于30μm。当第一基板201B的厚度不大于100μm时，第一基板201B具有柔性；因此，最终可以获得柔性集成电路装置。此外，因为第一基板201B用作保护薄膜以维持集成电路装置的耐久性并防止杂质元素、湿气等进入集成电路的元件中，所以第一基板201B的厚度不小于1μm，优选地，不小于2μm，更优选地，不小于4μm。
在第一基板201B的另一表面上形成的不局限于凹槽，只要可以增加第一基板201B的另一表面的表面积即可。
尽管没有示出，类似于实施方式1，凹槽220B填充以吸热材料或至少在凹槽220B的表面上形成包含吸热材料的薄膜。
这样，当作为凹陷部分的凹槽220B在第一基板201B的另一表面上形成，且凹槽220B填充以吸热材料或至少在凹槽220B的表面上形成包含吸热材料的薄膜时，第一基板201B的另一表面可以具有更大的表面积，且由于吸热材料可以具有更高的散热属性；因此，从集成电路产生的热量容易消散。
然后，如图7A所示，使用UV(紫外光)照射UV(紫外)分离薄膜217，以便分离粘附于绝缘薄膜215和电极216的UV(紫外)分离薄膜217。通过该UV(紫外)照射，UV分离薄膜217中的粘合层218的粘附力减弱，由此可以分离UV分离薄膜217。
如果使用热分离薄膜而不是UV分离薄膜或使用热分离粘合剂将第二基板粘附到绝缘薄膜215和电极216，执行热处理而不是UV(紫外)照射。通过热处理，热分离薄膜中的粘合层的粘附力或热分离粘合剂的粘附力减弱，由此可以分离热分离薄膜或第二基板。
通过上述步骤，可以获得图7B所示的集成电路装置。
尽管图4A到7B示出了在第一基板上形成具有薄膜晶体管的集成电路的实例，本发明不局限于此。作为集成电路的元件，可以提供使用诸如S i基板的半导体基板作为沟道的场效应晶体管(FET)，或可以提供使用有机材料作为沟道的有机薄膜晶体管(TFT)。
包括在本发明的半导体装置中的薄膜晶体管的结构不局限于上面描述那种。例如，在图4D中，分别在N沟道薄膜晶体管205a和205c的栅电极208a和208c的侧面处形成的绝缘薄膜209a和209c下的半导体薄膜206a和206c中提供LDD区，而在P沟道薄膜晶体管205b中不提供LDD区。然而，可以采用这种结构，其中，在N沟道薄膜晶体管和P沟道薄膜晶体管中都提供LDD区，或采用这种结构，其中在N沟道薄膜晶体管和P沟道薄膜晶体管中都不提供LDD区(图21A)。此外，薄膜晶体管的结构不局限于上述那种，可以采用包括一个沟道形成区的单栅结构，以及多栅结构，例如包括两个沟道形成区的双栅结构和包括三个沟道形成区的三栅结构。而且可以采用底栅结构或双重栅极结构(其中在沟道形成区上和下形成两个栅电极，栅绝缘薄膜夹在其间)。如果每个栅电极具有第一导电薄膜227a到227c和第一导电薄膜227a到227c上形成的第二导电薄膜228a到228c的叠层结构，可以提供LDD区，使其与第一导电薄膜227a到227c交叠而不与第二导电薄膜228a到228c交叠(图21B)。而且，如果每个栅电极都具有第一导电薄膜227a到227c和第一导电薄膜227a到227c上形成的第二导电薄膜228a到228c的叠层结构，可以在第一导电薄膜227a到227c上提供与第二导电薄膜228a到228c接触的侧壁(图21C)。上述结构中，用作半导体薄膜的源区或漏区的杂质区可以由Ni、Co、W、Mo等的硅化物制成。
尽管在上面的描述中，在基板201A的另一表面上形成凹槽220A之后，对基板201A的另一表面执行减薄处理，如果不需要减小基板201A的厚度，则不必执行基板201A的减薄处理。然而，通过基板201A的减薄处理，在减薄处理之后基板201B的厚度可减小；因此，和不执行基板201A的减薄处理的情况相比，可以减小集成电路装置的尺寸。
吸热材料可以不必由一种材料制成，可以堆叠两种或更多种材料或可以在不同地方形成两种或更多种材料。
本实施方式示出的结构可以与其它实施方式和实施例相结合地实现。
[实施方式3]
本实施方式中，参考附图，比实施方式1更为具体地描述本发明的半导体装置的制造方法的实例，该实例不同于实施方式2的实例。本实施方式中描述了一种情况，其中包括薄膜晶体管的集成电路作为集成电路形成。
首先，如图8A所示，通过蚀刻、激光照射等在第一基板301A的表面上形成凹陷部分302。代替在第一基板301A的表面上形成凹陷部分，可以形成从第一基板301A的一个表面贯穿到达其另一个表面的开口。凹陷部分302(或开口，如果存在)可以具有任何形状，例如，线形、圆形、矩形等。凹陷部分302的深度优选地为1～100μm，更优选地2～50μm，且凹陷部分302的宽度优选地为10μm～10mm，更优选地为100μm～1mm。如果形成开口而不是凹陷部分，开口的宽度优选地为10μm～10mm，更优选地为100μm～1mm。注意基板上形成的凹陷部分或开口在深度方向可以具有锥形形状。
接着，如图8B所示，在第一基板301A上形成用作基底薄膜的绝缘薄膜303，在该绝缘薄膜303上形成半导体薄膜304。注意，绝缘薄膜303和半导体薄膜304也在凹陷部分302中形成。
可以通过CVD、溅射等形成绝缘薄膜303，使其具有包含氧或氮的绝缘薄膜的单层结构或叠层结构，包含氧或氮的绝缘薄膜例如是氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜。例如，如果绝缘薄膜303具有两层结构，氮氧化硅薄膜可以形成为第一绝缘薄膜，氧氮化硅薄膜可以形成为第二绝缘薄膜。同时，如果绝缘薄膜303具有三层结构，氧氮化硅薄膜可以形成为第一绝缘薄膜，氮氧化硅薄膜可以形成为第二绝缘薄膜，以及氧氮化硅薄膜可以形成为第三绝缘薄膜。当这样形成用作基底薄膜的绝缘薄膜303时，可以防止诸如Na这样的碱金属或碱土金属从第一基板301A扩散到半导体薄膜304中，而对半导体元件的特性产生负面影响。
半导体薄膜304可以由非晶半导体或半非晶半导体(SAS)制成。还可以使用多晶半导体薄膜。
然后，如图8C所示，选择性地蚀刻半导体薄膜304以形成岛状半导体薄膜306a到306c，并形成覆盖岛状半导体薄膜306a到306c的栅绝缘薄膜307。
可以通过CVD、溅射等形成栅绝缘薄膜307，使其具有包含氧或氮的绝缘薄膜的单层结构或叠层结构，包含氧或氮的绝缘薄膜例如是氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜。还可以通过高密度等离子体处理氧化或氮化岛状半导体薄膜306a到306c的表面形成该栅绝缘薄膜307。在氧气气氛(例如，包括氧气(O2)和稀有气体(包含He、Ne、Ar、Kr和Xe至少其中之一)的气氛；或包括氧气、氢气(H2)和稀有气体的气氛)；或在氮气氛围(例如，包括氮气(N2)和稀有气体(包含He、Ne、Ar、Kr和Xe至少其中之一)的气氛；包括氮气、氢气和稀有气体的气氛；或包括NH3和稀有气体的气氛)中执行高密度等离子体处理。当由通过高密度等离子体处理氧化或氮化岛状半导体薄膜306a到306c获得的氧化层或氮化层形成栅绝缘薄膜时，和通过CVD、溅射方法等形成的薄膜相比，栅绝缘薄膜在薄膜厚度的平整性方面等具有优势，且具有高的密度。
然后，如图8D所示，选择性地在栅绝缘薄膜307上形成栅电极308a到308c，由此，形成薄膜晶体管305a到305c。
在薄膜晶体管305a到305c中，每个半导体薄膜306a到306c的一部分用作沟道区，且形成分别与栅电极308a到308c的侧面接触的侧壁309a到309c(此后称为绝缘薄膜309a到309c)。
N沟道薄膜晶体管305a和305c中每一个在绝缘薄膜309a和309c下的半导体薄膜306a和306c中分别具有LDD区。具体而言，LDD区在源区或漏区和沟道区之间形成。在P沟道薄膜晶体管305b中不提供LDD区，且在绝缘薄膜309b下的半导体薄膜306b中形成源区和漏区。
可以使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素，或主要包含这种元素的合金或化合物，通过CVD、溅射等形成栅电极308a到308c，使其具有单层结构或叠层结构。栅电极308a到308c还可以由半导体材料形成，该半导体材料以掺杂了杂质元素(例如磷)的多晶硅为代表。例如，可以采用氮化钽和钨的叠层结构。
可以通过CVD、溅射等形成绝缘薄膜309a到309c，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；或诸如DLC(类金刚石碳)这样的包含碳的薄膜。
然后，形成绝缘薄膜310和绝缘薄膜311以覆盖薄膜晶体管305a到305c。
可以通过CVD、溅射等形成绝缘薄膜310，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；或诸如DLC(类金刚石碳)这样的包含碳的薄膜。
可以通过CVD、溅射等形成绝缘薄膜311，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；诸如DLC(类金刚石碳)这样的包含碳的薄膜；或由有机材料制成的薄膜，该有机材料例如为环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯和丙烯酸树脂、诸如硅氧烷树脂这样的硅氧烷材料。注意在图8A到8E中，并不是必须提供绝缘薄膜310，可以形成直接覆盖栅电极308a到308c的绝缘薄膜311。
然后，如图8E所示，选择性地去除绝缘薄膜311、绝缘薄膜310等，由此形成开口312a到312f，从而暴露用作薄膜晶体管305a到305c源区和漏区的半导体薄膜306a到306c的一部分。
接着，如图9A所示，在凹陷部分302上形成的绝缘薄膜311等被选择性地去除，由此形成开口313。开口313仅需形成为使得在后续步骤中在开口313中形成的导电薄膜314在第一基板301A的减薄处理中暴露。因此，可以通过选择性地去除绝缘薄膜311的一部分、选择性地去除绝缘薄膜311和绝缘薄膜310，或选择性地去除绝缘薄膜311、绝缘薄膜310和绝缘薄膜303，形成开口313。此外，尽管这里示出了在形成开口312a到312f之后形成开口313的实例，开口313可以和开口312a到312f同时形成，或在形成开口312a到312f之前形成。或者，可以在形成了开口312a到312f并且在开口312a到312f中选择性地形成导电薄膜之后，形成开口313。开口312a到312f和开口313可以通过使用光刻步骤的蚀刻或通过激光照射形成。
然后，如图9B所示，在开口312a到312f和开口313中选择性地形成导电薄膜314，由此形成与薄膜晶体管305a到305c每一个的源区或漏区电连接的电极。与薄膜晶体管305c的源区和漏区之一电连接的电极在开口303中延伸。然后，形成覆盖电极314的用作保护薄膜的绝缘薄膜315。
可使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)和碳(C)的元素，或包含这些元素中的一些的合金，通过等离子体CVD、溅射、丝网印刷、微滴释放、分配器方法等形成导电薄膜314，使其具有单层结构或叠层结构。例如，作为由包含这些元素中的一些的合金制成的导电薄膜，可以使用包含C和Ti的Al合金、包含Ni的Al合金、包含C和Ni的Al合金、包含C和Mn的Al合金等。如果采用叠层结构，例如，可以依次堆叠Ti、Al和Ti。
此外，当开口313很大或当考虑到在开口313中提供的导电薄膜314中发生有缺陷的连接(例如断开连接)时，优选地，在开口313中提供导电薄膜314之后，选择性地再次为开口313提供导电材料。例如，在通过CVD、溅射等在开口312a到312f和开口313中选择性地形成导电薄膜314之后，通过丝网印刷、微滴释放、分配器方法等在开口313中形成的导电薄膜314上形成导电材料。
在本实施方式中，如图22A所示，使用丝网印刷方法，从乳状液382中提供的开口385挤出软膏384，并使用橡胶辊383推动，以使软膏384在网381上移动，由此在开口313中形成导电材料386。
或者，如图22B所示，在通过CVD或溅射，在开312a到312f中形成导电薄膜314之后，可通过丝网印刷、微滴释放、分配器方法等在开口313中选择性地提供导电材料386。当这样通过丝网印刷、微滴释放、分配器方法等在开口313中选择性地提供导电材料时，可以防止开口313中导电薄膜的断开连接等，并填充导电材料直到开口313的底部。
可以通过CVD、溅射等形成绝缘薄膜315，使其具有以下薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；诸如DLC(类金刚石碳)这样的包含碳的薄膜；或由有机材料制成的薄膜，所述有机材料例如有环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯和丙烯酸树脂、或诸如硅氧烷树脂这样的硅氧烷材料。
接着，如图9C所示，将UV分离薄膜317粘附到绝缘薄膜315。UV分离薄膜317具有这样的结构，其中在树脂材料制成的基底薄膜319上提供粘合层318。粘合层318由树脂材料形成，其粘附力通过UV(紫外)照射减弱。作为用于基底薄膜的材料，例如，可以使用聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)等。
尽管此处使用UV分离薄膜，代替UV分离薄膜，可以使用UV分离粘合剂(一种粘合剂，其粘附力通过UV(紫外)照射减弱)粘附第二基板。或者，可以使用热分离薄膜代替UV分离薄膜，或可以使用热分离粘合剂(一种粘合剂，其粘附附力通过加热减弱)粘附第二基板。热分离薄膜具有这种结构，其中在基底薄膜上形成粘合层，该粘合层由树脂材料形成，其粘附力通过加热减弱。如果使用热分离薄膜或用热分离粘合剂粘附第二基板，在后续步骤执行热处理而不是UV照射。
然后，如图9D所示，在不形成集成电路的第一基板301A的表面(此后称为第一基板301A的另一表面)上形成作为凹陷部分的凹槽320A。可以通过蚀刻或激光处理形成凹槽320A。还可以通过机械研磨形成凹槽320A。而且，仅一个表面提前形成凹陷和凸起部分的塑料基板可以用作第一基板301A。
尽管图9D中，凹槽320A的横截面具有矩形形状，但它不局限于这种形状。凹槽320A的横截面可以具有U型形状或楔形形状，或凹槽320A的侧面可以具有锥形形状。
然后，如图10A所示，为了减小第一基板301A的厚度，使用研磨或抛光装置321对第一基板301A的另一表面进行处理(减薄处理)。例如，通过研磨装置研磨第一基板301A，使其厚度不大于100μm，然后，通过抛光装置对第一基板301A的研磨的表面进行抛光，使其厚度不大于20μm。当第一基板301A的研磨的表面以这种方式被进一步抛光时，第一基板301A的另一表面可以被平滑。这里描述的是通过研磨装置研磨然后通过抛光装置抛光执行减薄处理的实例；然而，本发明不限于此，可以仅使用研磨装置执行研磨处理，或仅使用抛光装置执行抛光处理。
此外，尽管基板301A的减薄处理通过研磨装置和抛光装置执行，但本发明不限于此，基板301A的减薄可以通过使用化学处理的蚀刻执行。如果玻璃基板用作基板301A，可以使用包含氢氟酸的药液执行化学蚀刻。
而且，可以通过结合研磨处理、抛光处理和蚀刻处理执行基板301A的减薄处理。例如，基板301A的减薄处理可以通过在研磨处理和抛光处理之一或二者之后执行化学蚀刻实现，或可以通过在蚀刻处理之后执行研磨处理和抛光处理之一或二者实现。
执行基板301A的减薄处理，直到如图10B所示，开口2313中形成的导电薄膜314暴露为止。如果如图22A所示，开口313中形成导电薄膜314和导电材料386，执行第一基板301A的减薄处理，直到导电薄膜314和导电材料386其中之一或二者都暴露为止。同时，如图22B所示，如果在开口313中形成导电材料386，执行第一基板301A的减薄处理直到暴露导电材料386为止。因此，当在开口313中的导电薄膜314或导电材料386下形成绝缘薄膜310、绝缘薄膜303等时，在与第一基板301A的减薄处理的同时去除绝缘薄膜310和绝缘薄膜303。
如果使用玻璃基板作为第一基板301A，可以使用包含氢氟酸的药液执行化学蚀刻。
图10B示出了完成了基板301A的减薄处理的状态。经过减薄处理，该第一基板的厚度减小为基板301B，在该第一基板的另一表面上形成的凹槽320A的深度减小为凹槽320B。
尽管在图10B中，在基板的减薄处理之后，凹槽320B的横截面具有矩形形状，它不具体局限于这种形状。与基板的减薄处理之前的凹槽320A的横截面类似，凹槽320B的横截面可以具有U型形状或楔形形状，或凹槽320B的侧面可以具有锥形形状。
减薄处理之后第一基板301B的厚度不大于100μm，优选地，不大于50μm，更优选地，不大于30μm。当第一基板301B的厚度不大于100μm时，基板第一301B具有柔性；因此，最终可以获得柔性集成电路装置。此外，因为第一基板301B用作保护薄膜以维持集成电路装置的耐久性并防止杂质元素、湿气等进入集成电路的元件中，第一基板301B的厚度不小于1μm，优选地，不小于2μm，更优选地，不小于4μm。
在第一基板301B的另一表面上形成的不局限于凹槽，只要可以增加第一基板301B的另一表面的表面积即可。
尽管没有示出，类似于实施方式1，凹槽320B填充以吸热材料或至少在凹槽320B的表面上形成包含吸热材料的薄膜。
这样，当作为凹陷部分的凹槽320B在第一基板301B的另一表面形成，且凹槽320B填充以吸热材料或至少在凹槽320B的表面上形成包含吸热材料的薄膜时，第一基板301B的另一表面可以具有更大的表面积，且由于吸热材料可以具有更高的散热属性；因此，从集成电路产生的热量容易消散。
然后，如图10C所示，使用UV(紫外)照射UV(紫外)分离薄膜317，以分离粘附于绝缘薄膜315的UV(紫外)分离薄膜317。通过该UV(紫外)照射，UV分离薄膜317中的粘合层318的粘附力减弱，由此可以分离UV分离薄膜317。
如果使用热分离薄膜来代替UV分离薄膜或使用热分离粘合剂将第二基板粘附到绝缘薄膜315，执行热处理而不是UV(紫外)照射。通过热处理，热分离薄膜中的粘合层的粘附力或热分离粘合剂的粘附力减弱，由此可以分离热分离薄膜或第二基板。
通过上述步骤，可以获得图11所示的集成电路装置。
尽管图8A到11示出了在基板上形成薄膜晶体管的实例，本发明不局限于此。作为集成电路的元件，可以提供使用诸如Si基板这样的半导体基板作为沟道的场效应晶体管(FET)，或可以提供使用有机材料作为沟道的有机薄膜晶体管(TFT)。
此外，包括在本发明的半导体装置中的薄膜晶体管的结构不局限于上面描述的那种。薄膜晶体管可以具有实施方式2中描述的结构。
吸热材料可以不必由一种材料制成，可以堆叠两种或更多种材料或可以在不同地方形成两种或更多种材料。
本实施方式示出的结构可以与其它实施方式和实施例相结合地实现。
[实施方式4]
本实施方式描述一种集成电路装置的制造方法，该集成电路装置具有实施方式2和实施方式3相结合的结构。
通过实施方式3中描述的方法完成了图9B中示出的状态。当获得图9B所示的状态时，在绝缘薄膜315上形成与薄膜晶体管305a的源电极或漏电极电连接的电极416。
接着，如图12B所示，将UV(紫外)分离薄膜417粘附到绝缘薄膜315和电极416。UV分离薄膜417具有这样的结构，其中在树脂材料制成的基底薄膜419上提供粘合层418。粘合层418由树脂材料形成，其粘附力通过UV(紫外)照射减弱。作为用于基底薄膜的材料，例如，可以使用聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)等。
尽管此处使用UV分离薄膜，但是代替UV分离薄膜，可以使用UV分离粘合剂(一种粘合剂，其粘附力通过UV(紫外)照射减弱)粘附第二基板。或者，可以使用热分离薄膜代替UV分离薄膜，或可以使用热分离粘合剂(一种粘合剂，其粘附力通过加热减弱)粘附第二基板。热分离薄膜具有这种结构，其中在基底薄膜上形成粘合层，该粘合层由树脂材料形成，其粘附力通过加热减弱。如果使用热分离薄膜或用热分离粘合剂粘附第二基板，则在后续步骤执行热处理而不是UV照射。
然后，如图12C所示，在不形成集成电路的第一基板301A的表面(此后称为第一基板301A的另一表面)上形成作为凹陷部分的凹槽420A。可以通过蚀刻或激光处理形成凹槽420A。还可以通过机械研磨形成凹槽420A。而且，仅一个表面提前形成凹陷和凸起部分的塑料基板可以用作第一基板301A。
尽管图12C中，凹槽420A的横截面具有矩形形状，它不局限于这种形状。凹槽420A的横截面可以具有U型形状或楔形形状，或凹槽420A的侧面可以具有锥形形状。
然后，如图13A所示，为了减小第一基板301A的厚度，使用研磨或抛光装置421对第一基板301A的另一表面进行处理(减薄处理)。例如，通过研磨装置研磨第一基板301A，使其厚度不大于100μm，然后，通过抛光装置对其进行抛光，使其厚度不大于20μm。当第一基板301A的研磨的表面以这种方式被进一步抛光时，第一基板301A的另一表面可以被平滑。这里描述的是通过研磨装置研磨然后通过抛光装置抛光执行减薄处理的实例；然而，本发明不局限于此，可以仅使用研磨装置执行研磨处理，或仅使用抛光装置执行抛光处理。
此外，尽管通过研磨装置或抛光装置执行基板第一301A的减薄处理，本发明不局限于此，可以通过使用化学处理的蚀刻执行第一基板301A的减薄。如果玻璃基板用作第一基板301A，使用包含氢氟酸的药液执行化学蚀刻。
而且，可以通过结合研磨处理、抛光处理和蚀刻处理执行第一基板301A的减薄处理。例如，第一基板301A的减薄处理可以通过在研磨处理和抛光处理之一或二者之后执行化学蚀刻实现，或可以通过在蚀刻处理之后执行研磨处理和抛光处理之一或二者实现。
如图13B所示，执行第一基板301A的减薄处理，直到开口313中形成的导电薄膜314暴露为止。如果如图22A所示，开口313中还形成导电材料386，则执行第一基板301A的减薄处理，直到在开口313中提供的导电薄膜314和导电材料386其中之一或二者都暴露为止。同时，如果如图22B所示，在开口313中形成导电材料386，执行第一基板301A的减薄处理，直到暴露导电材料386为止。因此，当在开口313中的导电薄膜314或导电材料386下形成绝缘薄膜310、绝缘薄膜303等时，在与第一基板301A的减薄处理的同时去除绝缘薄膜310和绝缘薄膜303。
如果使用玻璃基板作为第一基板301A，可以使用包含氢氟酸的药液执行化学蚀刻。
图13B示出了完成了第一基板301A的减薄处理的状态。经过减薄处理，第一基板的厚度减小为基板401B，在第一基板的另一表面上形成的凹槽420A的深度减小为凹槽420B。
尽管在图13B中，在基板的减薄处理之后，凹槽420B的横截面具有矩形形状，它不具体局限于这种形状。与基板的减薄处理之前的凹槽420A的横截面类似，凹槽420B的横截面可以具有U型形状或楔形形状，或凹槽420B的侧面可以具有锥形形状。
减薄处理之后第一基板401B的厚度不大于100μm，优选地，不大于50μm，更优选地，不大于30μm。当第一基板401B的厚度不大于100μm时，第一基板401B具有柔性；因此，最终可以获得柔性集成电路装置。此外，因为第一基板401B用作保护薄膜以维持集成电路装置的耐久性并防止杂质元素、湿气等进入集成电路的元件中，第一基板401B的厚度不小于1μm，优选地，不小于2μm，更优选地，不小于4μm。
在第一基板401B的另一表面上形成的不局限于凹槽，只要可以增加第一基板401B的另一表面的表面积即可。
尽管没有示出，类似于实施方式1，凹槽420B填充以吸热材料或至少在凹槽420B的表面上形成包含吸热材料的薄膜。
这样，当作为凹陷部分的凹槽420B在第一基板401B的另一表面上形成，且凹槽420B填充以吸热材料或至少在凹槽420B的表面上形成包含吸热材料的薄膜时，第一基板401B的另一表面可以具有更大的表面积，且由于吸热材料可以具有更高的散热属性；这样，从集成电路产生的热量容易消散。
然后，如图13C所示，使用UV(紫外光)照射UV(紫外)分离薄膜417以分离粘附于绝缘薄膜315和电极416的UV(紫外)分离薄膜417。通过该UV(紫外)照射，UV分离薄膜417中的粘合层418的粘附力减弱，由此可以分离UV分离薄膜417。
如果使用热分离薄膜而不是UV分离薄膜或使用热分离粘合剂将第二基板粘附到绝缘薄膜315和电极416，执行热处理而不是UV(紫外)照射。通过热处理，热分离薄膜中的粘合层的粘附力或热分离粘合剂的粘附力减弱，由此可以分离热分离薄膜或第二基板。
通过上述步骤，可以获得图14所示的集成电路装置。
尽管图12A到14示出了在第一基板上形成薄膜晶体管的实例，本发明不局限于此。作为集成电路的元件，可以提供使用诸如Si基板这样的半导体基板作为沟道的场效应晶体管(FET)，或可以提供使用有机材料作为沟道的有机薄膜晶体管(TFT)。
此外，包括在本发明的半导体装置中的薄膜晶体管的结构不局限于上面描述的那种。薄膜晶体管可以具有实施方式2中描述的结构。
吸热材料可以不必由一种材料制成，可以堆叠两种或更多种材料或可以在不同地方形成两种或更多种材料。
本实施方式示出的结构可以与其它实施方式和实施例相结合地实施。
[实施方式5]
本实施方式描述了一种情况，其中多个集成电路装置叠置，且在不同基板上形成的集成电路彼此电连接。
图15是本实施方式的集成电路装置的剖面图。集成电路装置500、501和502叠置，它们每个都包括在基板上形成的集成电路。
集成电路装置500是通过实施方式2描述的方法制造的集成电路装置。在集成电路装置500中，在第一基板503的一个表面上形成包括薄膜晶体管的集成电路，在不形成集成电路的第一基板503的表面(此后称为第一基板503的另一表面)上形成作为凹陷部分的凹槽。尽管没有示出，与实施方式1类似，凹槽填充以吸热材料或至少在凹槽的表面上形成包括吸热材料的薄膜。而且，在集成电路装置500中，在集成电路上形成与集成电路的薄膜晶体管电连接的电极504。
集成电路装置501是通过实施方式4所述的方法制造的集成电路装置。在集成电路装置501中，在第二基板507的一个表面上形成包括薄膜晶体管的集成电路，在不形成集成电路的第二基板507的表面(此后称为第二基板507的另一表面)上形成作为凹陷部分的凹槽。尽管没有示出，与实施方式1类似，凹槽填充以吸热材料或至少在凹槽的表面上形成包括吸热材料的薄膜。而且，在集成电路装置501中，在集成电路上形成与集成电路的薄膜晶体管电连接的电极509。集成电路装置501还包括第二基板507的另一表面上的电极508，该电极可以与集成电路的薄膜晶体管电连接。
集成电路装置502是通过实施方式3所述的方法制造的集成电路装置。在集成电路装置502中，在第三基板512的一个表面上形成包括薄膜晶体管的集成电路，在不形成集成电路的第三基板512的表面(此后称为第三基板512的另一表面)上形成作为凹陷部分的凹槽。尽管没有示出，与实施方式1类似，凹槽填充以吸热材料或至少在凹槽的表面上形成包括吸热材料的薄膜。而且，集成电路装置502还包括在第三基板512的另一表面上的电极513，该电极可以与集成电路的薄膜晶体管电连接。
具有上述结构的集成电路装置500、501、502堆叠。此时，提供集成电路装置500、501、502，使得集成电路装置500的电极504面对集成电路装置501的电极508，且集成电路装置501的电极509面对集成电路装置502的电极513。
然后，使用各向异性导电粘合剂505等将集成电路装置500附连到集成电路装置501，并使用各向异性导电粘合剂505等将集成电路装置501附连到集成电路装置502。各向异性导电粘合剂505是包括导电颗粒506的粘合剂。这样，当使用各向异性导电粘合剂505，将集成电路装置500和集成电路装置501、以及集成电路装置501和集成电路装置502彼此附连时，集成电路装置500的电极504通过导电颗粒506与集成电路装置501的电极508电连接，且集成电路装置501的电极509通过导电颗粒506与集成电路装置502的电极513电连接。
换句话说，集成电路装置500中提供的集成电路与集成电路装置501中提供的集成电路电连接，且集成电路装置501中提供的集成电路与集成电路装置502中提供的集成电路电连接。
作为各向异性导电粘合剂505，例如，可以给出各向异性导电胶(ACP)等。此外，集成电路装置500、501和502的附连不是必须使用各向异性导电粘合剂505执行。该附连可以以其它方式执行，只要电极504与电极508、以及电极509与电极513可以彼此电连接，且集成电路装置500、501、502彼此附连即可。因此，例如可以使用诸如银膏(silver paste)、铜膏(copper paste)、和碳膏(carbon paste)这样的导电粘合剂；诸如各向异性导电薄膜(ACF)这样的导电薄膜；不导电胶(non-conductive paste，NCP)；焊接等执行该附连。
注意，优选地，使用具有高的散热属性、即具有高热导率的材料，例如使用各向异性导电粘合剂505，执行集成电路500、501和502的附连。
这样，当多个集成电路装置以多层结构提供时，即使多个集成电路彼此电连接，也可以获得高度集成和微型化。另一方面，存在每个集成电路装置中的集成电路产生的热量容易积累的问题。然而，在每个集成电路装置的基板上形成凹陷部分，且凹陷部分填充以吸热材料或至少在凹陷部分的表面上形成包含吸热材料的薄膜。因此，每个集成电路装置的基板的表面积增加，且由于吸热材料其散热属性增加；这样，从集成电路产生的热量容易消散。因此，可以解决集成电路产生的热量的积累导致的问题。
图15中，通过在整个表面形成各向异性导电粘合剂将集成电路装置500、501和502彼此粘附。然而，仅需在将不同基板彼此电连接的位置形成各向异性导电粘合剂。图26中示出了这种粘附的实例。
图26中，在集成电路装置500的电极504与集成电路装置501的电极508电连接的位置，以及集成电路装置501的电极509与集成电路装置502的电极513电连接的位置，形成各向异性导电粘合剂505。各向异性导电粘合剂不在集成电路装置501的基板507的凹陷部分上以及集成电路装置502的基板512的凹陷部分上形成。因此，在这些位置中，在集成电路装置500和501之间以及集成电路装置501和502之间形成间隔。以这种方式，在包括基板507和512的凹陷部分的部分中，分别在集成电路装置500和501之间以及集成电路装置501和502之间形成间隔530和531。这样，热量可以通过这些间隔530和531从集成电路装置消散。注意，优选迫使气体流经间隔530和531，因为这样可以进一步改善散热属性。
而且，如图27所示，可以通过附连集成电路装置500、501和502使得它们不形成集成电路的部分彼此悬垂(overhang)，形成散热部分520、521和522。
散热部分520、521和522允许包括在每个集成电路装置中的集成电路产生的热量从散热部分520、521和522消散。因此，和图26中的结构相比，热量可以更有效地在集成电路装置周围消散。此外，还在散热部分520、521和522中的基板503、507和512上形成凹陷部分；因此，和不在散热部分520、521和522中形成凹陷部分的情况相比，散热部分具有更大的表面积，由此具有更高的散热属性。
类似于图27，如果四个或更多的集成电路装置叠置，则可以通过附连集成电路装置使之彼此悬垂，在每个堆叠的集成电路装置的端部形成散热部分。
而且，当对基板503、507和512执行减薄处理使每个基板具有例如不大于100μm的厚度时，散热部分520、521和522的散热属性比不执行基板减薄处理的情况高。
如图27所示，不必在每个集成电路装置中都提供散热部分。例如，在图27中，仅形成散热部分521而不提供散热部分520和522。当集成电路装置堆叠时，从位于堆叠的集成电路装置的最里面的集成电路装置的集成电路中产生的热量最难消散。也就是说，在图27中，位于集成电路装置500和502之间的集成电路装置501中包括的集成电路产生的热量最难消散。相应地，集成电路装置501中的散热部分521允许集成电路装置501中包括的集成电路产生的热量有效地消散。为了进一步增加集成电路装置501的散热属性，如图28所示，可以额外在集成电路501中提供散热部分523。
注意如果堆叠三个或更多的集成电路装置，包括散热部分的基板和不包括散热部分的基板可以交替堆叠地彼此附连。换句话说，基板可以以这种方式堆叠：不包括散热部分的基板在包括散热部分的基板上提供，且其上形成另一包括散热部分的基板。此时，包括散热部分的基板可以仅具有如图27所示的集成电路装置501的散热部分521，或具有如图28所示的集成电路装置501中的散热部分521和523。
图27中，可以形成散热部分521和522而不提供散热部分520。因为集成电路500位于堆叠的集成电路装置的最外部，且在基板503上形成凹陷部分，基板503的表面具有高的散热属性。因此，集成电路装置500中的集成电路产生的热量从基板503的形成凹陷部分的表面有效地消散。这样，可以在集成电路装置501和502中形成散热部分521和522，以增加集成电路装置501和502的散热属性。
尽管上面的描述中三个集成电路装置以多层结构堆叠，堆叠的集成电路装置的数目不限于三个，可以堆叠两个或更多的集成电路装置。图26到28中所示的每个结构可以适当地应用于两个或更多的集成电路装置堆叠的情况。
本实施方式中，通过实施方式2到4中所述的方法制造的集成电路以多层结构堆叠。然而，每个堆叠的集成电路装置的结构和制造方法不局限于实施方式2到4中描述的那些。可以采用任何结构，只要包括在相邻集成电路装置中的集成电路彼此电连接即可。
因为本实施方式中集成电路装置以多层结构堆叠，包括在每个集成电路装置中的集成电路产生的热量容易积累。当凹槽(凹陷部分)填充以吸热材料或至少在凹槽(凹陷部分)的表面上形成包含吸热材料的薄膜时，热量容易在集成电路周围消散。因此，当如本实施方式中那样集成电路以多层结构堆叠时，本发明极为有效。
吸热材料不必由一种材料形成，可以堆叠两种或更多种材料，或可以在不同地方形成两种或更多种材料。
在包括散热部分的结构(例如，27和28中所示的结构)的情况下，如果通过提供散热部分获得足够的散热属性，则凹槽(凹陷部分)不必填充吸热材料，且不必在至少凹槽(凹陷部分)的表面上形成包含吸热材料的薄膜。
优选地，对每个堆叠的集成电路装置的基板进行减薄处理。因为通过减薄处理基板的厚度减小，和不执行基板的减薄处理的情况相比，装置可以微型化。尤其是，当集成电路装置堆叠时，减小每个堆叠的集成电路装置的基板的厚度是重要的，因为整个装置的厚度受到每个堆叠的集成电路装置的基板的厚度的显著影响。每个堆叠的集成电路装置的基板的厚度不大于100μm，优选地不大于50μm，更优选地不大于30μm。此外，因为每个堆叠的集成电路装置的基板用作保护薄膜以维持集成电路装置的耐久性并防止杂质元素、湿气等进入集成电路的元件，基板的厚度不小于1μm，优选地不小于2μm，更优选地不小于4μm。
本实施方式示出的结构可以与其它实施方式和实施例相结合地实施。
[实施例1]
本实施例描述了一种情况，其中本发明的集成电路装置应用于诸如IC的半导体装置。
在图16A所示的半导体装置中，具有前面实施方式所述的任一结构的集成电路装置603被附连到包括导电薄膜604的基板601上。在本实施例中，在基板601上形成多个与导电薄膜604电连接的集成电路装置603a到603d。可以使用各向异性导电粘合剂612将集成电路装置603a到603d粘附到基板601，包括在集成电路装置603a到603d中的集成电路可以通过包含在各向异性粘合剂612中的导电颗粒611与导电薄膜604电连接。作为各向异性导电粘合剂612，例如，可以给出各向异性导电胶(ACP)等。或者可以使用诸如银膏、铜膏、和碳膏这样的导电粘合剂；诸如各向异性导电薄膜(ACF)这样的导电薄膜；不导电胶(NCP)；焊连等使集成电路装置603a到603d与导电薄膜604电连接。
每个集成电路装置603a到603d用作一个或多个中央处理器(CPU)、存储器、网络处理电路、磁盘处理电路、图像处理电路、语音处理电路、电源电路、温度传感器、湿度传感器、红外传感器等。
如图16C所示，多个集成电路装置603可以以多层结构堆叠。当多个集成电路装置这样以多层结构堆叠时，即使该多个集成电路彼此电连接，仍获得高度集成和微型化。此外，在每个集成电路装置的基板上形成凹陷部分，且凹陷部分填充以吸热材料或至少在凹陷部分的表面上形成包含吸热材料的薄膜。因此从集成电路产生的热量容易消散。
[实施例2]
本实施例描述一种情况，其中本发明的集成电路装置应用于显示装置的外围驱动器电路。
参考图18A和18B描述在像素部分中包括发光元件的显示装置。图18A是示出了该显示装置的一个实例的顶视图，且图18B是沿着图18A的线a-b和线c-d的剖面图。
图18A示出的显示装置包括在基板801上形成的扫描线驱动电路802、信号线驱动电路803、像素部分804等。提供对置基板806，其面对其上形成像素部分803的基板801的表面。扫描线驱动电路802和信号线驱动电路803都包括基板801上的集成电路装置，所述集成电路装置具有上述实施方式中描述的任何结构。使用密封件805将基板801与相对基板806附连。
扫描线驱动电路802和信号线驱动电路803从外部输入端FPC(柔性印刷电路)807接收视频信号、时钟信号、启动信号、复位信号等。尽管图中仅示出了FPC，但印刷线路板可以与该FPC连接。此外，信号线驱动电路803或扫描线驱动电路802可以采用如上述实施方式中所述的堆叠本发明的集成电路装置的结构。当薄膜晶体管堆叠时，可以减小信号线驱动电路803或扫描线驱动电路802占用的面积，使得像素部分804的面积增大。
图18B示出了沿着图18A的线a-b和线c-d的剖面图，其示出了信号线驱动电路803和像素部分804，它们每个都包括在基板801上形成的薄膜晶体管。作为信号线驱动电路803的一部分，通过组合N沟道薄膜晶体管810a和P沟道薄膜晶体管810b形成CMOS电路。而且，在薄膜晶体管810a和810b上提供具有薄膜晶体管810c的集成电路装置819。与包括在集成电路装置819中的薄膜晶体管810c电连接的电极821和与薄膜晶体管810b电连接的电极820通过包含在各向异性导电粘合剂822中的导电颗粒823彼此电连接。换句话说，包括薄膜晶体管810a和薄膜晶体管810b的CMOS电路与薄膜晶体管810c通过电极820和821以及导电颗粒823彼此电连接。
作为各向异性导电粘合剂822，例如，可以给出各向异性导电胶(ACP)等。或者，不仅可以使用各向异性导电粘合剂822，而且可以使用诸如银膏、铜膏、和碳膏的导电粘合剂；诸如各向异性导电薄膜(ACF)的导电薄膜；不导电胶(NCP)；焊连等，使电极820和电极821彼此电连接。
图18B仅示出了信号线驱动电路803的剖面图。然而，类似于信号线驱动电路803，扫描线驱动电路802也可以采用包括在基板801上形成集成电路和本发明的集成电路装置的结构。
可以由已知的CMOS电路、PMOS电路或NMOS电路，代替薄膜晶体管，构成诸如扫描线驱动电路802和信号线驱动电路803这样的驱动电路。此外，本实施例示出了一种情况，其中诸如扫描线驱动电路802和信号线驱动电路803的驱动电路每一个都包括在基板801上形成的电路以及本发明的集成电路装置。然而，本发明不局限于这种情况。诸如扫描线驱动电路802和信号线驱动电路803的驱动电路可以仅包括本发明的集成电路装置。
像素部分804包括多个像素，每个像素都具有发光元件816和用以驱动发光元件816的薄膜晶体管811。提供与电极812电连接的发光源极816的第一电极813，所述电极812与薄膜晶体管811的源区或漏区相连，且形成覆盖第一电极813的端部的绝缘薄膜809。绝缘薄膜809用作多个像素之间的分隔壁。
绝缘薄膜809由正光敏丙烯酸树脂薄膜形成。绝缘薄膜809形成为在其上端部分或在下端部分具有弯曲表面以提高覆盖率。例如，如果正光敏丙烯酸树脂用作绝缘薄膜809的材料，该绝缘薄膜809优选形成为，仅在其上端部分具有有一曲率半径(0.2～3μm)的弯曲表面。该绝缘薄膜809可以由负光敏树脂(其曝光后变得不可溶于蚀刻剂)或正光敏树脂(其在曝光后变得可溶于蚀刻剂)形成。可选择地，绝缘薄膜809可以形成为具有下面材料的单层结构或叠层结构：有机材料，例如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚和苯并环丁烯；或硅氧烷材料，例如硅氧烷树脂。如上述实施方式中描述的，通过对绝缘薄膜809执行等离子体处理以氧化或氮化绝缘薄膜809，可以改进绝缘薄膜809的表面，从而获得致密薄膜。通过改进绝缘薄膜809的表面，可以改善绝缘薄膜809的强度，这可以减小诸如在形成开口等时的裂缝产生这样的物理损害和蚀刻时的薄膜减少。此外，绝缘薄膜809的表面的改进导致表面属性(例如与绝缘薄膜809上提供的发光层814的粘附性)的改善。
如图18A和18B所示的半导体装置中，在发光元件816的第一电极813上形成发光层814，且在发光元件层814上形成发光元件816的第二电极815。通过堆叠第一电极813、发光层814和第二电极815形成发光元件816。
发光元件816的第一电极813和第二电极815之一用作阳极，另一个用作阴极。
阳极优选由具有高功函数的材料制成。例如，阳极可以由诸如氧化铟锡(ITO)薄膜、包含硅的氧化铟锡薄膜、氧化铟-氧化锌合金(混合了2-20atomic％的氧化锌(ZnO)的氧化铟)制成的透明导电薄膜、氧化锌(ZnO)薄膜、氮化钛薄膜、铬薄膜、钨薄膜、锌薄膜以及铂薄膜的单层薄膜形成；还可以由氮化钛薄膜和主要包含铝的薄膜的叠层薄膜，氮化钛薄膜、主要包含铝的薄膜以及氮化钛薄膜的三层薄膜等形成。当使用叠层结构时，电极可以具有和引线一样低的电阻，并形成良好的欧姆接触。而且该电极还可以用作阳极。注意使用混合氧化锌(ZnO)和氧化铟的靶子，通过溅射形成氧化铟-氧化锌合金。
阴极优选由具有低功函数的材料(Al、Ag、Li、Ca或它们的合金，例如MgAg、MgIn、AlLi、CaF2或氮化钙)制成。当透光电极用作阴极时，优选地使用金属薄膜和透明导电薄膜(ITO、包含硅的ITO、在氧化铟中混合2到20atomic％的氧化锌(ZnO)的氧化铟-氧化锌合金制成的透明导电薄膜、氧化锌(ZnO)等)的叠层薄膜。
本实施例中，发光元件816的第一电极813由透光的ITO制成，其将用作阳极，从基板801一侧提取光。注意通过使用透光材料用作发光元件816的第二电极815，可以从对置基板806一侧提取光。可选择地，通过用透光材料形成发光元件816的第一电极813和第二电极815，可以从基板801和对置基板806两侧提取光。
可以通过已知方法，例如使用蒸发掩模的蒸发、喷墨印刷以及旋涂，形成发光层814，使其具有低分子材料、中分子材料(包括低聚物和树枝状聚合物(dendrimer))或高分子材料(也称为聚合物)的单层结构或叠层结构。
本实施例中，使用密封部件805将对置基板806附连到基板801，由此在被基板801、对置基板806和密封部件805环绕的空间808中提供发光元件816。注意空间808可以填充惰性气体(例如氮气或氩气)或密封件805。
注意优选密封件805由环氧基树脂制成。希望该材料允许尽可能少的湿气和氧进渗入。对置基板806可以是玻璃基板、石英基板或由FRP(玻璃纤维强化塑料)、PVF(聚氟乙烯)、麦拉膜(Myler)、聚脂、丙烯酸树脂等制成的塑料基板。
显示装置不局限于在像素部分中包括发光元件的上述结构，可以具有在像素部分中包括液晶的结构。
尽管在图18A和18B中，在被基板801、对置基板806、密封件805环绕的空间808中形成诸如扫描线驱动电路和信号线驱动电路的驱动电路，但是可以在被基板801、对置基板806、密封件805环绕的空间808外形成驱动电路。
在图18A和18B中，诸如扫描线驱动电路和信号线驱动电路的驱动器电路在与像素部分相同的基板上形成。然而，本发明不局限于这种结构，且本发明的集成电路装置可以附连于该基板。
参考图17A和17B描述了这种情况的显示装置的实例。图17B是沿着图17A的线A-B的剖面图。
包括薄膜晶体管的集成电路装置731a被附连到基板701上，且包括薄膜晶体管的集成电路装置731b被附连到用作连接薄膜的FPC707。使用包含导电颗粒711的各向异性导电粘合剂712，执行基板701和集成电路731a的附连以及FPC 707和集成电路装置731b的附连。当使用各向异性导电粘合剂712将集成电路731a附连到基板701时，集成电路装置731通过基板701上的导电薄膜732和导电颗粒711与像素部分704相连。而且，当使用各向异性导电粘合剂712将集成电路731b附连到FPC 707时，集成电路装置731b通过基板701上的导电薄膜733、FPC 707上的导电薄膜734以及导电颗粒711与集成电路装置731a相连。作为各向异性导电粘合剂712，例如，可以给出ACP等。可选择地，可以使用如上所述的诸如银膏、铜膏、和碳膏的导电粘合剂；诸如ACF这样的导电薄膜；NCP；焊连等。使用密封件705将基板701附连到基板706。
接着，参考附图描述上述显示装置的应用。
上述显示装置可以应用到各种电子设备，例如，诸如摄像机和数码相机的摄影机、护目镜型显示器(头戴式显示器)、导航系统、声音再现装置(汽车音频设备、组合音响等)、计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机、电子图书等)、以及配备有记录介质的图像再现装置(更为具体而言，再现诸如DVD(数字化多功能光盘)这样的记录介质并具有显示再现的图像的显示器的装置)。下面描述它们的具体实例。
图23A示出了电视接收机，它包括机壳2001、支撑底座2002、显示部分2003、扬声器部分2004、视频输入端2005等。可以通过在显示部分2003应用本实施例的显示装置制造该电视接收机。
图23B示出了数码相机，它包括主体2101、显示部分2102、图像接收部分2103、操作键2104、外部连接端口2105、快门2106等。可以通过在显示部分2102应用本实施例的显示装置制造该数码相机。
图23C示出了计算机，它包括主体2201、机壳2202、显示部分2203、键盘2204、外部连接端口2205、点击鼠标2206等。可以通过在显示部分2203应用本实施例的显示装置制造该计算机。
图23D示出了移动计算机，它包括主体2301、显示部分2302、开关2303、操作键2304、红外线端口2305等。可以通过在显示部分2302应用本实施例的显示装置制造该移动计算机。
图23E示出了配备有记录介质的便携式图像再现装置(例如DVD再现装置)，它包括主体2401、机壳2402、显示部分A 2403、显示部分B 2404、记录介质(例如DVD)读取部分2405、操作键2406、扬声器部分2407等。显示部分A 2403主要显示图像信息而显示部分B2404主要显示文本信息。可以通过在显示部分A 2403和显示部分B2404应用本实施例的显示装置制造该图像再现装置。注意配备有记录介质的图像再现装置包括游戏机等。
图23F示出了摄像机，它包括主体2601、显示部分2602、机壳2603、外部连接端口2604、遥控接收部分2605、图像接收部分2606、电池2607、语音输入部分2608、操作键2609、目镜2610等。可以通过在显示部分2602应用本实施例的显示装置制造该电视摄影机。
图23G示出了移动电话，它包括主体2701、机壳2702、显示部分2703、语音输入部分2704、语音输出部分2705、操作键2706、外部连接端口2707、天线2708等。可以通过在显示部分2703应用本实施例的显示装置制造该移动电话。
此外，通过减小其上形成集成电路的基板的厚度，本发明的集成电路装置可以具有柔性。下面参考附图描述具有像素部分的柔性显示装置的特定实例。
图24A示出了一种显示器，包括主体4101、支撑底座4102、显示部分4103等。显示部分4103使用柔性基板形成以获得轻而薄的显示器。显示部分4103可以弯曲并从支撑底座4102分离，以便显示器沿着弯曲墙壁安装。这样，柔性显示器可以在曲面上提供也可以在平面上提供；因此，它可以用于多种应用。因为对其上形成集成电路的基板执行减薄处理，当在减薄处理中基板的厚度减小到不大于100μm时，本发明的集成电路装置可以具有柔性。因此，当柔性集成电路装置用于驱动显示部分4103的外围驱动电路等时，可以制造柔性显示器。
图24B示出了可以卷曲的显示器，它包括主体4201、显示部分4202等。主体4201和显示部分4202使用柔性基板形成，以便以弯曲或卷曲状态携带该显示器。因此即使显示器具有大的尺寸，该显示器可以以弯曲或卷曲状态装在包里。因为对其上形成集成电路的基板执行减薄处理，当在减薄处理中基板的厚度减小到不大于100μm时，本发明的集成电路装置可以具有柔性。因此，当柔性集成电路装置用于驱动显示部分4202的外围驱动器电路等时，可以制造轻、薄且大尺寸的显示器。
图24C示出了一种薄片计算机，它包括主体4401、显示部分4402、键盘4403、触摸垫4404、外部连接端口4405、电源插头4406等。使用柔性基板形成显示部分4402以获得轻而薄的计算机。此外，如果主体4401的部分具有保存空间，显示部分4402可以卷曲并保存在主体中。此外当键盘4403也具有柔性时，类似于显示部分4402，键盘4403可以卷曲并保存在主体4401的保存空间中，这便于携带。当它不使用时，该计算机可以卷曲并保存，不占用空间。因为对其上形成集成电路的基板执行减薄处理，当在减薄处理中基板的厚度减小到不大于100μm时，本发明的集成电路装置可以具有柔性。因此，当该柔性集成电路装置用于驱动显示部分4402等的外围驱动器电路等时，可以制造轻而薄的计算机。
图24D示出了一种具有20到80英寸的大显示部分的显示装置，它包括主体4300、作为操作部分的键盘4302、显示部分4301、扬声器4303等。使用柔性基板形成显示部分4301，且可以在与键盘4302分离的情况下以弯曲或卷曲状态携带主体部分4300。此外，可以不使用布线进行键盘4302和显示部分4301之间的连接。例如，主体部分4300可以沿着弯曲墙壁安装并可以使用键盘4302操作而不使用布线。因为对其上形成集成电路的基板执行减薄处理，当在减薄处理中基板的厚度减小到不大于100μm时，本发明的集成电路装置可以具有柔性。因此，当该柔性集成电路装置用于驱动显示部分4301等的外围驱动器电路等时，可以制造轻、薄和大尺寸的显示装置。
图24E示出了电子图书，它包括主体4501、显示部分4502、操作键4503等。主体4501中可以结合调制解调器。使用柔性基板形成弯曲或卷曲的显示部分4502。因此可以携带该电子图书而不占用空间。而且，显示部分4502可以显示运动图像以及诸如字符这样的静态图像。因为对其上形成集成电路的基板执行减薄处理，当在减薄处理中基板的厚度减小到不大于100μm时，本发明的集成电路装置具有柔性。因此，当该柔性集成电路装置用于驱动显示部分4502的外围驱动器电路等时，可以制造轻而薄的电子图书。
图24F示出了一种IC卡，它包括主体4601、显示部分4602、连接端4603等。由于使用柔性基板形成轻且薄片型的显示部分4602，它可以贴附到卡的表面。当该IC卡可以以非接触方式接收数据时，从外部获得的数据可以显示在显示部分4602上。因为对其上形成集成电路的基板执行减薄处理，当在减薄处理中基板的厚度减小到不大于100μm时，本发明的集成电路装置可以具有柔性。因此，当该柔性集成电路装置用于驱动显示部分4602的外围驱动器电路等时，可以制造轻而薄的IC卡。
如上所述，本发明的应用范围是如此广泛，本发明可以应用于多个领域的电子设备和信息显示装置。注意本实施例可以与上述实施方式和实施例自由组合。
[实施例3]
本实施例描述本发明的集成电路装置应用于IC卡的情况。
图19A示出了使用本发明的集成电路装置的IC卡的顶视图。本发明的集成电路装置923被附连到基板921。具体而言，包括在集成电路装置923中的诸如薄膜晶体管的元件与用作天线的导电薄膜922电连接，该导电薄膜在基板921上提供。
图19C示出了部分924的剖面图，其中集成电路装置923与用作天线的导电薄膜922电连接。集成电路装置923中，在基板930的一个表面上形成组成集成电路的薄膜晶体管935，在不形成集成电路的基板930的表面(此后称为基板930的另一表面)上形成用作凹陷部分的凹槽。与薄膜晶体管935电连接的电极986通过包含在各向异性导电粘合剂901中的导电颗粒911与用作天线的导电薄膜922电连接。作为各向异性导电粘合剂901，例如，可以给出各向异性导电胶(ACP)等。可选择地，不仅可使用各向异性导电粘合剂901，还可以使用诸如银膏、铜膏、和碳膏的导电粘合剂；诸如各向异性导电薄膜(ACF)的导电薄膜；不导电胶(NCP)；焊连等使电极986和用作天线的导电薄膜922彼此电连接。
该集成电路装置中提供的晶体管不局限于图19C所示的薄膜晶体管，可以是在诸如Si基板这样的半导体基板上形成的晶体管，它使用半导体基板作为沟道区域。图19D示出了这种情况的剖面图。集成电路装置923中，在诸如Si基板这样的半导体基板931的一个表面上形成晶体管936，它使用半导体基板931作为沟道区域，且在半导体基板931的另一表面(不形成晶体管936的半导体基板931的表面)上形成作为凹陷部分的凹槽。与晶体管936电连接的电极996通过包含在各向异性导电粘合剂901中的导电颗粒911与用作天线的导电薄膜922电连接。这种情况下，类似于图19C，可以使用不同于各向异性导电粘合剂901的其它手段使电极996和用作天线的导电薄膜922彼此电连接。
因为对其上形成集成电路的基板执行减薄处理，当在减薄处理中基板的厚度减小到不大于100μm时，本发明的集成电路装置可以具有柔性。因此，当诸如塑料基板这样的柔性基板用作基板921且在该柔性基板921上提供本发明的柔性集成电路装置时，IC卡也可以弯曲，使得IC卡具有附加值(图19B)。
[实施例4]
本实施例描述了一种情况，其中本发明的集成电路装置应用于能够以非接触方式发射和接收数据的半导体装置(也称为RFID(射频识别)标签、ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或无线芯片)。
在实施方式2中描述的制造方法中，参考图4A到5A，以类似于实施方式2的方式制造集成电路装置。然后，在图5B中，不是形成电极216，而是在绝缘薄膜215上形成用作天线的导电薄膜229，使其与薄膜晶体管205a到205c中的至少一个电连接。接着，形成覆盖用作天线的导电薄膜229的用作保护薄膜的绝缘薄膜230，且对第一基板201A执行减薄处理(即，实施方式2中描述的相同的制造方法用在图5C及以后的图中)。因此，可以制造如图20A中示出的能够以非接触方式发射和接收数据的集成电路装置。注意当在减薄处理之后第一基板201B的厚度减小到不大于100μm时，该集成电路装置可以具有柔性。因此，可以制造能够以非接触方式发射和接收数据的柔性集成电路装置。
使用导电材料，通过CVD、溅射、印刷方法(例如丝网印刷和照相凹版印刷)、微滴释放、分配器方法等形成用作天线的导电薄膜229。导电材料是选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、和镍(Ni)的元素，或主要包含这些元素的的合金材料或化合物材料，且可以采用单层结构或叠层结构。
可以通过CVD、溅射等形成绝缘薄膜230，使其具有以下面薄膜的单层结构或叠层结构：包含氧或氮的绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜、氧氮化硅(SiOxNy)(x＞y＞0)薄膜和氮氧化硅(SiNxOy)(x＞y＞0)薄膜；或诸如DLC(类金刚石碳)这样的包含碳的薄膜。也可以通过旋涂、丝网印刷、微滴释放等形成绝缘薄膜230，使其具有由有机材料制成的薄膜的单层或叠层结构，所述有机材料有例如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯剂苯酚、苯并环丁烯和丙烯酸树脂，或诸如硅氧烷树脂的硅氧烷材料。
可选择地，用作天线的导电薄膜229可以与集成电路分离地形成，然后与集成电路电连接。例如，在实施方式2所描述的制造方法中，以类似于实施方式2的方式从图4A到5A制造集成电路装置。然后，在图5B中，不是形成与集成电路的薄膜晶体管205c电连接的电极216，而是形成与薄膜晶体管205a电连接的电极243。接着，将在基板240上形成的用作天线的导电薄膜239与在第一基板201A上形成的包括薄膜晶体管等的集成电路附连，使它们彼此电连接。然后，在第一基板201A上形成凹槽，且对第一基板201A进行减薄处理，由此制造了如图20B所示的能够以非接触方式发射和接收数据的集成电路装置。注意当在减薄处理之后第一基板201B的厚度减小到不大于100μm时，该集成电路装置可以具有柔性。这样，可以制造能够以非接触方式发射和接收数据的柔性集成电路装置。
基板240可以由诸如塑料的柔性材料制成，或第一基板201A和基板240可以彼此附连并受到减薄处理。后一种情况下，基板240可以由与第一基板201A类似的材料制成。可以使用各向异性导电粘合剂242，将包括具有用作天线的导电薄膜229的基板240的层235a和包括诸如在第一基板201B上形成的晶体管的集成电路的层235b彼此粘接。可以通过包含在各向异性导电粘合剂242中的导电颗粒241使电极214和用作天线的导电薄膜229彼此电连接。作为各向异性导电粘合剂242，例如，可以给出各向异性导电胶(ACP)等。可选择地，可以使用诸如银膏、铜膏、和碳膏的导电粘合剂；诸如ACP的导电粘合剂；诸如ACF的导电薄膜；NCP；焊连等，将电极214和用作天线的导电薄膜229彼此电连接。
作为上述能够以非接触方式发射和接收数据的集成电路装置中的信号发射系统，可以使用电磁耦合系统、电磁感应系统、微波系统等。考虑使用的情况，专业人员可以适当地选择发射系统，可以根据发射系统提供最佳天线。
例如，如果电磁耦合系统或电磁感应系统(例如13.56MHz频带)用作集成电路装置中的信号发射系统，可以利用磁场密度改变导致的电磁感应。因此，用作天线的导电薄膜形成为环形形状(例如，环形天线)或螺旋形状(例如，螺旋天线)。
如果使用微波系统(例如，UHF频带(860～960MHz频带)，2.45GHz频带等)作为集成电路装置中的信号发射系统，可以考虑用于信号发射的电磁波的波长，适当设置形状，例如用作天线的导电薄膜的长度。例如，用作天线的导电薄膜可以形成为线形形状、平面形状、带状等。用作天线的导电薄膜的形状不局限于线形形状，考虑电磁波的波长，用作天线的导电薄膜可以以曲线、蜿蜒形状或它们的组合提供。
图25A示出了用作天线的导电薄膜的实例，它形成为线形形状。图25A中，集成电路装置1232附连于其上形成用作天线的导电薄膜(偶极天线)1231的基板1230。
图25B示出了用作天线的导电薄膜的实例，它以平面形状形成。图25B中，集成电路装置1242附连于其上形成用作天线的导电薄膜(接线天线(patch antenna))1241的基板1240。
图25C示出了用作天线的导电薄膜的实例，它以带状形状形成。图25C中，集成电路装置1252附连于其上形成用作天线的导电薄膜1251的基板1250。
本申请基于2005年9月2日提交到日本专利局的日本专利申请序列号No.2005-254481，此处引用其全部内容作为参考。

Claims (16)

1.一种集成电路装置，包括：
基板；
在基板的一个表面上形成的集成电路；以及
在基板的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，且
其中凹陷部分包含吸热材料。
2.一种集成电路装置，包括：
多个相互堆叠的基板；
在该多个基板中每一个的一个表面上形成的集成电路；以及
在该多个基板中每一个的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，并且
其中凹陷部分包含吸热材料。
3.一种集成电路装置，包括：
基板；
在基板的一个表面上形成的集成电路；以及
在基板的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，并且
其中至少在凹陷部分的表面上形成包含吸热材料的薄膜。
4.一种集成电路装置，包括：
多个相互堆叠的基板；
在该多个基板中每一个的一个表面上形成的集成电路；以及
在该多个基板中每一个的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，并且
其中至少在凹陷部分的表面上形成包含吸热材料的薄膜。
5.一种集成电路装置，包括：
多个相互堆叠的基板；
在该多个基板中每一个的一个表面上形成的集成电路；以及
在该多个基板中每一个的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，
其中凹陷部分包含吸热材料，并且
其中该多个基板中每一个都包括散热部分。
6.一种集成电路装置，包括：
多个相互堆叠的基板；
在该多个基板中每一个的一个表面上形成的集成电路；以及
在该多个基板中每一个的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，
其中至少在凹陷部分的表面上形成包含吸热材料的薄膜，并且
其中该多个基板中每一个都包括散热部分。
7.一种集成电路装置，包括：
多个相互堆叠的基板；
在该多个基板中每一个的一个表面上形成的集成电路；以及
在该多个基板中每一个的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，
其中凹陷部分包含吸热材料，并且
其中该多个基板的一部分包括散热部分。
8.一种集成电路装置，包括：
多个相互堆叠的基板；
在该多个基板中每一个的一个表面上形成的集成电路；以及
在该多个基板中每一个的另一表面形成的凹陷部分，
其中所述另一表面比所述一个表面的表面积大，
其中至少在凹陷部分的表面上形成包含吸热材料的薄膜，并且
其中该多个基板的一部分包括散热部分。
9.根据权利要求1到8中任一项的集成电路装置，其中吸热材料具有比基板高的热导率。
10.根据权利要求1到8中任一项的集成电路装置，其中基板是玻璃基板和石英基板之一，且其中吸热材料在20℃下具有不小于2W/(m·K)的热导率。
11.根据权利要求1到8中任一项的集成电路装置，其中基板是玻璃基板和石英基板之一，且其中吸热材料在20℃下具有不小于10W/(m·K)的热导率。
12.根据权利要求1到8中任一项的集成电路装置，其中基板是玻璃基板和石英基板之一，且其中吸热材料在20℃下具有不小于100W/(m·K)的热导率。
13.根据权利要求1到8中任一项的集成电路装置，其中基板是Si基板，且其中吸热材料在20℃下具有不小于150W/(m·K)的热导率。
14.根据权利要求1到8中任一项的集成电路装置，其中基板是Si基板，且其中吸热材料在20℃下具有不小于200W/(m·K)的热导率。
15.根据权利要求1到8中任一项的集成电路装置，其中基板具有不大于100μm的厚度。
16.根据权利要求1到8中任一项的集成电路装置，其中该集成电路装置与选自下面组的一个装置相结合，所述组包括：电视接收机、数码相机、摄像机、计算机、移动电话、图像再现装置、电子图书以及IC卡。
CN200610129044.XA 2005-09-02 2006-09-04 集成电路装置 Expired - Fee Related CN1925155B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-254481 2005-09-02
JP2005254481 2005-09-02
JP2005254481 2005-09-02

Publications (2)

Publication Number Publication Date
CN1925155A true CN1925155A (zh) 2007-03-07
CN1925155B CN1925155B (zh) 2011-04-20

Family

ID=37817709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610129044.XA Expired - Fee Related CN1925155B (zh) 2005-09-02 2006-09-04 集成电路装置

Country Status (3)

Country Link
US (1) US7723842B2 (zh)
CN (1) CN1925155B (zh)
TW (1) TWI395305B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064153A (zh) * 2009-10-26 2011-05-18 三星电子株式会社 半导体器件及制造该半导体器件的方法
CN102569227A (zh) * 2010-12-24 2012-07-11 中国科学院微电子研究所 集成电路散热系统及制作方法
CN103779507A (zh) * 2009-03-26 2014-05-07 株式会社半导体能源研究所 发光装置及其制造方法
CN104659073A (zh) * 2015-03-16 2015-05-27 京东方科技集团股份有限公司 封装结构及封装方法、显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4556994B2 (ja) * 2007-12-07 2010-10-06 ソニー株式会社 遠隔操作装置
JPWO2010050087A1 (ja) * 2008-10-31 2012-03-29 パナソニック株式会社 積層型半導体装置及びその製造方法
US7800858B1 (en) 2009-05-04 2010-09-21 Western Digital (Fremont), Llc Differential head integrated touchdown sensors for hard disk drives
US7796356B1 (en) 2009-05-04 2010-09-14 Western Digital (Fremont), Llc Head integrated touchdown sensor for hard disk drives
US9024312B2 (en) 2009-09-30 2015-05-05 Dai Nippon Printing Co., Ltd. Substrate for flexible device, thin film transistor substrate for flexible device, flexible device, substrate for thin film element, thin film element, thin film transistor, method for manufacturing substrate for thin film element, method for manufacturing thin film element, and method for manufacturing thin film transistor
US8139310B1 (en) 2010-01-06 2012-03-20 Western Digital Technologies, Inc. Fly height sensor control circuit
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
FR3038425B1 (fr) * 2015-06-30 2017-08-25 Oberthur Technologies Document electronique tel qu'une carte a puce a metallisation reduite
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
DE112017007098T5 (de) * 2017-02-21 2019-11-21 Mitsubishi Electric Corporation Halbleitervorrichtung
CN114267644A (zh) * 2020-09-16 2022-04-01 群创光电股份有限公司 电子装置的制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602161B2 (ja) 1993-02-05 1997-04-23 住友特殊金属株式会社 高放熱性集積回路パッケージ
JP3513983B2 (ja) 1994-07-25 2004-03-31 凸版印刷株式会社 チップキャリアの製造方法
JPH08222668A (ja) 1994-12-13 1996-08-30 Sumitomo Metal Ind Ltd Ｉｃパッケージ
US6207474B1 (en) * 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US6235624B1 (en) 1998-06-01 2001-05-22 Kabushiki Kaisha Toshiba Paste connection plug, burying method, and semiconductor device manufacturing method
US6924781B1 (en) * 1998-09-11 2005-08-02 Visible Tech-Knowledgy, Inc. Smart electronic label employing electronic ink
JP2002087844A (ja) 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
SG143972A1 (en) 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2003289073A (ja) 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3696208B2 (ja) 2003-01-22 2005-09-14 株式会社東芝 半導体装置
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US6841431B2 (en) * 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
JP4741177B2 (ja) 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7254033B2 (en) * 2004-08-19 2007-08-07 Behdad Jafari Method and apparatus for heat dissipation
JP2006073744A (ja) 2004-09-01 2006-03-16 Toyota Motor Corp ヒートシンク
US7396732B2 (en) 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779507A (zh) * 2009-03-26 2014-05-07 株式会社半导体能源研究所 发光装置及其制造方法
CN102064153A (zh) * 2009-10-26 2011-05-18 三星电子株式会社 半导体器件及制造该半导体器件的方法
CN102064153B (zh) * 2009-10-26 2015-07-01 三星电子株式会社 半导体器件及制造该半导体器件的方法
CN102569227A (zh) * 2010-12-24 2012-07-11 中国科学院微电子研究所 集成电路散热系统及制作方法
CN102569227B (zh) * 2010-12-24 2015-05-20 华进半导体封装先导技术研发中心有限公司 集成电路散热系统及制作方法
CN104659073A (zh) * 2015-03-16 2015-05-27 京东方科技集团股份有限公司 封装结构及封装方法、显示装置
WO2016145980A1 (zh) * 2015-03-16 2016-09-22 京东方科技集团股份有限公司 封装结构及封装方法、显示装置
US9882162B2 (en) 2015-03-16 2018-01-30 Boe Technology Group Co., Ltd. Encapsulation structure, encapsulating method and display device
CN104659073B (zh) * 2015-03-16 2018-10-19 京东方科技集团股份有限公司 封装结构及封装方法、显示装置

Also Published As

Publication number Publication date
TWI395305B (zh) 2013-05-01
CN1925155B (zh) 2011-04-20
US20070052088A1 (en) 2007-03-08
TW200729436A (en) 2007-08-01
US7723842B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
CN1925155A (zh) 集成电路装置
CN1185716C (zh) 布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法
CN1516253A (zh) 半导体器件以及其制作方法
CN1288710C (zh) 半导体器件及其制造方法
CN101064320A (zh) 半导体器件及其制造方法
CN1870233A (zh) 半导体器件及其制造方法
CN1523668A (zh) 半导体器件
CN101064287A (zh) 半导体集成电路及其制造方法、使用该电路的半导体装置
CN101064347A (zh) 半导体器件及其制造方法
CN1716575A (zh) 半导体器件的制造方法
CN1700443A (zh) 衬底上布线、半导体器件、及其制作方法
CN1967803A (zh) 显示器件及其制造方法
CN1708852A (zh) 半导体装置及半导体装置的制作方法
CN1905164A (zh) 半导体装置及其制造方法
CN1873998A (zh) 半导体器件及其制造方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN101047192A (zh) 非易失性半导体存储器件
CN1770474A (zh) 半导体器件及其制造方法
CN1734736A (zh) 电视机和电子设备以及半导体器件的制造方法
CN101047190A (zh) 非易失性半导体存储器件及其制造方法
CN1832179A (zh) 半导体器件及其制造方法
CN1905165A (zh) 半导体器件的制造方法
CN1828931A (zh) 半导体装置、电子装置及半导体装置的制造方法
CN1873933A (zh) 半导体器件及其制造方法
CN1873915A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20180904

CF01 Termination of patent right due to non-payment of annual fee