TWI395305B - 積體電路裝置 - Google Patents

積體電路裝置 Download PDF

Info

Publication number
TWI395305B
TWI395305B TW095131620A TW95131620A TWI395305B TW I395305 B TWI395305 B TW I395305B TW 095131620 A TW095131620 A TW 095131620A TW 95131620 A TW95131620 A TW 95131620A TW I395305 B TWI395305 B TW I395305B
Authority
TW
Taiwan
Prior art keywords
substrate
integrated circuit
recessed portions
film
circuit device
Prior art date
Application number
TW095131620A
Other languages
English (en)
Other versions
TW200729436A (en
Inventor
Takuya Tsurume
Naoto Kusumoto
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200729436A publication Critical patent/TW200729436A/zh
Application granted granted Critical
Publication of TWI395305B publication Critical patent/TWI395305B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Structure Of Printed Boards (AREA)

Description

積體電路裝置
本發明係相關於積體電路裝置。
近年，以非接觸方式發射和接收資料的積體電路裝置(也稱為RFID(射頻識別)標簽、ID標簽、IC標簽、IC晶片、RF(射頻)標簽、無線標簽、電子標簽或無線晶片)的發展得到積極地前進。為了各種應用以及非接觸式資料發射和接收的目的，已經發展了這種積體電路裝置。在這種積體電路裝置中，需要減小薄膜厚度、小型化等。
例如，藉由對基板進行研磨或抛光、利用化學反應蝕刻基板等減小基板的厚度(例如，見專利文件1)。而且，為了整合半導體元件，以這種方式製造的積體電路裝置以多層結構提供(提供成堆疊的)。
[專利文件1]日本專利公開第No.2002－87844號。
在積體電路裝置中，從包括在積體電路裝置中的積體電路產生的熱量的積累導致各種問題。如果積體電路裝置以多層結構提供，則這些問題變得更為嚴重。本發明的一個目的是解決從積體電路產生的熱量的積累導致的問題。
本發明的積體電路裝置包括在其一個表面上形成積體電路的基板。在基板的另一表面(其上不形成積體電路的表面)上形成凹陷部分，該另一表面比該一個表面的表面積大。在該另一表面形成的凹陷部分填充以吸熱材料。
凹陷部分不是必須填充以吸熱材料，可以至少在凹陷部分的表面上形成包含吸熱材料的薄膜。因為包含吸熱材料的薄膜可至少在凹陷部分的表面上形成，因此它還可以在非凹陷部分的部分形成，例如，在基板的該另一表面的整個表面上形成。
本說明書中，吸熱材料表示熱導率比用於基板的材料的熱導率高的材料，該基板上形成積體電路。
根據這種結構，從包括在積體電路裝置中的積體電路產生的熱量可以有效地消散。
此外，上述積體電路裝置可以以多層結構提供(多個上述積體電路可以堆疊)。
當積體電路裝置以多層結構提供時，相鄰的積體電路裝置可以彼此電連接，也可以彼此不電連接。
本發明的積體電路裝置中，在不形成積體電路的基板的一個表面上形成凹陷部分。因此，該表面比基板的另一表面的表面積大。而且，凹陷部分填充以吸熱材料，或者，至少在凹陷部分的表面上形成包含吸熱材料的薄膜。這樣，因為其上不形成積體電路的表面具有更大的表面積，且由於吸熱材料而具有更高的散熱屬性，所以從積體電路產生的熱量可以有效地消散。
特別地，當積體電路裝置以多層結構提供時，積體電路產生的熱量的積累導致的問題變得更為嚴重。這種情況中，上述結構也允許積體電路產生的熱量有效地消散。因此，當積體電路以多層結構提供時，上述結構尤其具有顯著的效果。
下面說明本發明的實施例模式。
[實施例模式1]
參考圖1A到3C說明本實施例模式的製造方法的實例。
首先，如圖1A所示，準備基板101A。基板101A可以是玻璃基板、石英基板、金屬基板(諸如陶瓷基板和不銹鋼基板)等。也可以使用諸如Si基板這樣的半導體基板。或者，可以使用諸如樹脂基板(塑膠基板)這樣的撓性基板，樹脂基板以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯酸樹脂等為代表。可以藉由抛光提前使基板的表面平滑。
然後，如圖1B所示，在基板101A的表面上形成包括積體電路的層102。
如圖1C所示，作為凹陷部分的凹槽103A在基板101A的一個表面上形成，該表面上不形成包括積體電路的層102(此後，稱為基板101A的另一表面)。可以藉由蝕刻或雷射處理形成凹槽103A。或者，可以藉由機械研磨形成凹槽103A。而且，僅一個表面具有提前形成的凹陷和凸起部分的塑膠基板也可以用作基板101A。
儘管圖1C中的凹槽103A的橫截面具有矩形形狀，它不具體局限於這種形狀。凹槽103A的橫截面可以具有U型形狀或楔形形狀，或凹槽103A的側面可以具有錐形形狀。
然後，如圖1D所示，使用研磨或抛光裝置104對基板101A的另一表面進行處理以減小基板101A的厚度(減薄處理)。例如，藉由研磨裝置研磨基板101A，使其厚度不大於100 μ m，並且然後藉由抛光裝置對其進行抛光，使之厚度不大於20 μ m。當基板101A的研磨後的表面以這種方式被進一步抛光時，可以使基板101A的另一表面平滑。這裏說明的是藉由研磨然後抛光執行減薄處理的實例；然而，本發明不局限於此，可以僅使用研磨裝置執行研磨處理，或僅使用抛光裝置執行抛光處理。
此外，儘管藉由研磨裝置或抛光裝置執行基板101A的減薄處理，本發明不局限於此，可以使用化學處理藉由蝕刻執行基板101A的減薄處理。如果玻璃基板用作基板101A，可以使用包含氫氟酸的藥液執行化學蝕刻。
此外，可以藉由結合研磨處理、抛光處理和蝕刻處理執行基板101A的減薄處理。例如，基板101A的減薄處理可以在研磨處理和抛光處理之一或二者之後執行化學蝕刻來實現，或可以藉由在蝕刻處理之後執行研磨處理和抛光處理之一或二者實現。
研磨處理是使用研磨石的顆粒等作為研磨裝置，對待處理的物件的表面(這裏為基板101A的另一表面)進行研磨和平滑化的一種處理。抛光處理是使用研磨劑(例如砂布和砂紙以及磨料粒)，藉由塑性平滑動作或摩擦抛光動作，平滑待處理的物件的表面的一種處理。化學處理是使用試劑對待處理的物件應用化學蝕刻的一種處理。注意作為抛光處理，還可以使用CMP(化學機械抛光)。
圖1E顯示完成了基板101A的減薄處理的狀態。經過減薄處理，基板的厚度減小為基板101B，在基板的另一表面上形成的凹槽103A的深度減小為凹槽103B。
儘管在圖1E中，在基板的減薄處理之後，凹槽103B的橫截面具有矩形形狀，它不具體局限於這種形狀。與基板的減薄處理之前的凹槽103A的橫截面類似，凹槽103B的橫截面可以具有U型形狀或楔形形狀，或凹槽103B的側面可以具有錐形形狀。
減薄處理之後，基板101B的厚度不大於100 μ m，較佳地，不大於50 μ m，更佳地，不大於30 μ m。當基板101B的厚度不大於100 μ m時，基板101B具有撓性；因此，最終可以獲得撓性積體電路裝置。此外，因為基板101B用作保護薄膜以維持積體電路裝置的耐久性並防止雜質元素、濕氣等進入積體電路的元件，基板101B的厚度不小於1 μ m，較佳地，不小於2 μ m，更佳地，不小於4 μ m。
圖2B顯示以上述方式製造的積體電路裝置的透視圖。圖2A是沿著圖2B的線A－B的剖面圖。圖2B是凹槽103B面朝上時從基板101B上方看過去的透視圖。
圖2A和2B中，在不形成包括積體電路的層102的基板101B的表面(此後稱為基板101B的另一表面)上形成作為凹陷部分的凹槽103B。圖2A和2B顯示在縱向方向形成的凹槽和在橫向方向形成的凹槽(與在縱向方向形成的凹槽垂直)。注意圖2A和2B中示出的凹槽103B的形狀僅是示例，本發明不局限於這種形狀。凹槽103B可以具有任何形狀，只要它在不形成積體電路的表面上形成即可。因此，例如，可以僅在縱向方向或僅在橫向方向平行地形成凹槽。
本實施例模式中，說明了在基板101B的另一表面上形成作為凹陷部分的凹槽的情況。然而，在基板101B的另一表面上形成的不局限於凹槽，只要可以增加基板101B的另一表面的表面積即可。此外，基板101B的另一表面上形成的凹陷部分(凹槽)的數目可以是一個或多個。
如前所述，當在基板101B的另一表面上形成凹陷部分時，可以增大基板101B的另一表面的表面積。
儘管在上述說明中，在基板101A的另一表面上形成凹槽103A之後，對基板101A的另一表面執行減薄處理，如果不需要減小基板101A的厚度，則不必執行基板101A的減薄處理。然而，減薄處理之後基板101B的厚度可藉由基板101A的減薄處理減小；因此，和不執行基板101A的減薄處理的情況相比，可以減小積體電路裝置的尺寸。
然後，向基板101B上形成的凹槽103B填充以吸熱材料110，或藉由CVD、濺射、旋塗、噴墨印刷等至少在凹槽103B的表面上形成包含吸熱材料的薄膜。作為吸熱材料，可以使用比基板101B的材料熱導率高的材料。
例如，玻璃或石英的熱導率在20℃時大約為1 W/(m．K)。因此，如果玻璃基板或石英基板用作基板101B，可以使用熱導率高於玻璃或石英的材料，例如，可以使用熱導率不小於2 W/(m．K)，較佳地不小於10 W/(m．K)，更佳地不小於100 W/(m．K)的材料。注意在本說明書中，熱導率表示20℃時的熱導率。能夠相對於玻璃基板或石英基板使用的吸熱材料的特定實例有，Si、金屬(例如，鎂、鋁、硬鋁、鐵、鎳、鋅、錫、銅等)、合金、氮化鋁、石墨、氮化矽等。還可以使用藉由將高濃度的這些材料和聚合物混合獲得的材料等。
而且，Si的熱導率大約為148 W/(m．K)。因此，如果Si基板用作基板101B，可以使用熱導率比Si高的材料，例如，其熱導率不小於150 W/(m．K)，較佳地其熱導率不小於200 W/(m．K)。能夠相對於Si使用的吸熱材料的特定實例有，氮化鋁、鋁、硬鋁、銅等。還可以使用藉由將高濃度的這些材料和聚合物相混合獲得的材料等。
圖3A和3B顯示這種結構的實例。圖3A和3B都顯示凹槽103B填充了吸熱材料110的情況。注意圖3B顯示積體電路裝置的透視圖，圖3A是沿圖3B的線A－B的剖面圖。
在圖29A和29B示出的實例中，在其上形成凹槽103B的基板101B的整個表面上形成包含吸熱材料的薄膜120，以此作為至少在凹槽103B的表面上形成包含吸熱材料的薄膜的情況的實例。注意圖29B是積體電路裝置的透視圖，圖29A是沿著圖29B的線A－B的剖面圖。
根據這種結構，基板101B的另一表面可以具有更大的表面積，且由於吸熱材料而具有更高的散熱屬性；因此，從積體電路產生的熱量容易消散。
圖3A和3B中，使用其一個表面上形成積體電路的一個基板。本發明可以更有效地應用於具有這種結構的積體電路裝置：其中多個基板相堆疊，每個基板都具有其上形成積體電路的表面。當堆疊每一個都具有積體電路的多個基板時，可以減小佔用面積，且由此可以小型化積體電路裝置。然而，由於積體電路堆疊，從積體電路產生的熱量不易消散。如果在每個基板的不形成積體電路的表面上形成凹陷部分，且凹陷部分填充以吸熱材料或至少在凹陷部分的表面上形成包含吸熱材料的薄膜，則從每個堆疊的積體電路裝置的積體電路中產生的熱量可以容易消散。具有這種結構的積體電路在圖3C中示出。
圖3C顯示三個圖3A和3B中示出的積體電路裝置堆疊的情況。儘管在圖3C中，堆疊了三個基板101B(每個都具有包括積體電路的層)，堆疊的基板的數目不限於三個，可以是兩個或更多。
吸熱材料不必由一種材料製成，可以堆疊兩種或更多種的材料或者可以在不同的地方形成兩種或更多種材料。
如果多個基板堆疊，不同基板上形成的積體電路可以彼此電連接，或彼此不電連接。
本實施例模式中，在基板101A的另一表面的減薄處理之前，在基板101A的另一表面上形成凹槽。然而，可以在基板101A的另一表面的減薄處理之後在基板101A的另一表面上形成凹槽。
[實施例模式2]
本實施例模式中，參考附圖，比實施例模式1更為具體地說明本發明的半導體裝置的製造方法的實例。本實施例模式中說明了一種情況，其中包括薄膜電晶體的積體電路作為積體電路形成。
首先，如圖4A所示，準備第一基板201A。第一基板201A可以是玻璃基板、石英基板、金屬基板(諸如陶瓷基板和不銹鋼基板)等。也可以使用諸如Si基板這樣的半導體基板。或者，可以使用諸如樹脂基板(塑膠基板)的撓性基板，樹脂基板以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯酸樹脂等為代表。可以藉由抛光提前使基板的表面平滑。
然後，如圖4B所示，在第一基板201A的一個表面上形成用作底膜的絕緣膜203，在該絕緣膜203上形成半導體膜204。
可以藉由CVD、濺射等形成絕緣膜203，使其具有包含氧或氮的絕緣膜的單層結構或疊層結構，包含氧或氮的絕緣膜例如是氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜(SiOx Ny )(x>y>0)和氮氧化矽(SiNx Oy )(x>y>0)薄膜。例如，如果絕緣膜203具有兩層結構，氮氧化矽可以形成為第一絕緣膜，氧氮化矽薄膜可以形成為第二絕緣膜。同時，如果絕緣膜203具有三層結構，氧氮化矽薄膜可以形成為第一絕緣膜，氮氧化矽薄膜可以形成為第二絕緣膜，且氧氮化矽薄膜可以形成為第三絕緣膜。當這樣形成用作底膜的絕緣膜203時，可以防止諸如Na這樣的鹼金屬或鹼土金屬從第一基板201A擴散到半導體膜204中，而對半導體元件的特性產生負面影響。
半導體膜204可以由非晶半導體或半非晶半導體(SAS)製成。還可以使用多晶半導體膜。SAS是一種具有介於非晶結構和晶體結構(包括單晶結構和多晶結構)之間的中間結構的半導體。這種半導體具有自由能穩定的第三狀態，且它包括具有短程有序和晶格畸變的晶體區域。在SAS薄膜的至少一部分中可以觀察到0.5~20 nm寬的晶體區域，且如果主要包含矽，拉曼(Raman)譜移向比520 cm－ 1 低的波數。SAS具有認為是源於矽晶格的(111)和(220)處的衍射峰的X－射線衍射圖形。而且，SAS混合有至少1原子(atomic)%的氫或鹵素。可以藉由矽化合物氣體的輝光放電分解(電漿CVD)獲得SAS。作為矽化合物氣體，不僅可以使用SiH4 ，還可使用Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等。此外，GeF4 可以混入該氣體。矽化合物氣體還可以被H2 或H2 與一種或多種選自He、Ar、Kr和Ne的惰性氣體元素稀釋。如果矽化合物氣體被稀釋，稀釋比率設置在2~1000，壓強設置在0.1~133 Pa，且電源頻率設置在1~120 MHz，較佳地設置在13~60 MHz。基板可以在不高於300℃的溫度下加熱。薄膜中的雜質元素中，希望諸如氧、氮和碳這樣的大氣雜質元素的濃度不大於1×102 0 cm－ 1 。尤其是，氧的濃度較佳地不大於5×101 9 cm－ 3 ，更佳地不大於1×101 9 cm－ 3 。本實施例模式中，藉由濺射、CVD等使用主要包含矽(Si)的材料(例如Six Ge1 － x 等)形成非晶半導體膜，藉由諸如雷射結晶、使用RTA或退火爐的熱結晶以及使用促進結晶的金屬元素的熱結晶之類的結晶方法使該非晶半導體膜晶化。或者，可以使用藉由施加DC偏壓產生的熱電漿使該半導體膜晶化。
然後，如圖4C所示，選擇性地蝕刻半導體膜204以形成島狀半導體膜206a到206c，形成覆蓋島狀半導體膜206a到206c的閘極絕緣膜207。
可以藉由CVD、濺射等形成閘極絕緣膜207，使其具有包含氧或氮的絕緣膜的單層結構或疊層結構，包含氧或氮的絕緣膜例如是氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜。還可以藉由高密度電漿處理氧化或氮化島狀半導體膜206a到206c的表面形成該閘極絕緣膜。在氧氣氣氛(例如，包括氧氣(O2 )和稀有氣體(包含He、Ne、Ar、Kr和Xe至少其中之一)的氣氛，或包括氧氣、氫氣(H2 )和稀有氣體的氣氛)；或在氮氣氛圍(例如，包括氮氣(N2 )和稀有氣體(包含He、Ne、Ar、Kr和Xe至少其中之一)的氣氛、包括氮氣、氫氣和稀有氣體的氣氛，或包括NH3 和稀有氣體的氣氛)中執行高密度電漿處理。當由藉由高密度電漿處理氧化或氮化島狀半導體膜206a到206c獲得的氧化層或氮化層形成閘極絕緣膜時，和藉由CVD、濺射方法等形成的薄膜相比，閘極絕緣膜在薄膜厚度的平整性方面等具有優勢，且具有高的密度。
然後，如圖4D所示，選擇性地在閘極絕緣膜207上形成閘極電極208a到208c，由此，形成薄膜電晶體205a到205c。
薄膜電晶體205a到205c中，每個半導體膜206a到206c的一部分用作通道區域，且形成分別與閘極電極208a到208c的側面接觸的側壁209a到209c(此後也稱為絕緣膜209a到209c)。
N通道薄膜電晶體205a和205c中每一個分別在絕緣膜209a和209c下的半導體206a和206c中具有LDD區域。具體而言，LDD區在源區或汲區與通道區之間形成。在P通道薄膜電晶體205b中不提供LDD區。在絕緣膜209b下的半導體膜206b中形成源區和汲區。
可以使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)的元素，或主要包含這種元素的合金材料或化合物材料，藉由CVD、濺射等形成閘極電極208a到208c，使其具有單層結構或疊層結構。閘極電極208a到208c還可以由半導體材料形成，該半導體材料以摻雜了雜質元素(例如磷)的多晶矽為代表。例如，可以採用氮化鉭和鎢的疊層結構。
可以藉由CVD、濺射等形成絕緣膜209a到209c，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如，氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；或包含碳的薄膜，例如DLC(類金剛石碳)。
然後，形成絕緣膜210和絕緣膜211以覆蓋薄膜電晶體205a到205c。
可以藉由CVD、濺射等形成絕緣膜210，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如，氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；或包含碳的薄膜，例如DLC(類金剛石碳)。
可以藉由CVD、濺射等形成絕緣膜211，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；諸如DLC(類金剛石碳)這樣的包含碳的薄膜；或由有機材料製成的薄膜，所述有機材料有例如環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯和丙烯酸樹脂、諸如矽氧烷樹脂、惡唑樹脂這樣的矽氧烷材料。矽氧烷材料是包括Si－O－Si鍵的材料。矽氧烷包括矽(Si)和氧(O)鍵形成的骨架，其中包括至少包含氫的有機基團(例如烷基或芳烴)作為取代基。或者，氟基可以用作取代基。而且，可選擇地，氟基和至少包含氫的有機基團可以用作取代基。惡唑樹脂是例如光敏聚苯並惡唑等。光敏聚苯並惡唑具有低的介電常數(在1 MHz和常溫下介電常數為2.9)、高的熱阻(在5℃/分鐘的升溫下，熱分解溫度為550℃，這藉由TGA(熱重力分析(Thermal Gravity Analysis)測量)以及低的吸濕率(常溫時24小時0.3%)。和聚醯亞胺等(約3.2~3.4)相比，惡唑樹脂具有較低的相對介電常數(約2.9)；因此，可以抑制寄生電容的產生並獲得高速操作。注意在圖4A到4E中，不是必須提供絕緣膜210，可以形成直接覆蓋薄膜電晶體205a到205c的絕緣膜211。
然後，如圖4E所示，選擇性地去除絕緣膜211、絕緣膜210等，由此形成開口212a到212f，從而暴露薄膜電晶體205a到205c中的半導體膜206a到206c的源區或汲區的一部分。
接著，如圖5A所示，形成與半導體膜206a到206c的源區或汲區電連接的電極214。然後，形成覆蓋電極214的用作保護薄膜的絕緣膜215。
可使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)和碳(C)的元素，或包含這些元素的合金，藉由CVD、濺射、絲網印刷、微滴釋放、分配器方法(dispenser method)等形成電極214，使其具有單層結構或疊層結構。例如，作為包含這些元素中的某些的合金製成的導電膜，可以使用包含C和Ti的Al合金、包含Ni的Al合金、包含C和Ni的Al合金、包含C和Mn的Al合金等。如果採用疊層結構，例如，可以依次堆疊Ti、Al和Ti。
可以藉由CVD、濺射等形成絕緣膜215，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜(SiOx Ny )(x>y>0)和氮氧化矽(SiNx Oy )(x>y>0)薄膜；諸如DLC(類金剛石碳)這樣的包含碳的薄膜；或由有機材料製成的薄膜，所述有機材料有例如環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯和丙烯酸樹脂、或諸如矽氧烷樹脂的矽氧烷材料。
然後，如圖5B所示，在絕緣膜215上形成電極216，使之與電極214電連接，該電極214與薄膜電晶體205a的源區或汲區電連接。可以使用與電極214相同的方法和材料形成電極216。
接著，如圖5C所示，將UV分離膜217黏附到絕緣膜215和電極216。UV分離膜217具有這樣的結構，其中在樹脂材料製成的底膜219上提供黏合層218。黏合層218由樹脂材料形成，其黏合性藉由UV(紫外)照射減弱。作為用於底膜的材料，例如，可以使用聚酯、PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)等。
儘管此處使用UV分離膜，可以使用UV分離黏合劑(一種黏合劑，其黏附力藉由UV(紫外)照射減弱)黏附第二基板代替UV分離膜。或者，可以使用熱分離膜代替UV分離膜，或可以使用熱分離黏合劑(一種黏合劑，其黏附力性藉由加熱減弱)黏附第二基板。熱分離膜具有這種結構，其中在底膜上形成黏合層，該黏合層由樹脂材料形成，其黏附力藉由加熱減弱。如果使用熱分離膜或用熱分離黏合劑黏附第二基板，在後續步驟執行熱處理而不是UV照射。
然後，如圖6A所示，在不形成積體電路(薄膜電晶體205a到205c)的第一基板201A的表面(此後稱為基板201A的另一表面)上形成作為凹陷部分的凹槽220A。可以藉由蝕刻或雷射處理形成凹槽220A。還可以藉由機械研磨形成凹槽220A。而且，僅一個表面提前形成凹陷和凸起部分的塑膠基板可以用作第一基板201A。
儘管圖6A中，凹槽220A的橫截面具有矩形形狀，本發明不局限於這種形狀。凹槽220A的橫截面可以具有U型形狀或楔形形狀，或凹槽220A的側面可以具有錐形形狀。
然後，如圖6B所示，為了減小第一基板201A的厚度，使用研磨或抛光裝置221對第一基板201A的另一表面進行處理(減薄處理)。例如，藉由研磨裝置研磨第一基板201A，使其厚度不大於100 μ m，然後，藉由抛光裝置對其進行抛光，使其厚度不大於20 μ m。當第一基板201A的研磨表面以這種方式被進一步抛光時，第一基板201A的另一表面可以被平滑。這裏說明的是利用研磨裝置研磨然後利用抛光裝置抛光執行減薄處理的實例；然而，本發明不局限於此，可以僅使用研磨裝置執行研磨處理，或僅使用抛光裝置執行抛光處理。
此外，儘管藉由研磨裝置和抛光裝置執行第一基板201A的減薄處理，本發明不局限於此，可以使用化學處理藉由蝕刻執行第一基板201A的減薄處理。如果玻璃基板用作第一基板201A，可以使用包含氫氟酸的藥液執行化學蝕刻。
而且，可以藉由結合研磨處理、抛光處理和蝕刻處理執行第一基板201A的減薄處理。例如，第一基板201A的減薄處理可以藉由在研磨處理和抛光處理之一或二者之後執行化學蝕刻來實現，或可以藉由在蝕刻處理之後執行研磨處理和抛光處理之一或二者來實現。
圖6C顯示完成了第一基板201A的減薄處理的狀態。經過減薄處理，第一基板的厚度減小為基板201B，在第一基板的另一表面上形成的凹槽220A的深度減小為凹槽220B。
儘管在圖6C中，在基板的減薄處理之後，凹槽220B的橫截面具有矩形形狀，它並不特別局限於這種形狀。與基板的減薄處理之前的凹槽220A的橫截面類似，凹槽220B的橫截面可以具有U型形狀或楔形形狀，或凹槽220B的側面可以具有錐形形狀。
減薄處理之後第一基板201B的厚度不大於100 μ m，較佳地，不大於50 μ m，更佳地，不大於30 μ m。當第一基板201B的厚度不大於100 μ m時，第一基板201B具有撓性；因此，最終可以獲得撓性積體電路裝置。此外，因為第一基板201B用作保護薄膜以維持積體電路裝置的耐久性並防止雜質元素、濕氣等進入積體電路的元件中，所以第一基板201B的厚度不小於1 μ m，較佳地，不小於2 μ m，更佳地，不小於4 μ m。
在第一基板201B的另一表面上形成的不局限於凹槽，只要可以增加第一基板201B的另一表面的表面積即可。
儘管沒有示出，類似於實施例模式1，凹槽220B填充以吸熱材料或至少在凹槽220B的表面上形成包含吸熱材料的薄膜。
這樣，當作為凹陷部分的凹槽220B在第一基板201B的另一表面上形成，且凹槽220B填充以吸熱材料或至少在凹槽220B的表面上形成包含吸熱材料的薄膜時，第一基板201B的另一表面可以具有更大的表面積，且由於吸熱材料可以具有更高的散熱屬性；因此，從積體電路產生的熱量容易消散。
然後，如圖7A所示，使用UV(紫外光)照射UV(紫外)分離膜217，以便分離黏附於絕緣膜215和電極216的UV(紫外)分離膜217。藉由該UV(紫外)照射，UV分離膜217中的黏合層218的黏附力減弱，由此可以分離UV分離膜217。
如果使用熱分離膜而不是UV分離膜或使用熱分離黏合劑將第二基板黏附到絕緣膜215和電極216，執行熱處理而不是UV(紫外)照射。藉由熱處理，熱分離膜中的黏合層的黏附力或熱分離黏合劑的黏附力減弱，由此可以分離熱分離膜或第二基板。
藉由上述步驟，可以獲得圖7B所示的積體電路裝置。
儘管圖4A到7B顯示在第一基板上形成具有薄膜電晶體的積體電路的實例，本發明不局限於此。作為積體電路的元件，可以提供使用諸如Si基板的半導體基板作為通道的場效應電晶體(FET)，或可以提供使用有機材料作為通道的有機薄膜電晶體(TFT)。
包括在本發明的半導體裝置中的薄膜電晶體的結構不局限於上面說明那種。例如，在圖4D中，分別在N通道薄膜電晶體205a和205c的閘極電極208a和208c的側面處形成的絕緣膜209a和209c下的半導體膜206a和206c中提供LDD區，而在P通道薄膜電晶體205b中不提供LDD區。然而，可以採用這種結構，其中，在N通道薄膜電晶體和P通道薄膜電晶體中都提供LDD區，或採用這種結構，其中在N通道薄膜電晶體和P通道薄膜電晶體中都不提供LDD區(圖21A)。此外，薄膜電晶體的結構不局限於上述那種，可以採用包括一個通道形成區的單閘極結構，以及多閘極結構，例如包括兩個通道形成區的雙閘極結構和包括三個通道形成區的三閘極結構。而且可以採用底閘極結構或雙重閘極結構(其中在通道形成區上和下形成兩個閘極電極，閘極絕緣膜夾在其間)。如果每個閘極電極具有第一導電膜227a到227c和第一導電膜227a到227c上形成的第二導電膜228a到228c的疊層結構，可以提供LDD區，使其與第一導電膜227a到227c交疊而不與第二導電膜228a到228c交疊(圖21B)。而且，如果每個閘極電極都具有第一導電膜227a到227c和第一導電膜227a到227c上形成的第二導電膜228a到228c的疊層結構，可以在第一導電膜227a到227c上提供與第二導電膜228a到228c接觸的側壁(圖21C)。上述結構中，用作半導體膜的源區或汲區的雜質區可以由Ni、Co、W、Mo等的矽化物製成。
儘管在上面的說明中，在基板201A的另一表面上形成凹槽220A之後，對基板201A的另一表面執行減薄處理，如果不需要減小基板201A的厚度，則不必執行基板201A的減薄處理。然而，藉由基板201A的減薄處理，在減薄處理之後基板201B的厚度可減小；因此，和不執行基板201A的減薄處理的情況相比，可以減小積體電路裝置的尺寸。
吸熱材料可以不必由一種材料製成，可以堆疊兩種或更多種材料或可以在不同地方形成兩種或更多種材料。
本實施例模式示出的結構可以與其他實施例模式和實施例相結合地實現。
[實施例模式3]
本實施例模式中，參考附圖，比實施例模式1更為具體地說明本發明的半導體裝置的製造方法的實例，該實例不同於實施例模式2的實例。本實施例模式中說明了一種情況，其中包括薄膜電晶體的積體電路作為積體電路形成。
首先，如圖8A所示，藉由蝕刻、雷射照射等在第一基板301A的表面上形成凹陷部分302。代替在第一基板301A的表面上形成凹陷部分，可以形成從第一基板301A的一個表面貫穿到達其另一個表面的開口。凹陷部分302(或開口，如果存在)可以具有任何形狀，例如，線形、圓形、矩形等。凹陷部分302的深度較佳地為1~100 μ m，更佳地為2~50 μ m，且凹陷部分302的寬度較佳地為10 μ m~10 mm，更佳地為100 μ m~1 mm。如果形成開口而不是凹陷部分，開口的寬度較佳地為10 μ m~10 mm，更佳地為100 μ m~1 mm。注意基板上形成的凹陷部分或開口在深度方向可以具有錐形形狀。
接著，如圖8B所示，在第一基板301A上形成用作底膜的絕緣膜303，在該絕緣膜303上形成半導體膜304。注意，絕緣膜303和半導體膜304也在凹陷部分302中形成。
可以藉由CVD、濺射等形成絕緣膜303，使其具有包含氧或氮的絕緣膜的單層結構或疊層結構，包含氧或氮的絕緣膜例如是氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜。例如，如果絕緣膜303具有兩層結構，氮氧化矽薄膜可以形成為第一絕緣膜，氧氮化矽薄膜可以形成為第二絕緣膜。同時，如果絕緣膜303具有三層結構，氧氮化矽薄膜可以形成為第一絕緣膜，氮氧化矽薄膜可以形成為第二絕緣膜，以及氧氮化矽薄膜可以形成為第三絕緣膜。當這樣形成用作底膜的絕緣膜303時，可以防止諸如Na這樣的鹼金屬或鹼土金屬從第一基板301A擴散到半導體膜304中，而對半導體元件的特性產生負面影響。
半導體膜304可以由非晶半導體或半非晶半導體(SAS)製成。還可以使用多晶半導體膜。
然後，如圖8C所示，選擇性地蝕刻半導體膜304以形成島狀半導體膜306a到306c，並形成覆蓋島狀半導體膜306a到306c的閘極絕緣膜307。
可以藉由CVD、濺射等形成閘極絕緣膜307，使其具有包含氧或氮的絕緣膜的單層結構或疊層結構，包含氧或氮的絕緣膜例如是氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜。還可以藉由高密度電漿處理氧化或氮化島狀半導體膜306a到306c的表面形成該閘極絕緣膜307。在氧氣氣氛(例如，包括氧氣(O2 )和稀有氣體(包含He、Ne、Ar、Kr和Xe至少其中之一)的氣氛；或包括氧氣、氫氣(H2 )和稀有氣體的氣氛)；或在氮氣氛圍(例如，包括氮氣(N2 )和稀有氣體(包含He、Ne、Ar、Kr和Xe至少其中之一)的氣氛；包括氮氣、氫氣和稀有氣體的氣氛；或包括NH3 和稀有氣體的氣氛)中執行高密度電漿處理。當由藉由高密度電漿處理氧化或氮化島狀半導體膜306a到306c獲得的氧化層或氮化層形成閘極絕緣膜時，和藉由CVD、濺射方法等形成的薄膜相比，閘極絕緣膜在薄膜厚度的平整性方面等具有優勢，且具有高的密度。
然後，如圖8D所示，選擇性地在閘極絕緣膜307上形成閘極電極308a到308c，由此，形成薄膜電晶體305a到305c。
在薄膜電晶體305a到305c中，每個半導體膜306a到306c的一部分用作通道區，且形成分別與閘極電極308a到308c的側面接觸的側壁309a到309c(此後稱為絕緣膜309a到309c)。
N通道薄膜電晶體305a和305c中每一個在絕緣膜309a和309c下的半導體膜306a和306c中分別具有LDD區。具體而言，LDD區在源區或汲區和通道區之間形成。在P通道薄膜電晶體305b中不提供LDD區，且在絕緣膜309b下的半導體膜306b中形成源區和汲區。
可以使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等的元素，或主要包含這種元素的合金或化合物，藉由CVD、濺射等形成閘極電極308a到308c，使其具有單層結構或疊層結構。閘極電極308a到308c還可以由半導體材料形成，該半導體材料以摻雜了雜質元素(例如磷)的多晶矽為代表。例如，可以採用氮化鉭和鎢的疊層結構。
可以藉由CVD、濺射等形成絕緣膜309a到309c，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；或諸如DLC(類金剛石碳)這樣的包含碳的薄膜。
然後，形成絕緣膜310和絕緣膜311以覆蓋薄膜電晶體305a到305c。
可以藉由CVD、濺射等形成絕緣膜310，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；或諸如DLC(類金剛石碳)這樣的包含碳的薄膜。
可以藉由CVD、濺射等形成絕緣膜311，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；諸如DLC(類金剛石碳)這樣的包含碳的薄膜；或由有機材料製成的薄膜，該有機材料例如為環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯和丙烯酸樹脂、諸如矽氧烷樹脂這樣的矽氧烷材料。注意在圖8A到8E中，並不是必須提供絕緣膜310，可以形成直接覆蓋閘極電極308a到308c的絕緣膜311。
然後，如圖8E所示，選擇性地去除絕緣膜311、絕緣膜310等，由此形成開口312a到312f，從而暴露用作薄膜電晶體305a到305c源區和汲區的半導體膜306a到306c的一部分。
接著，如圖9A所示，在凹陷部分302上形成的絕緣膜311等被選擇性地去除，由此形成開口313。開口313僅需形成為使得在後續步驟中在開口313中形成的導電膜314在第一基板301A的減薄處理中暴露。因此，可以藉由選擇性地去除絕緣膜311的一部分、選擇性地去除絕緣膜311和絕緣膜310，或選擇性地去除絕緣膜311、絕緣膜310和絕緣膜303，形成開口313。此外，儘管這裏顯示在形成開口312a到312f之後形成開口313的實例，開口313可以和開口312a到312f同時形成，或在形成開口312a到312f之前形成。或者，可以在形成了開口312a到312f並且在開口312a到312f中選擇性地形成導電膜之後，形成開口313。開口312a到312f和開口313可以藉由使用光微影步驟的蝕刻或藉由電射照射形成。
然後，如圖9B所示，在開口312a到312f和開口313中選擇性地形成導電膜314，由此形成與薄膜電晶體305a到305c每一個的源區或汲區電連接的電極。與薄膜電晶體305c的源區和汲區之一電連接的電極在開口303中延伸。然後，形成覆蓋電極314的用作保護薄膜的絕緣膜315。
可使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)和碳(C)的元素，或包含這些元素中的一些的合金，藉由電漿CVD、濺射、絲網印刷、微滴釋放、分配器方法等形成導電膜314，使其具有單層結構或疊層結構。例如，作為由包含這些元素中的一些的合金製成的導電膜，可以使用包含C和Ti的Al合金、包含Ni的Al合金、包含C和Ni的Al合金、包含C和Mn的Al合金等。如果採用疊層結構，例如，可以依次堆疊Ti、Al和Ti。
此外，當開口313很大或當考慮到在開口313中提供的導電膜314中發生有缺陷的連接(例如斷開連接)時，較佳地，在開口313中提供導電膜314之後，選擇性地再次為開口313提供導電材料。例如，在藉由CVD、濺射等在開口312a到312f和開口313中選擇性地形成導電膜314之後，藉由絲網印刷、微滴釋放、分配器方法等在開口313中形成的導電膜314上形成導電材料。
在本實施例模式中，如圖22A所示，使用絲網印刷方法，從乳液382中提供的開口385擠出軟膏384，並使用橡膠輥383推動，以使軟膏384在網381上移動，由此在開口313中形成導電材料386。
或者，如圖22B所示，在藉由CVD或濺射，在開口312a到312f中形成導電膜314之後，可藉由絲網印刷、微滴釋放、分配器方法等在開口313中選擇性地提供導電材料386。當這樣藉由絲網印刷、微滴釋放、分配器方法等在開口313中選擇性地提供導電材料時，可以防止開口313中導電膜的斷開連接等，並填充導電材料直到開口313的底部。
可以藉由CVD、濺射等形成絕緣膜315，使其具有以下薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；諸如DLC(類金剛石碳)這樣的包含碳的薄膜；或由有機材料製成的薄膜，所述有機材料例如有環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯和丙烯酸樹脂、或諸如矽氧烷樹脂這樣的矽氧烷材料。
接著，如圖9C所示，將UV分離膜317黏附到絕緣膜315。UV分離膜317具有這樣的結構，其中在樹脂材料製成的底膜319上提供黏合層318。黏合層318由樹脂材料形成，其黏附力藉由UV(紫外)照射減弱。作為用於底膜的材料，例如，可以使用聚酯、PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)等。
儘管此處使用UV分離膜，代替UV分離膜，可以使用UV分離黏合劑(一種黏合劑，其黏附力藉由UV(紫外)照射減弱)黏附第二基板。或者，可以使用熱分離膜代替UV分離膜，或可以使用熱分離黏合劑(一種黏合劑，其黏附附力藉由加熱減弱)黏附第二基板。熱分離膜具有這種結構，其中在底膜上形成黏合層，該黏合層由樹脂材料形成，其黏附力藉由加熱減弱。如果使用熱分離膜或用熱分離黏合劑黏附第二基板，在後續步驟執行熱處理而不是UV照射。
然後，如圖9D所示，在不形成積體電路的第一基板301A的表面(此後稱為第一基板301A的另一表面)上形成作為凹陷部分的凹槽320A。可以藉由蝕刻或雷射處理形成凹槽320A。還可以藉由機械研磨形成凹槽320A。而且，僅一個表面提前形成凹陷和凸起部分的塑膠基板可以用作第一基板301A。
儘管圖9D中，凹槽320A的橫截面具有矩形形狀，但它不局限於這種形狀。凹槽320A的橫截面可以具有U型形狀或楔形形狀，或凹槽320A的側面可以具有錐形形狀。
然後，如圖10A所示，為了減小第一基板301A的厚度，使用研磨或抛光裝置321對第一基板301A的另一表面進行處理(減薄處理)。例如，藉由研磨裝置研磨第一基板301A，使其厚度不大於100 μ m，然後，藉由抛光裝置對第一基板301A的研磨的表面進行抛光，使其厚度不大於20 μ m。當第一基板301A的研磨的表面以這種方式被進一步抛光時，第一基板301A的另一表面可以被平滑。這裏說明的是藉由研磨裝置研磨然後藉由抛光裝置抛光執行減薄處理的實例；然而，本發明不限於此，可以僅使用研磨裝置執行研磨處理，或僅使用抛光裝置執行抛光處理。
此外，儘管基板301A的減薄處理藉由研磨裝置和抛光裝置執行，但本發明不限於此，基板301A的減薄可以藉由使用化學處理的蝕刻執行。如果玻璃基板用作基板301A，可以使用包含氫氟酸的藥液執行化學蝕刻。
而且，可以藉由結合研磨處理、抛光處理和蝕刻處理執行基板301A的減薄處理。例如，基板301A的減薄處理可以藉由在研磨處理和抛光處理之一或二者之後執行化學蝕刻實現，或可以藉由在蝕刻處理之後執行研磨處理和抛光處理之一或二者實現。
執行基板301A的減薄處理，直到如圖10B所示，開口313中形成的導電膜314暴露為止。如果如圖22A所示，開口313中形成導電膜314和導電材料386，執行第一基板301A的減薄處理，直到導電膜314和導電材料386其中之一或二者都暴露為止。同時，如圖22B所示，如果在開口313中形成導電材料386，執行第一基板301A的減薄處理直到暴露導電材料386為止。因此，當在開口313中的導電膜314或導電材料386下形成絕緣膜310、絕緣膜303等時，在與第一基板301A的減薄處理的同時去除絕緣膜310和絕緣膜303。
如果使用玻璃基板作為第一基板301A，可以使用包含氫氟酸的藥液執行化學蝕刻。
圖10B顯示完成了基板301A的減薄處理的狀態。經過減薄處理，該第一基板的厚度減小為基板301B，在該第一基板的另一表面上形成的凹槽320A的深度減小為凹槽320B。
儘管在圖10B中，在基板的減薄處理之後，凹槽320B的橫截面具有矩形形狀，它不具體局限於這種形狀。與基板的減薄處理之前的凹槽320A的橫截面類似，凹槽320B的橫截面可以具有U型形狀或楔形形狀，或凹槽320B的側面可以具有錐形形狀。
減薄處理之後第一基板301B的厚度不大於100 μ m，較佳地，不大於50 μ m，更佳地，不大於30 μ m。當第一基板301B的厚度不大於100 μ m時，基板第一301B具有撓性；因此，最終可以獲得撓性積體電路裝置。此外，因為第一基板301B用作保護薄膜以維持積體電路裝置的耐久性並防止雜質元素、濕氣等進入積體電路的元件中，第一基板301B的厚度不小於1 μ m，較佳地，不小於2 μ m，更佳地，不小於4 μ m。
在第一基板301B的另一表面上形成的不局限於凹槽，只要可以增加第一基板301B的另一表面的表面積即可。
儘管沒有示出，類似於實施例模式1，凹槽320B填充以吸熱材料或至少在凹槽320B的表面上形成包含吸熱材料的薄膜。
這樣，當作為凹陷部分的凹槽320B在第一基板301B的另一表面形成，且凹槽320B填充以吸熱材料或至少在凹槽320B的表面上形成包含吸熱材料的薄膜時，第一基板301B的另一表面可以具有更大的表面積，且由於吸熱材料可以具有更高的散熱屬性；因此，從積體電路產生的熱量容易消散。
然後，如圖10C所示，使用UV(紫外)照射UV(紫外)分離膜317，以分離黏附於絕緣膜315的UV(紫外)分離膜317。藉由該UV(紫外)照射，UV分離膜317中的黏合層318的黏附力減弱，由此可以分離UV分離膜317。
如果使用熱分離膜來代替UV分離膜或使用熱分離黏合劑將第二基板黏附到絕緣膜315，執行熱處理而不是UV(紫外)照射。藉由熱處理，熱分離膜中的黏合層的黏附力或熱分離黏合劑的黏附力減弱，由此可以分離熱分離膜或第二基板。
藉由上述步驟，可以獲得圖11所示的積體電路裝置。
儘管圖8A到11顯示在基板上形成薄膜電晶體的實例，本發明不局限於此。作為積體電路的元件，可以提供使用諸如Si基板這樣的半導體基板作為通道的場效應電晶體(FET)，或可以提供使用有機材料作為通道的有機薄膜電晶體(TFT)。
此外，包括在本發明的半導體裝置中的薄膜電晶體的結構不局限於上面說明的那種。薄膜電晶體可以具有實施例模式2中說明的結構。
吸熱材料可以不必由一種材料製成，可以堆疊兩種或更多種材料或可以在不同地方形成兩種或更多種材料。
本實施例模式示出的結構可以與其他實施例模式和實施例相結合地實現。
[實施例模式4]
本實施例模式說明一種積體電路裝置的製造方法，該積體電路裝置具有實施例模式2和實施例模式3相結合的結構。
藉由實施例模式3中說明的方法完成了圖9B中示出的狀態。當獲得圖9B所示的狀態時，在絕緣膜315上形成與薄膜電晶體305a的源極電極或汲極電極電連接的電極416。
接著，如圖12B所示，將UV(紫外)分離膜417黏附到絕緣膜315和電極416。UV分離膜417具有這樣的結構，其中在樹脂材料製成的底膜419上提供黏合層418。黏合層418由樹脂材料形成，其黏附力藉由UV(紫外)照射減弱。作為用於底膜的材料，例如，可以使用聚酯、PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)等。
儘管此處使用UV分離膜，但是代替UV分離膜，可以使用UV分離黏合劑(一種黏合劑，其黏附力藉由UV(紫外)照射減弱)黏附第二基板。或者，可以使用熱分離膜代替UV分離膜，或可以使用熱分離黏合劑(一種黏合劑，其黏附力藉由加熱減弱)黏附第二基板。熱分離膜具有這種結構，其中在底膜上形成黏合層，該黏合層由樹脂材料形成，其黏附力藉由加熱減弱。如果使用熱分離膜或用熱分離黏合劑黏附第二基板，則在後續步驟執行熱處理而不是UV照射。
然後，如圖12C所示，在不形成積體電路的第一基板301A的表面(此後稱為第一基板301A的另一表面)上形成作為凹陷部分的凹槽420A。可以藉由蝕刻或電射處理形成凹槽420A。還可以藉由機械研磨形成凹槽420A。而且，僅一個表面提前形成凹陷和凸起部分的塑膠基板可以用作第一基板301A。
儘管圖12C中，凹槽420A的橫截面具有矩形形狀，它不局限於這種形狀。凹槽420A的橫截面可以具有U型形狀或楔形形狀，或凹槽420A的側面可以具有錐形形狀。
然後，如圖13A所示，為了減小第一基板301A的厚度，使用研磨或抛光裝置421對第一基板301A的另一表面進行處理(減薄處理)。例如，藉由研磨裝置研磨第一基板301A，使其厚度不大於100 μ m，然後，藉由抛光裝置對其進行抛光，使其厚度不大於20 μ m。當第一基板301A的研磨的表面以這種方式被進一步抛光時，第一基板301A的另一表面可以被平滑。這裏說明的是藉由研磨裝置研磨然後藉由抛光裝置抛光執行減薄處理的實例；然而，本發明不局限於此，可以僅使用研磨裝置執行研磨處理，或僅使用抛光裝置執行抛光處理。
此外，儘管藉由研磨裝置或抛光裝置執行基板第一301A的減薄處理，本發明不局限於此，可以藉由使用化學處理的蝕刻執行第一基板301A的減薄。如果玻璃基板用作第一基板301A，使用包含氫氟酸的藥液執行化學蝕刻。
而且，可以藉由結合研磨處理、抛光處理和蝕刻處理執行第一基板301A的減薄處理。例如，第一基板301A的減薄處理可以藉由在研磨處理和抛光處理之一或二者之後執行化學蝕刻實現，或可以藉由在蝕刻處理之後執行研磨處理和抛光處理之一或二者實現。
如圖13B所示，執行第一基板301A的減薄處理，直到開口313中形成的導電膜314暴露為止。如果如圖22A所示，開口313中還形成導電材料386，則執行第一基板301A的減薄處理，直到在開口313中提供的導電膜314和導電材料386其中之一或二者都暴露為止。同時，如果如圖22B所示，在開口313中形成導電材料386，執行第一基板301A的減薄處理，直到暴露導電材料386為止。因此，當在開口313中的導電膜314或導電材料386下形成絕緣膜310、絕緣膜303等時，在與第一基板301A的減薄處理的同時去除絕緣膜310和絕緣膜303。
如果使用玻璃基板作為第一基板301A，可以使用包含氫氟酸的藥液執行化學蝕刻。
圖13B顯示完成了第一基板301A的減薄處理的狀態。經過減薄處理，第一基板的厚度減小為基板401B，在第一基板的另一表面上形成的凹槽420A的深度減小為凹槽420B。
儘管在圖13B中，在基板的減薄處理之後，凹槽420B的橫截面具有矩形形狀，它不具體局限於這種形狀。與基板的減薄處理之前的凹槽420A的橫截面類似，凹槽420B的橫截面可以具有U型形狀或楔形形狀，或凹槽420B的側面可以具有錐形形狀。
減薄處理之後第一基板401B的厚度不大於100 μ m，較佳地，不大於50 μ m，更佳地，不大於30 μ m。當第一基板401B的厚度不大於100 μ m時，第一基板401B具有撓性；因此，最終可以獲得撓性積體電路裝置。此外，因為第一基板401B用作保護薄膜以維持積體電路裝置的耐久性並防止雜質元素、濕氣等進入積體電路的元件中，第一基板401B的厚度不小於1 μ m，較佳地，不小於2 μ m，更佳地，不小於4 μ m。
在第一基板401B的另一表面上形成的不局限於凹槽，只要可以增加第一基板401B的另一表面的表面積即可。
儘管沒有示出，類似於實施例模式1，凹槽420B填充以吸熱材料或至少在凹槽420B的表面上形成包含吸熱材料的薄膜。
這樣，當作為凹陷部分的凹槽420B在第一基板401B的另一表面上形成，且凹槽420B填充以吸熱材料或至少在凹槽420B的表面上形成包含吸熱材料的薄膜時，第一基板401B的另一表面可以具有更大的表面積，且由於吸熱材料可以具有更高的散熱屬性；這樣，從積體電路產生的熱量容易消散。
然後，如圖13C所示，使用UV(紫外線)照射UV分離膜417以分離黏附於絕緣膜315和電極416的UV分離膜417。藉由該UV照射，UV分離膜417中的黏合層418的黏附力減弱，由此可以分離UV分離膜417。
如果使用熱分離膜而不是UV分離膜或使用熱分離黏合劑將第二基板黏附到絕緣膜315和電極416，執行熱處理而不是UV照射。藉由熱處理，熱分離膜中的黏合層的黏附力或熱分離黏合劑的黏附力減弱，由此可以分離熱分離膜或第二基板。
藉由上述步驟，可以獲得圖14所示的積體電路裝置。
儘管圖12A到14顯示在第一基板上形成薄膜電晶體的實例，本發明不局限於此。作為積體電路的元件，可以提供使用諸如Si基板這樣的半導體基板作為通道的場效應電晶體(FET)，或可以提供使用有機材料作為通道的有機薄膜電晶體(TFT)。
此外，包括在本發明的半導體裝置中的薄膜電晶體的結構不局限於上面說明的那種。薄膜電晶體可以具有實施例模式2中說明的結構。
吸熱材料可以不必由一種材料製成，可以堆疊兩種或更多種材料或可以在不同地方形成兩種或更多種材料。
本實施例模式示出的結構可以與其他實施例模式和實施例相結合地實施。
[實施例模式5]
本實施例模式說明了一種情況，其中多個積體電路裝置疊置，且在不同基板上形成的積體電路彼此電連接。
圖15是本實施例模式的積體電路裝置的剖面圖。積體電路裝置500、501和502疊置，它們每個都包括在基板上形成的積體電路。
積體電路裝置500是藉由實施例模式2說明的方法製造的積體電路裝置。在積體電路裝置500中，在第一基板503的一個表面上形成包括薄膜電晶體的積體電路，在不形成積體電路的第一基板503的表面(此後稱為第一基板503的另一表面)上形成作為凹陷部分的凹槽。儘管沒有示出，與實施例模式1類似，凹槽填充以吸熱材料或至少在凹槽的表面上形成包括吸熱材料的薄膜。而且，在積體電路裝置500中，在積體電路上形成與積體電路的薄膜電晶體電連接的電極504。
積體電路裝置501是藉由實施例模式4所述的方法製造的積體電路裝置。在積體電路裝置501中，在第二基板507的一個表面上形成包括薄膜電晶體的積體電路，在不形成積體電路的第二基板507的表面(此後稱為第二基板507的另一表面)上形成作為凹陷部分的凹槽。儘管沒有示出，與實施例模式1類似，凹槽填充以吸熱材料或至少在凹槽的表面上形成包括吸熱材料的薄膜。而且，在積體電路裝置501中，在積體電路上形成與積體電路的薄膜電晶體電連接的電極509。積體電路裝置501還包括第二基板507的另一表面上的電極508，該電極可以與積體電路的薄膜電晶體電連接。
積體電路裝置502是藉由實施例模式3所述的方法製造的積體電路裝置。在積體電路裝置502中，在第三基板512的一個表面上形成包括薄膜電晶體的積體電路，在不形成積體電路的第三基板512的表面(此後稱為第三基板512的另一表面)上形成作為凹陷部分的凹槽。儘管沒有示出，與實施例模式1類似，凹槽填充以吸熱材料或至少在凹槽的表面上形成包括吸熱材料的薄膜。而且，積體電路裝置502還包括在第三基板512的另一表面上的電極513，該電極可以與積體電路的薄膜電晶體電連接。
具有上述結構的積體電路裝置500、501、502堆疊。此時，提供積體電路裝置500、501、502，使得積體電路裝置500的電極504面對積體電路裝置501的電極508，且積體電路裝置501的電極509面對積體電路裝置502的電極513。
然後，使用各向異性導電黏合劑505等將積體電路裝置500附連到積體電路裝置501，並使用各向異性導電黏合劑505等將積體電路裝置501附連到積體電路裝置502。各向異性導電黏合劑505是包括導電顆粒506的黏合劑。這樣，當使用各向異性導電黏合劑505，將積體電路裝置500和積體電路裝置501、以及積體電路裝置501和積體電路裝置502彼此附連時，積體電路裝置500的電極504藉由導電顆粒506與積體電路裝置501的電極508電連接，且積體電路裝置501的電極509藉由導電顆粒506與積體電路裝置502的電極513電連接。
換句話說，積體電路裝置500中提供的積體電路與積體電路裝置501中提供的積體電路電連接，且積體電路裝置501中提供的積體電路與積體電路裝置502中提供的積體電路電連接。
作為各向異性導電黏合劑505，例如，可以給出各向異性導電膠(ACP)等。此外，積體電路裝置500、501和502的附連不是必須使用各向異性導電黏合劑505執行。該附連可以以其他方式執行，只要電極504與電極508、以及電極509與電極513可以彼此電連接，且積體電路裝置500、501、502彼此附連即可。因此，例如可以使用諸如銀膏、銅膏、和碳膏這樣的導電黏合劑；諸如各向異性導電膜(ACF)這樣的導電膜；不導電膠(NCP)；焊接等執行該附連。
注意，較佳地，使用具有高的散熱屬性、即具有高熱導率的材料，例如使用各向異性導電黏合劑505，執行積體電路500、501和502的附連。
這樣，當多個積體電路裝置以多層結構提供時，即使多個積體電路彼此電連接，也可以獲得高度整合和微型化。另一方面，存在每個積體電路裝置中的積體電路產生的熱量容易積累的問題。然而，在每個積體電路裝置的基板上形成凹陷部分，且凹陷部分填充以吸熱材料或至少在凹陷部分的表面上形成包含吸熱材料的薄膜。因此，每個積體電路裝置的基板的表面積增加，且由於吸熱材料其散熱屬性增加；這樣，從積體電路產生的熱量容易消散。因此，可以解決積體電路產生的熱量的積累導致的問題。
圖15中，藉由在整個表面形成各向異性導電黏合劑將積體電路裝置500、501和502彼此黏附。然而，僅需在將不同基板彼此電連接的位置形成各向異性導電黏合劑。圖26中顯示這種黏附的實例。
圖26中，在積體電路裝置500的電極504與積體電路裝置501的電極508電連接的位置，以及積體電路裝置501的電極509與積體電路裝置502的電極513電連接的位置，形成各向異性導電黏合劑505。各向異性導電黏合劑不在積體電路裝置501的基板507的凹陷部分上以及積體電路裝置502的基板512的凹陷部分上形成。因此，在這些位置中，在積體電路裝置500和501之間以及積體電路裝置501和502之間形成間隔。以這種方式，在包括基板507和512的凹陷部分的部分中，分別在積體電路裝置500和501之間以及積體電路裝置501和502之間形成間隔530和531。這樣，熱量可以藉由這些間隔530和531從積體電路裝置消散。注意，較佳的迫使氣體流經間隔530和531，因為這樣可以進一步改善散熱屬性。
而且，如圖27所示，可以藉由附連積體電路裝置500、501和502使得它們不形成積體電路的部分彼此懸垂，形成散熱部分520、521和522。
散熱部分520、521和522允許包括在每個積體電路裝置中的積體電路產生的熱量從散熱部分520、521和522消散。因此，和圖26中的結構相比，熱量可以更有效地在積體電路裝置周圍消散。此外，還在散熱部分520、521和522中的基板503、507和512上形成凹陷部分；因此，和不在散熱部分520、521和522中形成凹陷部分的情況相比，散熱部分具有更大的表面積，由此具有更高的散熱屬性。
類似於圖27，如果四個或更多的積體電路裝置疊置，則可以藉由附連積體電路裝置使之彼此懸垂，在每個堆疊的積體電路裝置的端部形成散熱部分。
而且，當對基板503、507和512執行減薄處理使每個基板具有例如不大於100 μ m的厚度時，散熱部分520、521和522的散熱屬性比不執行基板減薄處理的情況高。
如圖27所示，不必在每個積體電路裝置中都提供散熱部分。例如，在圖27中，僅形成散熱部分521而不提供散熱部分520和522。當積體電路裝置堆疊時，從位於堆疊的積體電路裝置的最裏面的積體電路裝置的積體電路中產生的熱量最難消散。也就是說，在圖27中，位於積體電路裝置500和502之間的積體電路裝置501中包括的積體電路產生的熱量最難消散。相應地，積體電路裝置501中的散熱部分521允許積體電路裝置501中包括的積體電路產生的熱量有效地消散。為了進一步增加積體電路裝置501的散熱屬性，如圖28所示，可以額外在積體電路501中提供散熱部分523。
注意如果堆疊三個或更多的積體電路裝置，包括散熱部分的基板和不包括散熱部分的基板可以交替堆疊地彼此附連。換句話說，基板可以以這種方式堆疊：不包括散熱部分的基板在包括散熱部分的基板上提供，且其上形成另一包括散熱部分的基板。此時，包括散熱部分的基板可以僅具有如圖27所示的積體電路裝置501的散熱部分521，或具有如圖28所示的積體電路裝置501中的散熱部分521和523。
圖27中，可以形成散熱部分521和522而不提供散熱部分520。因為積體電路500位於堆疊的積體電路裝置的最外部，且在基板503上形成凹陷部分，基板503的表面具有高的散熱屬性。因此，積體電路裝置500中的積體電路產生的熱量從基板503的形成凹陷部分的表面有效地消散。這樣，可以在積體電路裝置501和502中形成散熱部分521和522，以增加積體電路裝置501和502的散熱屬性。
儘管上面的說明中三個積體電路裝置以多層結構堆疊，堆疊的積體電路裝置的數目不限於三個，可以堆疊兩個或更多的積體電路裝置。圖26到28中所示的每個結構可以適當地應用於兩個或更多的積體電路裝置堆疊的情況。
本實施例模式中，藉由實施例模式2到4中所述的方法製造的積體電路以多層結構堆疊。然而，每個堆疊的積體電路裝置的結構和製造方法不局限於實施例模式2到4中說明的那些。可以採用任何結構，只要包括在相鄰積體電路裝置中的積體電路彼此電連接即可。
因為本實施例模式中積體電路裝置以多層結構堆疊，包括在每個積體電路裝置中的積體電路產生的熱量容易積累。當凹槽(凹陷部分)填充以吸熱材料或至少在凹槽(凹陷部分)的表面上形成包含吸熱材料的薄膜時，熱量容易在積體電路周圍消散。因此，當如本實施例模式中那樣積體電路以多層結構堆疊時，本發明極為有效。
吸熱材料不必由一種材料形成，可以堆疊兩種或更多種材料，或可以在不同地方形成兩種或更多種材料。
在包括散熱部分的結構(例如，27和28中所示的結構)的情況下，如果藉由提供散熱部分獲得足夠的散熱屬性，則凹槽(凹陷部分)不必填充吸熱材料，且不必在至少凹槽(凹陷部分)的表面上形成包含吸熱材料的薄膜。
較佳地，對每個堆疊的積體電路裝置的基板進行減薄處理。因為藉由減薄處理基板的厚度減小，和不執行基板的減薄處理的情況相比，裝置可以微型化。尤其是，當積體電路裝置堆疊時，減小每個堆疊的積體電路裝置的基板的厚度是重要的，因為整個裝置的厚度受到每個堆疊的積體電路裝置的基板的厚度的顯著影響。每個堆疊的積體電路裝置的基板的厚度不大於100 μ m，較佳地不大於50 μ m，更佳地不大於30 μ m。此外，因為每個堆疊的積體電路裝置的基板用作保護薄膜以維持積體電路裝置的耐久性並防止雜質元素、濕氣等進入積體電路的元件，基板的厚度不小於1 μ m，較佳地不小於2 μ m，更佳地不小於4 μ m。
本實施例模式示出的結構可以與其他實施例模式和實施例相結合地實施。
[實施例1]
本實施例說明了一種情況，其中本發明的積體電路裝置應用於諸如IC的半導體裝置。
在圖16A所示的半導體裝置中，具有前面實施例模式所述的任一結構的積體電路裝置603被附連到包括導電膜604的基板601上。在本實施例中，在基板601上形成多個與導電膜604電連接的積體電路裝置603a到603d。可以使用各向異性導電黏合劑612將積體電路裝置603a到603d黏附到基板601，包括在積體電路裝置603a到603d中的積體電路可以藉由包含在各向異性黏合劑612中的導電顆粒611與導電膜604電連接。作為各向異性導電黏合劑612，例如，可以給出各向異性導電膠(ACP)等。或者可以使用諸如銀膏、銅膏、和碳膏這樣的導電黏合劑；諸如各向異性導電膜(ACF)這樣的導電膜；不導電膠(NCP)；焊劑接合等使積體電路裝置603a到603d與導電膜604電連接。
每個積體電路裝置603a到603d用作一個或多個中央處理器(CPU)、記憶體、網路處理電路、磁片處理電路、影像處理電路、語音處理電路、電源電路、溫度感測器、濕度感測器、紅外線感測器等。
如圖16C所示，多個積體電路裝置603可以以多層結構堆疊。當多個積體電路裝置這樣以多層結構堆疊時，即使該多個積體電路彼此電連接，仍獲得高度整合和微型化。此外，在每個積體電路裝置的基板上形成凹陷部分，且凹陷部分填充以吸熱材料或至少在凹陷部分的表面上形成包含吸熱材料的薄膜。因此從積體電路產生的熱量容易消散。
[實施例2]
本實施例說明一種情況，其中本發明的積體電路裝置應用於顯示裝置的週邊驅動器電路。
參考圖18A和18B說明在像素部分中包括發光元件的顯示裝置。圖18A是顯示該顯示裝置的一個實例的頂視圖，且圖18B是沿著圖18A的線a－b和線c－d的剖面圖。
圖18A示出的顯示裝置包括在基板801上形成的掃描線驅動電路802、訊號線驅動電路803、像素部分804等。提供對置基板806，其面對其上形成像素部分803的基板801的表面。掃描線驅動電路802和訊號線驅動電路803都包括基板801上的積體電路裝置，所述積體電路裝置具有上述實施例模式中說明的任何結構。使用密封件805將基板801與相對基板806附連。
掃描線驅動電路802和訊號線驅動電路803從外部輸入端FPC(撓性印刷電路)807接收視頻訊號、時脈訊號、啟動訊號、重置訊號等。儘管圖中僅顯示FPC，但印刷線路板可以與該FPC連接。此外，訊號線驅動電路803或掃描線驅動電路802可以採用如上述實施例模式中所述的堆疊本發明的積體電路裝置的結構。當薄膜電晶體堆疊時，可以減小訊號線驅動電路803或掃描線驅動電路802佔用的面積，使得像素部分804的面積增大。
圖18B顯示沿著圖18A的線a－b和線c－d的剖面圖，其顯示訊號線驅動電路803和像素部分804，它們每個都包括在基板801上形成的薄膜電晶體。作為訊號線驅動電路803的一部分，藉由組合N通道薄膜電晶體810a和P通道薄膜電晶體810b形成CMOS電路。而且，在薄膜電晶體810a和810b上提供具有薄膜電晶體810c的積體電路裝置819。與包括在積體電路裝置819中的薄膜電晶體810c電連接的電極821和與薄膜電晶體810b電連接的電極820藉由包含在各向異性導電黏合劑822中的導電顆粒823彼此電連接。換句話說，包括薄膜電晶體810a和薄膜電晶體810b的CMOS電路與薄膜電晶體810c藉由電極820和821以及導電顆粒823彼此電連接。
作為各向異性導電黏合劑822，例如，可以給出各向異性導電膠(ACP)等。或者，不僅可以使用各向異性導電黏合劑822，而且可以使用諸如銀膏、銅膏、和碳膏的導電黏合劑；諸如各向異性導電膜(ACF)的導電膜；不導電膠(NCP)；焊劑接合等，使電極820和電極821彼此電連接。
圖18B僅顯示訊號線驅動電路803的剖面圖。然而，類似於訊號線驅動電路803，掃描線驅動電路802也可以採用包括在基板801上形成積體電路和本發明的積體電路裝置的結構。
可以由已知的CMOS電路、PMOS電路或NMOS電路，代替薄膜電晶體，構成諸如掃描線驅動電路802和訊號線驅動電路803這樣的驅動電路。此外，本實施例顯示一種情況，其中諸如掃描線驅動電路802和訊號線驅動電路803的驅動電路每一個都包括在基板801上形成的電路以及本發明的積體電路裝置。然而，本發明不局限於這種情況。諸如掃描線驅動電路802和訊號線驅動電路803的驅動電路可以僅包括本發明的積體電路裝置。
像素部分804包括多個像素，每個像素都具有發光元件816和用以驅動發光元件816的薄膜電晶體811。提供與電極812電連接的發光源極816的第一電極813，所述電極812與薄膜電晶體811的源區或汲區相連，且形成覆蓋第一電極813的端部的絕緣膜809。絕緣膜809用作多個像素之間的分隔壁。
絕緣膜809由正光敏丙烯酸樹脂薄膜形成。絕緣膜809形成為在其上端部分或在下端部分具有彎曲表面以提高覆蓋率。例如，如果正光敏丙烯酸樹脂用作絕緣膜809的材料，該絕緣膜809較佳的形成為，僅在其上端部分具有有一曲率半徑(0.2~3 μ m)的彎曲表面。該絕緣膜809可以由負光敏樹脂(其曝光後變得不可溶於蝕刻劑)或正光敏樹脂(其在曝光後變得可溶於蝕刻劑)形成。可選擇地，絕緣膜809可以形成為具有下面材料的單層結構或疊層結構：有機材料，例如環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯基苯酚和苯並環丁烯；或矽氧烷材料，例如矽氧烷樹脂。如上述實施例模式中說明的，藉由對絕緣膜809執行電漿處理以氧化或氮化絕緣膜809，可以改進絕緣膜809的表面，從而獲得緻密薄膜。藉由改進絕緣膜809的表面，可以改善絕緣膜809的強度，這可以減小諸如在形成開口等時的裂縫產生這樣的物理損害和蝕刻時的薄膜減少。此外，絕緣膜809的表面的改進導致表面屬性(例如與絕緣膜809上提供的發光層814的黏附性)的改善。
如圖18A和18B所示的半導體裝置中，在發光元件816的第一電極813上形成發光層814，且在發光元件層814上形成發光元件816的第二電極815。藉由堆疊第一電極813、發光層814和第二電極815形成發光元件816。
發光元件816的第一電極813和第二電極815之一用作陽極，另一個用作陰極。
陽極較佳的由具有高功函數的材料製成。例如，陽極可以由諸如氧化銦錫(ITO)薄膜、包含矽的氧化銦錫薄膜、氧化銦－氧化鋅合金(混合了2－20原子(atomic)%的氧化鋅(ZnO)的氧化銦)製成的透明導電膜、氧化鋅(ZnO)薄膜、氮化鈦薄膜、鉻薄膜、鎢薄膜、鋅薄膜以及鉑薄膜的單層薄膜形成；還可以由氮化鈦薄膜和主要包含鋁的薄膜的疊層薄膜，氮化鈦薄膜、主要包含鋁的薄膜以及氮化鈦薄膜的三層薄膜等形成。當使用疊層結構時，電極可以具有和引線一樣低的電阻，並形成良好的歐姆接觸。而且該電極還可以用作陽極。注意使用混合氧化鋅(ZnO)和氧化銦的靶，藉由濺射形成氧化銦－氧化鋅合金。
陰極較佳的由具有低功函數的材料(Al、Ag、Li、Ca或它們的合金，例如MgAg、MgIn、AlLi、CaF2 或氮化鈣)製成。當透光電極用作陰極時，較佳地使用金屬薄膜和透明導電膜(ITO、包含矽的ITO、在氧化銦中混合2到20原子(atomic)%的氧化鋅(ZnO)的氧化銦－氧化鋅合金製成的透明導電膜、氧化鋅(ZnO)等)的疊層薄膜。
本實施例中，發光元件816的第一電極813由透光的ITO製成，其將用作陽極，從基板801一側提取光。注意藉由使用透光材料用作發光元件816的第二電極815，可以從對置基板806一側提取光。可選擇地，藉由用透光材料形成發光元件816的第一電極813和第二電極815，可以從基板801和對置基板806兩側提取光。
可以藉由已知方法，例如使用蒸發掩模的蒸發、噴墨印刷以及旋塗，形成發光層814，使其具有低分子材料、中分子材料(包括低聚物和樹枝狀聚合物(dendrimer))或高分子材料(也稱為聚合物)的單層結構或疊層結構。
本實施例中，使用密封件805將對置基板806附連到基板801，由此在被基板801、對置基板806和密封部件805環繞的空間808中提供發光元件816。注意空間808可以填充惰性氣體(例如氮氣或氬氣)或密封件805。
注意，較佳的，密封件805由環氧基樹脂製成。希望該材料允許盡可能少的濕氣和氧進滲入。對置基板806可以是玻璃基板、石英基板或由FRP(玻璃纖維強化塑膠)、PVF(聚氟乙烯)、麥拉膜(Myler)、聚脂、丙烯酸樹脂等製成的塑膠基板。
顯示裝置不局限於在像素部分中包括發光元件的上述結構，可以具有在像素部分中包括液晶的結構。
儘管在圖18A和18B中，在被基板801、對置基板806、密封件805環繞的空間808中形成諸如掃描線驅動電路和訊號線驅動電路的驅動電路，但是可以在被基板801、對置基板806、密封件805環繞的空間808外形成驅動電路。
在圖18A和18B中，諸如掃描線驅動電路和訊號線驅動電路的驅動器電路在與像素部分相同的基板上形成。然而，本發明不局限於這種結構，且本發明的積體電路裝置可以附連於該基板。
參考圖17A和17B說明了這種情況的顯示裝置的實例。圖17B是沿著圖17A的線A－B的剖面圖。
包括薄膜電晶體的積體電路裝置731a被附連到基板701上，且包括薄膜電晶體的積體電路裝置731b被附連到用作連接薄膜的FPC 707。使用包含導電顆粒711的各向異性導電黏合劑712，執行基板701和積體電路731a的附連以及FPC 707和積體電路裝置731b的附連。當使用各向異性導電黏合劑712將積體電路731a附連到基板701時，積體電路裝置731藉由基板701上的導電膜732和導電顆粒711與像素部分704相連。而且，當使用各向異性導電黏合劑712將積體電路731b附連到FPC 707時，積體電路裝置731b藉由基板701上的導電膜733、FPC 707上的導電膜734以及導電顆粒711與積體電路裝置731a相連。作為各向異性導電黏合劑712，例如，可以給出ACP等。可選擇地，可以使用如上所述的諸如銀膏、銅膏、和碳膏的導電黏合劑；諸如ACF這樣的導電膜；NCP；焊劑接合等。使用密封件705將基板701附連到基板706。
接著，參考附圖說明上述顯示裝置的應用。
上述顯示裝置可以應用到各種電子設備，例如，諸如視頻相機和數位相機的攝影機、護目鏡型顯示器(頭戴式顯示器)、導航系統、聲音再生裝置(汽車音頻設備、組合音響等)、電腦、遊戲機、攜帶型資訊終端(移動電腦、行動電話、攜帶型遊戲機、電子書等)、以及配備有記錄媒體的影像再生裝置(更為具體而言，再生諸如DVD(數位化多功能光碟)這樣的記錄媒體並具有顯示再生的影像的顯示器的裝置)。下面說明它們的具體實例。
圖23A顯示電視接收機，它包括機殼2001、支撐底座2002、顯示部分2003、揚聲器部分2004、視頻輸入端2005等。可以藉由在顯示部分2003應用本實施例的顯示裝置製造該電視接收機。
圖23B顯示數位相機，它包括主體2101、顯示部分2102、影像接收部分2103、操作鍵2104、外部連接埠2105、快門2106等。可以藉由在顯示部分2102應用本實施例的顯示裝置製造該數位相機。
圖23C顯示電腦，它包括主體2201、機殼2202、顯示部分2203、鍵盤2204、外部連接埠2205、點擊滑鼠2206等。可以藉由在顯示部分2203應用本實施例的顯示裝置製造該電腦。
圖23D顯示移動電腦，它包括主體2301、顯示部分2302、開關2303、操作鍵2304、紅外線埠2305等。可以藉由在顯示部分2302應用本實施例的顯示裝置製造該移動電腦。
圖23E顯示配備有記錄媒體的攜帶型影像再生裝置(例如DVD再生裝置)，它包括主體2401、機殼2402、顯示部分A 2403、顯示部分B 2404、記錄媒體(例如DVD)讀取部分2405、操作鍵2406、揚聲器部分2407等。顯示部分A 2403主要顯示影像資訊而顯示部分B 2404主要顯示文本資訊。可以藉由在顯示部分A 2403和顯示部分B 2404應用本實施例的顯示裝置製造該影像再生裝置。注意配備有記錄媒體的影像再生裝置包括遊戲機等。
圖23F顯示視頻相機，它包括主體2601、顯示部分2602、機殼2603、外部連接埠2604、遙控接收部分2605、影像接收部分2606、電池2607、語音輸入部分2608、操作鍵2609、目鏡2610等。可以藉由在顯示部分2602應用本實施例的顯示裝置製造該電視攝影機。
圖23G顯示行動電話，它包括主體2701、機殼2702、顯示部分2703、語音輸入部分2704、語音輸出部分2705、操作鍵2706、外部連接埠2707、天線2708等。可以藉由在顯示部分2703應用本實施例的顯示裝置製造該行動電話。
此外，藉由減小其上形成積體電路的基板的厚度，本發明的積體電路裝置可以具有撓性。下面參考附圖說明具有像素部分的撓性顯示裝置的特定實例。
圖24A顯示一種顯示器，包括主體4101、支撐底座4102、顯示部分4103等。顯示部分4103使用撓性基板形成以獲得輕而薄的顯示器。顯示部分4103可以彎曲並從支撐底座4102分離，以便顯示器沿著彎曲牆壁安裝。這樣，撓性顯示器可以在曲面上提供也可以在平面上提供；因此，它可以用於多種應用。因為對其上形成積體電路的基板執行減薄處理，當在減薄處理中基板的厚度減小到不大於100 μ m時，本發明的積體電路裝置可以具有撓性。因此，當撓性積體電路裝置用於驅動顯示部分4103的週邊驅動電路等時，可以製造撓性顯示器。
圖24B顯示可以捲曲的顯示器，它包括主體4201、顯示部分4202等。主體4201和顯示部分4202使用撓性基板形成，以便以彎曲或捲曲狀態攜帶該顯示器。因此即使顯示器具有大的尺寸，該顯示器可以以彎曲或捲曲狀態裝在包裏。因為對其上形成積體電路的基板執行減薄處理，當在減薄處理中基板的厚度減小到不大於100 μ m時，本發明的積體電路裝置可以具有撓性。因此，當撓性積體電路裝置用於驅動顯示部分4202的週邊驅動器電路等時，可以製造輕、薄且大尺寸的顯示器。
圖24C顯示一種薄片電腦，它包括主體4401、顯示部分4402、鍵盤4403、觸摸墊4404、外部連接埠4405、電源插頭4406等。使用撓性基板形成顯示部分4402以獲得輕而薄的電腦。此外，如果主體4401的部分具有保存空間，顯示部分4402可以捲曲並保存在主體中。此外當鍵盤4403也具有撓性時，類似於顯示部分4402，鍵盤4403可以捲曲並保存在主體4401的保存空間中，這便於攜帶。當它不使用時，該電腦可以捲曲並保存，不佔用空間。因為對其上形成積體電路的基板執行減薄處理，當在減薄處理中基板的厚度減小到不大於100 μ m時，本發明的積體電路裝置可以具有撓性。因此，當該撓性積體電路裝置用於驅動顯示部分4402等的週邊驅動器電路等時，可以製造輕而薄的電腦。
圖24D顯示一種具有20到80英寸的大顯示部分的顯示裝置，它包括主體4300、作為操作部分的鍵盤4302、顯示部分4301、揚聲器4303等。使用撓性基板形成顯示部分4301，且可以在與鍵盤4302分離的情況下以彎曲或捲曲狀態攜帶主體部分4300。此外，可以不使用佈線進行鍵盤4302和顯示部分4301之間的連接。例如，主體部分4300可以沿著彎曲牆壁安裝並可以使用鍵盤4302操作而不使用佈線。因為對其上形成積體電路的基板執行減薄處理，當在減薄處理中基板的厚度減小到不大於100 μ m時，本發明的積體電路裝置可以具有撓性。因此，當該撓性積體電路裝置用於驅動顯示部分4301等的週邊驅動器電路等時，可以製造輕、薄和大尺寸的顯示裝置。
圖24E顯示電子書，它包括主體4501、顯示部分4502、操作鍵4503等。主體4501中可以結合數據機。使用撓性基板形成彎曲或捲曲的顯示部分4502。因此可以攜帶該電子書而不佔用空間。而且，顯示部分4502可以顯示運動影像以及諸如字元這樣的靜態影像。因為對其上形成積體電路的基板執行減薄處理，當在減薄處理中基板的厚度減小到不大於100 μ m時，本發明的積體電路裝置具有撓性。因此，當該撓性積體電路裝置用於驅動顯示部分4502的週邊驅動器電路等時，可以製造輕而薄的電子書。
圖24F顯示一種IC卡，它包括主體4601、顯示部分4602、連接端4603等。由於使用撓性基板形成輕且薄片型的顯示部分4602，它可以貼附到卡的表面。當該IC卡可以以非接觸方式接收資料時，從外部獲得的資料可以顯示在顯示部分4602上。因為對其上形成積體電路的基板執行減薄處理，當在減薄處理中基板的厚度減小到不大於100 μ m時，本發明的積體電路裝置可以具有撓性。因此，當該撓性積體電路裝置用於驅動顯示部分4602的週邊驅動器電路等時，可以製造輕而薄的IC卡。
如上所述，本發明的應用範圍是如此廣泛，本發明可以應用於多個領域的電子設備和資訊顯示裝置。注意本實施例可以與上述實施例模式和實施例自由組合。
[實施例3]
本實施例說明本發明的積體電路裝置應用於IC卡的情況。
圖19A顯示使用本發明的積體電路裝置的IC卡的頂視圖。本發明的積體電路裝置923被附連到基板921。具體而言，包括在積體電路裝置923中的諸如薄膜電晶體的元件與用作天線的導電膜922電連接，該導電膜在基板921上提供。
圖19C顯示部分924的剖面圖，其中積體電路裝置923與用作天線的導電膜922電連接。積體電路裝置923中，在基板930的一個表面上形成組成積體電路的薄膜電晶體935，在不形成積體電路的基板930的表面(此後稱為基板930的另一表面)上形成用作凹陷部分的凹槽。與薄膜電晶體935電連接的電極986藉由包含在各向異性導電黏合劑901中的導電顆粒911與用作天線的導電膜922電連接。作為各向異性導電黏合劑901，例如，可以給出各向異性導電膠(ACP)等。可選擇地，不僅可使用各向異性導電黏合劑901，還可以使用諸如銀膏、銅膏、和碳膏的導電黏合劑；諸如各向異性導電膜(ACF)的導電膜；不導電膠(NCP)；焊劑接合等使電極986和用作天線的導電膜922彼此電連接。
該積體電路裝置中提供的電晶體不局限於圖19C所示的薄膜電晶體，可以是在諸如Si基板這樣的半導體基板上形成的電晶體，它使用半導體基板作為通道區域。圖19D顯示這種情況的剖面圖。積體電路裝置923中，在諸如Si基板這樣的半導體基板931的一個表面上形成電晶體936，它使用半導體基板931作為通道區域，且在半導體基板931的另一表面(不形成電晶體936的半導體基板931的表面)上形成作為凹陷部分的凹槽。與電晶體936電連接的電極996藉由包含在各向異性導電黏合劑901中的導電顆粒911與用作天線的導電膜922電連接。這種情況下，類似於圖19C，可以使用不同於各向異性導電黏合劑901的其他手段使電極996和用作天線的導電膜922彼此電連接。
因為對其上形成積體電路的基板執行減薄處理，當在減薄處理中基板的厚度減小到不大於100 μ m時，本發明的積體電路裝置可以具有撓性。因此，當諸如塑膠基板這樣的撓性基板用作基板921且在該撓性基板921上提供本發明的撓性積體電路裝置時，IC卡也可以彎曲，使得IC卡具有附加價值(圖19B)。
[實施例4]
本實施例說明了一種情況，其中本發明的積體電路裝置應用於能夠以非接觸方式發射和接收資料的半導體裝置(也稱為RFID(射頻識別)標簽、ID標簽、IC標簽，IC晶片、RF(射頻)標簽、無線標簽、電子標簽或無線晶片)。
在實施例模式2中說明的製造方法中，參考圖4A到5A，以類似於實施例模式2的方式製造積體電路裝置。然後，在圖5B中，不是形成電極216，而是在絕緣膜215上形成用作天線的導電膜229，使其與薄膜電晶體205a到205c中的至少一個電連接。接著，形成覆蓋用作天線的導電膜229的用作保護薄膜的絕緣膜230，且對第一基板201A執行減薄處理(即，實施例模式2中說明的相同的製造方法用在圖5C及以後的圖中)。因此，可以製造如圖20A中示出的能夠以非接觸方式發射和接收資料的積體電路裝置。注意當在減薄處理之後第一基板201B的厚度減小到不大於100 μ m時，該積體電路裝置可以具有撓性。因此，可以製造能夠以非接觸方式發射和接收資料的撓性積體電路裝置。
使用導電材料，藉由CVD、濺射、印刷方法(例如絲網印刷和照相凹版印刷)、微滴釋放、分配器方法等形成用作天線的導電膜229。導電材料是選自鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、和鎳(Ni)的元素，或主要包含這些元素的的合金材料或化合物材料，且可以採用單層結構或疊層結構。
可以藉由CVD、濺射等形成絕緣膜230，使其具有以下面薄膜的單層結構或疊層結構：包含氧或氮的絕緣膜，例如氧化矽薄膜、氮化矽薄膜、氧氮化矽(SiOx Ny )(x>y>0)薄膜和氮氧化矽(SiNx Oy )(x>y>0)薄膜；或諸如DLC(類金剛石碳)這樣的包含碳的薄膜。也可以藉由旋塗、絲網印刷、微滴釋放等形成絕緣膜230，使其具有由有機材料製成的薄膜的單層或疊層結構，所述有機材料有例如環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯劑苯酚、苯並環丁烯和丙烯酸樹脂，或諸如矽氧烷樹脂的矽氧烷材料。
可選擇地，用作天線的導電膜229可以與積體電路分離地形成，然後與積體電路電連接。例如，在實施例模式2所說明的製造方法中，以類似於實施例模式2的方式從圖4A到5A製造積體電路裝置。然後，在圖5B中，不是形成與積體電路的薄膜電晶體205c電連接的電極216，而是形成與薄膜電晶體205a電連接的電極243。接著，將在基板240上形成的用作天線的導電膜239與在第一基板201A上形成的包括薄膜電晶體等的積體電路附連，使它們彼此電連接。然後，在第一基板201A上形成凹槽，且對第一基板201A進行減薄處理，由此製造了如圖20B所示的能夠以非接觸方式發射和接收資料的積體電路裝置。注意當在減薄處理之後第一基板201B的厚度減小到不大於100 μ m時，該積體電路裝置可以具有撓性。這樣，可以製造能夠以非接觸方式發射和接收資料的撓性積體電路裝置。
基板240可以由諸如塑膠的撓性材料製成，或第一基板201A和基板240可以彼此附連並受到減薄處理。後一種情況下，基板240可以由與第一基板201A類似的材料製成。可以使用各向異性導電黏合劑242，將包括具有用作天線的導電膜229的基板240的層235a和包括諸如在第一基板201B上形成的電晶體的積體電路的層235b彼此黏接。可以藉由包含在各向異性導電黏合劑242中的導電顆粒241使電極214和用作天線的導電膜229彼此電連接。作為各向異性導電黏合劑242，例如，可以給出各向異性導電膠(ACP)等。可選擇地，可以使用諸如銀膏、銅膏、和碳膏的導電黏合劑；諸如ACP的導電黏合劑；諸如ACF的導電膜；NCP；焊劑接合等，將電極214和用作天線的導電膜229彼此電連接。
作為上述能夠以非接觸方式發射和接收資料的積體電路裝置中的訊號發射系統，可以使用電磁耦合系統、電磁感應系統、微波系統等。考慮使用的情況，專業人員可以適當地選擇發射系統，可以根據發射系統提供最佳天線。
例如，如果電磁耦合系統或電磁感應系統(例如13.56 MHz頻帶)用作積體電路裝置中的訊號發射系統，可以利用磁場密度改變導致的電磁感應。因此，用作天線的導電膜形成為環形形狀(例如，環形天線)或螺旋形狀(例如，螺旋天線)。
如果使用微波系統(例如，UHF頻帶(860~960 MHz頻帶)，2.45 GHz頻帶等)作為積體電路裝置中的訊號發射系統，可以考慮用於訊號發射的電磁波的波長，適當設置形狀，例如用作天線的導電膜的長度。例如，用作天線的導電膜可以形成為線形形狀、平面形狀、帶狀等。用作天線的導電膜的形狀不局限於線形形狀，考慮電磁波的波長，用作天線的導電膜可以以曲線、蜿蜒形狀或它們的組合提供。
圖25A顯示用作天線的導電膜的實例，它形成為線形形狀。圖25A中，積體電路裝置1232接附於其上形成用作天線的導電膜(雙極天線)1231的基板1230。
圖25B顯示用作天線的導電膜的實例，它以平面形狀形成。圖25B中，積體電路裝置1242接附於其上形成用作天線的導電膜(接線天線)1241的基板1240。
圖25C顯示用作天線的導電膜的實例，它以帶狀形狀形成。圖25C中，積體電路裝置1252接附於其上形成用作天線的導電膜1251的基板1250。
101A、101B．．．基板
102．．．層
103A、103B．．．凹槽
104．．．抛光裝置
120．．．膜
201A、201B．．．第一基板
203．．．絕緣膜
204．．．半導體膜
206a~206c．．．島狀半導體膜
207．．．閘極絕緣膜
208a~208c．．．閘極電極
205a~205c．．．薄膜電晶體
209a~209c．．．絕緣膜
210．．．絕緣膜
211．．．絕緣膜
212a~212f．．．開口
214．．．電極
215．．．絕緣膜
216．．．電極
217．．．分離膜
218．．．黏合層
219．．．底膜
220A、220B．．．凹槽
221．．．拋光裝置
227a~227c．．．第一導電膜
228a~228c．．．第二導電膜
301A、301B．．．第一基板
302．．．凹陷部分
303．．．絕緣膜
304．．．半導體膜
306a~306c．．．島狀半導體膜
307．．．閘極絕緣膜
305a~305c．．．薄膜電晶體
308a~309c．．．閘極電極
309a~309c．．．絕緣膜
310．．．絕緣膜
311．．．絕緣膜
312a~312f．．．開口
313．．．開口
314．．．導電膜
381．．．網
382．．．乳液
384．．．軟膏
385．．．開口
386．．．導電材料
315．．．絕緣膜
317．．．UV分離膜
318．．．黏合層
319．．．底膜
320A、320B．．．凹槽
321．．．拋光裝置
416．．．電極
417．．．UV分離膜
418．．．黏合層
419．．．底膜
420A、420B．．．凹槽
421．．．拋光裝置
401B．．．基板
500、501、502．．．積體電路裝置
503．．．第一基板
507．．．第二基板
509．．．電極
512．．．第三基板
513．．．電極
504．．．電極
508．．．電極
505．．．各向異性導電黏合劑
506．．．導電顆粒
530、531．．．間隔
520、521、522．．．散熱部
523．．．散熱部
601．．．基板
604．．．導電膜
603a~603d．．．積體電路裝置
612．．．各向異性導電黏合劑
801．．．基板
802．．．掃描線驅動電路
803．．．訊號線驅動電路
804．．．像素部分
805．．．密封件
806．．．相對基板
807．．．撓性印刷電路
810a．．．n通道薄膜電晶體
810b．．．p通道薄膜電晶體
810c．．．薄膜電晶體
819．．．積體電路裝置
821．．．電極
820．．．電極
822．．．各向異性導電黏合劑
823．．．導電顆粒
816．．．發光元件
811．．．薄膜電晶體
813．．．第一電極
812．．．電極
809．．．絕緣膜
814．．．發光層
815．．．第二電極
808．．．間隔
731a、731b．．．積體電路裝置
701．．．基板
707．．．FPC
712．．．各向異性導電黏合劑
711．．．導電顆粒
704．．．像素部分
732．．．導電膜
733．．．導電膜
734．．．導電膜
706．．．基板
705．．．密封件
2001．．．機殼
2002．．．支撐底座
2003．．．顯示部分
2004．．．揚聲器部分
2005．．．視頻輸入端
2101．．．主體
2102．．．顯示部分
2103．．．影像接收部分
2104．．．操作鍵
2105．．．外部連接埠
2106．．．快門
2201．．．主體
2202．．．機殼
2203．．．顯示部分
2204．．．鍵盤
2205．．．外部連接埠
2206．．．點擊滑鼠
2301．．．主體
2302．．．顯示部分
2303．．．開關
2304．．．操作鍵
2305．．．紅外線埠
2401．．．主體
2402．．．機殼
2403．．．顯示部分A
2404．．．顯示部分B
2405．．．記錄媒體讀取部分
2406．．．操作鍵
2407．．．揚聲器部分
2601．．．主體
2602．．．顯示部分
2603．．．機殼
2604．．．外部連接埠
2605．．．遙控接收部分
2606．．．影像接收部分
2607．．．電池
2608．．．語音輸入部分
2609．．．操作鍵
2610．．．目鏡
2701．．．主體
2702．．．機殼
2703．．．顯示部分
2704．．．語音輸入部分
2705．．．語音輸出部分
2706．．．操作鍵
2707．．．外部連接埠
2708．．．天線
4101．．．主體
4102．．．支撐基座
4103．．．顯示部分
4201．．．主體
4202．．．顯示部分
4401．．．主體
4402．．．顯示部分
4403．．．鍵盤
4404．．．觸摸墊
4405．．．外部連接埠
4406．．．電源插頭
4300．．．主體
4301．．．顯示部分
4302．．．鍵盤
4303．．．揚聲器
4501．．．主體
4502．．．顯示部分
4503．．．操作鍵
4601．．．主體
4602．．．顯示部分
4603．．．連接端
921．．．基板
922．．．導電膜
923．．．積體電路裝置
924．．．部分
930．．．基板
935．．．薄膜電晶體
986．．．電極
911．．．導電顆粒
901．．．各向異性導電黏合劑
936．．．電晶體
931．．．半導體基板
230．．．絕緣膜
229．．．導電膜
243．．．電極
240．．．基板
235a、235b．．．層
242．．．各向異性導電黏合劑
241．．．導電顆粒
1230．．．基板
1231．．．導電膜
1232．．．積體電路裝置
1240．．．基板
1241．．．導電膜
1242．．．積體電路裝置
1250．．．基板
1251．．．導電膜
1252．．．積體電路裝置
圖1A到1E是顯示實施例模式1的剖面圖；圖2A是顯示實施例模式1的剖面圖且圖2B是顯示實施例模式1的透視圖；圖3A是顯示實施例模式1的剖面圖且圖3B和3C是顯示實施例模式1透視圖；圖4A到4E是顯示實施例模式2的剖面圖；圖5A到5C是顯示實施例模式2的剖面圖；圖6A到6C是顯示實施例模式2的剖面圖；圖7A和7B是顯示實施例模式2的剖面圖；圖8A到8E是顯示實施例模式3的剖面圖；圖9A到9D是顯示實施例模式3的剖面圖；圖10A到10C是顯示實施例模式3的剖面圖；圖11是顯示實施例模式3的剖面圖；圖12A到12C是顯示實施例模式4的剖面圖；圖13A到13C是顯示實施例模式4的剖面圖；圖14是顯示實施例模式4的剖面圖；圖15是顯示實施例模式5的剖面圖；圖16A的透視圖以及圖16B和16C的剖面圖顯示實施例1；圖17A的透視圖和圖17B的剖面圖顯示實施例1；圖18A和18B是顯示實施例2的剖面圖；圖19A和19B的透視圖以及圖19C和19D的剖面圖顯示實施例3；圖20A和20B的剖面圖顯示實施例4；圖21A到21C顯示薄膜電晶體的結構；圖22A和22B顯示藉由絲網印刷形成導電材料的情況；圖23A到23G顯示電子設備，每一個都具有應用本發明的積體電路裝置的顯示部分；圖24A到24F顯示電子設備，每一個都具有應用本發明的積體電路裝置的顯示部分；圖25A到25C顯示天線形狀的實例；圖26是顯示實施例模式5的剖面圖；圖27是顯示實施例模式5的剖面圖；圖28是顯示實施例模式5的剖面圖；以及圖29A的剖面圖和圖29B的透視圖顯示實施例模式1。
110．．．吸熱材料

Claims (16)

  1. 一種積體電路裝置，包含：基板；在該基板的一個表面上形成的積體電路；以及在該基板的另一表面上形成的多個凹陷部分，其中該另一表面比該一個表面的表面積大，其中該多個凹陷部分包含吸熱材料，其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該多個凹陷部分具有U型形狀，以及其中該基板殘留於該多個凹陷部分的底部。
  2. 如申請專利範圍第1項的積體電路裝置，其中該基板具有不大於100μm的厚度。
  3. 一種積體電路裝置，包含：多個相互堆疊的基板；在該多個基板中每一個基板的一個表面上形成的積體電路；以及在該多個基板中每一個基板的另一表面形成的多個凹陷部分，其中該另一表面比該一個表面的表面積大，其中該多個凹陷部分包含吸熱材料，其中該多個基板的厚度不大於100μm， 其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該多個凹陷部分具有U型形狀，以及其中該基板殘留於該多個凹陷部分的底部。
  4. 一種積體電路裝置，包含：基板；在該基板的一個表面上形成的積體電路；以及在該基板的另一表面形成的多個凹陷部分，其中該另一表面比該一個表面的表面積大，其中在至少該多個凹陷部分的表面上形成包含吸熱材料的薄膜，其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該多個凹陷部分具有U型形狀，以及其中該基板殘留於該多個凹陷部分的底部。
  5. 一種積體電路裝置，包含：多個相互堆疊的基板；在該多個基板中每一個基板的一個表面上形成的積體電路；以及在該多個基板中每一個基板的另一表面形成的多個凹陷部分，其中該另一表面比該一個表面的表面積大，其中在至少該多個凹陷部分的表面上形成包含吸熱材料的薄膜， 其中該多個基板的厚度不大於100μm，其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該多個凹陷部分具有U型形狀，以及其中該基板殘留於該多個凹陷部分的底部。
  6. 一種積體電路裝置，包含：多個相互堆疊的基板；在該多個基板中每一個基板的一個表面上形成的積體電路；以及在該多個基板中每一個基板的另一表面形成的多個凹陷部分，其中該另一表面比該一個表面的表面積大，其中該多個凹陷部分包含吸熱材料，其中該多個基板中每一個基板都包括散熱部分，其中該多個基板的厚度不大於100μm，其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該多個凹陷部分具有U型形狀，以及其中該基板殘留於該多個凹陷部分的底部。
  7. 一種積體電路裝置，包含：多個相互堆疊的基板；在該多個基板中每一個基板的一個表面上形成的積體電路；以及在該多個基板中每一個基板的另一表面形成的多個凹 陷部分，其中該另一表面比該一個表面的表面積大，其中在至少該多個凹陷部分的表面上形成包含吸熱材料的薄膜，其中該多個基板中每一個基板都包括散熱部分，其中該多個基板的厚度不大於100μm，其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該多個凹陷部分具有U型形狀，以及其中該基板殘留於該多個凹陷部分的底部。
  8. 一種積體電路裝置，包含：多個相互堆疊的基板；在該多個基板中每一個基板的一個表面上形成的積體電路；以及在該多個基板中每一個基板的另一表面形成的多個凹陷部分，其中該另一表面比該一個表面的表面積大，其中該多個凹陷部分包含吸熱材料，其中該多個基板的一部分包括散熱部分，其中該多個基板的厚度不大於100μm，其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該多個凹陷部分具有U型形狀，以及其中該基板殘留於該多個凹陷部分的底部。
  9. 一種積體電路裝置，包含：多個相互堆疊的基板；在該多個基板中每一個基板的一個表面上形成的積體電路；以及在該多個基板中每一個基板的另一表面形成的多個凹陷部分，其中該另一表面比該一個表面的表面積大，其中在至少多個凹陷部分的表面上形成包含吸熱材料的薄膜，其中該多個基板的一部分包括散熱部分，其中該多個基板的厚度不大於100μm，其中該多個凹陷部分未貫穿該基板，其中該積體電路包含薄膜電晶體，其中該吸熱材料係由其中之金屬和聚合物混合的材料形成，以及其中該基板殘留於該多個凹陷部分的底部。
  10. 如申請專利範圍第1項及第3到9中任一項的積體電路裝置，其中該吸熱材料具有比該基板高的熱導率。
  11. 如申請專利範圍第1項及第3到9中任一項的積體電路裝置，其中該基板是玻璃基板和石英基板之一，且其中該吸熱材料在20℃具有不小於2 W/(m．K)的熱導率。
  12. 如申請專利範圍第1項及第3到9中任一項的積體電路裝置，其中該基板是玻璃基板和石英基板之一，且其中該吸熱材料在20℃具有不小於10 W/(m．K)的熱導 率。
  13. 如申請專利範圍第1項及第3到9中任一項的積體電路裝置，其中該基板是玻璃基板和石英基板之一，且其中該吸熱材料在20℃具有不小於100 W/(m．K)的熱導率。
  14. 如申請專利範圍第1項及第3到9中任一項的積體電路裝置，其中該基板是Si基板，且其中該吸熱材料在20℃具有不小於150 W/(m．K)的熱導率。
  15. 如申請專利範圍第1項及第3到9中任一項的積體電路裝置，其中該基板是Si基板，且其中該吸熱材料在20℃具有不小於200 W/(m．K)的熱導率。
  16. 如申請專利範圍第1項及第3到9中任一項的積體電路裝置，其中該積體電路裝置與選自下面組的一個裝置相結合，該組包括：電視接收機、數位相機、視頻相機、電腦、行動電話、影像再生裝置、電子書以及IC卡。
TW095131620A 2005-09-02 2006-08-28 積體電路裝置 TWI395305B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254481 2005-09-02

Publications (2)

Publication Number Publication Date
TW200729436A TW200729436A (en) 2007-08-01
TWI395305B true TWI395305B (zh) 2013-05-01

Family

ID=37817709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095131620A TWI395305B (zh) 2005-09-02 2006-08-28 積體電路裝置

Country Status (3)

Country Link
US (1) US7723842B2 (zh)
CN (1) CN1925155B (zh)
TW (1) TWI395305B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4556994B2 (ja) * 2007-12-07 2010-10-06 ソニー株式会社 遠隔操作装置
WO2010050087A1 (ja) * 2008-10-31 2010-05-06 パナソニック株式会社 積層型半導体装置及びその製造方法
KR101613865B1 (ko) * 2009-03-26 2016-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법
US7796356B1 (en) 2009-05-04 2010-09-14 Western Digital (Fremont), Llc Head integrated touchdown sensor for hard disk drives
US7800858B1 (en) 2009-05-04 2010-09-21 Western Digital (Fremont), Llc Differential head integrated touchdown sensors for hard disk drives
CN102576735B (zh) 2009-09-30 2016-01-20 大日本印刷株式会社 挠性装置用基板、挠性装置用薄膜晶体管基板、挠性装置、薄膜元件用基板、薄膜元件、薄膜晶体管、薄膜元件用基板的制造方法、薄膜元件的制造方法及薄膜晶体管的制造方法
KR101604607B1 (ko) * 2009-10-26 2016-03-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US8139310B1 (en) 2010-01-06 2012-03-20 Western Digital Technologies, Inc. Fly height sensor control circuit
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
CN102569227B (zh) * 2010-12-24 2015-05-20 华进半导体封装先导技术研发中心有限公司 集成电路散热系统及制作方法
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
CN104659073B (zh) * 2015-03-16 2018-10-19 京东方科技集团股份有限公司 封装结构及封装方法、显示装置
FR3038425B1 (fr) * 2015-06-30 2017-08-25 Oberthur Technologies Document electronique tel qu'une carte a puce a metallisation reduite
DE112017007098T5 (de) * 2017-02-21 2019-11-21 Mitsubishi Electric Corporation Halbleitervorrichtung
CN114267644A (zh) * 2020-09-16 2022-04-01 群创光电股份有限公司 电子装置的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067716A1 (en) * 2003-01-02 2005-03-31 Cree, Inc. Group III nitride based flip-chip integrated circuit and method for fabricating
US20050170558A1 (en) * 1998-03-09 2005-08-04 King Jerrold L. Method of forming a stack of packaged memory dice

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602161B2 (ja) 1993-02-05 1997-04-23 住友特殊金属株式会社 高放熱性集積回路パッケージ
JP3513983B2 (ja) 1994-07-25 2004-03-31 凸版印刷株式会社 チップキャリアの製造方法
JPH08222668A (ja) 1994-12-13 1996-08-30 Sumitomo Metal Ind Ltd Ｉｃパッケージ
US6235624B1 (en) 1998-06-01 2001-05-22 Kabushiki Kaisha Toshiba Paste connection plug, burying method, and semiconductor device manufacturing method
US6924781B1 (en) * 1998-09-11 2005-08-02 Visible Tech-Knowledgy, Inc. Smart electronic label employing electronic ink
JP2002087844A (ja) 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
SG101479A1 (en) 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2003289073A (ja) 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3696208B2 (ja) 2003-01-22 2005-09-14 株式会社東芝 半導体装置
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US6841431B2 (en) * 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
JP4741177B2 (ja) 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7254033B2 (en) * 2004-08-19 2007-08-07 Behdad Jafari Method and apparatus for heat dissipation
JP2006073744A (ja) 2004-09-01 2006-03-16 Toyota Motor Corp ヒートシンク
US7396732B2 (en) 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170558A1 (en) * 1998-03-09 2005-08-04 King Jerrold L. Method of forming a stack of packaged memory dice
US20050067716A1 (en) * 2003-01-02 2005-03-31 Cree, Inc. Group III nitride based flip-chip integrated circuit and method for fabricating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法

Also Published As

Publication number Publication date
US20070052088A1 (en) 2007-03-08
CN1925155B (zh) 2011-04-20
TW200729436A (en) 2007-08-01
CN1925155A (zh) 2007-03-07
US7723842B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
TWI395305B (zh) 積體電路裝置
JP5690885B2 (ja) 半導体装置の作製方法、及び半導体装置
TWI449180B (zh) 半導體裝置和其製造方法
JP2022179606A (ja) 半導体装置
CN1905164B (zh) 半导体装置及其制造方法
US8558370B2 (en) Semiconductor device with antenna
JP5606602B2 (ja) 半導体装置及び電子機器
JP2023011765A (ja) 発光装置の作製方法
KR101102783B1 (ko) 기판 위의 배선, 반도체 장치, 및 그 제작 방법들
JP5622355B2 (ja) 半導体装置およびその作製方法
JP5137356B2 (ja) 集積回路装置
CN101276736B (zh) 半导体装置的制造方法
JP4566475B2 (ja) 発光装置の作製方法
JP5386058B2 (ja) 半導体装置の作製方法
KR101245539B1 (ko) 반도체 장치
US20070117406A1 (en) Semiconductor element and method for manufacturing the same
JP2008164794A (ja) 表示装置及び表示システム
JP5255756B2 (ja) 半導体装置の作製方法
JP5183910B2 (ja) 半導体素子の作製方法
JP4877722B2 (ja) 半導体装置およびその作製方法
JP2014112253A (ja) 表示装置
JP5084177B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees